JPH11296439A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11296439A JPH11296439A JP9597798A JP9597798A JPH11296439A JP H11296439 A JPH11296439 A JP H11296439A JP 9597798 A JP9597798 A JP 9597798A JP 9597798 A JP9597798 A JP 9597798A JP H11296439 A JPH11296439 A JP H11296439A
- Authority
- JP
- Japan
- Prior art keywords
- flash eeprom
- flash
- counter
- rewrites
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】標準プロセスで保証できる書き換え回数を越え
た要求であっても、設計手法や製造プロセスを変えるこ
となく顧客の要求に対応できるフラッシュＥＥＰＲＯＭ
を内蔵したエンベッテドアレイあるいはスタンダードセ
ルを提供する。 【解決手段】書き換え必要回数に応じた個数のフラッシ
ュＥＥＰＲＯＭ １１−１〜１１−３を比例搭載し、チ
ップイネーブル信号の入力端子を除く全ての端子を並列
接続する。これらフラッシュＥＥＰＲＯＭに対応するカ
ウンタ１３−１〜１３−３を設け、それぞれの消去回数
を計数する。そして、カウンタの計数値が書き換え保証
回数を越えたときに、制御回路１２で別のフラッシュＥ
ＥＰＲＯＭを選択して順次イネーブル状態にすることを
特徴としている。複数のフラッシュＥＥＰＲＯＭを切り
換えてアクセスするので、標準プロセスで製造しても顧
客の要求に応じた書き換え回数を保証できる。
た要求であっても、設計手法や製造プロセスを変えるこ
となく顧客の要求に対応できるフラッシュＥＥＰＲＯＭ
を内蔵したエンベッテドアレイあるいはスタンダードセ
ルを提供する。 【解決手段】書き換え必要回数に応じた個数のフラッシ
ュＥＥＰＲＯＭ １１−１〜１１−３を比例搭載し、チ
ップイネーブル信号の入力端子を除く全ての端子を並列
接続する。これらフラッシュＥＥＰＲＯＭに対応するカ
ウンタ１３−１〜１３−３を設け、それぞれの消去回数
を計数する。そして、カウンタの計数値が書き換え保証
回数を越えたときに、制御回路１２で別のフラッシュＥ
ＥＰＲＯＭを選択して順次イネーブル状態にすることを
特徴としている。複数のフラッシュＥＥＰＲＯＭを切り
換えてアクセスするので、標準プロセスで製造しても顧
客の要求に応じた書き換え回数を保証できる。
Description
【０００１】
【発明の属する技術分野】この発明は、フラッシュＥＥ
ＰＲＯＭが内蔵されたエンベッテドアレイやスタンダー
ドセル等の半導体装置に関する。
ＰＲＯＭが内蔵されたエンベッテドアレイやスタンダー
ドセル等の半導体装置に関する。
【０００２】
【従来の技術】フラッシュＥＥＰＲＯＭは、製造プロセ
スによって書き換え可能な回数が制限され、ある程度決
まった回数の書き換えで寿命となる。しかし、フラッシ
ュＥＥＰＲＯＭを用いた最終製品の用途は様々であり、
書き換え回数に対する顧客の要求も多様化している。エ
ンベッテドアレイやスタンダードセルにおいては、製品
の製造プロセスを同一にすることが前提であるため、標
準プロセスで保証できる書き換え回数を越えた要求に対
応するためには、設計手法や製造プロセスを変えた別な
製品シリーズ開発等の大規模な対応策が必要となる。こ
のため、短期間且つ低コストで多種の半導体装置を形成
できるというエンベッテドアレイやスタンダードセルの
特長を充分に生かすことができず、納期が長くなったり
価格が高くなるという問題がある。
スによって書き換え可能な回数が制限され、ある程度決
まった回数の書き換えで寿命となる。しかし、フラッシ
ュＥＥＰＲＯＭを用いた最終製品の用途は様々であり、
書き換え回数に対する顧客の要求も多様化している。エ
ンベッテドアレイやスタンダードセルにおいては、製品
の製造プロセスを同一にすることが前提であるため、標
準プロセスで保証できる書き換え回数を越えた要求に対
応するためには、設計手法や製造プロセスを変えた別な
製品シリーズ開発等の大規模な対応策が必要となる。こ
のため、短期間且つ低コストで多種の半導体装置を形成
できるというエンベッテドアレイやスタンダードセルの
特長を充分に生かすことができず、納期が長くなったり
価格が高くなるという問題がある。
【０００３】
【発明が解決しようとする課題】上記のようにフラッシ
ュＥＥＰＲＯＭが内蔵されたエンベッテドアレイやスタ
ンダードセル等の従来の半導体装置は、標準プロセスで
保証できる書き換え回数を越えた要求に対応するために
は設計手法や製造プロセスを変更しなければならず、納
期が長くなったり価格が高くなるという問題があった。
ュＥＥＰＲＯＭが内蔵されたエンベッテドアレイやスタ
ンダードセル等の従来の半導体装置は、標準プロセスで
保証できる書き換え回数を越えた要求に対応するために
は設計手法や製造プロセスを変更しなければならず、納
期が長くなったり価格が高くなるという問題があった。
【０００４】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、フラッシュＥＥ
ＰＲＯＭを内蔵したエンベッテドアレイやスタンダード
セル等の半導体装置において、標準プロセスで保証でき
る書き換え回数を越えた要求であっても設計手法や製造
プロセスを変えることなく、顧客の要求に応じた書き換
え回数を保証できる半導体装置を提供することにある。
れたもので、その目的とするところは、フラッシュＥＥ
ＰＲＯＭを内蔵したエンベッテドアレイやスタンダード
セル等の半導体装置において、標準プロセスで保証でき
る書き換え回数を越えた要求であっても設計手法や製造
プロセスを変えることなく、顧客の要求に応じた書き換
え回数を保証できる半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置は、予めライブラリに登録した機能ブ
ロックを用いて回路構成を行う半導体装置において、チ
ップイネーブル信号の入力端子を除く各端子がそれぞれ
並列接続された複数のフラッシュＥＥＰＲＯＭと、これ
らフラッシュＥＥＰＲＯＭにそれぞれ対応して設けら
れ、各々のフラッシュＥＥＰＲＯＭの消去回数を計数す
るカウンタと、これらカウンタの計数値に応じて前記各
フラッシュＥＥＰＲＯＭのチップイネーブル信号の入力
端子に制御信号を供給してイネーブル状態とディセーブ
ル状態をそれぞれ制御する制御回路とを具備し、前記複
数のフラッシュＥＥＰＲＯＭは、各々の書き換え保証回
数の和が少なくとも必要とする書き換え回数に達する数
だけ設けられ、前記各カウンタは、ＥＥＰＲＯＭセルで
構成され、対応するフラッシュＥＥＰＲＯＭの消去が行
われる毎に記憶されている消去回数が書き換えられ、前
記制御回路で選択したフラッシュＥＥＰＲＯＭに対応す
る前記カウンタの計数値が書き換え保証回数を越えたと
きに、このフラッシュＥＥＰＲＯＭをディセーブル状態
とし、別のフラッシュＥＥＰＲＯＭを選択してイネーブ
ル状態にするとともに、対応するカウンタで計数動作を
開始し、各フラッシュＥＥＰＲＯＭを順次イネーブル状
態にすることを特徴としている。
載した半導体装置は、予めライブラリに登録した機能ブ
ロックを用いて回路構成を行う半導体装置において、チ
ップイネーブル信号の入力端子を除く各端子がそれぞれ
並列接続された複数のフラッシュＥＥＰＲＯＭと、これ
らフラッシュＥＥＰＲＯＭにそれぞれ対応して設けら
れ、各々のフラッシュＥＥＰＲＯＭの消去回数を計数す
るカウンタと、これらカウンタの計数値に応じて前記各
フラッシュＥＥＰＲＯＭのチップイネーブル信号の入力
端子に制御信号を供給してイネーブル状態とディセーブ
ル状態をそれぞれ制御する制御回路とを具備し、前記複
数のフラッシュＥＥＰＲＯＭは、各々の書き換え保証回
数の和が少なくとも必要とする書き換え回数に達する数
だけ設けられ、前記各カウンタは、ＥＥＰＲＯＭセルで
構成され、対応するフラッシュＥＥＰＲＯＭの消去が行
われる毎に記憶されている消去回数が書き換えられ、前
記制御回路で選択したフラッシュＥＥＰＲＯＭに対応す
る前記カウンタの計数値が書き換え保証回数を越えたと
きに、このフラッシュＥＥＰＲＯＭをディセーブル状態
とし、別のフラッシュＥＥＰＲＯＭを選択してイネーブ
ル状態にするとともに、対応するカウンタで計数動作を
開始し、各フラッシュＥＥＰＲＯＭを順次イネーブル状
態にすることを特徴としている。
【０００６】請求項２に記載したように、請求項１の半
導体装置において、最後にイネーブル状態にされたフラ
ッシュＥＥＰＲＯＭに対応するカウンタの計数値が書き
換え保証回数を越えたときに、外部に報知する報知手段
を更に具備することを特徴とする。
導体装置において、最後にイネーブル状態にされたフラ
ッシュＥＥＰＲＯＭに対応するカウンタの計数値が書き
換え保証回数を越えたときに、外部に報知する報知手段
を更に具備することを特徴とする。
【０００７】請求項３に記載したように、請求項１の半
導体装置において、前記各カウンタの計数値が書き換え
保証回数を越えたときに、外部に報知する報知手段を更
に具備することを特徴とする。
導体装置において、前記各カウンタの計数値が書き換え
保証回数を越えたときに、外部に報知する報知手段を更
に具備することを特徴とする。
【０００８】請求項４に記載したように、請求項１ない
し３の半導体装置において、前記制御回路は、前記カウ
ンタの計数値が予め設定されたテストのための消去回数
に達したときに、対応するフラッシュＥＥＰＲＯＭをデ
ィセーブル状態とし、別のフラッシュＥＥＰＲＯＭを選
択してイネーブル状態にするとともに、対応するカウン
タで計数動作を開始し、各々のフラッシュＥＥＰＲＯＭ
を順次イネーブル状態にすることを特徴とする。
し３の半導体装置において、前記制御回路は、前記カウ
ンタの計数値が予め設定されたテストのための消去回数
に達したときに、対応するフラッシュＥＥＰＲＯＭをデ
ィセーブル状態とし、別のフラッシュＥＥＰＲＯＭを選
択してイネーブル状態にするとともに、対応するカウン
タで計数動作を開始し、各々のフラッシュＥＥＰＲＯＭ
を順次イネーブル状態にすることを特徴とする。
【０００９】請求項５に記載したように、請求項１ない
し４の半導体装置において、前記各カウンタは、書き換
え保証回数よりも少ない数を計数する複数のカウント部
を備え、これら複数のカウント部による計数値の合計で
対応するフラッシュＥＥＰＲＯＭの書き換え保証回数を
計数することを特徴とする。
し４の半導体装置において、前記各カウンタは、書き換
え保証回数よりも少ない数を計数する複数のカウント部
を備え、これら複数のカウント部による計数値の合計で
対応するフラッシュＥＥＰＲＯＭの書き換え保証回数を
計数することを特徴とする。
【００１０】請求項１のような構成によれば、フラッシ
ュＥＥＰＲＯＭをその書き換え保証回数使用した後は、
別のフラッシュＥＥＰＲＯＭに切り換えてアクセスし、
このフラッシュＥＥＰＲＯＭの書き換え保証回数まで使
用し、複数のフラッシュＥＥＰＲＯＭを順次アクセスし
て用いることができる。よって、書き換え保証回数は、
フラッシュＥＥＰＲＯＭの数によって容易に増減でき、
標準プロセスでは保証できない大きな書き換え回数であ
っても設計手法や製造プロセスを変えることなく、顧客
の要求に応じた書き換え回数を保証できる。
ュＥＥＰＲＯＭをその書き換え保証回数使用した後は、
別のフラッシュＥＥＰＲＯＭに切り換えてアクセスし、
このフラッシュＥＥＰＲＯＭの書き換え保証回数まで使
用し、複数のフラッシュＥＥＰＲＯＭを順次アクセスし
て用いることができる。よって、書き換え保証回数は、
フラッシュＥＥＰＲＯＭの数によって容易に増減でき、
標準プロセスでは保証できない大きな書き換え回数であ
っても設計手法や製造プロセスを変えることなく、顧客
の要求に応じた書き換え回数を保証できる。
【００１１】請求項２に示すような報知手段を設けれ
ば、半導体装置が書き換え保証回数を越えたことを外部
に知らせることができるので、交換などの必要な対策の
目安となり、データを確実に保護できるので高い信頼性
が得られる。
ば、半導体装置が書き換え保証回数を越えたことを外部
に知らせることができるので、交換などの必要な対策の
目安となり、データを確実に保護できるので高い信頼性
が得られる。
【００１２】請求項３に示すような報知手段を設けれ
ば、各々のフラッシュＥＥＰＲＯＭが書き換え保証回数
を越えたことを外部に知らせることができるので、半導
体装置の寿命をよりきめ細かに管理して交換などの必要
な対策の目安にでき、データを確実に保護できるので高
い信頼性が得られる。
ば、各々のフラッシュＥＥＰＲＯＭが書き換え保証回数
を越えたことを外部に知らせることができるので、半導
体装置の寿命をよりきめ細かに管理して交換などの必要
な対策の目安にでき、データを確実に保護できるので高
い信頼性が得られる。
【００１３】請求項４に示すように、複数のフラッシュ
ＥＥＰＲＯＭを順次アクセスしてテストを行えば、複数
のフラッシュＥＥＰＲＯＭを内蔵していることを意識す
ることなく１個の場合と同様にしてテストでき、初期不
良などによる不良を防止できる。
ＥＥＰＲＯＭを順次アクセスしてテストを行えば、複数
のフラッシュＥＥＰＲＯＭを内蔵していることを意識す
ることなく１個の場合と同様にしてテストでき、初期不
良などによる不良を防止できる。
【００１４】請求項５に示すように、書き換え保証回数
を複数のカウント部で計数するようにすれば、頻繁に書
き換えが行われるカウンタの下位ビットに用いるフラッ
シュＥＥＰＲＯＭセルの信頼性の低下を防止できる。
を複数のカウント部で計数するようにすれば、頻繁に書
き換えが行われるカウンタの下位ビットに用いるフラッ
シュＥＥＰＲＯＭセルの信頼性の低下を防止できる。
【００１５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の実施
の形態に係る半導体装置について説明するためのもの
で、フラッシュＥＥＰＲＯＭを内蔵したエンベッテドア
レイ（またはスタンダードセル）とその周辺回路の要部
を抽出して示している。この半導体装置は、予めライブ
ラリに登録した各種の機能ブロックを組み合わせて回路
構成を行うものである。ここでは、標準プロセスで保証
できる書き換え回数が１０万回のフラッシュＥＥＰＲＯ
Ｍを用いて、３０万回の書き換えを保証する場合の構成
例を示している。
いて図面を参照して説明する。図１は、この発明の実施
の形態に係る半導体装置について説明するためのもの
で、フラッシュＥＥＰＲＯＭを内蔵したエンベッテドア
レイ（またはスタンダードセル）とその周辺回路の要部
を抽出して示している。この半導体装置は、予めライブ
ラリに登録した各種の機能ブロックを組み合わせて回路
構成を行うものである。ここでは、標準プロセスで保証
できる書き換え回数が１０万回のフラッシュＥＥＰＲＯ
Ｍを用いて、３０万回の書き換えを保証する場合の構成
例を示している。
【００１６】標準プロセスでの書き換え保証回数がそれ
ぞれ１０万回の３個のフラッシュＥＥＰＲＯＭ（または
１つのフラッシュＥＥＰＲＯＭ中の３つのセルブロッ
ク）１１−１〜１１−３におけるチップイネーブル信号
の入力端子を除く全ての端子を並列接続し、制御回路１
２から各フラッシュＥＥＰＲＯＭ １１−１〜１１−３
のチップイネーブル信号の入力端子へ制御信号ＣＳ１，
ＣＳ２，ＣＳ３を供給して各フラッシュＥＥＰＲＯＭ
１１−１〜１１−３のイネーブル状態とディセーブル状
態を制御する。すなわち、制御回路１２は、まず初段の
フラッシュＥＥＰＲＯＭ １１−１をイネーブル状態、
２段目と３段目のフラッシュＥＥＰＲＯＭ１１−２，１
１−３をディセーブル状態にし、初段のフラッシュＥＥ
ＰＲＯＭ１１−１の書き換え回数が１０万回を越えると
このＥＥＰＲＯＭ １１−１をディセーブル状態、２段
目のフラッシュＥＥＰＲＯＭ １１−２をイネーブル状
態にしてアクセスする。そして、２段目のフラッシュＥ
ＥＰＲＯＭ １１−２の書き換え回数が１０万回を越え
るとこのＥＥＰＲＯＭ １１−２をディセーブル状態、
３段目のフラッシュＥＥＰＲＯＭ １１−３をイネーブ
ル状態にしてアクセスするための制御を行う。
ぞれ１０万回の３個のフラッシュＥＥＰＲＯＭ（または
１つのフラッシュＥＥＰＲＯＭ中の３つのセルブロッ
ク）１１−１〜１１−３におけるチップイネーブル信号
の入力端子を除く全ての端子を並列接続し、制御回路１
２から各フラッシュＥＥＰＲＯＭ １１−１〜１１−３
のチップイネーブル信号の入力端子へ制御信号ＣＳ１，
ＣＳ２，ＣＳ３を供給して各フラッシュＥＥＰＲＯＭ
１１−１〜１１−３のイネーブル状態とディセーブル状
態を制御する。すなわち、制御回路１２は、まず初段の
フラッシュＥＥＰＲＯＭ １１−１をイネーブル状態、
２段目と３段目のフラッシュＥＥＰＲＯＭ１１−２，１
１−３をディセーブル状態にし、初段のフラッシュＥＥ
ＰＲＯＭ１１−１の書き換え回数が１０万回を越えると
このＥＥＰＲＯＭ １１−１をディセーブル状態、２段
目のフラッシュＥＥＰＲＯＭ １１−２をイネーブル状
態にしてアクセスする。そして、２段目のフラッシュＥ
ＥＰＲＯＭ １１−２の書き換え回数が１０万回を越え
るとこのＥＥＰＲＯＭ １１−２をディセーブル状態、
３段目のフラッシュＥＥＰＲＯＭ １１−３をイネーブ
ル状態にしてアクセスするための制御を行う。
【００１７】上記各フラッシュＥＥＰＲＯＭ １１−１
〜１１−３中には、ＥＥＰＲＯＭセルを用いたカウンタ
１３−１〜１３−３が設けられており、これらのカウン
タ１３−１〜１３−３は対応するフラッシュＥＥＰＲＯ
Ｍ １１−１〜１１−３（または各フラッシュＥＥＰＲ
ＯＭ中のセルブロック）に対して消去が行われる度に計
数値が書き換えられて順次カウントアップされる。上記
制御回路１２は、インバータ１４〜２０、アンドゲート
２１〜２６、及びオアゲート２７〜２９を含んで構成さ
れている。テストモード信号ＴＳは、インバータ１４の
入力端子及びアンドゲート２２の一方の入力端子に供給
される。上記インバータ１４の出力端子はアンドゲート
２１の一方の入力端子に接続され、このアンドゲート２
１の出力端子はオアゲート２７の一方の入力端子に接続
される。このオアゲート２７の他方の入力端子には上記
アンドゲート２２の出力端子が接続され、出力端子には
フラッシュＥＥＰＲＯＭ １１−１のチップイネーブル
信号の入力端子１ａが接続される。上記カウンタ１３−
１の第１の計数値（１０００回）に対応する端子１ｂに
はインバータ１５の入力端子及びアンドゲート２４の第
１の入力端子が接続され、第２の計数値（１０万回）に
対応する端子１ｃにはインバータ１６の入力端子及びア
ンドゲート２３の第１の入力端子が接続される。上記イ
ンバータ１５，１６の出力端子はそれぞれ、アンドゲー
ト２２，２１の他方の入力端子に接続される。
〜１１−３中には、ＥＥＰＲＯＭセルを用いたカウンタ
１３−１〜１３−３が設けられており、これらのカウン
タ１３−１〜１３−３は対応するフラッシュＥＥＰＲＯ
Ｍ １１−１〜１１−３（または各フラッシュＥＥＰＲ
ＯＭ中のセルブロック）に対して消去が行われる度に計
数値が書き換えられて順次カウントアップされる。上記
制御回路１２は、インバータ１４〜２０、アンドゲート
２１〜２６、及びオアゲート２７〜２９を含んで構成さ
れている。テストモード信号ＴＳは、インバータ１４の
入力端子及びアンドゲート２２の一方の入力端子に供給
される。上記インバータ１４の出力端子はアンドゲート
２１の一方の入力端子に接続され、このアンドゲート２
１の出力端子はオアゲート２７の一方の入力端子に接続
される。このオアゲート２７の他方の入力端子には上記
アンドゲート２２の出力端子が接続され、出力端子には
フラッシュＥＥＰＲＯＭ １１−１のチップイネーブル
信号の入力端子１ａが接続される。上記カウンタ１３−
１の第１の計数値（１０００回）に対応する端子１ｂに
はインバータ１５の入力端子及びアンドゲート２４の第
１の入力端子が接続され、第２の計数値（１０万回）に
対応する端子１ｃにはインバータ１６の入力端子及びア
ンドゲート２３の第１の入力端子が接続される。上記イ
ンバータ１５，１６の出力端子はそれぞれ、アンドゲー
ト２２，２１の他方の入力端子に接続される。
【００１８】また、上記テストモード信号ＴＳは、イン
バータ１７の入力端子及びアンドゲート２４の第２の入
力端子に供給されるとともに、インバータ２０の入力端
子及びアンドゲート２６の一方の入力端子に供給され
る。上記インバータ１７の出力端子にはアンドゲート２
３の第２の入力端子が接続され、このアンドゲート２３
の出力端子にはオアゲート２８の入力端子が接続され
る。上記オアゲート２８の他方の入力端子には上記アン
ドゲート２４の出力端子が接続され、出力端子にはフラ
ッシュＥＥＰＲＯＭ １１−２のチップイネーブル信号
の入力端子２ａが接続される。上記カウンタ１３−２の
第１の計数値（１０００回）に対応する端子２ｂにはイ
ンバータ１８の入力端子及びアンドゲート２６の他方の
入力端子が接続され、第２の計数値（１０万回）に対応
する端子２ｃにはインバータ１９の入力端子及びアンド
ゲート２５の他方の入力端子が接続される。上記インバ
ータ１８，１９の出力端子はそれぞれ、アンドゲート２
４，２３の第３の入力端子に接続される。
バータ１７の入力端子及びアンドゲート２４の第２の入
力端子に供給されるとともに、インバータ２０の入力端
子及びアンドゲート２６の一方の入力端子に供給され
る。上記インバータ１７の出力端子にはアンドゲート２
３の第２の入力端子が接続され、このアンドゲート２３
の出力端子にはオアゲート２８の入力端子が接続され
る。上記オアゲート２８の他方の入力端子には上記アン
ドゲート２４の出力端子が接続され、出力端子にはフラ
ッシュＥＥＰＲＯＭ １１−２のチップイネーブル信号
の入力端子２ａが接続される。上記カウンタ１３−２の
第１の計数値（１０００回）に対応する端子２ｂにはイ
ンバータ１８の入力端子及びアンドゲート２６の他方の
入力端子が接続され、第２の計数値（１０万回）に対応
する端子２ｃにはインバータ１９の入力端子及びアンド
ゲート２５の他方の入力端子が接続される。上記インバ
ータ１８，１９の出力端子はそれぞれ、アンドゲート２
４，２３の第３の入力端子に接続される。
【００１９】上記アンドゲート２５，２６の出力端子に
はそれぞれオアゲート２９の入力端子が接続され、この
オアゲート２９の出力端子にはフラッシュＥＥＰＲＯＭ
１１−３のチップイネーブル信号の入力端子３ａが接続
される。上記カウンタ１３−３の第１の計数値（１００
０回）に対応する端子３ｂにはテストが終了したことを
外部に報知するためのＬＥＤ ３０−１が接続され、第
２の計数値（１０万回）に対応する端子３ｃには書き換
え保証回数を越えたことを外部に報知するためのＬＥＤ
３０−２が接続される。そして、上記ＬＥＤ ３０−
１，３０−２と接地点間にはそれぞれ、これらのＬＥＤ
を保護するための抵抗３１−１，３１−２が接続されて
いる。
はそれぞれオアゲート２９の入力端子が接続され、この
オアゲート２９の出力端子にはフラッシュＥＥＰＲＯＭ
１１−３のチップイネーブル信号の入力端子３ａが接続
される。上記カウンタ１３−３の第１の計数値（１００
０回）に対応する端子３ｂにはテストが終了したことを
外部に報知するためのＬＥＤ ３０−１が接続され、第
２の計数値（１０万回）に対応する端子３ｃには書き換
え保証回数を越えたことを外部に報知するためのＬＥＤ
３０−２が接続される。そして、上記ＬＥＤ ３０−
１，３０−２と接地点間にはそれぞれ、これらのＬＥＤ
を保護するための抵抗３１−１，３１−２が接続されて
いる。
【００２０】次に上記のような構成において動作を説明
する。まず、出荷テストの時には、テストモード信号Ｔ
Ｓを“１”レベルにする。フラッシュＥＥＰＲＯＭ１１
−１〜１１−３はいずれも書き込みや消去が行われてい
ない状態であるので、各カウンタ１３−１〜１３−３の
計数値は全て“０”にセットされており、インバータ１
５，１６，１８，１９の出力信号はそれぞれ“１”レベ
ルとなる。これによって、アンドゲート２１の出力は
“０”レベル、アンドゲート２２の出力は“１”レベル
となり、オアゲート２７から出力される制御信号ＣＳ１
が“１”レベルとなってフラッシュＥＥＰＲＯＭ １１
−１はイネーブル状態となる。また、テストモード信号
ＴＳの“１”レベルによってインバータ１７の出力が
“０”レベルとなり、カウンタ１３−１の出力が“０”
レベルであるので、アンドゲート２３，２４の出力はと
もに“０”レベルとなる。この結果、オアゲート２８か
ら出力される制御信号ＣＳ２が“０”レベルとなって、
フラッシュＥＥＰＲＯＭ １１−２はディセーブル状態
となる。一方、テストモード信号ＴＳの“１”レベルに
よってインバータ２０の出力が“０”レベルとなり、ア
ンドゲート２５の出力は“０”レベルとなる。カウンタ
１３−２の出力は“０”レベルであるので、アンドゲー
ト２６の出力は“０”レベルとなり、オアゲート２９か
ら出力される制御信号ＣＳ３が“０”レベルとなって、
フラッシュＥＥＰＲＯＭ １１−３もディセーブル状態
となる。
する。まず、出荷テストの時には、テストモード信号Ｔ
Ｓを“１”レベルにする。フラッシュＥＥＰＲＯＭ１１
−１〜１１−３はいずれも書き込みや消去が行われてい
ない状態であるので、各カウンタ１３−１〜１３−３の
計数値は全て“０”にセットされており、インバータ１
５，１６，１８，１９の出力信号はそれぞれ“１”レベ
ルとなる。これによって、アンドゲート２１の出力は
“０”レベル、アンドゲート２２の出力は“１”レベル
となり、オアゲート２７から出力される制御信号ＣＳ１
が“１”レベルとなってフラッシュＥＥＰＲＯＭ １１
−１はイネーブル状態となる。また、テストモード信号
ＴＳの“１”レベルによってインバータ１７の出力が
“０”レベルとなり、カウンタ１３−１の出力が“０”
レベルであるので、アンドゲート２３，２４の出力はと
もに“０”レベルとなる。この結果、オアゲート２８か
ら出力される制御信号ＣＳ２が“０”レベルとなって、
フラッシュＥＥＰＲＯＭ １１−２はディセーブル状態
となる。一方、テストモード信号ＴＳの“１”レベルに
よってインバータ２０の出力が“０”レベルとなり、ア
ンドゲート２５の出力は“０”レベルとなる。カウンタ
１３−２の出力は“０”レベルであるので、アンドゲー
ト２６の出力は“０”レベルとなり、オアゲート２９か
ら出力される制御信号ＣＳ３が“０”レベルとなって、
フラッシュＥＥＰＲＯＭ １１−３もディセーブル状態
となる。
【００２１】そして、上記フラッシュＥＥＰＲＯＭ １
１−１あるいはセルブロックに対して消去が行われる毎
に上記カウンタ１３−１の計数値が１インクリメントさ
れ、１０００回に対応する端子１ｂが“１”レベルとな
ると、インバータ１５の出力は“０”レベルとなるの
で、アンドゲート２２及びオアゲート２７の出力がとも
に“０”レベルとなって、フラッシュＥＥＰＲＯＭ １
１−１はディセーブル状態となる。一方、上記カウンタ
１３−１の“１”レベル出力によって、アンドゲート２
４の第１ないし第３の入力端子が全て“１”レベルとな
るので、このアンドゲート２４の出力及びオアゲート２
８から出力される制御信号ＣＳ２がそれぞれ“１”レベ
ルとなって、フラッシュＥＥＰＲＯＭ １１−２がイネ
ーブル状態となる。
１−１あるいはセルブロックに対して消去が行われる毎
に上記カウンタ１３−１の計数値が１インクリメントさ
れ、１０００回に対応する端子１ｂが“１”レベルとな
ると、インバータ１５の出力は“０”レベルとなるの
で、アンドゲート２２及びオアゲート２７の出力がとも
に“０”レベルとなって、フラッシュＥＥＰＲＯＭ １
１−１はディセーブル状態となる。一方、上記カウンタ
１３−１の“１”レベル出力によって、アンドゲート２
４の第１ないし第３の入力端子が全て“１”レベルとな
るので、このアンドゲート２４の出力及びオアゲート２
８から出力される制御信号ＣＳ２がそれぞれ“１”レベ
ルとなって、フラッシュＥＥＰＲＯＭ １１−２がイネ
ーブル状態となる。
【００２２】フラッシュＥＥＰＲＯＭ １１−２に対し
て１０００回の消去が行われると、アンドゲート２４の
出力信号及びオアゲート２８から出力される制御信号Ｃ
Ｓ２がともに“０”レベルとなり、フラッシュＥＥＰＲ
ＯＭ １１−２がディセーブル状態となる。一方、アン
ドゲート２６の出力信号及びオアゲート２９から出力さ
れる制御信号ＣＳ３が“１”レベルとなり、３段目のフ
ラッシュＥＥＰＲＯＭ１１−３がイネーブル状態とな
る。テストのための消去動作が繰り返されて１０００回
になるとカウンタ１３−３の出力によってＬＥＤ ３０
−１が点灯される。これによって、各フラッシュＥＥＰ
ＲＯＭ １１−１〜１１−３に対して１０００回ずつの
消去動作が正常に行われたことが確認される。上記各テ
スト信号ＴＳの入力端子は接地した状態で出荷される。
て１０００回の消去が行われると、アンドゲート２４の
出力信号及びオアゲート２８から出力される制御信号Ｃ
Ｓ２がともに“０”レベルとなり、フラッシュＥＥＰＲ
ＯＭ １１−２がディセーブル状態となる。一方、アン
ドゲート２６の出力信号及びオアゲート２９から出力さ
れる制御信号ＣＳ３が“１”レベルとなり、３段目のフ
ラッシュＥＥＰＲＯＭ１１−３がイネーブル状態とな
る。テストのための消去動作が繰り返されて１０００回
になるとカウンタ１３−３の出力によってＬＥＤ ３０
−１が点灯される。これによって、各フラッシュＥＥＰ
ＲＯＭ １１−１〜１１−３に対して１０００回ずつの
消去動作が正常に行われたことが確認される。上記各テ
スト信号ＴＳの入力端子は接地した状態で出荷される。
【００２３】ユーザが半導体装置の使用を開始すると、
消去動作が１０万回に達するまではカウンタ１３−１の
１０万回に対応する端子１Ｃが“０”レベルであるの
で、インバータ１６の出力は“１”レベル、インバータ
１４の出力も“１”レベルであり、アンドゲート２１の
出力信号及びオアゲート２７から出力される制御信号Ｃ
Ｓ１が“１”レベルとなってフラッシュＥＥＰＲＯＭ
１１−１がイネーブル状態となり、消去動作が行われる
度にカウンタ１３−１の計数値が１インクリメントされ
る。この時、アンドゲート２３，２４の出力信号及びオ
アゲート２８から出力される制御信号ＣＳ２はそれぞれ
“０”レベルであり、フラッシュＥＥＰＲＯＭ １１−
２はディセーブル状態となる。同様に、アンドゲート２
５，２６の出力信号及びオアゲート２９から出力される
制御信号ＣＳ３はそれぞれ“０”レベルであり、フラッ
シュＥＥＰＲＯＭ １１−３もディセーブル状態であ
る。
消去動作が１０万回に達するまではカウンタ１３−１の
１０万回に対応する端子１Ｃが“０”レベルであるの
で、インバータ１６の出力は“１”レベル、インバータ
１４の出力も“１”レベルであり、アンドゲート２１の
出力信号及びオアゲート２７から出力される制御信号Ｃ
Ｓ１が“１”レベルとなってフラッシュＥＥＰＲＯＭ
１１−１がイネーブル状態となり、消去動作が行われる
度にカウンタ１３−１の計数値が１インクリメントされ
る。この時、アンドゲート２３，２４の出力信号及びオ
アゲート２８から出力される制御信号ＣＳ２はそれぞれ
“０”レベルであり、フラッシュＥＥＰＲＯＭ １１−
２はディセーブル状態となる。同様に、アンドゲート２
５，２６の出力信号及びオアゲート２９から出力される
制御信号ＣＳ３はそれぞれ“０”レベルであり、フラッ
シュＥＥＰＲＯＭ １１−３もディセーブル状態であ
る。
【００２４】消去動作が繰り返され、カウンタ１３−１
の計数値が１０万回を越えると、カウンタ１３−１の対
応する端子１ｃが“１”レベルとなり、インバータ１６
の出力が“０”レベルとなるので、アンドゲート２１の
出力が“０”レベルとなる。この時、アンドゲート２２
の出力も“０”レベルであるので、オアゲート２７から
出力される制御信号ＣＳ３が“０”レベルとなって、フ
ラッシュＥＥＰＲＯＭ１１−１はディセーブル状態とな
る。一方、アンドゲート２３の出力は“１”レベルとな
るので、オアゲート２８から出力される制御信号ＣＳ３
が“１”レベルとなり、フラッシュＥＥＰＲＯＭ １１
−２はイネーブル状態となる。これによって、以降のア
クセスはフラッシュＥＥＰＲＯＭ １１−２に対して行
われる。この時、アンドゲート２５，２６はともに
“０”レベルを出力し続け、オアゲート２９から出力さ
れる制御信号ＣＳ３は“０”レベルとなるので、フラッ
シュＥＥＰＲＯＭ １１−３はディセーブル状態を維持
する。
の計数値が１０万回を越えると、カウンタ１３−１の対
応する端子１ｃが“１”レベルとなり、インバータ１６
の出力が“０”レベルとなるので、アンドゲート２１の
出力が“０”レベルとなる。この時、アンドゲート２２
の出力も“０”レベルであるので、オアゲート２７から
出力される制御信号ＣＳ３が“０”レベルとなって、フ
ラッシュＥＥＰＲＯＭ１１−１はディセーブル状態とな
る。一方、アンドゲート２３の出力は“１”レベルとな
るので、オアゲート２８から出力される制御信号ＣＳ３
が“１”レベルとなり、フラッシュＥＥＰＲＯＭ １１
−２はイネーブル状態となる。これによって、以降のア
クセスはフラッシュＥＥＰＲＯＭ １１−２に対して行
われる。この時、アンドゲート２５，２６はともに
“０”レベルを出力し続け、オアゲート２９から出力さ
れる制御信号ＣＳ３は“０”レベルとなるので、フラッ
シュＥＥＰＲＯＭ １１−３はディセーブル状態を維持
する。
【００２５】フラッシュＥＥＰＲＯＭ １１−２に対す
るアクセスが繰り返され、消去動作を計数しているカウ
ンタ１３−２の計数値が１０万回を越えると、カウンタ
１３−２の対応する端子２ｃが“１”レベルとなり、イ
ンバータ１９の出力が“０”レベルとなるので、アンド
ゲート２３の出力が“０”レベルとなる。この時、アン
ドゲート２４の出力は“０”レベルを維持するので、オ
アゲート２８から出力される制御信号ＣＳ２が“０”レ
ベルとなって、フラッシュＥＥＰＲＯＭ １１−２はデ
ィセーブル状態となる。一方、アンドゲート２５の出力
は“１”レベルとなるので、オアゲート２９から出力さ
れる制御信号ＣＳ３が“１”レベルとなり、フラッシュ
ＥＥＰＲＯＭ １１−３がイネーブル状態となる。これ
によって、以降のアクセスはフラッシュＥＥＰＲＯＭ
１１−３に対して行われる。
るアクセスが繰り返され、消去動作を計数しているカウ
ンタ１３−２の計数値が１０万回を越えると、カウンタ
１３−２の対応する端子２ｃが“１”レベルとなり、イ
ンバータ１９の出力が“０”レベルとなるので、アンド
ゲート２３の出力が“０”レベルとなる。この時、アン
ドゲート２４の出力は“０”レベルを維持するので、オ
アゲート２８から出力される制御信号ＣＳ２が“０”レ
ベルとなって、フラッシュＥＥＰＲＯＭ １１−２はデ
ィセーブル状態となる。一方、アンドゲート２５の出力
は“１”レベルとなるので、オアゲート２９から出力さ
れる制御信号ＣＳ３が“１”レベルとなり、フラッシュ
ＥＥＰＲＯＭ １１−３がイネーブル状態となる。これ
によって、以降のアクセスはフラッシュＥＥＰＲＯＭ
１１−３に対して行われる。
【００２６】そして、カウンタ１３−３による計数動作
が１０万回を終了するとカウンタ１３−３の対応する端
子３ｃに接続されたＬＥＤ ３０−２が点灯され、各フ
ラッシュＥＥＰＲＯＭ １１−１〜１１−３に対して１
０万回ずつ（合計３０万回）の消去動作が行われたこと
が外部に報知される。
が１０万回を終了するとカウンタ１３−３の対応する端
子３ｃに接続されたＬＥＤ ３０−２が点灯され、各フ
ラッシュＥＥＰＲＯＭ １１−１〜１１−３に対して１
０万回ずつ（合計３０万回）の消去動作が行われたこと
が外部に報知される。
【００２７】引き続き、アクセスはフラッシュＥＥＰＲ
ＯＭ １１−３に対して行われ、最終段のフラッシュＥ
ＥＰＲＯＭ １１−３が壊れるまで使用可能である。上
記のような構成によれば、１０万回書き換えする度に次
々とフラッシュＥＥＰＲＯＭ １１−１〜１１−３（セ
ルブロック）を渡り歩いて３０万回以上の書き換えが可
能になる。これによって、フラッシュＥＥＰＲＯＭ混載
のエンベッテドアレイ及びスタンダードセルにおいて、
標準プロセスで保証できる書き換え回数を越えた要求で
あっても設計手法や製造プロセスを変えることなく、顧
客の用途に応じた書き換え回数の保証が可能になる。
ＯＭ １１−３に対して行われ、最終段のフラッシュＥ
ＥＰＲＯＭ １１−３が壊れるまで使用可能である。上
記のような構成によれば、１０万回書き換えする度に次
々とフラッシュＥＥＰＲＯＭ １１−１〜１１−３（セ
ルブロック）を渡り歩いて３０万回以上の書き換えが可
能になる。これによって、フラッシュＥＥＰＲＯＭ混載
のエンベッテドアレイ及びスタンダードセルにおいて、
標準プロセスで保証できる書き換え回数を越えた要求で
あっても設計手法や製造プロセスを変えることなく、顧
客の用途に応じた書き換え回数の保証が可能になる。
【００２８】しかも、書き換え保証回数の多い少ないと
いう目に見えない仕様の差が、チップサイズの大小とい
う形で価格に反映され、価格見積もりが簡単になる。書
き換え回数の記録がチップ内に残り、市場での不良発生
時に、顧客とベンダー側での責任の所在の切り分けが明
確になるという効果も得られる。
いう目に見えない仕様の差が、チップサイズの大小とい
う形で価格に反映され、価格見積もりが簡単になる。書
き換え回数の記録がチップ内に残り、市場での不良発生
時に、顧客とベンダー側での責任の所在の切り分けが明
確になるという効果も得られる。
【００２９】図２は、上記図１に示した回路におけるカ
ウンタ１３−１〜１３−３の計数動作について説明する
ためのフローチャートである。上記各カウンタ１３−１
〜１３−３は、フラッシュＥＥＰＲＯＭセルで構成され
ており、フラッシュＥＥＰＲＯＭ １１−１〜１１−３
中のセルアレイの一部の領域を使用しているが、セルア
レイとは別の領域に設けても良い。ここでは、各カウン
タ１３−１〜１３−３の信頼性を高めるために、各々が
５万回の計数動作を行う２個のカウント部で構成されて
いる場合について示しており、第１のカウント部が５万
回カウントすると第２のカウント部に計数動作を引き継
ぎ、２つのカウント部で１０万回の計数動作を行うよう
になっている。
ウンタ１３−１〜１３−３の計数動作について説明する
ためのフローチャートである。上記各カウンタ１３−１
〜１３−３は、フラッシュＥＥＰＲＯＭセルで構成され
ており、フラッシュＥＥＰＲＯＭ １１−１〜１１−３
中のセルアレイの一部の領域を使用しているが、セルア
レイとは別の領域に設けても良い。ここでは、各カウン
タ１３−１〜１３−３の信頼性を高めるために、各々が
５万回の計数動作を行う２個のカウント部で構成されて
いる場合について示しており、第１のカウント部が５万
回カウントすると第２のカウント部に計数動作を引き継
ぎ、２つのカウント部で１０万回の計数動作を行うよう
になっている。
【００３０】まず、フラッシュＥＥＰＲＯＭまたはこの
フラッシュＥＥＰＲＯＭ中のセルブロックに対して消去
が行われると、対応するカウンタにおける第１のカウン
ト部の計数値を読み取って５万回に達したか確認し（ス
テップ１）、５万回に達していない場合には第１のカウ
ント部への作業を開始する。５万回に達した場合には第
２のカウント部への作業を開始する。
フラッシュＥＥＰＲＯＭ中のセルブロックに対して消去
が行われると、対応するカウンタにおける第１のカウン
ト部の計数値を読み取って５万回に達したか確認し（ス
テップ１）、５万回に達していない場合には第１のカウ
ント部への作業を開始する。５万回に達した場合には第
２のカウント部への作業を開始する。
【００３１】５万回に達していない場合には、対応する
カウンタにおける第１のカウント部の計数値を読み取っ
て一時記憶した後（ステップ２）、この第１のカウント
部の計数値を消去する（ステップ３）。そして、第１の
カウント部の計数値が充分消去されたか確認し（ステッ
プ４）、消去が不十分の時にはステップ３に戻って消去
動作を繰り返し、消去が完全に行われたときに上記一時
記憶していた計数値に＋１した値を第１のカウント部に
書き込む（ステップ５）。その後、この第１のカウント
部の計数値を読み出して＋１が行われたか否か確認し
（ステップ６）、不十分なときにはステップ５に戻って
再書き込みを行う。そして、充分に書き込みが行われた
ことが検知されると、ルーチンを終了する。
カウンタにおける第１のカウント部の計数値を読み取っ
て一時記憶した後（ステップ２）、この第１のカウント
部の計数値を消去する（ステップ３）。そして、第１の
カウント部の計数値が充分消去されたか確認し（ステッ
プ４）、消去が不十分の時にはステップ３に戻って消去
動作を繰り返し、消去が完全に行われたときに上記一時
記憶していた計数値に＋１した値を第１のカウント部に
書き込む（ステップ５）。その後、この第１のカウント
部の計数値を読み出して＋１が行われたか否か確認し
（ステップ６）、不十分なときにはステップ５に戻って
再書き込みを行う。そして、充分に書き込みが行われた
ことが検知されると、ルーチンを終了する。
【００３２】一方、ステップ１にて５万回に達した場合
には、第２のカウント部による計数動作を開始する。そ
して、第２のカウント部に対して第１のカウント部と同
様なステップ７〜１１を繰り返し、第２のカウント部の
計数値を確認し（ステップ１２）、第２のカウント部の
計数値が５万回（カウンタの計数値が１０万回）以下で
はルーチンを終了し、５万回に達したときにはアクセス
するフラッシュＥＥＰＲＯＭの切り換え、あるいはＬＥ
Ｄ ３０−２を点灯させるために端子３ｃを“１”レベ
ルにする（ステップ１３）。すなわち、このステップ１
３では、初段のフラッシュＥＥＰＲＯＭ １１−１に対
応するカウンタ１３−１の場合は、初段のフラッシュＥ
ＥＰＲＯＭ １１−１をディセーブル状態、２段目のフ
ラッシュＥＥＰＲＯＭ １１−２をイネーブル状態に切
り換える。２段目のフラッシュＥＥＰＲＯＭ １１−２
に対応するカウンタ１３−２の場合は、２段目のフラッ
シュＥＥＰＲＯＭ １１−２をディセーブル状態、３段
目のフラッシュＥＥＰＲＯＭ １１−３をイネーブル状
態に切り換える。更に、３段目のフラッシュＥＥＰＲＯ
Ｍ １１−３に対応するカウンタ１３−３の場合は、Ｌ
ＥＤ ３０−２を点灯させる。
には、第２のカウント部による計数動作を開始する。そ
して、第２のカウント部に対して第１のカウント部と同
様なステップ７〜１１を繰り返し、第２のカウント部の
計数値を確認し（ステップ１２）、第２のカウント部の
計数値が５万回（カウンタの計数値が１０万回）以下で
はルーチンを終了し、５万回に達したときにはアクセス
するフラッシュＥＥＰＲＯＭの切り換え、あるいはＬＥ
Ｄ ３０−２を点灯させるために端子３ｃを“１”レベ
ルにする（ステップ１３）。すなわち、このステップ１
３では、初段のフラッシュＥＥＰＲＯＭ １１−１に対
応するカウンタ１３−１の場合は、初段のフラッシュＥ
ＥＰＲＯＭ １１−１をディセーブル状態、２段目のフ
ラッシュＥＥＰＲＯＭ １１−２をイネーブル状態に切
り換える。２段目のフラッシュＥＥＰＲＯＭ １１−２
に対応するカウンタ１３−２の場合は、２段目のフラッ
シュＥＥＰＲＯＭ １１−２をディセーブル状態、３段
目のフラッシュＥＥＰＲＯＭ １１−３をイネーブル状
態に切り換える。更に、３段目のフラッシュＥＥＰＲＯ
Ｍ １１−３に対応するカウンタ１３−３の場合は、Ｌ
ＥＤ ３０−２を点灯させる。
【００３３】このように、各カウンタ１３−１〜１３−
３をそれぞれ２つのカウント部で構成し、第１のカウン
ト部で５万回の計数動作を行った後、第２のカウント部
で新たに５万回の計数動作を行うようにすれば、頻繁に
書き換えが行われるカウンタの下位ビットに用いるフラ
ッシュＥＥＰＲＯＭセルの信頼性を充分に確保できる。
３をそれぞれ２つのカウント部で構成し、第１のカウン
ト部で５万回の計数動作を行った後、第２のカウント部
で新たに５万回の計数動作を行うようにすれば、頻繁に
書き換えが行われるカウンタの下位ビットに用いるフラ
ッシュＥＥＰＲＯＭセルの信頼性を充分に確保できる。
【００３４】なお、上記実施の形態では、１０万回の書
き換え可能回数のフラッシュＥＥＰＲＯＭを用いて３０
万回の書き換え回数を保証する場合を例にとって説明し
たが、フラッシュＥＥＰＲＯＭの数は、各々の書き換え
保証回数の和が少なくとも必要とする書き換え回数に達
する数だけ設ければ良いのは勿論である。
き換え可能回数のフラッシュＥＥＰＲＯＭを用いて３０
万回の書き換え回数を保証する場合を例にとって説明し
たが、フラッシュＥＥＰＲＯＭの数は、各々の書き換え
保証回数の和が少なくとも必要とする書き換え回数に達
する数だけ設ければ良いのは勿論である。
【００３５】また、最終段のフラッシュＥＥＰＲＯＭ
１１−３に対応するカウンタ１３−３の計数値を外部に
出力し、テストが正常に行われたことや書き換え保証回
数を越えたことをＬＥＤ ３０−１，３０−２で外部に
報知するようにしたが、他の報知手段を用いても良いの
は勿論である。また、全てのカウンタ１３−１〜１３−
３の計数値を外部に出力するようにすれば、半導体装置
の寿命をよりきめ細かに管理して交換などの必要な対策
の目安にでき、データを確実に保護できるので高い信頼
性が得られる。
１１−３に対応するカウンタ１３−３の計数値を外部に
出力し、テストが正常に行われたことや書き換え保証回
数を越えたことをＬＥＤ ３０−１，３０−２で外部に
報知するようにしたが、他の報知手段を用いても良いの
は勿論である。また、全てのカウンタ１３−１〜１３−
３の計数値を外部に出力するようにすれば、半導体装置
の寿命をよりきめ細かに管理して交換などの必要な対策
の目安にでき、データを確実に保護できるので高い信頼
性が得られる。
【００３６】
【発明の効果】以上説明したように、この発明によれ
ば、フラッシュＥＥＰＲＯＭを内蔵したエンベッテドア
レイやスタンダードセル等の半導体装置において、標準
プロセスで保証できる書き換え回数を越えた要求であっ
ても設計手法や製造プロセスを変えることなく、顧客の
要求に応じた書き換え回数を保証できる半導体装置が得
られる。
ば、フラッシュＥＥＰＲＯＭを内蔵したエンベッテドア
レイやスタンダードセル等の半導体装置において、標準
プロセスで保証できる書き換え回数を越えた要求であっ
ても設計手法や製造プロセスを変えることなく、顧客の
要求に応じた書き換え回数を保証できる半導体装置が得
られる。
【図１】この発明の実施の形態に係る半導体装置につい
て説明するためのもので、フラッシュＥＥＰＲＯＭを内
蔵したエンベッテドアレイ（またはスタンダードセル）
とその周辺回路の要部を抽出して示す回路図。
て説明するためのもので、フラッシュＥＥＰＲＯＭを内
蔵したエンベッテドアレイ（またはスタンダードセル）
とその周辺回路の要部を抽出して示す回路図。
【図２】図１に示した回路におけるカウンタの計数動作
について説明するためのフローチャート。
について説明するためのフローチャート。
１１−１〜１１−３…フラッシュＥＥＰＲＯＭ、１２…
制御回路、１３−１〜１３−３…カウンタ、１４〜２０
…インバータ、２１〜２６…アンドゲート、２７〜２９
…オアゲート、３０−１，３０−２…ＬＥＤ、３１−
１，３１−２…ＬＥＤ保護抵抗、ＴＳ…テスト信号、Ｃ
Ｓ１〜ＣＳ３…制御信号。
制御回路、１３−１〜１３−３…カウンタ、１４〜２０
…インバータ、２１〜２６…アンドゲート、２７〜２９
…オアゲート、３０−１，３０−２…ＬＥＤ、３１−
１，３１−２…ＬＥＤ保護抵抗、ＴＳ…テスト信号、Ｃ
Ｓ１〜ＣＳ３…制御信号。
Claims (5)
- 【請求項１】 予めライブラリに登録した機能ブロック
を用いて回路構成を行う半導体装置において、 チップイネーブル信号の入力端子を除く各端子がそれぞ
れ並列接続された複数のフラッシュＥＥＰＲＯＭと、 これらフラッシュＥＥＰＲＯＭにそれぞれ対応して設け
られ、各々のフラッシュＥＥＰＲＯＭの消去回数を計数
するカウンタと、 これらカウンタの計数値に応じて前記各フラッシュＥＥ
ＰＲＯＭのチップイネーブル信号の入力端子に制御信号
を供給してイネーブル状態とディセーブル状態をそれぞ
れ制御する制御回路とを具備し、 前記複数のフラッシュＥＥＰＲＯＭは、各々の書き換え
保証回数の和が少なくとも必要とする書き換え回数に達
する数だけ設けられ、前記各カウンタは、ＥＥＰＲＯＭ
セルで構成され、対応するフラッシュＥＥＰＲＯＭの消
去が行われる毎に記憶されている消去回数が書き換えら
れ、前記制御回路で選択したフラッシュＥＥＰＲＯＭに
対応する前記カウンタの計数値が書き換え保証回数を越
えたときに、このフラッシュＥＥＰＲＯＭをディセーブ
ル状態とし、別のフラッシュＥＥＰＲＯＭを選択してイ
ネーブル状態にするとともに、対応するカウンタで計数
動作を開始し、各フラッシュＥＥＰＲＯＭを順次イネー
ブル状態にすることを特徴とする半導体装置。 - 【請求項２】 最後にイネーブル状態にされたフラッシ
ュＥＥＰＲＯＭに対応するカウンタの計数値が書き換え
保証回数を越えたときに、外部に報知する報知手段を更
に具備することを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記各カウンタの計数値が書き換え保証
回数を越えたときに、外部に報知する報知手段を更に具
備することを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記制御回路は、前記カウンタの計数値
が予め設定されたテストのための消去回数に達したとき
に、対応するフラッシュＥＥＰＲＯＭをディセーブル状
態とし、別のフラッシュＥＥＰＲＯＭを選択してイネー
ブル状態にするとともに、対応するカウンタで計数動作
を開始し、各々のフラッシュＥＥＰＲＯＭを順次イネー
ブル状態にすることを特徴とする請求項１ないし３いず
れか１つの項に記載の半導体装置。 - 【請求項５】 前記各カウンタは、書き換え保証回数よ
りも少ない数を計数する複数のカウント部を備え、これ
ら複数のカウント部による計数値の合計で対応するフラ
ッシュＥＥＰＲＯＭの書き換え保証回数を計数すること
を特徴とする請求項１ないし４いずれか１つの項に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9597798A JPH11296439A (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9597798A JPH11296439A (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11296439A true JPH11296439A (ja) | 1999-10-29 |
Family
ID=14152236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9597798A Pending JPH11296439A (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11296439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411849B1 (ko) * | 1999-12-08 | 2003-12-24 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215794A (ja) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | 不揮発性メモリ装置 |
| JPH09120376A (ja) * | 1995-10-25 | 1997-05-06 | Fujitsu Ten Ltd | データ処理装置 |
-
1998
- 1998-04-08 JP JP9597798A patent/JPH11296439A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215794A (ja) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | 不揮発性メモリ装置 |
| JPH09120376A (ja) * | 1995-10-25 | 1997-05-06 | Fujitsu Ten Ltd | データ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411849B1 (ko) * | 1999-12-08 | 2003-12-24 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
| US6834322B2 (en) | 1999-12-08 | 2004-12-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having plural memory circuits selectively controlled by a master chip enable terminal or an input command and outputting a pass/fail result |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200218446A1 (en) | Method and apparatus for memory management | |
| US8452913B2 (en) | Semiconductor memory device and method of processing data for erase operation of semiconductor memory device | |
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| US7085341B2 (en) | Counter with non-uniform digit base | |
| JP5422984B2 (ja) | 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法 | |
| US20040210729A1 (en) | Nonvolatile memory | |
| DE60030876D1 (de) | Raumverwaltung in einem nichtflüchtigen speicher mit hoher kapazität | |
| US5604880A (en) | Computer system with a memory identification scheme | |
| JP2002230984A (ja) | 不揮発性半導体記憶装置 | |
| KR20040076589A (ko) | 메모리 카드 | |
| CN100550206C (zh) | 一种探测闪存物理参数的方法及装置 | |
| US6510083B1 (en) | Electrically erasable and programmable memory that allows data update without prior erasure of the memory | |
| US7471535B2 (en) | Programable identification circuitry | |
| CN114300026A (zh) | 一种单调计数器、计数方法、电子设备及存储介质 | |
| JPH11296439A (ja) | 半導体装置 | |
| JP2001290791A (ja) | 不揮発性半導体記憶装置内蔵マイクロコンピュータとその制御方法 | |
| JP6040895B2 (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
| CN115312107B (zh) | 闪存芯片的擦除操作电压的更新方法、装置、设备及介质 | |
| CN100456243C (zh) | 存储设备及控制该存储设备操作的方法 | |
| KR102834262B1 (ko) | 불량 워드라인을 스스로 검출하고 리페어할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| JPH0765592A (ja) | 不揮発性メモリ | |
| JP2000260188A (ja) | 半導体記憶装置の制御方法および半導体記憶装置 | |
| JPH04271098A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2014086108A (ja) | 半導体集積回路装置 | |
| JP2001014874A (ja) | 不揮発性半導体メモリ装置 |