JPH04271098A - メモリカードにおけるデータ記録方法およびメモリカードシステム - Google Patents
メモリカードにおけるデータ記録方法およびメモリカードシステムInfo
- Publication number
- JPH04271098A JPH04271098A JP3050122A JP5012291A JPH04271098A JP H04271098 A JPH04271098 A JP H04271098A JP 3050122 A JP3050122 A JP 3050122A JP 5012291 A JP5012291 A JP 5012291A JP H04271098 A JPH04271098 A JP H04271098A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory block
- block
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000012795 verification Methods 0.000 claims description 32
- 238000012937 correction Methods 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば画像データや
文字データなどのデータを記憶するためのメモリカード
におけるデータ記録方法およびメモリカードシステムに
関する。
文字データなどのデータを記憶するためのメモリカード
におけるデータ記録方法およびメモリカードシステムに
関する。
【０００２】
【従来の技術】近年、電子スチルカメラ等の画像データ
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なメモリカードが使用されるようになってきた
。
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なメモリカードが使用されるようになってきた
。
【０００３】従来、このようなメモリカードには高速な
読み出しおよび書き込みを行なうことができるスタティ
ックＲＡＭ（ＳＲＡＭ） が用いられていた。しかしな
がら、このＳＲＡＭは、揮発性の半導体メモリであるの
で、バックアップ用の電池が必要であった。また、この
ＳＲＡＭは、画像データのように大容量のデータを記憶
するものになると高価となって、メモリカードの値段が
高くなるという問題があった。
読み出しおよび書き込みを行なうことができるスタティ
ックＲＡＭ（ＳＲＡＭ） が用いられていた。しかしな
がら、このＳＲＡＭは、揮発性の半導体メモリであるの
で、バックアップ用の電池が必要であった。また、この
ＳＲＡＭは、画像データのように大容量のデータを記憶
するものになると高価となって、メモリカードの値段が
高くなるという問題があった。
【０００４】そこで近年、安価でしかもバックアップ電
池の必要がない不揮発性の半導体メモリであるＥＥＰＲ
ＯＭ（電気的に消去・再書き込み可能な読出専用メモリ
）をメモリカードに採用することが検討されている。こ
のＥＥＰＲＯＭは、その記憶期間が電池無しで１０年間
以上と優れており、近年ではＳＲＡＭに匹敵する読み出
しおよび書き込み速度を備えるようになって、しかもそ
の値段がＳＲＡＭの４分の１程度のものが開発されてい
る。このＥＥＰＲＯＭにはすべてのデータを一括的に消
去する一括消去型（フラッシュタイプ）のものと、ブロ
ック単位の消去を行なうブロック消去型の２種類のタイ
プがあった。
池の必要がない不揮発性の半導体メモリであるＥＥＰＲ
ＯＭ（電気的に消去・再書き込み可能な読出専用メモリ
）をメモリカードに採用することが検討されている。こ
のＥＥＰＲＯＭは、その記憶期間が電池無しで１０年間
以上と優れており、近年ではＳＲＡＭに匹敵する読み出
しおよび書き込み速度を備えるようになって、しかもそ
の値段がＳＲＡＭの４分の１程度のものが開発されてい
る。このＥＥＰＲＯＭにはすべてのデータを一括的に消
去する一括消去型（フラッシュタイプ）のものと、ブロ
ック単位の消去を行なうブロック消去型の２種類のタイ
プがあった。
【０００５】
【発明が解決しようとする課題】しかしながら、上記Ｅ
ＥＰＲＯＭを用いたメモリカードは、デバイスの性質上
、消去を考慮にいれなければならないため、メモリカー
ドの使用に際してそれを運用する側で特別の配慮が必要
となる。
ＥＰＲＯＭを用いたメモリカードは、デバイスの性質上
、消去を考慮にいれなければならないため、メモリカー
ドの使用に際してそれを運用する側で特別の配慮が必要
となる。
【０００６】特に問題となるのが、ＥＥＰＲＯＭが寿命
に近くなった場合、つまりデータの書き換えがかなりの
回数行なわれた場合における運用である。ＥＥＰＲＯＭ
は、ブロック消去型、フラッシュ消去型のいずれのタイ
プにおいてもその消去、書込みの回数が制限されている
。たとえば、１００ 〜１００００ 回の消去、書込み
の制限がある。この場合、ブロック消去型のＥＥＰＲＯ
Ｍを使用するときには、書き換えの回数が増えるにした
がって、各メモリブロック毎に書き換え回数にばらつき
が生じてくる。したがって、ブロック消去型のＥＥＰＲ
ＯＭでは、他のメモリブロックが使用可能な状態でもい
ずれかのメモリブロックが使用できない状態が生じてく
る。
に近くなった場合、つまりデータの書き換えがかなりの
回数行なわれた場合における運用である。ＥＥＰＲＯＭ
は、ブロック消去型、フラッシュ消去型のいずれのタイ
プにおいてもその消去、書込みの回数が制限されている
。たとえば、１００ 〜１００００ 回の消去、書込み
の制限がある。この場合、ブロック消去型のＥＥＰＲＯ
Ｍを使用するときには、書き換えの回数が増えるにした
がって、各メモリブロック毎に書き換え回数にばらつき
が生じてくる。したがって、ブロック消去型のＥＥＰＲ
ＯＭでは、他のメモリブロックが使用可能な状態でもい
ずれかのメモリブロックが使用できない状態が生じてく
る。
【０００７】この際、書き込み制限回数に達したメモリ
ブロックをそのまま使用すると、システム上書き込みが
行なわれたように思える場合でも実際には書き込みが行
なわれていなかったり、書き込みが行なわれにくくなっ
たり、さらには、書き込みが行なわれてもそのメモリブ
ロックから読み出したデータが変形して誤りが多くなっ
たりする可能性が高かった。
ブロックをそのまま使用すると、システム上書き込みが
行なわれたように思える場合でも実際には書き込みが行
なわれていなかったり、書き込みが行なわれにくくなっ
たり、さらには、書き込みが行なわれてもそのメモリブ
ロックから読み出したデータが変形して誤りが多くなっ
たりする可能性が高かった。
【０００８】したがって、ブロック消去型のＥＥＰＲＯ
Ｍを用いたメモリカードにおいては、特定のメモリブロ
ックに書き換えが頻繁に行なわれる場合、またはカード
が古くなった場合等に、書き換え制限に達したメモリブ
ロックまたは書き込み不良ブロックを使用した際に、著
しく信頼性が低下するという問題があった。
Ｍを用いたメモリカードにおいては、特定のメモリブロ
ックに書き換えが頻繁に行なわれる場合、またはカード
が古くなった場合等に、書き換え制限に達したメモリブ
ロックまたは書き込み不良ブロックを使用した際に、著
しく信頼性が低下するという問題があった。
【０００９】本発明は、このような従来技術の欠点を解
消し、ＥＥＰＲＯＭを用いたメモリカードにて書き換え
制限に達したメモリブロックや書き込み不良等の不良メ
モリブロックを有する場合でも、その信頼性を向上させ
ることができるメモリカードのデータ記録方法およびメ
モリカードシステムを提供することを目的とする。
消し、ＥＥＰＲＯＭを用いたメモリカードにて書き換え
制限に達したメモリブロックや書き込み不良等の不良メ
モリブロックを有する場合でも、その信頼性を向上させ
ることができるメモリカードのデータ記録方法およびメ
モリカードシステムを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明によるメモリカー
ドにおけるデータ記録方法は上述した課題を解決するた
めに、各メモリブロック毎に消去および書き込み可能な
ＥＥＰＲＯＭを備えたメモリカードにおけるデータ記録
方法において、ＥＥＰＲＯＭの記憶領域に、各メモリブ
ロックの書き換え回数をそれぞれ記憶するリライト回数
記憶領域と、メモリブロック間のデータの入れ換えを行
なう際のブロック接続情報を各メモリブロックに対応し
て記憶するブロック接続領域とを設け、前回までにデー
タが書き込まれたいずれかのメモリブロックに、そのデ
ータの書き換えが行なわれるアクセスが生じた際に、こ
のメモリブロックに対応するリライト回数記録領域に記
憶された書き換え回数データを読み出して、該当メモリ
ブロックのデータ書き換え回数が、そのＥＥＰＲＯＭの
書き換え限度回数を越えない所定の回数に達しているか
否かを判別して、その判別結果が所定の回数に達してい
ないと判別された場合は、リライト回数記憶領域の書き
換え回数データをインクリメントするとともに、このメ
モリブロックにてデータの書き換え処理を行ない、判別
結果が所定の回数に達していると判別された場合に、そ
のメモリブロックに対応するブロック接続情報に、書き
換え回数が限度回数に達していない空きメモリブロック
のアドレスを書き込んで、このブロック接続情報にて指
定されたアドレスのメモリブロックにデータを書き込ん
でデータの書き換え処理を行い、その後、所定の回数に
達したメモリブロックをアクセスする場合は、そのブロ
ック接続情報を参照して、そのブロック接続情報にて指
定されたアドレスに該当するメモリブロックをアクセス
することを特徴とする。
ドにおけるデータ記録方法は上述した課題を解決するた
めに、各メモリブロック毎に消去および書き込み可能な
ＥＥＰＲＯＭを備えたメモリカードにおけるデータ記録
方法において、ＥＥＰＲＯＭの記憶領域に、各メモリブ
ロックの書き換え回数をそれぞれ記憶するリライト回数
記憶領域と、メモリブロック間のデータの入れ換えを行
なう際のブロック接続情報を各メモリブロックに対応し
て記憶するブロック接続領域とを設け、前回までにデー
タが書き込まれたいずれかのメモリブロックに、そのデ
ータの書き換えが行なわれるアクセスが生じた際に、こ
のメモリブロックに対応するリライト回数記録領域に記
憶された書き換え回数データを読み出して、該当メモリ
ブロックのデータ書き換え回数が、そのＥＥＰＲＯＭの
書き換え限度回数を越えない所定の回数に達しているか
否かを判別して、その判別結果が所定の回数に達してい
ないと判別された場合は、リライト回数記憶領域の書き
換え回数データをインクリメントするとともに、このメ
モリブロックにてデータの書き換え処理を行ない、判別
結果が所定の回数に達していると判別された場合に、そ
のメモリブロックに対応するブロック接続情報に、書き
換え回数が限度回数に達していない空きメモリブロック
のアドレスを書き込んで、このブロック接続情報にて指
定されたアドレスのメモリブロックにデータを書き込ん
でデータの書き換え処理を行い、その後、所定の回数に
達したメモリブロックをアクセスする場合は、そのブロ
ック接続情報を参照して、そのブロック接続情報にて指
定されたアドレスに該当するメモリブロックをアクセス
することを特徴とする。
【００１１】この場合、リライト回数記憶領域が、各メ
モリブロック内にそれぞれ形成されていると有利である
。
モリブロック内にそれぞれ形成されていると有利である
。
【００１２】また、本発明によるデータ記録方法は、各
メモリブロック毎に消去および再書き込み可能なＥＥＰ
ＲＯＭを備えて、このＥＥＰＲＯＭの各メモリブロック
にデータを書き込む際に、そのデータの書き込みを行な
う度毎にそのメモリブロックからデータを読み出して照
合を行ないつつ該当メモリブロックにデータが書き込ま
れた否かを判別して書き込み処理を行なうメモリカード
におけるデータ記録方法において、ＥＥＰＲＯＭに、メ
モリブロック間のデータの入れ換えを行なう際のブロッ
ク接続情報を各メモリブロックに対応して記憶するブロ
ック接続領域を設け、いずれかのメモリブロックにてそ
のデータの書き込みが行なわれる際に、このメモリブロ
ックにて、そのデータの書き込みおよび照合が複数回繰
り返されても、データの書き込みが行なえない場合に、
このメモリブロックに対応するブロック接続情報に他の
空きメモリブロックのアドレスを書き込んで、このブロ
ック接続情報領域に指定されたアドレスのメモリブロッ
クにてデータの書き込み処理を行ない、その後データの
書き込みが行なうことができなかったメモリブロックを
アクセスする場合は、そのブロック接続情報を参照して
、このブロック接続情報にて指定されたアドレスに該当
するメモリブロックをアクセスすることを特徴とする。
メモリブロック毎に消去および再書き込み可能なＥＥＰ
ＲＯＭを備えて、このＥＥＰＲＯＭの各メモリブロック
にデータを書き込む際に、そのデータの書き込みを行な
う度毎にそのメモリブロックからデータを読み出して照
合を行ないつつ該当メモリブロックにデータが書き込ま
れた否かを判別して書き込み処理を行なうメモリカード
におけるデータ記録方法において、ＥＥＰＲＯＭに、メ
モリブロック間のデータの入れ換えを行なう際のブロッ
ク接続情報を各メモリブロックに対応して記憶するブロ
ック接続領域を設け、いずれかのメモリブロックにてそ
のデータの書き込みが行なわれる際に、このメモリブロ
ックにて、そのデータの書き込みおよび照合が複数回繰
り返されても、データの書き込みが行なえない場合に、
このメモリブロックに対応するブロック接続情報に他の
空きメモリブロックのアドレスを書き込んで、このブロ
ック接続情報領域に指定されたアドレスのメモリブロッ
クにてデータの書き込み処理を行ない、その後データの
書き込みが行なうことができなかったメモリブロックを
アクセスする場合は、そのブロック接続情報を参照して
、このブロック接続情報にて指定されたアドレスに該当
するメモリブロックをアクセスすることを特徴とする。
【００１３】さらに、本発明によるデータ記録方法は、
各メモリブロック毎に消去および再書き込み可能なＥＥ
ＰＲＯＭを備えて、このＥＥＰＲＯＭの各メモリブロッ
クにデータを書き込む際に、このデータに誤り訂正符号
を付加して書き込み、誤り訂正符号が付加されたデータ
は、任意にそのメモリブロックから読み出されて誤りチ
ェックおよび誤り訂正が行なわれるメモリカードにおけ
るデータ記録方法において、ＥＥＰＲＯＭに、メモリブ
ロック間のデータの入れ換えを行なう際のブロック接続
情報を各メモリブロックに対応して記憶するブロック接
続領域を設け、いずれかのメモリブロックに書き込こま
れたデータを任意に読み出して、そのメモリブロックに
記憶されたデータの誤りチェックを行なう際に、そのメ
モリブロックから読み出されたデータに所定数以上の誤
りがある場合に、そのメモリブロックに対応するブロッ
ク接続領域に、他の空きメモリブロックのアドレスを書
き込んで、このブロック接続情報にて指定されたアドレ
スに、前記メモリブロックに記憶されたデータを書き移
して、その後、誤り率の高いメモリブロックをアクセス
する場合には、そのブロック接続情報にて指定されたア
ドレスに該当するメモリブロックにアクセスすることを
特徴とする。
各メモリブロック毎に消去および再書き込み可能なＥＥ
ＰＲＯＭを備えて、このＥＥＰＲＯＭの各メモリブロッ
クにデータを書き込む際に、このデータに誤り訂正符号
を付加して書き込み、誤り訂正符号が付加されたデータ
は、任意にそのメモリブロックから読み出されて誤りチ
ェックおよび誤り訂正が行なわれるメモリカードにおけ
るデータ記録方法において、ＥＥＰＲＯＭに、メモリブ
ロック間のデータの入れ換えを行なう際のブロック接続
情報を各メモリブロックに対応して記憶するブロック接
続領域を設け、いずれかのメモリブロックに書き込こま
れたデータを任意に読み出して、そのメモリブロックに
記憶されたデータの誤りチェックを行なう際に、そのメ
モリブロックから読み出されたデータに所定数以上の誤
りがある場合に、そのメモリブロックに対応するブロッ
ク接続領域に、他の空きメモリブロックのアドレスを書
き込んで、このブロック接続情報にて指定されたアドレ
スに、前記メモリブロックに記憶されたデータを書き移
して、その後、誤り率の高いメモリブロックをアクセス
する場合には、そのブロック接続情報にて指定されたア
ドレスに該当するメモリブロックにアクセスすることを
特徴とする。
【００１４】この場合、誤り率の高いメモリブロックか
ら他の空きメモリブロックにデータを書き移す際に、そ
の誤り率の高いメモリブロックから読み出したデータは
、誤り訂正が行なわれた後に他の空きメモリブロックに
書き移されるようにすると有利である。
ら他の空きメモリブロックにデータを書き移す際に、そ
の誤り率の高いメモリブロックから読み出したデータは
、誤り訂正が行なわれた後に他の空きメモリブロックに
書き移されるようにすると有利である。
【００１５】一方、本発明によるメモリカードシステム
は、各メモリブロック毎に消去および再書き込み可能な
ＥＥＰＲＯＭを備えたメモリカードシステムにおいて、
このシステムは、複数のメモリブロックを備えたＥＥＰ
ＲＯＭからなり、各メモリブロックの書き換え回数をそ
れぞれ記憶するリライト回数記憶領域と、メモリブロッ
ク間のデータの入れ換えを行なう際のブロック接続情報
を各メモリブロックに対応して記憶するブロック接続領
域とを備えたメモリ部と、前回までにデータが書き込ま
れたいずれかのメモリブロックに、そのデータの書き換
えが行なわれるアクセスが生じた際に、そのメモリブロ
ックに対応するリライト回数記録領域に記憶された書き
換え回数データを読み出して、該当メモリブロックのデ
ータ書き換え回数が、そのＥＥＰＲＯＭの書き換え限度
回数を越えない所定の回数に達しているか否かを判別す
る限度回数判別手段と、この限度回数判別手段による判
別結果が所定の回数に達していないと判別された場合に
、リライト回数記憶領域の書き換え回数をインクリメン
トするリライト回数加算手段と、限度回数判別手段によ
る判別結果が所定の回数に達していると判別された場合
に、書き換え回数が限度回数に達していない空きメモリ
ブロックを選択して、そのアドレスを書き換え回数が限
度回数に達しているメモリブロックに対応するブロック
接続領域に書き込むアドレス選択手段と、限度回数判別
手段の判別結果およびブロック接続情報に記録されたア
ドレスに基づいて、該当メモリブロックをアクセスする
アクセス手段とを備えたことを特徴とする。
は、各メモリブロック毎に消去および再書き込み可能な
ＥＥＰＲＯＭを備えたメモリカードシステムにおいて、
このシステムは、複数のメモリブロックを備えたＥＥＰ
ＲＯＭからなり、各メモリブロックの書き換え回数をそ
れぞれ記憶するリライト回数記憶領域と、メモリブロッ
ク間のデータの入れ換えを行なう際のブロック接続情報
を各メモリブロックに対応して記憶するブロック接続領
域とを備えたメモリ部と、前回までにデータが書き込ま
れたいずれかのメモリブロックに、そのデータの書き換
えが行なわれるアクセスが生じた際に、そのメモリブロ
ックに対応するリライト回数記録領域に記憶された書き
換え回数データを読み出して、該当メモリブロックのデ
ータ書き換え回数が、そのＥＥＰＲＯＭの書き換え限度
回数を越えない所定の回数に達しているか否かを判別す
る限度回数判別手段と、この限度回数判別手段による判
別結果が所定の回数に達していないと判別された場合に
、リライト回数記憶領域の書き換え回数をインクリメン
トするリライト回数加算手段と、限度回数判別手段によ
る判別結果が所定の回数に達していると判別された場合
に、書き換え回数が限度回数に達していない空きメモリ
ブロックを選択して、そのアドレスを書き換え回数が限
度回数に達しているメモリブロックに対応するブロック
接続領域に書き込むアドレス選択手段と、限度回数判別
手段の判別結果およびブロック接続情報に記録されたア
ドレスに基づいて、該当メモリブロックをアクセスする
アクセス手段とを備えたことを特徴とする。
【００１６】この場合、リライト回数記録領域から読み
出したリライト回数が書き換え限度回数を越えない所定
の回数に達している場合に、この限度回数に達したメモ
リブロックがあることを使用者に警報する警報手段を備
えるようにするとよい。
出したリライト回数が書き換え限度回数を越えない所定
の回数に達している場合に、この限度回数に達したメモ
リブロックがあることを使用者に警報する警報手段を備
えるようにするとよい。
【００１７】また、本発明によるメモリカードシステム
は、各メモリブロック毎に消去および再書き込み可能な
ＥＥＰＲＯＭを備えたメモリカードシステムにおいて、
このシステムは、複数のメモリブロックを備えたＥＥＰ
ＲＯＭからなり、メモリブロック間のデータの入れ換え
を行なう際のブロック接続情報を各メモリブロックに対
応して記憶するブロック接続領域を備えたメモリ部と、
ＥＥＰＲＯＭの各メモリブロックにデータを書き込む際
に、データの書き込みとそのデータの照合とを行なうベ
リファイ手段であって、その照合の結果データの書き込
みが行なわれていない場合は、再度データの書き込みお
よび照合を繰り返すベリファイ手段と、このベリファイ
手段にてデータの書き込みおよび照合が何回行なわれた
かをカウントするベリファイカウント手段と、このベリ
ファイカウント手段にて、カウントされたベリファイ回
数が所定の回数に達したか否かを判別するベリファイ回
数判別手段と、このベリファイ回数判別手段にてベリフ
ァイ回数が所定の回数に達したと判別されたときに、そ
のメモリブロックに対応するブロック接続情報に他の空
きメモリブロックのアドレスを書き込むアドレス選択手
段と、ベリファイ回数判別手段の判別結果およびブロッ
ク接続情報に基づいて、該当メモリブロックをアクセス
するアクセス手段とを備えたことを特徴とする。
は、各メモリブロック毎に消去および再書き込み可能な
ＥＥＰＲＯＭを備えたメモリカードシステムにおいて、
このシステムは、複数のメモリブロックを備えたＥＥＰ
ＲＯＭからなり、メモリブロック間のデータの入れ換え
を行なう際のブロック接続情報を各メモリブロックに対
応して記憶するブロック接続領域を備えたメモリ部と、
ＥＥＰＲＯＭの各メモリブロックにデータを書き込む際
に、データの書き込みとそのデータの照合とを行なうベ
リファイ手段であって、その照合の結果データの書き込
みが行なわれていない場合は、再度データの書き込みお
よび照合を繰り返すベリファイ手段と、このベリファイ
手段にてデータの書き込みおよび照合が何回行なわれた
かをカウントするベリファイカウント手段と、このベリ
ファイカウント手段にて、カウントされたベリファイ回
数が所定の回数に達したか否かを判別するベリファイ回
数判別手段と、このベリファイ回数判別手段にてベリフ
ァイ回数が所定の回数に達したと判別されたときに、そ
のメモリブロックに対応するブロック接続情報に他の空
きメモリブロックのアドレスを書き込むアドレス選択手
段と、ベリファイ回数判別手段の判別結果およびブロッ
ク接続情報に基づいて、該当メモリブロックをアクセス
するアクセス手段とを備えたことを特徴とする。
【００１８】この場合、データの書き込みおよび照合が
繰り返されて、ベリファイ回数が所定の値に達した場合
に、その所定の回数に達したメモリブロックがあること
を使用者に警報する警報手段を備えるようにするとよい
。
繰り返されて、ベリファイ回数が所定の値に達した場合
に、その所定の回数に達したメモリブロックがあること
を使用者に警報する警報手段を備えるようにするとよい
。
【００１９】さらに、本発明によるメモリカードシステ
ムは、各メモリブロック毎に消去および再書き込み可能
なＥＥＰＲＯＭを備えたメモリカードシステムにおいて
、このシステムは、複数のメモリブロックを備えたＥＥ
ＰＲＯＭからなり、メモリブロック間のデータの入れ換
えを行なう際のブロック接続情報を各メモリブロックに
対応して記憶するブロック接続領域を備えたメモリ部と
、このメモリ部の各メモリブロックにデータを書き込む
際に、このデータに誤り訂正符号を付加する誤り訂正符
号付加手段と、この誤り訂正符号付加手段にて誤り訂正
符号が付加されたデータを格納するメモリブロックから
そのデータを任意に読み出して誤りチェックを行なう誤
りチェック手段と、この誤りチェック手段にて検出され
たデータの誤りを訂正する誤り訂正手段と、誤りチェッ
ク手段にてそのメモリブロックから読み出されたデータ
に所定数以上の誤りがあるか否かを判別する誤り率判別
手段と、この誤り率判別手段にて所定数以上の誤りがあ
ると判別された場合に、そのメモリブロックに対応する
ブロック接続領域に、他の空きメモリブロックのアドレ
スを選択して書き込むアドレス選択手段と、誤り率判別
手段の判別結果およびブロック接続情報に基づいて、該
当メモリブロックをアクセスするアクセス手段とを備え
たことを特徴とする。
ムは、各メモリブロック毎に消去および再書き込み可能
なＥＥＰＲＯＭを備えたメモリカードシステムにおいて
、このシステムは、複数のメモリブロックを備えたＥＥ
ＰＲＯＭからなり、メモリブロック間のデータの入れ換
えを行なう際のブロック接続情報を各メモリブロックに
対応して記憶するブロック接続領域を備えたメモリ部と
、このメモリ部の各メモリブロックにデータを書き込む
際に、このデータに誤り訂正符号を付加する誤り訂正符
号付加手段と、この誤り訂正符号付加手段にて誤り訂正
符号が付加されたデータを格納するメモリブロックから
そのデータを任意に読み出して誤りチェックを行なう誤
りチェック手段と、この誤りチェック手段にて検出され
たデータの誤りを訂正する誤り訂正手段と、誤りチェッ
ク手段にてそのメモリブロックから読み出されたデータ
に所定数以上の誤りがあるか否かを判別する誤り率判別
手段と、この誤り率判別手段にて所定数以上の誤りがあ
ると判別された場合に、そのメモリブロックに対応する
ブロック接続領域に、他の空きメモリブロックのアドレ
スを選択して書き込むアドレス選択手段と、誤り率判別
手段の判別結果およびブロック接続情報に基づいて、該
当メモリブロックをアクセスするアクセス手段とを備え
たことを特徴とする。
【００２０】この場合、読み出したデータの誤りが所定
数以上ある場合に、その誤り率の高いメモリブロックが
あることを使用者に警報する警報手段を備えるように構
成すると有利である。
数以上ある場合に、その誤り率の高いメモリブロックが
あることを使用者に警報する警報手段を備えるように構
成すると有利である。
【００２１】
【作用】本発明に係るメモリカードにおけるデータ記憶
方法およびメモリカードシステムによれば、ＥＥＰＲＯ
Ｍの複数のメモリブロックのうちその書き換え回数が書
き換え限度回数を越えない所定の回数に達した場合に、
または書き込み不良が生じた場合に、あるいはデータの
誤り率が高くなった場合に、ＥＥＰＲＯＭの他の空きメ
モリブロックにそのデータの書き換えを行ない、このデ
ータの書き換えを行なった指示をそのメモリブロックに
対応するアドレス接続情報に、データの書き換えを行な
った他の空きメモリブロックのアドレスを記憶させるこ
とによって、次回のアクセスに備える。
方法およびメモリカードシステムによれば、ＥＥＰＲＯ
Ｍの複数のメモリブロックのうちその書き換え回数が書
き換え限度回数を越えない所定の回数に達した場合に、
または書き込み不良が生じた場合に、あるいはデータの
誤り率が高くなった場合に、ＥＥＰＲＯＭの他の空きメ
モリブロックにそのデータの書き換えを行ない、このデ
ータの書き換えを行なった指示をそのメモリブロックに
対応するアドレス接続情報に、データの書き換えを行な
った他の空きメモリブロックのアドレスを記憶させるこ
とによって、次回のアクセスに備える。
【００２２】この結果、寿命に達したメモリブロックま
たは不良のメモリブロックの使用を避け得るようにした
ので、書き換え回数が多いメモリカードまたは古くなっ
たメモリカードを使用する場合でもその信頼性を損なう
ことなく、使用することができる。
たは不良のメモリブロックの使用を避け得るようにした
ので、書き換え回数が多いメモリカードまたは古くなっ
たメモリカードを使用する場合でもその信頼性を損なう
ことなく、使用することができる。
【００２３】
【実施例】次に添付図面を参照して本発明に係るメモリ
カードにおけるデータ記録方法およびメモリカードシス
テムの実施例を詳細に説明する。
カードにおけるデータ記録方法およびメモリカードシス
テムの実施例を詳細に説明する。
【００２４】図１にこの発明におけるメモリカードの第
１の実施例を示す。この第１の実施例におけるメモリカ
ードは、図１（ａ） に示すようにデータを記憶するた
めのメモリセル１０と、このメモリセル１０の書き込み
制御、または読み出し制御を行なうためのアドレスコン
トローラ２０とを備えている。このメモリカードは、薄
板状のプラスチック容器等に封入されて、電子スチルカ
メラまたはその再生装置等の外部装置にコネクタ（図示
略）を介して装着自在に形成されている。
１の実施例を示す。この第１の実施例におけるメモリカ
ードは、図１（ａ） に示すようにデータを記憶するた
めのメモリセル１０と、このメモリセル１０の書き込み
制御、または読み出し制御を行なうためのアドレスコン
トローラ２０とを備えている。このメモリカードは、薄
板状のプラスチック容器等に封入されて、電子スチルカ
メラまたはその再生装置等の外部装置にコネクタ（図示
略）を介して装着自在に形成されている。
【００２５】メモリセル１０は、ブロック消去型のＥＥ
ＰＲＯＭ（電気的に消去および再書込可能な不揮発性メ
モリ）によって構成されている。このＥＥＰＲＯＭは、
複数のメモリブロック１，２．．．を備えている。それ
らメモリブロックの記憶容量はそれぞれ、たとえば１画
面分の画像データとその管理情報とが記憶される１クラ
スタ単位にて構成されている。このメモリカードでは、
それらクラスタ単位にて消去および書き換えが行なわれ
る。
ＰＲＯＭ（電気的に消去および再書込可能な不揮発性メ
モリ）によって構成されている。このＥＥＰＲＯＭは、
複数のメモリブロック１，２．．．を備えている。それ
らメモリブロックの記憶容量はそれぞれ、たとえば１画
面分の画像データとその管理情報とが記憶される１クラ
スタ単位にて構成されている。このメモリカードでは、
それらクラスタ単位にて消去および書き換えが行なわれ
る。
【００２６】詳細には、メモリセル１０の各クラスタ１
，２．．．の先頭アドレス付近に、そのクラスタのデー
タ書き換えが行なわれた回数をリライト回数データとし
て記憶するリライト回数記憶領域１２がそれぞれ形成さ
れ、続くアドレスに、そのクラスタのデータが他のクラ
スタに書き移された際に、データの書き移し先クラスタ
のアドレスをクラスタ接続情報として記憶するクラスタ
接続情報領域１４が形成され、続く残りの領域に、画像
データを記憶するためのデータ領域１６がそれぞれ形成
されている。
，２．．．の先頭アドレス付近に、そのクラスタのデー
タ書き換えが行なわれた回数をリライト回数データとし
て記憶するリライト回数記憶領域１２がそれぞれ形成さ
れ、続くアドレスに、そのクラスタのデータが他のクラ
スタに書き移された際に、データの書き移し先クラスタ
のアドレスをクラスタ接続情報として記憶するクラスタ
接続情報領域１４が形成され、続く残りの領域に、画像
データを記憶するためのデータ領域１６がそれぞれ形成
されている。
【００２７】リライト回数記憶領域１２は、各クラスタ
１，２．．．の書き込み限度回数、たとえば１００ 〜
１００００ 回をカウントすることができるビット数を
備えており、その数値はそのクラスタにてデータの書き
換えが行なわれる度毎にインクリメントされるようにな
っている。クラスタ接続情報領域１４は、リライト回数
記憶領域１２の書き換え回数がそのクラスタの書き込み
限度回数を越えない所定の回数に達した場合に使用され
、その領域１４には他のクラスタのたとえば先頭番地が
書き込まれて、そのクラスタのデータが他のクラスタに
書き換えられていることを示す。これらリライト回数記
録領域１２とクラスタ接続情報領域１４とは、データ領
域１６に較べて非常に少ない容量が割り当てられること
になり、画像データを記憶する場合に、その領域を圧迫
することがなく、他のメモリに較べて不利になるような
ことはない。
１，２．．．の書き込み限度回数、たとえば１００ 〜
１００００ 回をカウントすることができるビット数を
備えており、その数値はそのクラスタにてデータの書き
換えが行なわれる度毎にインクリメントされるようにな
っている。クラスタ接続情報領域１４は、リライト回数
記憶領域１２の書き換え回数がそのクラスタの書き込み
限度回数を越えない所定の回数に達した場合に使用され
、その領域１４には他のクラスタのたとえば先頭番地が
書き込まれて、そのクラスタのデータが他のクラスタに
書き換えられていることを示す。これらリライト回数記
録領域１２とクラスタ接続情報領域１４とは、データ領
域１６に較べて非常に少ない容量が割り当てられること
になり、画像データを記憶する場合に、その領域を圧迫
することがなく、他のメモリに較べて不利になるような
ことはない。
【００２８】アドレスコントローラ２０は、通常はデー
タバス３０を介して外部装置から送られるアドレスデー
タに基づいてメモリセル１０の各クラスタ１，２．．．
をアクセスする制御回路であって、この実施例では特に
、メモリセル１０にデータの書き換えを行なう場合に各
クラスタ１，２．．．のリライト回数を参照して、その
リライト回数が書き換え限度回数を越えない所定の回数
に達している場合に、別の空きクラスタを選択して、そ
のクラスタをデータの書き換え先としてアクセスする制
御回路である。この実施例におけるアドレスコントロー
ラ２０は、図１（ｂ） に示すようにリライト加算回路
２２と、比較器２４と、アドレス回路２６とを備えてい
る。
タバス３０を介して外部装置から送られるアドレスデー
タに基づいてメモリセル１０の各クラスタ１，２．．．
をアクセスする制御回路であって、この実施例では特に
、メモリセル１０にデータの書き換えを行なう場合に各
クラスタ１，２．．．のリライト回数を参照して、その
リライト回数が書き換え限度回数を越えない所定の回数
に達している場合に、別の空きクラスタを選択して、そ
のクラスタをデータの書き換え先としてアクセスする制
御回路である。この実施例におけるアドレスコントロー
ラ２０は、図１（ｂ） に示すようにリライト加算回路
２２と、比較器２４と、アドレス回路２６とを備えてい
る。
【００２９】リライト加算回路２２の主な機能は、メモ
リセル１０のいずれかのクラスタ１，２．．．にデータ
の書き換えが行なわれる場合に、そのクラスタのリライ
ト回数記録領域１２からリライト回数データを読み出し
て比較器２４に転送し、その比較結果が書き換え限度回
数を越えない所定の回数以下の場合に、その数値をイン
クリメントして元のリライト回数領域１２に書き込む機
能である。
リセル１０のいずれかのクラスタ１，２．．．にデータ
の書き換えが行なわれる場合に、そのクラスタのリライ
ト回数記録領域１２からリライト回数データを読み出し
て比較器２４に転送し、その比較結果が書き換え限度回
数を越えない所定の回数以下の場合に、その数値をイン
クリメントして元のリライト回数領域１２に書き込む機
能である。
【００３０】このリライト加算回路２２には、コネクタ
を介して外部装置と接続されるデータバス３０、および
メモリセル１０に接続されるデータバス４０がそれぞれ
収容されており、この実施例におけるリライト加算回路
２２には、外部装置から取り込んだデータおよびメモリ
セル１０から読み出したデータを一時蓄積するバッファ
回路が備えられている。
を介して外部装置と接続されるデータバス３０、および
メモリセル１０に接続されるデータバス４０がそれぞれ
収容されており、この実施例におけるリライト加算回路
２２には、外部装置から取り込んだデータおよびメモリ
セル１０から読み出したデータを一時蓄積するバッファ
回路が備えられている。
【００３１】また、このリライト加算回路２２は、デー
タバス３０を介して送られる書き込みまたは読み出しの
ためのアドレスデータをアドレス回路２６へ転送し、さ
らにアドレス回路２６にて選択された書き換え先のクラ
スタのアドレスデータをクラスタ接続情報として受け取
り、このアドレスデータをデータバス４０を介してクラ
スタ接続情報領域１６に書き込む機能を有する。すなわ
ち、この実施例では、リライト加算回路２２が、外部装
置とメモリセル１０との間のデータおよびアドレスの入
出力バッファ機能、およびメモリセル１０の各クラスタ
の管理情報を書き換える機能を備えた構成となっている
。
タバス３０を介して送られる書き込みまたは読み出しの
ためのアドレスデータをアドレス回路２６へ転送し、さ
らにアドレス回路２６にて選択された書き換え先のクラ
スタのアドレスデータをクラスタ接続情報として受け取
り、このアドレスデータをデータバス４０を介してクラ
スタ接続情報領域１６に書き込む機能を有する。すなわ
ち、この実施例では、リライト加算回路２２が、外部装
置とメモリセル１０との間のデータおよびアドレスの入
出力バッファ機能、およびメモリセル１０の各クラスタ
の管理情報を書き換える機能を備えた構成となっている
。
【００３２】比較器２４は、リライト加算回路２２にて
読み出された各クラスタ１，２．．．のリライト回数記
憶領域１２におけるリライト回数データの数値がそのク
ラスタの書き換え限度回数を越えない所定の回数に達し
ているか否かを判別するためのリライト回数判別回路で
ある。この比較器２４では、その比較値が各クラスタの
書き換え限度回数１００ 〜１００００ 回を越えない
所定の回数に設定されている。この比較器２４は、その
比較結果がクラスタの書き換え限度回数を越えない所定
の回数に達していると判別した場合は、アドレス回路２
６に送出しているクラスタ移動信号Ｓｉを「Ｈｉｇｈ」
とし、所定の回数に達していないと判別した場合にはク
ラスタ移動信号Ｓｉを「Ｌｏｗ」 とする。
読み出された各クラスタ１，２．．．のリライト回数記
憶領域１２におけるリライト回数データの数値がそのク
ラスタの書き換え限度回数を越えない所定の回数に達し
ているか否かを判別するためのリライト回数判別回路で
ある。この比較器２４では、その比較値が各クラスタの
書き換え限度回数１００ 〜１００００ 回を越えない
所定の回数に設定されている。この比較器２４は、その
比較結果がクラスタの書き換え限度回数を越えない所定
の回数に達していると判別した場合は、アドレス回路２
６に送出しているクラスタ移動信号Ｓｉを「Ｈｉｇｈ」
とし、所定の回数に達していないと判別した場合にはク
ラスタ移動信号Ｓｉを「Ｌｏｗ」 とする。
【００３３】アドレス回路２６は、メモリセル１０へク
ラスタ選択のためのアドレス信号を送出するとともに、
書き込み許可信号ＷＥおよび読み出し許可信号ＯＥを送
出して、そのクラスタのデータをアクセスする回路であ
る。なお、このアドレス回路２６は、メモリセル１０が
複数であるときは、そのチップ（セル）を選択するため
のチップイネーブル信号ＣＳを各メモリセル１０へ送出
する。このアドレス回路２６は、通常はリライト加算回
路２２から転送されるアドレスデータに基づいてメモリ
セル１０の各クラスタ１，２．．．をアクセスする。そ
のアドレスデータは、外部装置から送出されたものと、
各クラスタ１，２．．．のクラスタ接続情報領域１４に
記憶されたアドレスデータとがある。
ラスタ選択のためのアドレス信号を送出するとともに、
書き込み許可信号ＷＥおよび読み出し許可信号ＯＥを送
出して、そのクラスタのデータをアクセスする回路であ
る。なお、このアドレス回路２６は、メモリセル１０が
複数であるときは、そのチップ（セル）を選択するため
のチップイネーブル信号ＣＳを各メモリセル１０へ送出
する。このアドレス回路２６は、通常はリライト加算回
路２２から転送されるアドレスデータに基づいてメモリ
セル１０の各クラスタ１，２．．．をアクセスする。そ
のアドレスデータは、外部装置から送出されたものと、
各クラスタ１，２．．．のクラスタ接続情報領域１４に
記憶されたアドレスデータとがある。
【００３４】詳しくは、このアドレス回路２６は、外部
装置から読み出しまたは書き込みのアクセスが生じると
、外部装置からリライト加算回路２２を介して転送され
るアドレスデータにて該当クラスタをアクセスして、リ
ライト加算回路２２にそのクラスタのクラスタ接続情報
を読み出させる。このアドレス回路２６は、リライト加
算回路２２から転送されたクラスタ接続情報を読み取っ
て、そのクラスタ接続情報が他のクラスタのアドレスを
指示している場合に、そのアドレスに該当するクラスタ
をアクセスする機能を有する。
装置から読み出しまたは書き込みのアクセスが生じると
、外部装置からリライト加算回路２２を介して転送され
るアドレスデータにて該当クラスタをアクセスして、リ
ライト加算回路２２にそのクラスタのクラスタ接続情報
を読み出させる。このアドレス回路２６は、リライト加
算回路２２から転送されたクラスタ接続情報を読み取っ
て、そのクラスタ接続情報が他のクラスタのアドレスを
指示している場合に、そのアドレスに該当するクラスタ
をアクセスする機能を有する。
【００３５】また、このアドレス回路２６は、そのアク
セスがクラスタの内容を書き換えるアクセスである場合
には、比較器２４から送出されるクラスタ移動信号Ｓｉ
が「Ｈｉｇｈ」となると、その時アクセスしたクラスタ
とは別の空きクラスタのアドレスをアクセスして、リラ
イト加算回路２２にそのクラスタのリライト回数データ
を読み出させて、この後、比較器２４から送出されるク
ラスタ移動信号Ｓｉが「Ｌｏｗ」 となったときに、そ
のクラスタのたとえば先頭のアドレスをクラスタ接続情
報としてリライト加算回路２２に送り、そのクラスタ接
続情報を元のクラスタの情報領域１６に書き込ませるア
クセスを行なう。この後、そのクラスタ接続情報のアド
レスをアクセスして、データをそのクラスタに書き込ま
せるアクセスを行なう機能を有する。
セスがクラスタの内容を書き換えるアクセスである場合
には、比較器２４から送出されるクラスタ移動信号Ｓｉ
が「Ｈｉｇｈ」となると、その時アクセスしたクラスタ
とは別の空きクラスタのアドレスをアクセスして、リラ
イト加算回路２２にそのクラスタのリライト回数データ
を読み出させて、この後、比較器２４から送出されるク
ラスタ移動信号Ｓｉが「Ｌｏｗ」 となったときに、そ
のクラスタのたとえば先頭のアドレスをクラスタ接続情
報としてリライト加算回路２２に送り、そのクラスタ接
続情報を元のクラスタの情報領域１６に書き込ませるア
クセスを行なう。この後、そのクラスタ接続情報のアド
レスをアクセスして、データをそのクラスタに書き込ま
せるアクセスを行なう機能を有する。
【００３６】次に、上記構成におけるメモリカードの動
作およびそのデータ記録方法を説明する。操作者は、メ
モリカードを、そのコネクタを外部装置のアドレス・デ
ータバスおよび制御バス（図示略）へ接続することによ
り、外部装置に装着する。
作およびそのデータ記録方法を説明する。操作者は、メ
モリカードを、そのコネクタを外部装置のアドレス・デ
ータバスおよび制御バス（図示略）へ接続することによ
り、外部装置に装着する。
【００３７】次いで、外部装置が電子スチルカメラ等の
ようにデータの記録を行なう装置の場合、メモリカード
に外部装置からデータ書き込みのためのライト信号が送
られると、図示しない制御回路よりリライト加算回路２
２へアドレスデータを読み込むためのタイミング信号が
送出されるとともに、アドレス回路２６へデータの書き
込みを示すライト信号が送出される。
ようにデータの記録を行なう装置の場合、メモリカード
に外部装置からデータ書き込みのためのライト信号が送
られると、図示しない制御回路よりリライト加算回路２
２へアドレスデータを読み込むためのタイミング信号が
送出されるとともに、アドレス回路２６へデータの書き
込みを示すライト信号が送出される。
【００３８】これにより、リライト加算回路２２は、外
部装置からアドレスデータが送られると、そのバッファ
回路にアドレスデータを読み込んで、読み込んだアドレ
スデータをアドレス回路２６へ転送する。アドレス回路
２６は、アドレスデータを読み込むと、そのアドレスの
先頭のアドレスをメモリセル１０へアドレス信号として
送出するとともに、読み出し許可信号ＯＥを送出する。 これにより、該当クラスタのリライト回数記憶領域１２
からリライト回数データがリライト加算回路２２に読み
出される。
部装置からアドレスデータが送られると、そのバッファ
回路にアドレスデータを読み込んで、読み込んだアドレ
スデータをアドレス回路２６へ転送する。アドレス回路
２６は、アドレスデータを読み込むと、そのアドレスの
先頭のアドレスをメモリセル１０へアドレス信号として
送出するとともに、読み出し許可信号ＯＥを送出する。 これにより、該当クラスタのリライト回数記憶領域１２
からリライト回数データがリライト加算回路２２に読み
出される。
【００３９】リライト加算回路２２に読み出されたリラ
イト回数データは、比較器２４に転送されて、比較器２
４にてそのデータが書き換え限度回数を越えない所定の
回数に達しているか否かが比較値と比較されることによ
り判別される。このデータが所定の回数に達していない
と判別された場合、比較器２４は、クラスタ移動信号Ｓ
ｉを「Ｌｏｗ」 とする。これによりリライト加算回路
２２では、その回路内部で読み出したリライト回数をイ
ンクリメントする。
イト回数データは、比較器２４に転送されて、比較器２
４にてそのデータが書き換え限度回数を越えない所定の
回数に達しているか否かが比較値と比較されることによ
り判別される。このデータが所定の回数に達していない
と判別された場合、比較器２４は、クラスタ移動信号Ｓ
ｉを「Ｌｏｗ」 とする。これによりリライト加算回路
２２では、その回路内部で読み出したリライト回数をイ
ンクリメントする。
【００４０】なお、このとき書き換えが行なわれるクラ
スタの内容を消去する信号がメモリセル１０へ送出され
て、そのクラスタの内容が消去される。また、メモリカ
ードに外部装置からアドレスデータが読み込まれた後に
、リライト回数が判別されるまで、制御回路から外部装
置へＢＵＳＹ信号が送出されており、リライト回数が判
別されて、リライト回数がインクリメントされて、クラ
スタの内容が消去されると、ＢＵＳＹ信号が解除される
。
スタの内容を消去する信号がメモリセル１０へ送出され
て、そのクラスタの内容が消去される。また、メモリカ
ードに外部装置からアドレスデータが読み込まれた後に
、リライト回数が判別されるまで、制御回路から外部装
置へＢＵＳＹ信号が送出されており、リライト回数が判
別されて、リライト回数がインクリメントされて、クラ
スタの内容が消去されると、ＢＵＳＹ信号が解除される
。
【００４１】この後、外部装置から書き込みデータが送
られてくる。このデータはリライト加算回路２２のバッ
ファ回路に入力される。このとき、アドレス回路２６か
ら順次元のアドレスをインクリメントしつつ書き込み許
可信号ＷＥが送出されて、リライト加算回路２２に保持
されたリライト回数データを先頭に書き込みデータが順
次、そのアドレスのクラスタへ書き込まれていく。
られてくる。このデータはリライト加算回路２２のバッ
ファ回路に入力される。このとき、アドレス回路２６か
ら順次元のアドレスをインクリメントしつつ書き込み許
可信号ＷＥが送出されて、リライト加算回路２２に保持
されたリライト回数データを先頭に書き込みデータが順
次、そのアドレスのクラスタへ書き込まれていく。
【００４２】一方、比較器２４にて、リライト回数記憶
領域１２のリライト回数データが書き換え限度回数を越
えない所定の回数に達していると判別された場合は、比
較器２４から送出されるクラスタ移動信号Ｓｉが「Ｈｉ
ｇｈ」となる。 これにより、アドレス回路２６は、元のアドレスとは別
の他のクラスタのアドレスをメモリセル１０へ送出して
読み出し許可信号ＯＥを送出する。この結果、リライト
加算回路２２に他のクラスタのリライト回数記憶領域１
２のリライト回数データが読み出される。
領域１２のリライト回数データが書き換え限度回数を越
えない所定の回数に達していると判別された場合は、比
較器２４から送出されるクラスタ移動信号Ｓｉが「Ｈｉ
ｇｈ」となる。 これにより、アドレス回路２６は、元のアドレスとは別
の他のクラスタのアドレスをメモリセル１０へ送出して
読み出し許可信号ＯＥを送出する。この結果、リライト
加算回路２２に他のクラスタのリライト回数記憶領域１
２のリライト回数データが読み出される。
【００４３】このリライト回数データは、上記と同様に
比較器２４へ転送される。比較器２４において、そのデ
ータが書き込み制限回数以下と判断されると、アドレス
回路２６へ送出されているクラスタ移動信号Ｓｉが「Ｌ
ｏｗ」 となる。これにより、アドレス回路２６からリ
ライト加算回路２２へそのときのアドレスがクラスタ接
続情報として送出される。これに続いて、アドレス回路
２６は、元のクラスタのクラスタ接続情報領域１６のア
ドレスを送出して、書き込み許可信号ＷＥをメモリセル
１０へ送出する。この結果、リライト加算回路２２に保
持された他のクラスタのアドレスデータが元のクラスタ
のクラスタ接続情報領域１６に書き込まれる。
比較器２４へ転送される。比較器２４において、そのデ
ータが書き込み制限回数以下と判断されると、アドレス
回路２６へ送出されているクラスタ移動信号Ｓｉが「Ｌ
ｏｗ」 となる。これにより、アドレス回路２６からリ
ライト加算回路２２へそのときのアドレスがクラスタ接
続情報として送出される。これに続いて、アドレス回路
２６は、元のクラスタのクラスタ接続情報領域１６のア
ドレスを送出して、書き込み許可信号ＷＥをメモリセル
１０へ送出する。この結果、リライト加算回路２２に保
持された他のクラスタのアドレスデータが元のクラスタ
のクラスタ接続情報領域１６に書き込まれる。
【００４４】次いで、外部装置から書き込みデータがリ
ライト加算回路２２に送られると、アドレス回路２６は
、選択した他のクラスタのデータ領域１６のアドレスを
順次メモリセル１０へ送出するとともに、書き込み許可
信号ＷＥを送出して、リライト加算回路２２に保持され
た書き込みデータを順次そのクラスタに書き込んでいく
。これにより、元のクラスタの書き込みデータが他のク
ラスタに書き込まれ、その書き換え処理が行なわれる。
ライト加算回路２２に送られると、アドレス回路２６は
、選択した他のクラスタのデータ領域１６のアドレスを
順次メモリセル１０へ送出するとともに、書き込み許可
信号ＷＥを送出して、リライト加算回路２２に保持され
た書き込みデータを順次そのクラスタに書き込んでいく
。これにより、元のクラスタの書き込みデータが他のク
ラスタに書き込まれ、その書き換え処理が行なわれる。
【００４５】その後、リライト回数が所定の回数に達し
ている前記クラスタがアクセスされた場合、たとえば、
読み出しが行なわれる場合は、まず、再生装置等の外部
装置から送られたアドレスデータがリライト加算回路２
２を介してアドレス回路２６へ転送される。アドレス回
路２６は、そのクラスタのクラスタ接続情報領域１４を
アクセスする。これにより、リライト加算回路２２に、
そのクラスタ接続情報が読み出されて、この情報がアド
レス回路２６に転送される。この情報が他のアドレスを
示している場合、アドレス回路２６は、そのアドレスを
メモリセル１０に送出して、そのクラスタのデータをリ
ライト加算回路２２を介して外部装置に読み出す。書き
換えの場合も同様に、そのクラスタに対応するクラスタ
接続情報の指示アドレスに基づいて行なわれる。
ている前記クラスタがアクセスされた場合、たとえば、
読み出しが行なわれる場合は、まず、再生装置等の外部
装置から送られたアドレスデータがリライト加算回路２
２を介してアドレス回路２６へ転送される。アドレス回
路２６は、そのクラスタのクラスタ接続情報領域１４を
アクセスする。これにより、リライト加算回路２２に、
そのクラスタ接続情報が読み出されて、この情報がアド
レス回路２６に転送される。この情報が他のアドレスを
示している場合、アドレス回路２６は、そのアドレスを
メモリセル１０に送出して、そのクラスタのデータをリ
ライト加算回路２２を介して外部装置に読み出す。書き
換えの場合も同様に、そのクラスタに対応するクラスタ
接続情報の指示アドレスに基づいて行なわれる。
【００４６】このように、この第１の実施例では、書き
込み限度回数を越えない所定の回数に達したクラスタが
ある場合、そのクラスタを使用せずに、他の書き込み限
度回数に達していない空きクラスタに切り換えてデータ
を記録する。したがって、寿命に達したクラスタにて生
じる可能性がある書き込み不良、読み出し不良等を防止
することができ、この結果、その信頼性を低下させるこ
となく、データの紛失等の事故を防止することができる
。また、ＥＥＰＲＯＭを用いたメモリカードの場合、ク
ラスタの寿命によって、そのカード自体の寿命が決まる
がこの実施例のメモリカードの場合、複数個のクラスタ
が寿命に達しても、他のクラスタが寿命に達しない限り
メモリカードとして使用することができ、実質的にメモ
リカード自体の寿命を延ばすことができる。
込み限度回数を越えない所定の回数に達したクラスタが
ある場合、そのクラスタを使用せずに、他の書き込み限
度回数に達していない空きクラスタに切り換えてデータ
を記録する。したがって、寿命に達したクラスタにて生
じる可能性がある書き込み不良、読み出し不良等を防止
することができ、この結果、その信頼性を低下させるこ
となく、データの紛失等の事故を防止することができる
。また、ＥＥＰＲＯＭを用いたメモリカードの場合、ク
ラスタの寿命によって、そのカード自体の寿命が決まる
がこの実施例のメモリカードの場合、複数個のクラスタ
が寿命に達しても、他のクラスタが寿命に達しない限り
メモリカードとして使用することができ、実質的にメモ
リカード自体の寿命を延ばすことができる。
【００４７】図２はこの発明のメモリカードの第２の実
施例を示している。この第２の実施例において、第１の
実施例と異なる点は、アドレスコントローラ２０が各ク
ラスタ２，３．．．におけるデータの書き込み状態に基
づいて、それぞれのクラスタの寿命を判別してアドレス
移動を行なわせる点である。
施例を示している。この第２の実施例において、第１の
実施例と異なる点は、アドレスコントローラ２０が各ク
ラスタ２，３．．．におけるデータの書き込み状態に基
づいて、それぞれのクラスタの寿命を判別してアドレス
移動を行なわせる点である。
【００４８】詳しくは、この第２の実施例では、図２（
ａ） に示すように、メモリセル１０の１つのクラスタ
、たとえばクラスタ１に複数のクラスタ接続情報領域１
４，１４．．．が備えられており、他のクラスタ２，３
．．．にはデータ領域のみが形成されている。クラスタ
接続情報領域１４，１４ は、クラスタ２，３．．．と
同じ数だけ形成されて、それぞれのクラスタ２，３．．
．に対応している。これらクラスタ接続情報領域１４，
１４．．．には、 そのクラスタが書き込み不良となっ
たときに、クラスタ接続情報たとえば他の空きクラスタ
の先頭アドレスが書き込まれて、書き込み不良となった
クラスタに書き込まれようとしたデータが他のクラスタ
に書き移されたことを示す情報が書き込まれる。
ａ） に示すように、メモリセル１０の１つのクラスタ
、たとえばクラスタ１に複数のクラスタ接続情報領域１
４，１４．．．が備えられており、他のクラスタ２，３
．．．にはデータ領域のみが形成されている。クラスタ
接続情報領域１４，１４ は、クラスタ２，３．．．と
同じ数だけ形成されて、それぞれのクラスタ２，３．．
．に対応している。これらクラスタ接続情報領域１４，
１４．．．には、 そのクラスタが書き込み不良となっ
たときに、クラスタ接続情報たとえば他の空きクラスタ
の先頭アドレスが書き込まれて、書き込み不良となった
クラスタに書き込まれようとしたデータが他のクラスタ
に書き移されたことを示す情報が書き込まれる。
【００４９】この第２の実施例のアドレスコントローラ
２０は、図２（ｂ） に示すように、ベリファイ回路５
０と、ベリファイカウンタ５２と、比較器５４と、アド
レス回路５６とを備えている。
２０は、図２（ｂ） に示すように、ベリファイ回路５
０と、ベリファイカウンタ５２と、比較器５４と、アド
レス回路５６とを備えている。
【００５０】ベリファイ回路５０は、メモリセル１０の
各クラスタ１，２．．．へデータを書き込む際に、その
データを書き込んだ後に、そのクラスタから書き込んだ
データを読み出して、そのクラスタにデータが正確に書
き込まれているか否かを照合する機能を有する回路であ
る。このベリファイ回路５０は、その照合の結果がデー
タが正確に書き込まれていないと判別した場合、インク
リメント信号Ｓｍをベリファイカウンタ５２へ送出して
、再度その書き込みを行なって再びその照合を行なう。 照合結果が良ければ、ベリファイカウンタ５２へクリア
信号Ｓｃを送出する。 照合結果が否の場合は、ベリファイカウンタ５２へイン
クリメント信号Ｓｍを送出して書き込みおよび照合を繰
り返す。
各クラスタ１，２．．．へデータを書き込む際に、その
データを書き込んだ後に、そのクラスタから書き込んだ
データを読み出して、そのクラスタにデータが正確に書
き込まれているか否かを照合する機能を有する回路であ
る。このベリファイ回路５０は、その照合の結果がデー
タが正確に書き込まれていないと判別した場合、インク
リメント信号Ｓｍをベリファイカウンタ５２へ送出して
、再度その書き込みを行なって再びその照合を行なう。 照合結果が良ければ、ベリファイカウンタ５２へクリア
信号Ｓｃを送出する。 照合結果が否の場合は、ベリファイカウンタ５２へイン
クリメント信号Ｓｍを送出して書き込みおよび照合を繰
り返す。
【００５１】この実施例のベリファイ回路５０は、第１
の実施例のリライト加算回路２２と同様に入出力バッフ
ァ機能および管理情報書き込み機能を備えたバッファ回
路を備えており、外部装置とメモリセル１０との間のデ
ータの受渡し、および外部装置からアドレス回路５６へ
のアドレスデータの転送、さらにはアドレス回路２６に
て選択されたアドレスをクラスタ接続情報としてそのク
ラスタに対応するクラスタ接続情報領域１４へ書き込む
機能を備えている。
の実施例のリライト加算回路２２と同様に入出力バッフ
ァ機能および管理情報書き込み機能を備えたバッファ回
路を備えており、外部装置とメモリセル１０との間のデ
ータの受渡し、および外部装置からアドレス回路５６へ
のアドレスデータの転送、さらにはアドレス回路２６に
て選択されたアドレスをクラスタ接続情報としてそのク
ラスタに対応するクラスタ接続情報領域１４へ書き込む
機能を備えている。
【００５２】ベリファイカウンタ５２は、ベリファイ回
路５０から送出されるインクリメント信号Ｓｍが供給さ
れて、ベリファイ回路５０の書き込みおよび照合回数を
カウントする回路である。このベリファイカウンタ５２
は、ベリファイ回路５０からクリア信号Ｓｃが供給され
ると、そのカウント値をクリアする回路である。
路５０から送出されるインクリメント信号Ｓｍが供給さ
れて、ベリファイ回路５０の書き込みおよび照合回数を
カウントする回路である。このベリファイカウンタ５２
は、ベリファイ回路５０からクリア信号Ｓｃが供給され
ると、そのカウント値をクリアする回路である。
【００５３】比較器５４は、ベリファイカウンタ５２に
てカウントされた値が所定の繰り返し回数、たとえば５
回に達したか否かを判別するベリファイ回数判別回路で
ある。この比較器５４はベリファイ回数がその所定の繰
り返し回数に達した場合に、アドレス回路５６へ送出し
ているクラスタ移動信号Ｓｉを「Ｈｉｇｈ」とする回路
である。
てカウントされた値が所定の繰り返し回数、たとえば５
回に達したか否かを判別するベリファイ回数判別回路で
ある。この比較器５４はベリファイ回数がその所定の繰
り返し回数に達した場合に、アドレス回路５６へ送出し
ているクラスタ移動信号Ｓｉを「Ｈｉｇｈ」とする回路
である。
【００５４】アドレス回路５６は、第１の実施例と同様
に、メモリセル１０をアクセスする回路であり、比較器
５４から送出されるクラスタ移動信号Ｓｉが「Ｈｉｇｈ
」となった場合に、ベリファイ回路５４を介して他の空
きクラスタのアドレスを元のクラスタに対応するクラス
タ接続情報領域１４に書き込み、そのアドレス接続情報
のアドレスにてクラスタをアクセスして、先のクラスタ
に書き込めなかったデータをベリファイ回路５０からそ
のクラスタに書き込ませるアクセスを行なう回路である
。
に、メモリセル１０をアクセスする回路であり、比較器
５４から送出されるクラスタ移動信号Ｓｉが「Ｈｉｇｈ
」となった場合に、ベリファイ回路５４を介して他の空
きクラスタのアドレスを元のクラスタに対応するクラス
タ接続情報領域１４に書き込み、そのアドレス接続情報
のアドレスにてクラスタをアクセスして、先のクラスタ
に書き込めなかったデータをベリファイ回路５０からそ
のクラスタに書き込ませるアクセスを行なう回路である
。
【００５５】しかして、この第２の実施例によれば、い
ずれかのクラスタ２，３．．．にデータを書き込むアク
セスが生じた場合に、その書き込みおよび照合がベリフ
ァイ回路５０にて複数回たとえば５回繰り返し行なわれ
てもデータの書き込みが行なわれない場合に、そのクラ
スタを書き込み不良とみなして、そのクラスタに対応す
るクラスタ接続情報領域１４に他の空きクラスタのアド
レスを書き込み、その空きクラスタにデータを書き込む
処理を行なう。以後、書き込み不良のクラスタがアクセ
スされた場合は、そのクラスタ接続情報領域１４を読み
出して、その接続情報領域１４に記憶されたクラスタを
アクセスして、データの書き込みまたは読み出し処理を
行なう。
ずれかのクラスタ２，３．．．にデータを書き込むアク
セスが生じた場合に、その書き込みおよび照合がベリフ
ァイ回路５０にて複数回たとえば５回繰り返し行なわれ
てもデータの書き込みが行なわれない場合に、そのクラ
スタを書き込み不良とみなして、そのクラスタに対応す
るクラスタ接続情報領域１４に他の空きクラスタのアド
レスを書き込み、その空きクラスタにデータを書き込む
処理を行なう。以後、書き込み不良のクラスタがアクセ
スされた場合は、そのクラスタ接続情報領域１４を読み
出して、その接続情報領域１４に記憶されたクラスタを
アクセスして、データの書き込みまたは読み出し処理を
行なう。
【００５６】次に、図３はこの発明のメモリカードの第
３の実施例を示す図であり、この第３の実施例では、メ
モリセル１０の格納領域が、第２の実施例と同様に、い
ずれかのクラスタ１（２，３．．．） にクラスタ接続
情報領域１４，１４．．．が複数形成されて、他のクラ
スタ２，３．．．にはデータ領域のみが形成されている
。この第３の実施例におけるアドレスコントローラ２０
は、各クラスタ２，３．．．のデータ保持状態すなわち
各クラスタにて保持しているデータが正確に保持されて
いるか否かを、その誤り率を求めることによってクラス
タの寿命を判別して、その判別結果に応じて、クラスタ
の移動を行なうこと大きな特徴としている。
３の実施例を示す図であり、この第３の実施例では、メ
モリセル１０の格納領域が、第２の実施例と同様に、い
ずれかのクラスタ１（２，３．．．） にクラスタ接続
情報領域１４，１４．．．が複数形成されて、他のクラ
スタ２，３．．．にはデータ領域のみが形成されている
。この第３の実施例におけるアドレスコントローラ２０
は、各クラスタ２，３．．．のデータ保持状態すなわち
各クラスタにて保持しているデータが正確に保持されて
いるか否かを、その誤り率を求めることによってクラス
タの寿命を判別して、その判別結果に応じて、クラスタ
の移動を行なうこと大きな特徴としている。
【００５７】詳しくは、図３に示すように、この第３の
実施例のアドレスコントローラ２０には、誤り訂正符号
付加およびチェック回路６０と、誤り訂正回路６２と、
誤り率計算回路６４と、比較器６６と、アドレス回路６
８とを備えている。
実施例のアドレスコントローラ２０には、誤り訂正符号
付加およびチェック回路６０と、誤り訂正回路６２と、
誤り率計算回路６４と、比較器６６と、アドレス回路６
８とを備えている。
【００５８】誤り訂正符号付加およびチェック回路６０
は、外部装置から送られた書き込みデータに誤り訂正符
号（たとえばパリテイ符号）を付加して、そのデータを
メモリセルの該当クラスタに書き込み、外部装置に設け
られたチェックスイッチ等が押されることにより、その
データをクラスタから読み出して誤りチェックを行なう
回路である。この回路６０は、誤りチェック時にデータ
の誤りを検出する度毎にチェック信号Ｓｓを送出する。 この誤り訂正符号付加およびチェック回路６０は、第１
および第２の実施例のリライト加算回路２２またはベリ
ファイ回路５０と同様に、入出力バッファ機能および情
報書き込み機能を備えて、外部データおよびアドレスの
取り込みおよびクラスタ情報の書き込みを行なう。
は、外部装置から送られた書き込みデータに誤り訂正符
号（たとえばパリテイ符号）を付加して、そのデータを
メモリセルの該当クラスタに書き込み、外部装置に設け
られたチェックスイッチ等が押されることにより、その
データをクラスタから読み出して誤りチェックを行なう
回路である。この回路６０は、誤りチェック時にデータ
の誤りを検出する度毎にチェック信号Ｓｓを送出する。 この誤り訂正符号付加およびチェック回路６０は、第１
および第２の実施例のリライト加算回路２２またはベリ
ファイ回路５０と同様に、入出力バッファ機能および情
報書き込み機能を備えて、外部データおよびアドレスの
取り込みおよびクラスタ情報の書き込みを行なう。
【００５９】誤り訂正回路６２は、チェック回路６０と
データバス７０にて接続されており、チェック回路６０
にてデータに誤りが検出された場合に、そのデータの誤
り箇所を正常なデータに訂正する回路である。
データバス７０にて接続されており、チェック回路６０
にてデータに誤りが検出された場合に、そのデータの誤
り箇所を正常なデータに訂正する回路である。
【００６０】誤り率計算回路６４は、チェック回路６０
から送出されるチェック信号Ｓｓを積算して、そのデー
タの誤り率を算出する回路である。
から送出されるチェック信号Ｓｓを積算して、そのデー
タの誤り率を算出する回路である。
【００６１】比較器６６は、誤り率計算回路６４にて算
出された誤り率が所定の率たとえば１０％ に達してい
るか否かを判別する誤り率判別回路である。この比較器
６６は、その判別結果が所定の率に達していると判別し
た場合は、アドレス回路６８に送出するクラスタ移動信
号Ｓｉを「Ｈｉｇｈ」とする。
出された誤り率が所定の率たとえば１０％ に達してい
るか否かを判別する誤り率判別回路である。この比較器
６６は、その判別結果が所定の率に達していると判別し
た場合は、アドレス回路６８に送出するクラスタ移動信
号Ｓｉを「Ｈｉｇｈ」とする。
【００６２】アドレス回路６８は、第１の実施例および
第２の実施例と同様にメモリセル１０の各クラスタをア
クセスする回路であり、比較器６６から送出されるクラ
スタ移動信号Ｓｉが「Ｈｉｇｈ」となった場合に、チェ
ック回路６０を介して他の空きクラスタのアドレスを元
のクラスタに対応するクラスタ接続情報領域に書き込ん
で、そのクラスタをアクセスして、元のクラスタから読
み出されたデータをそのまま選択したそのクラスタに書
き込み、または誤り訂正回路６２にて訂正されたデータ
を、チェック回路６０を介してそのクラスタに書き込ま
せるアクセスを行なう。
第２の実施例と同様にメモリセル１０の各クラスタをア
クセスする回路であり、比較器６６から送出されるクラ
スタ移動信号Ｓｉが「Ｈｉｇｈ」となった場合に、チェ
ック回路６０を介して他の空きクラスタのアドレスを元
のクラスタに対応するクラスタ接続情報領域に書き込ん
で、そのクラスタをアクセスして、元のクラスタから読
み出されたデータをそのまま選択したそのクラスタに書
き込み、または誤り訂正回路６２にて訂正されたデータ
を、チェック回路６０を介してそのクラスタに書き込ま
せるアクセスを行なう。
【００６３】しかして、この第３の実施例によれば、外
部装置のスイッチ等が押されることにより、いずれかの
クラスタに書き込まれたデータを読み出してその誤りチ
ェックを行ない、そのチェックの結果、クラスタに格納
したデータの誤り率が高い場合に、そのクラスタを不良
クラスタとみなして、そのクラスタに対応するクラスタ
接続情報領域に他の空きクラスタのアドレスを書き込み
、その空きクラスタに先のクラスタのデータをそのまま
書き込み、もしくは誤り訂正回路６２にて誤り訂正を施
して書き込む。以後、誤り率の高い不良クラスタがアク
セスされた場合はそのクラスタ接続情報領域を参照して
、その接続情報に記憶されたクラスタをアクセスしてデ
ータの書き込みまたは読み出し処理を行なう。なお、先
のクラスタのデータをそのまま他の空きクラスタに書き
移した場合に、外部装置からそのデータの読み出しが行
なわれた際には、誤り訂正を行なって外部装置に読み出
すとよい。
部装置のスイッチ等が押されることにより、いずれかの
クラスタに書き込まれたデータを読み出してその誤りチ
ェックを行ない、そのチェックの結果、クラスタに格納
したデータの誤り率が高い場合に、そのクラスタを不良
クラスタとみなして、そのクラスタに対応するクラスタ
接続情報領域に他の空きクラスタのアドレスを書き込み
、その空きクラスタに先のクラスタのデータをそのまま
書き込み、もしくは誤り訂正回路６２にて誤り訂正を施
して書き込む。以後、誤り率の高い不良クラスタがアク
セスされた場合はそのクラスタ接続情報領域を参照して
、その接続情報に記憶されたクラスタをアクセスしてデ
ータの書き込みまたは読み出し処理を行なう。なお、先
のクラスタのデータをそのまま他の空きクラスタに書き
移した場合に、外部装置からそのデータの読み出しが行
なわれた際には、誤り訂正を行なって外部装置に読み出
すとよい。
【００６４】図４は、上記第１の実施例〜第３の実施例
のメモリカードまたはその外部装置に適用される警報回
路を示している。この警報回路は、アラーム信号発生回
路７２と表示手段７４とを備えている。アラーム信号発
生回路７２は、リライト回数、ベリファイ回数または誤
り率が上記第１〜第３の実施例のアドレスコントローラ
２０から警報データとして供給され、それらの数値が書
き込み限度回数、所定のベリファイ繰返回数、または所
定の誤り率に達した場合に、表示手段７４に、アラーム
信号Ｓａを送出する回路である。表示手段７４は、ＬＥ
Ｄ や液晶等にて構成され、アラーム信号発生回路７２
からアラーム信号Ｓａが発生されたときに、発光または
表示を行なって使用者にその旨を報知する。
のメモリカードまたはその外部装置に適用される警報回
路を示している。この警報回路は、アラーム信号発生回
路７２と表示手段７４とを備えている。アラーム信号発
生回路７２は、リライト回数、ベリファイ回数または誤
り率が上記第１〜第３の実施例のアドレスコントローラ
２０から警報データとして供給され、それらの数値が書
き込み限度回数、所定のベリファイ繰返回数、または所
定の誤り率に達した場合に、表示手段７４に、アラーム
信号Ｓａを送出する回路である。表示手段７４は、ＬＥ
Ｄ や液晶等にて構成され、アラーム信号発生回路７２
からアラーム信号Ｓａが発生されたときに、発光または
表示を行なって使用者にその旨を報知する。
【００６５】このような構成の警報回路をメモリカード
またはそのシステムに備えることにより、現在アクセス
しているクラスタ１，２．．．の異常が使用者に報知さ
れて、そのメモリカードの取り扱いに注意が必要である
ことを使用者に促すことができる。つまり、そのクラス
タのデータをアクセスした場合にそのデータの利用に異
常が発生する可能性があることや、残りのクラスタの容
量を越える多量なデータを書き込むことを行なわないよ
うに使用者に注意させることができる。
またはそのシステムに備えることにより、現在アクセス
しているクラスタ１，２．．．の異常が使用者に報知さ
れて、そのメモリカードの取り扱いに注意が必要である
ことを使用者に促すことができる。つまり、そのクラス
タのデータをアクセスした場合にそのデータの利用に異
常が発生する可能性があることや、残りのクラスタの容
量を越える多量なデータを書き込むことを行なわないよ
うに使用者に注意させることができる。
【００６６】
【発明の効果】本発明に係るメモリカードにおけるデー
タ記録方法およびメモリカードシステムによれば、ＥＥ
ＰＲＯＭの複数のメモリブロックのうちその書き換え回
数が書き換え限度回数を越えない所定の回数に達した場
合、または書き込み不良が生じた場合、あるいはデータ
の誤り率が高くなった場合に、別のメモリブロックにデ
ータの書き換えを行ない、その指示をそのメモリブロッ
クに対応するアドレス接続情報に、別のメモリブロック
のアドレスを記憶させることによって、次回のアクセス
に備える。 この結果、寿命に達したメモリブロック
または不良のメモリブロックの使用を避け得るようにし
たので、書き換え回数が多いメモリカードまたは古くな
ったメモリカードを使用する場合でもその信頼性を損な
うことなく、使用することができる。
タ記録方法およびメモリカードシステムによれば、ＥＥ
ＰＲＯＭの複数のメモリブロックのうちその書き換え回
数が書き換え限度回数を越えない所定の回数に達した場
合、または書き込み不良が生じた場合、あるいはデータ
の誤り率が高くなった場合に、別のメモリブロックにデ
ータの書き換えを行ない、その指示をそのメモリブロッ
クに対応するアドレス接続情報に、別のメモリブロック
のアドレスを記憶させることによって、次回のアクセス
に備える。 この結果、寿命に達したメモリブロック
または不良のメモリブロックの使用を避け得るようにし
たので、書き換え回数が多いメモリカードまたは古くな
ったメモリカードを使用する場合でもその信頼性を損な
うことなく、使用することができる。
【図１】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第１の実施例を示す
ブロック図である。
方法およびメモリカードシステムの第１の実施例を示す
ブロック図である。
【図２】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第２の実施例を示す
ブロック図である。
方法およびメモリカードシステムの第２の実施例を示す
ブロック図である。
【図３】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第３の実施例を示す
ブロック図である。
方法およびメモリカードシステムの第３の実施例を示す
ブロック図である。
【図４】本発明によるメモリカードにおけるデータ記録
方法およびメモリカードシステムの第１の実施例〜第３
の実施例に適用される警報回路の実施例を示すブロック
図である。
方法およびメモリカードシステムの第１の実施例〜第３
の実施例に適用される警報回路の実施例を示すブロック
図である。
１，２．．． クラスタ
１０ メモリセル
１２ リライト回数記憶領域
１４ クラスタ接続情報領域
１６ データ領域
２０ アドレスコントローラ
２２ リライト加算回路
２４，５４，６６ 比較器
２６，５６，５８ アドレス回路
３０，４０ データバス
５０ ベリファイ回路
５２ ベリファイカウンタ
６０ 誤り訂正符号付加回路およびチェック回路６２
誤り訂正回路 ６４ 誤り率計算回路 ７２ アラーム信号発生回路 ７６ 表示手段
誤り訂正回路 ６４ 誤り率計算回路 ７２ アラーム信号発生回路 ７６ 表示手段
Claims (11)
- 【請求項１】 各メモリブロック毎に消去および再書
き込み可能なＥＥＰＲＯＭを備えたメモリカードにおけ
るデータ記録方法において、前記ＥＥＰＲＯＭに、各メ
モリブロックの書き換え回数をそれぞれ記憶するリライ
ト回数記憶領域と、メモリブロック間のデータの入れ換
えを行なう際のブロック接続情報を各メモリブロックに
対応して記憶するブロック接続領域とを設け、前回まで
にデータが書き込まれたいずれかのメモリブロックに、
そのデータの書き換えが行なわれるアクセスが生じた際
に、該メモリブロックに対応する前記リライト回数記録
領域に記憶された書き換え回数データを読み出して、該
当メモリブロックのデータ書き換え回数がそのＥＥＰＲ
ＯＭの書き換え限度回数を越えない所定の回数に達して
いるか否かを判別して、その判別結果が所定の回数に達
していないと判別された場合は、前記リライト回数記憶
領域の書き換え回数データをインクリメントするととも
に、該メモリブロックにて前記データの書き換え処理を
行ない、前記判別結果が所定の回数に達していると判別
された場合に、そのメモリブロックに対応するブロック
接続情報に、書き換え回数が限度回数に達していない空
きメモリブロックのアドレスを書き込んで、該ブロック
接続情報にて指定されたアドレスのメモリブロックに前
記データを書き込んでデータの書き換え処理を行い、そ
の後、前記所定の回数に達したメモリブロックをアクセ
スする場合は、そのブロック接続情報を読み出して、該
ブロック接続情報にて指定されたアドレスに該当するメ
モリブロックをアクセスすることを特徴とするメモリカ
ードにおけるデータ記録方法。 - 【請求項２】 請求項１に記載のメモリカードにおけ
るデータ記録方法において、前記リライト回数記憶領域
は、各メモリブロックにそれぞれ形成されていることを
特徴とするメモリカードにおけるデータ記録方法。 - 【請求項３】 各メモリブロック毎に消去および再書
き込み可能なＥＥＰＲＯＭを備え、該ＥＥＰＲＯＭの各
メモリブロックにデータを書き込む際に、そのデータの
書き込み動作の度毎に、そのメモリブロックからデータ
を読み出して照合を行ないつつ該当メモリブロックにデ
ータが書き込まれたか否かを判別して書き込み処理を行
なうメモリカードにおけるデータ記録方法において、前
記ＥＥＰＲＯＭに、メモリブロック間のデータの入れ換
えを行なう際のブロック接続情報を各メモリブロックに
対応して記憶するブロック接続領域を設け、いずれかの
メモリブロックにてそのデータの書き込みが行なわれる
際に、該メモリブロックにて、そのデータの書き込みお
よび照合が複数回繰り返されても、データの書き込みが
行なえない場合に、該メモリブロックに対応する前記ブ
ロック接続情報に他の空きメモリブロックのアドレスを
書き込んで、該ブロック接続情報に指定したアドレスの
メモリブロックにて前記データの書き込み処理を行ない
、その後、データの書き込みが行なうことができなかっ
た前記メモリブロックをアクセスする場合は、そのブロ
ック接続情報を読み出して、該ブロック接続情報にて指
定されたアドレスに該当するメモリブロックをアクセス
することを特徴とするメモリカードにおけるデータ記録
方法。 - 【請求項４】 各メモリブロック毎に消去および再書
き込み可能なＥＥＰＲＯＭを備え、該ＥＥＰＲＯＭの各
メモリブロックにデータを書き込む際に、該データに誤
り訂正符号を付加して書き込み、該誤り訂正符号が付加
されたデータは任意にそのメモリブロックから読み出さ
れて誤りチェックおよび誤り訂正が行なわれるメモリカ
ードにおけるデータ記録方法において、前記ＥＥＰＲＯ
Ｍに、メモリブロック間のデータの入れ換えを行なう際
のブロック接続情報を各メモリブロックに対応して記憶
するブロック接続領域を設け、いずれかのメモリブロッ
クに書き込こまれたデータを読み出して、該メモリブロ
ックに記憶されたデータの誤りチェックを行なう際に、
そのメモリブロックから読み出されたデータに所定数以
上の誤りがある場合に、そのメモリブロックに対応する
前記ブロック接続領域に、他の空きメモリブロックのア
ドレスを書き込んで、該ブロック接続情報にて指定され
たアドレスのメモリブロックに、前記メモリブロックに
記憶されたデータを書き移して、その後、前記誤り率の
高いメモリブロックをアクセスする場合は、前記ブロッ
ク接続情報にて指定されたアドレスに該当するメモリブ
ロックにアクセスすることを特徴とするメモリカードに
おけるデータ記録方法。 - 【請求項５】 請求項４に記載のメモリカードにおけ
るデータ記録方法において、前記誤り率の高いメモリブ
ロックから他の空きメモリブロックにデータを書き移す
場合に、前記誤り率の高いメモリブロックから読み出し
たデータは、その誤り訂正が行なわれた後に他の空きメ
モリブロックに書き移されることを特徴とするメモリカ
ードにおけるデータ記録方法。 - 【請求項６】 各メモリブロック毎に消去および再書
き込み可能なＥＥＰＲＯＭを備えたメモリカードシステ
ムにおいて、該システムは、複数のメモリブロックを備
えた前記ＥＥＰＲＯＭからなり、各メモリブロックの書
き換え回数をそれぞれ記憶するリライト回数記憶領域と
、メモリブロック間のデータの入れ換えを行なう際のブ
ロック接続情報を各メモリブロックに対応して記憶する
ブロック接続領域とを備えたメモリ部と、前回までにデ
ータが書き込まれた一のメモリブロックに、そのデータ
の書き換えが行なわれるアクセスが生じた際に、該メモ
リブロックに対応する前記リライト回数記録領域に記憶
された書き換え回数を読み出して、該当メモリブロック
のデータ書き換え回数がそのＥＥＰＲＯＭの書き換え限
度回数を越えない所定の回数に達しているか否かを判別
する限度回数判別手段と、該限度回数判別手段による判
別結果が所定の回数に達していないと判別された場合に
前記リライト回数記憶領域の書き換え回数をインクリメ
ントするリライト回数加算手段と、前記限度回数判別手
段による判別結果が所定の回数に達していると判別され
た場合に、書き換え回数が限度回数に達していない空き
メモリブロックを選択して、そのアドレスを前記書き換
え回数が限度回数に達しているメモリブロックに対応す
る前記ブロック接続領域に書き込むアドレス選択手段と
、前記限度回数判別手段の判別結果およびブロック接続
情報領域に記録されたアドレスに基づいて、該当メモリ
ブロックをアクセスするアクセス手段とを備えたことを
特徴とするメモリカードシステム。 - 【請求項７】 請求項６に記載のメモリカードシステ
ムにおいて、いずれかのメモリブロックにそのデータを
書き換えるアクセスが生じた際に、前記リライト回数記
録領域から読み出したリライト回数が書き換え限度回数
を越えない所定の回数に達している場合に、この限度回
数に達したメモリブロックがあることを使用者に警報す
る警報手段を備えたことを特徴とするメモリカードシス
テム。 - 【請求項８】 各メモリブロック毎に消去および再書
き込み可能なＥＥＰＲＯＭを備えたメモリカードシステ
ムにおいて、該システムは、複数のメモリブロックを備
えた前記ＥＥＰＲＯＭからなり、メモリブロック間のデ
ータの入れ換えを行なう際のブロック接続情報を各メモ
リブロックに対応して記憶するブロック接続領域を備え
たメモリ部と、前記ＥＥＰＲＯＭの各メモリブロックに
データを書き込む際に、データの書き込みとそのデータ
の照合とを行なうベリファイ手段であって、その照合の
結果が、データの書き込みが行なわれていない場合は、
再度データの書き込みおよび照合を繰り返すベリファイ
手段と、該ベリファイ手段にてデータの書き込みおよび
照合が何回行なわれるかをカウントするカウント手段と
、該カウント手段にて、カウントされたベリファイ回数
が所定の回数に達したか否かを判別するベリファイ回数
判別手段と、該ベリファイ回数判別手段にてベリファイ
回数が所定の回数に達したと判別されたときに、そのメ
モリブロックに対応する前記ブロック接続情報に他の空
きメモリブロックのアドレスを書き込むアドレス選択手
段と、前記ベリファイ回数判別手段の判別結果および前
記ブロック接続情報に基づいて、該当メモリブロックを
アクセスするアクセス手段とを備えたことを特徴とする
メモリカードシステム。 - 【請求項９】 請求項８に記載のメモリカードシステ
ムにおいて、いずれかのメモリブロックにデータを書き
込むアクセスが生じた際に、その書き込みおよび照合が
繰り返されて、そのベリファイ回数が所定の値に達した
場合に、その所定の回数に達したメモリブロックがある
ことを使用者に警報する警報手段を備えたことを特徴と
するメモリカードシステム。 - 【請求項１０】 各メモリブロック毎に消去および再
書き込み可能なＥＥＰＲＯＭを備えたメモリカードシス
テムにおいて、該システムは、複数のメモリブロックを
備えた前記ＥＥＰＲＯＭからなり、メモリブロック間の
データの入れ換えを行なう際のブロック接続情報を各メ
モリブロックに対応して記憶するブロック接続領域を備
えたメモリ部と、該メモリ部の各メモリブロックにデー
タを書き込む際に、該データに誤り訂正符号を付加する
誤り訂正符号付加手段と、該訂正符号付加手段にて誤り
訂正符号が付加されて一のメモリブロックに格納された
データを、そのメモリブロックから任意に読み出して誤
りチェックを行なう誤りチェック手段と、該誤りチェッ
ク手段にて検出されたデータの誤りを正しいデータに訂
正する誤り訂正手段と、前記誤りチェック手段にてその
メモリブロックから読み出されたデータに所定数以上の
誤りがあるか否かを判別する誤り率判別手段と、該誤り
率判別手段にて所定数以上の誤りがあると判別された場
合に、そのメモリブロックに対応する前記ブロック接続
領域に、他の空きメモリブロックのアドレスを選択して
書き込むアドレス選択手段と、前記誤り率判別手段の判
別結果および前記ブロック接続情報に基づいて、該当メ
モリブロックをアクセスするアクセス手段とを備えたこ
とを特徴とするメモリカードシステム。 - 【請求項１１】 請求項１０に記載のメモリカードシ
ステムにおいて、いずれかのメモリブロックのデータの
誤りチェックを行なった際に、その誤りが所定数以上あ
る場合に、その誤り率の高いメモリブロックがあること
を使用者に警報する警報手段を備えたことを特徴とする
メモリカードシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012291A JP2818628B2 (ja) | 1991-02-25 | 1991-02-25 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012291A JP2818628B2 (ja) | 1991-02-25 | 1991-02-25 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04271098A true JPH04271098A (ja) | 1992-09-28 |
| JP2818628B2 JP2818628B2 (ja) | 1998-10-30 |
Family
ID=12850322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5012291A Expired - Lifetime JP2818628B2 (ja) | 1991-02-25 | 1991-02-25 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818628B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281842A (ja) * | 1994-04-11 | 1995-10-27 | Hitachi Ltd | 半導体記憶装置 |
| JP2011028793A (ja) * | 2009-07-22 | 2011-02-10 | Toshiba Corp | 半導体記憶装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101258837B1 (ko) * | 2011-10-31 | 2013-05-06 | 삼성에스디에스 주식회사 | Ｉｃ 칩 및 이에 대한 데이터 기록 방법 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200398A (ja) * | 1987-02-16 | 1988-08-18 | Hitachi Ltd | 情報処理装置 |
| JPH01112600A (ja) * | 1987-10-26 | 1989-05-01 | Matsushita Electric Ind Co Ltd | 記憶素子の寿命判定装置 |
| JPH01213899A (ja) * | 1988-02-23 | 1989-08-28 | Oki Electric Ind Co Ltd | データ保存方式 |
| JPH01264698A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 記憶装置 |
| JPH0266797A (ja) * | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | 不揮発性メモリの書込処理方法 |
| JPH02132400A (ja) * | 1988-11-14 | 1990-05-21 | Toshiba Corp | 原子炉格納容器内の冷却装置 |
| JPH02188000A (ja) * | 1989-01-13 | 1990-07-24 | Sharp Corp | 不揮発性メモリ内蔵マイクロコンピュータ |
| JPH02242473A (ja) * | 1989-03-16 | 1990-09-26 | Nec Corp | 記憶制御方法 |
| JPH02132400U (ja) * | 1989-04-06 | 1990-11-02 |
-
1991
- 1991-02-25 JP JP5012291A patent/JP2818628B2/ja not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200398A (ja) * | 1987-02-16 | 1988-08-18 | Hitachi Ltd | 情報処理装置 |
| JPH01112600A (ja) * | 1987-10-26 | 1989-05-01 | Matsushita Electric Ind Co Ltd | 記憶素子の寿命判定装置 |
| JPH01213899A (ja) * | 1988-02-23 | 1989-08-28 | Oki Electric Ind Co Ltd | データ保存方式 |
| JPH01264698A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 記憶装置 |
| JPH0266797A (ja) * | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | 不揮発性メモリの書込処理方法 |
| JPH02132400A (ja) * | 1988-11-14 | 1990-05-21 | Toshiba Corp | 原子炉格納容器内の冷却装置 |
| JPH02188000A (ja) * | 1989-01-13 | 1990-07-24 | Sharp Corp | 不揮発性メモリ内蔵マイクロコンピュータ |
| JPH02242473A (ja) * | 1989-03-16 | 1990-09-26 | Nec Corp | 記憶制御方法 |
| JPH02132400U (ja) * | 1989-04-06 | 1990-11-02 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281842A (ja) * | 1994-04-11 | 1995-10-27 | Hitachi Ltd | 半導体記憶装置 |
| JP2011028793A (ja) * | 2009-07-22 | 2011-02-10 | Toshiba Corp | 半導体記憶装置 |
| US8687420B2 (en) | 2009-07-22 | 2014-04-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2818628B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE40252E1 (en) | Flash memory control method, flash memory system using the control method and flash memory device using the control method | |
| US6931582B2 (en) | Memory card and memory controller | |
| JP4429685B2 (ja) | 不揮発性メモリシステム内のエラー訂正コードのためのハイブリッド実装 | |
| EP0862762B1 (en) | Semiconductor memory device having error detection and correction | |
| US6917547B2 (en) | Non-volatile semiconductor memory device | |
| JP3485938B2 (ja) | 不揮発性半導体メモリ装置 | |
| US7116578B2 (en) | Non-volatile memory device and data storing method | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| US20250199725A1 (en) | Memory system and information processing system | |
| US20080049504A1 (en) | Memory Control Circuit, Nonvolatile Storage Apparatus, and Memory Control Method | |
| US20030099134A1 (en) | Detecting partially erased units in flash devices | |
| JP2010529557A (ja) | 新たな不良ブロック検出 | |
| US5390148A (en) | Method of rewriting data in EEPROM, and EEPROM card | |
| KR930010981A (ko) | 플래시메모리를 사용한 기억장치 | |
| US5483491A (en) | Memory card device | |
| JPH08235028A (ja) | フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置 | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| JPH05314019A (ja) | メモリカード装置 | |
| JP2004220068A (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
| JPH07141478A (ja) | 受動ユニット計数集積回路 | |
| US7886211B2 (en) | Memory controller | |
| CN114300026B (zh) | 一种单调计数器、计数方法、电子设备及存储介质 | |
| CN112582009B (zh) | 单调计数器及其计数方法 | |
| JPH04271098A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100821 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110821 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110821 Year of fee payment: 13 |