JPH11297529A - 電磁ソレノイド制御装置 - Google Patents
電磁ソレノイド制御装置Info
- Publication number
- JPH11297529A JPH11297529A JP10096136A JP9613698A JPH11297529A JP H11297529 A JPH11297529 A JP H11297529A JP 10096136 A JP10096136 A JP 10096136A JP 9613698 A JP9613698 A JP 9613698A JP H11297529 A JPH11297529 A JP H11297529A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty
- pulse signal
- electromagnetic solenoid
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Magnetically Actuated Valves (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
ーティ制御が可能な電磁ソレノイド制御装置を提供す
る。 【解決手段】 デューティ制御周期の開始タイミングで
入力される一定周期かつ一定パルス幅の起動パルス信号
SS1と、デューティの終了タイミングを規定する停止
パルス信号SE1の立下りエッジを抽出するエッジ検出
回路14からの終了タイミング信号SPとに基づき、フ
リップフロップ回路16が、起動パルス信号SS1の立
上りエッジでHighレベルにセットされ、終了タイミング
信号SPでLow レベルにリセットされるデューティ信号
SDを生成する。起動パルス信号SS1はハードウェア
にて自動的に生成でき、停止パルス信号SEのみCPU
の処理を介して生成すればよく、しかも立下りエッジの
み精度よく制御できればよいため、CPUの出力ポート
を短時間の間に連続して操作する必要がない。
Description
通電をデューティ制御する電磁ソレノイド制御装置に関
する。
装置では、例えば、特公平4−26528号公報に開示
されているように、電磁ソレノイドの通電経路に2個の
トランジスタを設け、一方のトランジスタ(第1のトラ
ンジスタという)を、通電経路を流れる励磁電流の時定
数より充分に短い周期を有するチョッパリング信号にて
高速にスイッチングすることにより、通電経路の導通時
にほぼ一定の励磁電流が流れるように制御すると共に、
他方のトランジスタ(第2のトランジスタという)を、
設定されたデューティを有するデューティ信号にてスイ
ッチングして、この第2のトランジスタがオン状態とな
る期間(デューティ信号のオン期間ともいう)のみ励磁
電流を流すことにより、電磁ソレノイドに流れる励磁電
流の大きさを制御することが行われている。
ンス分を有しており、励磁電流の立ち上がりが遅いた
め、図6に示すように、デューティ信号SDのオン期間
の開始時に決められた期間だけ連続して第1のトランジ
スタをオン状態とする起動パルス信号SSaを、チョッ
パリング信号SCと論理和回路で合成することにより駆
動信号SRを生成し、この駆動信号SRにて第1のトラ
ンジスタをスイッチングすることにより、励磁電流の立
ち上がりを早くして、励磁電流の大きさの精度や電磁ソ
レノイドの応答性を向上させることも行われている。
デューティ信号SDとで、別々のトランジスタをそれぞ
れ駆動することにより制御を行っているが、装置構成を
簡易なものとするために、電磁ソレノイドの通電経路を
断続するトランジスタを一つだけ設け、このトランジス
タをスイッチングすることにより電磁ソレノイドへの通
電を制御することも考えられる。
Rとデューティ信号SDとを論理積回路で合成すること
によりデューティ駆動信号SVを生成し、このデューテ
ィ駆動信号SVにて単一のトランジスタをスイッチング
すれば、同様に制御を行うことができる。
装置は、各種車載用装置の油圧回路に設けられた電磁
弁、例えば電子制御式オートマチックトランスミッショ
ン(EAT)であれば、ギヤ比を切り替えるための油圧
回路に設けられた電磁弁等を制御するために用いられ
る。そして、このような車載用装置の場合、上述の各信
号SSa,SC,SDは、通常、電子制御ユニット(E
CU)を構成するマイクロコンピュータ(以下、マイコ
ンという)に内蔵されたタイマー等を利用して生成され
る。
ッパリング信号SCは、一定周期かつ一定パルス幅の信
号であるため、一般に、マイコンを構成するCPUの処
理を介することなくタイマーから直接出力される。一
方、デューティ信号SDは、各種条件に応じてデューテ
ィが可変設定されるため、実現すべきデューティに応じ
てタイマーのカウント値を設定し、起動パルス信号SS
aの出力タイミング(図6では立上りエッジ)を検出す
るとタイマーを起動すると共に、デューティ信号用の出
力ポートを動作レベル(図6ではHighレベル)に設定
し、その後、このタイマーがタイムアウトしたことを検
出すると、出力ポートを停止レベル(図6ではLow レベ
ル)に戻すといった制御をCPUにて行うことにより、
デューティ信号を生成している。
信号レベルが実際に変化するまでの応答時間は、通常、
一定であるが、出力ポートの信号レベルを操作する命令
を短時間の間に連続して出力した場合には、CPUの特
性上、後の命令に対する応答時間が長くなってしまう場
合があることが知られている。
コストや耐ノイズ性等を考慮して、比較的低速(数MH
z〜十数MHz程度)のクロックで動作するCPUを搭
載したものが使用されており、この場合、出力ポートの
制御、即ちデューティ信号SDの立上り時刻及び立下り
時刻の制御を精度よく行うには、1〜2msec以上間
隔をおかなければならなかった。
は、通常、デューティ信号を決められた周期で制御して
おり、例えば20msec周期で制御している時には、
信号を動作レベルに設定してから2msec以内、即ち
デューティが10%以内である場合、及び信号を停止レ
ベルに設定してから次の周期までの期間が2msec以
内、即ちデューティが90%以上である場合は、制御の
精度が劣化してしまうことから、従来装置では、図7に
示すように、10〜90%の範囲でしか、デューティ制
御を行うことができなかった。
て、デューティを0〜100%のすべての範囲で使用で
きるようにする要求があるが、これに応えることができ
ないという問題があった。本発明は、上記問題点を解決
するために、0〜100%のすべての範囲に渡って、デ
ューティ制御が可能な電磁ソレノイド制御装置を提供す
ることを目的とする。
になされた発明である請求項1に記載の電磁ソレノイド
制御装置では、駆動信号生成手段が、一定周期で入力さ
れる一定パルス幅の起動パルス信号、及び起動パルス信
号より短周期のチョッパリング信号を合成してなる駆動
信号を生成すると共に、デューティ信号生成手段が、駆
動信号の有効期間を規定するためのデューティ信号を生
成し、これら駆動信号及びデューティ信号に基づいて、
電磁ソレノイドの通電を制御する。
は、停止信号生成手段が、デューティ信号の終了タイミ
ングを規定する停止パルス信号を生成し、信号レベル設
定手段が、起動パルス信号の入力タイミングから、停止
パルス信号により規定される終了タイミングまでの間
が、駆動信号の有効期間となるようデューティ信号の信
号レベルを設定する。つまり、デューティ信号を、開始
タイミングのみを規定する起動パルス信号と、終了タイ
ミングのみを規定する停止パルス信号とに基づいて生成
している。
信号は、一定周期かつ一定パルス幅を有しており、CP
Uの処理を介することなくタイマー等のハードウェアに
より自動的に生成することができるため、停止パルス信
号のみをCPUの処理を介して出力ポートから出力する
ようにすればよい。
置を用いれば、停止パルス信号を出力するマイコンの出
力ポートは、デューティ信号の終了タイミングでのみ、
CPUの命令に対する出力ポートの応答時間の精度が確
保されればよく、即ち、デューティ信号の制御周期の間
に出力ポートを1回だけ精度よく制御できればよい。こ
のため、出力ポートからデューティ信号を直接出力し制
御周期の間に出力ポートを2回制御しなければならない
従来装置とは異なり、短期間で連続して信号レベルの切
替を行う必要がないため、デューティの全範囲(0〜1
00%)に渡って、電磁ソレノイドへの通電を精度よく
制御することができる。
号とに基づいてデューティ信号の信号レベルを設定する
信号レベル設定手段は、例えば、起動パルス信号をクロ
ック入力、停止パルス信号をリセット入力とし、データ
入力がプルアップされたフリップフロップ回路により簡
単に構成することができる。即ち、起動パルス信号の入
力タイミングを表すエッジで出力がHighレベルとなり、
停止パルス信号が入力されると出力がLow レベルとなる
ように動作する。
れる停止パルス信号のパルス幅は、上述のようにCPU
の特性上あまり小さくすることができないので、デュー
ティが100%近傍の時に、停止パルス信号の入力中
に、次の起動パルス信号が入力されてしまう可能性があ
る。この場合、リセット入力が優先され、起動パルス信
号が無視されるため、正常に動作することができないと
いう問題がある。
制御装置では、信号レベル設定手段が、入力タイミング
を表す起動パルス信号のエッジにて、駆動信号を有効と
する信号レベルにセットし、終了タイミングを表す停止
パルス信号のエッジにて、駆動信号を無効とする信号レ
ベルにリセットするようにされている。
イド制御装置によれば、入力タイミング及び終了タイミ
ングの後に、起動パルス信号と停止パルス信号とがどの
ような信号レベルになっていようとも、信号レベル設定
手段は、その信号レベルの影響を受けることがなく、常
に正常なデューティ信号を生成することができ、装置の
信頼性を向上させることができる。
例えば、上記フリップフロップ回路を用いた場合には、
終了タイミングを表す停止パルス信号のエッジを検出す
るエッジ検出回路を追加することで、簡単に構成するこ
とができる。また、電磁ソレノイドの駆動回路として、
通電経路にトランジスタが二つ設けられている場合は、
一方のトランジスタを駆動信号、他方のトランジスタを
デューティ信号にて駆動すればよいが、通電経路にトラ
ンジスタが一つだけ設けられている場合には、請求項3
に記載のように、駆動信号生成手段が生成する駆動信号
と、前記デューティ信号生成手段が生成するデューティ
信号とを合成してデューティ駆動信号を生成する信号合
成手段を設けることにより、この信号合成手段が生成し
たデューティ駆動信号により、トランジスタを駆動する
よう構成すればよい。
に説明する。図1は、本発明が適用された実施例の電子
制御ユニットの概略構成を表す説明図であり、図2は、
その主要部である信号合成回路の詳細構成を表す回路図
である。なお、本実施例の電子制御ユニットは、電磁弁
を駆動する電磁ソレノイドL1〜L3への通電制御を行
うように構成されたものであり、ここでは、電子制御式
オートマチックトランスミッションのギヤ比を切替制御
する油圧回路に設けられた電磁弁を駆動するものとす
る。
CU)2は、CPU,ROM,RAMを中心に構成され
た周知のマイクロコンピュータ(以下、マイコンとい
う)4を備えており、このマイコン4は、後述する停止
パルス信号SE1〜SE3をそれぞれ出力する出力ポー
トP1〜P3と、停止パルス信号SE1〜SE3を生成
するためにそれぞれ用いられ、設定されたタイマー値が
タイムアウトすると、マイコン4を構成するCPUに処
理要求を出力するタイマーTM1〜TM3と、予め設定
された一定周期(本実施例では10ms)且つ一定パル
ス幅(本実施例では5msec)の基準パルス信号SS
を生成,出力すると共に、信号レベルが反転する毎(即
ち5msec毎)にCPUに処理要求を出力するタイマ
ーTM4と、予め設定された一定周期(本実施例では1
25μs)のチョッパリング信号SCを生成,出力する
タイマーTM5とを内蔵している。
基準パルス信号SSに基づいて、後述する起動パルス信
号SS1〜SS3を生成する信号分配回路6と、起動パ
ルス信号SS1,チョッパリング信号SC,停止パルス
信号SE1に基づいて後述するデューティ駆動信号SV
1を生成する信号合成回路8aと、起動パルス信号SS
2,チョッパリング信号SC,停止パルス信号SE2に
基づいてデューティ駆動信号SV2を生成する信号合成
回路8bと、起動パルス信号SS3,チョッパリング信
号SC,停止パルス信号SE3に基づいてデューティ駆
動信号SV3を生成する信号合成回路8cと、デューテ
ィ駆動信号SV1に従って、電磁ソレノイドL1への通
電を行う駆動回路10aと、デューティ駆動信号SV2
に従って、電磁ソレノイドL2への通電を行う駆動回路
10bと、デューティ駆動信号SV3に従って、電磁ソ
レノイドL3への通電を行う駆動回路10cとを備えて
いる。
子*Qがデータ入力端子に接続され、クロック入力端子
CKに入力される基準パルス信号SSを分周して、出力
端子Qから分周信号D1,反転出力端子*Qから反転分
周信号D2を出力するフリップフロップ回路(FF回
路)20と、基準パルス信号SSを反転させた反転パル
ス信号*SSを出力するNOT回路22と、分周信号D
1及び反転パルス信号*SSのうち少なくともいずれか
一方がHighレベルの時にLow レベルとなる起動パルス信
号SS1を生成するNOR回路24と、分周信号D1及
び基準パルス信号SSのうち少なくともいずれか一方が
Highレベルの時にLow レベルとなる起動パルス信号SS
2を生成するNOR回路26と、反転分周信号D2及び
反転パルス信号*SSD3のうち少なくともいずれか一
方がHighレベルの時にLow レベルとなる起動パルス信号
SS3を生成するNOR回路28とからなる。
号SS1は、分周信号D1がLow レベル,基準パルス信
号SSがHighレベルとなるタイミングA1〜A2の間の
みHighレベルとなり、起動パルス信号SS2は、分周信
号D1及び基準パルス信号SSがいずれもLow レベルと
なるタイミングA2〜A3の間のみHighレベルとなり、
起動パルス信号SS3は、分周信号D1及び基準パルス
信号SSがいずれもHighレベルとなるタイミングA3〜
A0の間のみHighレベルとなる。即ち、各起動パルス信
号SS1〜SS3は、互いに異なるタイミングではある
が、いずれも20msec周期で5msecの間だけHi
ghレベルとなるようにされている。
L1の通電経路を断続するトランジスタを備え、このト
ランジスタを、デューティ駆動信号SV1に従ってスイ
ッチング(Highレベル時に導通,Low レベル時に遮断)
することにより、電磁ソレノイドL1への通電を制御す
るように構成されている。なお、駆動回路10b,10
cは、駆動回路10aと全く同様に構成されており、そ
れぞれデューティ駆動信号SV1,SV2に従って、電
磁ソレノイドL2,L3への通電を制御する。
すように、起動パルス信号SS1及びチョッパリング信
号SCのうち、少なくともいずれか一方がHighレベルの
時にHighレベルとなる駆動信号SRを生成するOR回路
12と、停止パルス信号SE1を反転させると共に遅延
(本実施例では数n〜数十nsec)させてなる遅延パ
ルス信号SEdを生成する遅延回路14a、停止パルス
信号SE1及び遅延信号SEdのうち、少なくともいず
れか一方がHighレベルの時にHighレベルを出力するOR
回路14bからなり、停止パルス信号SE1の立ち下が
りエッジでLowレベルとなる短パルス幅(遅延回路14
aでの遅延時間と同程度)の終了タイミング信号SPを
生成するエッジ検出回路14とを備えている。
子Dがプルアップされると共に、クロック入力端子CK
に起動パルス信号SS1,リセット入力端子RSTに終
了タイミング信号SPが印加され、出力端子Qから、起
動パルス信号SS1の立ち上がりエッジでHighレベルと
なり、終了タイミング信号SPが入力されるとLow レベ
ルとなるデューティ信号SDを生成するフリップフロッ
プ回路16と、駆動信号SR及びデューティ信号SDの
いずれもがHighレベルの時にHighレベルとなるデューテ
ィ駆動信号SV1を生成するAND回路18とを備えて
いる。
ィ駆動信号SV1として、起動パルス信号SS1の立ち
上がりエッジ(タイミングA1)から、停止パルス信号
SE1の立ち下がりエッジ、即ち終了タイミング信号S
Pが発生するまでの期間では、起動パルス信号SS1と
チョッパリング信号SCとを合成してなる駆動信号SR
を出力し、それ以外の期間ではLow レベルを出力する。
成回路8aと全く同様に構成されており、上記説明中の
信号SS1,SE1,SV1及びタイミングA1を、信
号合成回路8bでは、信号SS2,SE2,SV2及び
タイミングA2と読み替え、同じく信号合成回路8cで
は、信号SS3,SE3,SV3及びタイミングA3と
読み替えればよい。
実行される出力ポート設定処理について説明する。この
出力ポート設定処理は、各出力ポートP1〜P3毎に行
われるが、いずれも同様の処理であるため、ここでは出
力ポートP1に対する処理についてのみ説明する。
タイマーTM4,TM5は、上述の基準パルス信号SS
及びチョッパリング信号SCを出力するように設定さ
れ、この初期化処理の後に、出力ポート設定処理が起動
されるものとする。また、CPUでは、以下に説明する
出力ポート設定処理の他、各種センサ(図示せず)に基
づいて車速,アクセル開度,シフトポジション等を検出
して、走行条件に応じたギヤ比を設定すると共に、その
設定値に基づいて、各電磁ソレノイドL1〜L3を駆動
する際のデューティ(0〜100%)を設定するデュー
ティ設定処理等が行われているものとする。但し、デュ
ーティ設定処理では、設定されるデューティが変化する
割合の上限値が決められており、設定値が急激(例えば
20%以上)に変化することがないようにされている。
起動されると、まずS110では、出力ポートP1の信
号レベルをHighレベルに設定する。そしてS120で
は、別途実行されるデューティ設定処理にて設定された
デューティDTを読み込み、続くS130では、読み込
んだデューティDTが10%より大きいか否かを判断
し、肯定判定された場合は、S140に移行して、デュ
ーティDTに基づき(1)式による算出値を、タイマー
TM1のタイマー値TOとして設定する。
施例では20msecである。続くS150では、起動
パルス信号SS1の入力タイミングA1であるか否かを
判断し、タイミングA1となるまで待機する。そして、
時間が経過してタイミングA1になったと判定される
と、S180に移行する。
場合は、S160に移行し、デューティDTに基づき
(2)式による算出値を、タイマーTM1のタイマー値
TOとして設定する。 TO=Tcyc×DT/100+Tss (2) 但し、Tssは基準パルス信号SSの信号レベルが反転す
る周期であり、本実施例では5msecである。
の入力タイミングA1より期間Tssだけ早いタイミング
A0であるか否かを判断し、タイミングA0となるまで
待機する。そして、時間が経過してタイミングA0にな
ったと判定されると、S180に移行する。
準パルス信号SSの信号レベルを反転させる毎にタイマ
ーTM4がCPUに対して行う処理要求に基づき、この
処理要求をカウントする等してタイミングA0〜A3を
識別することで行えばよい。S180では、タイマーT
M1をスタートさせ、続くS190では、タイマーTM
1がタイムアウトしたか否かを判断し、タイムアウトす
るまで待機する。そしてタイマーTM1がタイムアウト
したと判定されると、S200に移行し、出力ポートP
1の信号レベルをLow レベルに切り替えた後、本処理を
終了する。
れた出力ポートP1は、次回、本処理が起動された時
に、S110にてHighレベルに戻される。つまり本処理
では、図5に示すように、デューティが10%より大き
い場合には、タイマーTM1を、デューティのオン期間
の開始タイミングであるタイミングA1からスタートさ
せ、デューティが10%以下である場合には、タイマー
TM1を、一つ前のタイミングA0からスタートさせて
いる。
ューティに応じた値に設定し、後者では、これに期間T
ss分だけ加算した値に設定することにより、いずれの場
合でも、タイミングA1を起点としたデューティの終了
タイミングで、停止パルス信号TE1が立下るようにさ
れている。
ルス信号SS1の立上りエッジ、即ちタイミングA1に
てHighレベルに変化し、停止パルス信号SE1の立下り
エッジ、即ちタイマーTM1のタイムアウト時にLow レ
ベルに変化するデューティ信号SDが生成され、このデ
ューティ信号SDがHighレベルの間、起動パルス信号S
S1とチョッパリング信号SCを合成したデューティ駆
動信号SV1が出力されることになる。
り、電磁ソレノイドL1への通電は、タイミングA1を
区切りとする制御周期Tcyc でデューティ制御され、ま
た、本処理と同様に実行される出力ポートP2用の出力
ポート設定処理により、電磁ソレノイドL2への通電
は、タイミングA2を区切りとする制御周期Tcyc でデ
ューティ制御され、更に、出力ポートP3用の出力ポー
ト設定処理により、電磁ソレノイドL2への通電は、タ
イミングA3を区切りとする制御周期Tcyc でデューテ
ィ制御される。
信号生成手段、AND回路18が信号合成手段に相当す
る。また、エッジ検出回路14,FF回路16,出力ポ
ートP1〜P3,タイマーTM1〜TM3及び各出力ポ
ート設定処理がデューティ信号生成手段に相当し、特に
エッジ検出回路14及びFF回路16が信号レベル設定
手段、それ以外が停止信号生成手段に相当する。
レノイド制御装置2によれば、デューティ信号SDを、
起動パルス信号SSi(i=1,2,3)と停止パルス
信号SEiとを用いて生成しており、しかも、起動パル
ス信号SSiはマイコン4のCPUの制御を介すること
なく、停止パルス信号SEiのみをCPUの制御を介し
て生成している。
近傍であっても、停止パルス信号SEiを出力する出力
ポートPiの制御を、短期間の間に連続して行う必要が
なく、CPUの命令に対する出力ポートPiの応答性を
確保した状態で用いることができるため、デューティの
全領域(0〜100%)に渡って、電磁ソレノイドLi
への通電制御を精度よく行うことができる。
すぐに再起動されると、S200にて出力ポートPiの
信号レベル(即ち停止パルス信号SEi)が、Highレベ
ルからLow レベルに切り替わった後、すぐ(1〜2ms
ec以内)にS110にてLow レベルからHighレベルに
戻される可能性があるが、この停止パルス信号SEiの
立上りエッジは、デューティ信号SDの生成に何等影響
を与えるものではないため、CPUの命令に対する出力
ポートPiの応答性が悪くても問題はない。
2では、停止パルス信号SE1の立ち下がりエッジをエ
ッジ検出回路14にて抽出し、このエッジ検出回路14
が出力する終了タイミング信号SPを用いてFF回路1
6を動作させるので、デューティが100%に近く、停
止パルス信号SE1の信号レベルがLow である期間中
に、起動パルス信号SS1の立ち上がりエッジが入力さ
れるような場合(図5中、αにて示す)であっても、F
F回路16に、デューティ信号SDの信号レベルを正確
に設定させることができる。
2では、信号分配回路6を設け、単一の基準パルス信号
SSから起動パルス信号SS1〜SS3を生成するよう
にされており、駆動すべき電磁ソレノイドの数を増やす
場合に、停止パルス信号生成用のタイマーのみを増やす
だけでよく、タイマーの増加が少ないため、装置を小型
に構成できる。
装置2では、停止パルス信号SE1〜SE3を生成する
ために使用されるタイマーTM1〜TM3を、デューテ
ィが小さい場合(10%以下)、即ち設定されるタイマ
ー値が小さい場合には、起動するタイミングを早くし
て、決められた一定時間以上は必ず動作させるようにさ
れている。これは、タイマーTM1〜TM3の動作にば
らつきがあり、タイマー値が短すぎると、そのばらつき
の影響を強く受けて正確な計時を行うことができないこ
とがあるためである。
短い場合にも、ばらつきの影響を吸収するのに必要な動
作時間を確保できるため、精度のよいデューティ制御を
行うことができる。以上本発明の一実施例について説明
したが、本発明は上記実施例に限定されるものではな
く、様々な態様にて実施することができる。
デューティ信号SDとを合成したデューティ駆動信号S
Viにて単一のトランジスタをスイッチングすることに
より、電磁ソレノイドLiへの通電を制御しているが、
電磁ソレノイドLiの通電経路に二つのトランジスタを
設け、駆動信号SR及びデューティ信号SDを合成する
ことなく、それぞれが別々のトランジスタをスイッチン
グすることにより、電磁ソレノイドLiへの通電を制御
するように構成してもよい。
トの概略構成を表す説明図である。
る。
を表すフローチャートである。
ング図である。
る。
タイミング図である。
範囲を表す説明図である。
6…信号分配回路 8a,8b,8c…信号合成回路 10a,10b,
10c…駆動回路 12…OR回路 14…エッジ検出回路 18
…AND回路 16…フリップフロップ(FF)回路 22…NO
T回路 24,26,28…NOR回路 L1〜L3…電磁
ソレノイド P1〜P3…出力ポート TM1〜TM5…タイマ
ー
Claims (3)
- 【請求項1】 一定周期で入力される一定パルス幅の起
動パルス信号、及び該起動パルス信号より短周期のチョ
ッパリング信号を合成してなる駆動信号を生成する駆動
信号生成手段と、 前記駆動信号の有効期間を規定するためのデューティ信
号を生成するデューティ信号生成手段と、 を備え、前記駆動信号及び前記デューティ信号に基づい
て、電磁ソレノイドの通電を制御する電磁ソレノイド制
御装置において、 前記デューティ信号生成手段は、 前記デューティ信号の終了タイミングを規定する停止パ
ルス信号を生成する停止信号生成手段と、 前記起動パルス信号の入力タイミングから、前記停止パ
ルス信号により規定される終了タイミングまでの間が、
前記駆動信号の有効期間となるよう前記デューティ信号
の信号レベルを設定する信号レベル設定手段と、 からなることを特徴とする電磁ソレノイド制御装置。 - 【請求項2】 前記信号レベル設定手段は、 前記入力タイミングを表す前記起動パルス信号のエッジ
にて、前記駆動信号を有効とする信号レベルにセット
し、前記終了タイミングを表す前記停止パルス信号のエ
ッジにて、前記駆動信号を無効とする信号レベルにリセ
ットすることを特徴とする請求項1に記載の電磁ソレノ
イド制御装置。 - 【請求項3】 前記駆動信号生成手段が生成する駆動信
号と、前記デューティ信号生成手段が生成するデューテ
ィ信号とを合成してデューティ駆動信号を生成する信号
合成手段を設け、 該信号合成手段が生成したデューティ駆動信号に従っ
て、電磁ソレノイドの通電を制御することを特徴とする
請求項1または請求項2に記載の電磁ソレノイド制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09613698A JP4182561B2 (ja) | 1998-04-08 | 1998-04-08 | 電磁ソレノイド制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09613698A JP4182561B2 (ja) | 1998-04-08 | 1998-04-08 | 電磁ソレノイド制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297529A true JPH11297529A (ja) | 1999-10-29 |
| JP4182561B2 JP4182561B2 (ja) | 2008-11-19 |
Family
ID=14156983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09613698A Expired - Fee Related JP4182561B2 (ja) | 1998-04-08 | 1998-04-08 | 電磁ソレノイド制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182561B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006316930A (ja) * | 2005-05-13 | 2006-11-24 | Smc Corp | 電磁弁駆動制御装置 |
| DE102011083654B4 (de) | 2010-09-29 | 2025-02-13 | Denso Corporation | Elektromagnetventilantriebsvorrichtung |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263103A (ja) * | 1985-05-15 | 1986-11-21 | Mitsubishi Electric Corp | 電磁ソレノイド制御装置 |
| JPH0352579A (ja) * | 1989-07-18 | 1991-03-06 | Mita Ind Co Ltd | モータの制御電圧算出装置 |
| JPH03177669A (ja) * | 1989-12-05 | 1991-08-01 | Mitsubishi Electric Corp | デューティソレノイドバルブ駆動装置 |
| JPH04157707A (ja) * | 1990-10-22 | 1992-05-29 | Canon Inc | 駆動回路 |
| JPH05272390A (ja) * | 1992-03-26 | 1993-10-19 | Zexel Corp | 燃料噴射装置 |
| JPH0822336A (ja) * | 1994-07-08 | 1996-01-23 | Nippondenso Co Ltd | インダクタンス負荷の駆動装置 |
| JPH08166825A (ja) * | 1994-12-13 | 1996-06-25 | Mitsubishi Electric Corp | デューティソレノイドバルブの制御装置及び制御方法 |
| JPH11184542A (ja) * | 1997-12-25 | 1999-07-09 | Jatco Corp | ソレノイド駆動制御装置 |
-
1998
- 1998-04-08 JP JP09613698A patent/JP4182561B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263103A (ja) * | 1985-05-15 | 1986-11-21 | Mitsubishi Electric Corp | 電磁ソレノイド制御装置 |
| JPH0352579A (ja) * | 1989-07-18 | 1991-03-06 | Mita Ind Co Ltd | モータの制御電圧算出装置 |
| JPH03177669A (ja) * | 1989-12-05 | 1991-08-01 | Mitsubishi Electric Corp | デューティソレノイドバルブ駆動装置 |
| JPH04157707A (ja) * | 1990-10-22 | 1992-05-29 | Canon Inc | 駆動回路 |
| JPH05272390A (ja) * | 1992-03-26 | 1993-10-19 | Zexel Corp | 燃料噴射装置 |
| JPH0822336A (ja) * | 1994-07-08 | 1996-01-23 | Nippondenso Co Ltd | インダクタンス負荷の駆動装置 |
| JPH08166825A (ja) * | 1994-12-13 | 1996-06-25 | Mitsubishi Electric Corp | デューティソレノイドバルブの制御装置及び制御方法 |
| JPH11184542A (ja) * | 1997-12-25 | 1999-07-09 | Jatco Corp | ソレノイド駆動制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006316930A (ja) * | 2005-05-13 | 2006-11-24 | Smc Corp | 電磁弁駆動制御装置 |
| DE102011083654B4 (de) | 2010-09-29 | 2025-02-13 | Denso Corporation | Elektromagnetventilantriebsvorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4182561B2 (ja) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6135561B2 (ja) | ||
| JP2004339977A (ja) | 自動車用電子制御装置及びそれに用いる出力ドライバ回路 | |
| KR950013544B1 (ko) | 자동차용 엔진제어장치 | |
| JPH11297529A (ja) | 電磁ソレノイド制御装置 | |
| KR960023716A (ko) | 구동토오크 제어장치 및 제어방법 | |
| JP3872783B2 (ja) | 自動変速機の変速ショック軽減装置 | |
| JP3458602B2 (ja) | 電気負荷の通電制御装置 | |
| JP4710891B2 (ja) | 電子制御装置 | |
| JPH0684636A (ja) | ソレノイド制御装置 | |
| JP3521833B2 (ja) | ステップモータ駆動装置 | |
| JP2004364450A (ja) | ステッパモータの駆動装置および該装置を用いた指示装置 | |
| US4901000A (en) | Variable rate stepper motor driver circuit and method | |
| JP3619385B2 (ja) | 自動変速機の制御装置 | |
| JP2947667B2 (ja) | パルス信号出力制御装置 | |
| US20110208412A1 (en) | Engine start control system | |
| JPH03234963A (ja) | 自動変速機の制御装置 | |
| JP2001132596A (ja) | スタータ駆動装置 | |
| JP3424160B2 (ja) | 自動変速機の変速制御装置 | |
| JP2004270726A (ja) | 変速時トルクダウン制御装置 | |
| GB2621246A (en) | Method for Testing an Input Channel for PWM Signals of an Electronic Circuit | |
| JPS628819A (ja) | カ−・ク−ラ−の制御方法 | |
| EP0520675A2 (en) | Flushable delay line | |
| JP4265026B2 (ja) | シリアル通信制御装置 | |
| JP3829701B2 (ja) | パルス信号の周波数制御方法及び周波数制御回路 | |
| JPH0527783B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |