JPH11297929A - 加圧接触型半導体装置、及びこれを用いた変換器 - Google Patents
加圧接触型半導体装置、及びこれを用いた変換器Info
- Publication number
- JPH11297929A JPH11297929A JP10434498A JP10434498A JPH11297929A JP H11297929 A JPH11297929 A JP H11297929A JP 10434498 A JP10434498 A JP 10434498A JP 10434498 A JP10434498 A JP 10434498A JP H11297929 A JPH11297929 A JP H11297929A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- main
- semiconductor device
- plate
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】加圧接触型半導体装置における、特に半導体素
子とパッケージ電極間の均一な接触状態を確保し、かつ
熱抵抗，電気抵抗を低減する方法を提供する。 【解決手段】平型パッケージの中において、第一主面に
少なくとも第一の主電極、第二主面に第二の主電極を有
する少なくとも一つ以上の半導体素子を組み込んだ加圧
接触型の半導体素子と共通電極板の電極間、または半導
体素子の各主面上に配置した中間電極板と共通電極板と
の間に多孔質の金属板を配置する。 【効果】接触面の高さのばらつきを十分に吸収できるの
で、接触界面での熱抵抗及び電気抵抗を低減できる。
子とパッケージ電極間の均一な接触状態を確保し、かつ
熱抵抗，電気抵抗を低減する方法を提供する。 【解決手段】平型パッケージの中において、第一主面に
少なくとも第一の主電極、第二主面に第二の主電極を有
する少なくとも一つ以上の半導体素子を組み込んだ加圧
接触型の半導体素子と共通電極板の電極間、または半導
体素子の各主面上に配置した中間電極板と共通電極板と
の間に多孔質の金属板を配置する。 【効果】接触面の高さのばらつきを十分に吸収できるの
で、接触界面での熱抵抗及び電気抵抗を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、加圧接触型半導体
装置に係り、特に半導体素子とパッケージ電極間の均一
な接触状態を確保し、かつ熱抵抗，電気抵抗を低減でき
る加圧接触型半導体装置、及びこれを用いた変換器に関
する。
装置に係り、特に半導体素子とパッケージ電極間の均一
な接触状態を確保し、かつ熱抵抗，電気抵抗を低減でき
る加圧接触型半導体装置、及びこれを用いた変換器に関
する。
【０００２】
【従来の技術】半導体エレクトロニクスの技術を駆使し
て主回路電流を制御するパワーエレクトロニクスの技術
は、幅広い分野で応用され、さらにその適用拡大がなさ
れつつある。パワー用半導体素子としては、サイリス
タ，光サイリスタ，ゲートターンオフサイリスタ（ＧＴ
Ｏ）や、ＭＯＳ制御デバイスである絶縁ゲート型バイポ
ーラトランジスタ（以下ＩＧＢＴと略す）やＭＯＳ型電
界効果トランジスタ（以下ＭＯＳＦＥＴと略す）などが
ある。これらのデバイスでは、主に半導体チップの第一
主面上に主電極（カソード，エミッタ）、第二主面側に
はもう一方の主電極（アノード，コレクタ）が形成され
る。
て主回路電流を制御するパワーエレクトロニクスの技術
は、幅広い分野で応用され、さらにその適用拡大がなさ
れつつある。パワー用半導体素子としては、サイリス
タ，光サイリスタ，ゲートターンオフサイリスタ（ＧＴ
Ｏ）や、ＭＯＳ制御デバイスである絶縁ゲート型バイポ
ーラトランジスタ（以下ＩＧＢＴと略す）やＭＯＳ型電
界効果トランジスタ（以下ＭＯＳＦＥＴと略す）などが
ある。これらのデバイスでは、主に半導体チップの第一
主面上に主電極（カソード，エミッタ）、第二主面側に
はもう一方の主電極（アノード，コレクタ）が形成され
る。
【０００３】ＧＴＯ，光サイリスタ等の大電力用の半導
体装置においては、素子を１枚のウエハ毎にパッケージ
ングしている。上記素子の両主電極は、ＭｏまたはＷか
らなる熱緩衝用電極板（中間電極板）を介してパッケー
ジの一対の外部主電極により加圧接触される構造となっ
ている。スイッチング動作の均一性や大電流の遮断特性
の向上等のためには、上記素子電極，熱緩衝板，外部主
電極間の接触状態をできるだけ均一化し、かつ接触熱抵
抗，電気抵抗を下げることが重要である。このため、こ
れまではパッケージ部品の加工精度（平面度，平坦度）
を上げて反りやうねりを低減する対策がとられてきた。
体装置においては、素子を１枚のウエハ毎にパッケージ
ングしている。上記素子の両主電極は、ＭｏまたはＷか
らなる熱緩衝用電極板（中間電極板）を介してパッケー
ジの一対の外部主電極により加圧接触される構造となっ
ている。スイッチング動作の均一性や大電流の遮断特性
の向上等のためには、上記素子電極，熱緩衝板，外部主
電極間の接触状態をできるだけ均一化し、かつ接触熱抵
抗，電気抵抗を下げることが重要である。このため、こ
れまではパッケージ部品の加工精度（平面度，平坦度）
を上げて反りやうねりを低減する対策がとられてきた。
【０００４】一方、ＩＧＢＴ等ではこれまで主にモジュ
ール型構造と呼ばれる、ワイヤによる電極接続方式のパ
ッケージ形態により複数個のチップを実装していた。こ
のようなモジュール型パッケージの場合、素子内部で発
生した熱はパッケージの片面（ワイヤ接続しない面）、
すなわちベース基板上に直接マウントした電極側のみか
ら逃がすことになるため、一般に熱抵抗が大きく、一つ
のパッケージに実装できるチップ数（発熱量，電流容
量、または実装密度）に制限があった。
ール型構造と呼ばれる、ワイヤによる電極接続方式のパ
ッケージ形態により複数個のチップを実装していた。こ
のようなモジュール型パッケージの場合、素子内部で発
生した熱はパッケージの片面（ワイヤ接続しない面）、
すなわちベース基板上に直接マウントした電極側のみか
ら逃がすことになるため、一般に熱抵抗が大きく、一つ
のパッケージに実装できるチップ数（発熱量，電流容
量、または実装密度）に制限があった。
【０００５】最近、このような問題に対処し、さらに大
容量化の要求に応えるため、多数のＩＧＢＴチップを圧
接型のパッケージ内に組み込み、その主面に形成された
エミッタ電極，コレクタ電極をそれぞれパッケージ側に
設けた一対の外部電極板に面接触させて引き出すように
した多チップ並列型加圧接触構造の半導体装置が注目さ
れている。この圧接型パッケージ構造によれば、上記の
モジュール型パッケージに比べて、１）半導体チップを
両面から冷却ができるので冷却効率を上げることができ
る、２）接続導体のインダクタンス、及び抵抗が小さく
なる、３）主電極の接続がワイヤボンドでなくなるため
に接続信頼性が向上する、等の改善がはかれる。ところ
がこの多チップ並列型の圧接型半導体装置では、部材寸
法ばらつきに起因するチップ位置毎の高さのばらつきや
電極板のそりやうねりによる場所毎のばらつきが避けら
れず、これによりチップ毎に加圧力が異なり均一な接触
が得られない、すなわち熱抵抗，電気抵抗がチップ位置
毎の大きく異なり、全体としての素子特性が安定しない
という大きな問題があった。最も単純には、寸法の厳密
に揃った部材を用いることで対処できるが、部品のコス
ト、および選別のコスト等のアップが避けられない。こ
の問題に対して、特開平8−88240号公報においては、Ａ
ｇなどの延性のある軟金属シートを厚さ補正板として介
在させる方法を開示している。
容量化の要求に応えるため、多数のＩＧＢＴチップを圧
接型のパッケージ内に組み込み、その主面に形成された
エミッタ電極，コレクタ電極をそれぞれパッケージ側に
設けた一対の外部電極板に面接触させて引き出すように
した多チップ並列型加圧接触構造の半導体装置が注目さ
れている。この圧接型パッケージ構造によれば、上記の
モジュール型パッケージに比べて、１）半導体チップを
両面から冷却ができるので冷却効率を上げることができ
る、２）接続導体のインダクタンス、及び抵抗が小さく
なる、３）主電極の接続がワイヤボンドでなくなるため
に接続信頼性が向上する、等の改善がはかれる。ところ
がこの多チップ並列型の圧接型半導体装置では、部材寸
法ばらつきに起因するチップ位置毎の高さのばらつきや
電極板のそりやうねりによる場所毎のばらつきが避けら
れず、これによりチップ毎に加圧力が異なり均一な接触
が得られない、すなわち熱抵抗，電気抵抗がチップ位置
毎の大きく異なり、全体としての素子特性が安定しない
という大きな問題があった。最も単純には、寸法の厳密
に揃った部材を用いることで対処できるが、部品のコス
ト、および選別のコスト等のアップが避けられない。こ
の問題に対して、特開平8−88240号公報においては、Ａ
ｇなどの延性のある軟金属シートを厚さ補正板として介
在させる方法を開示している。
【０００６】
【発明が解決しようとする課題】上記ＧＴＯ等のパッケ
ージにおいては、今後ますます大容量化のために素子サ
イズ（ウエハサイズ）が大型化し、この大口径化に伴っ
てパッケージ部品（電極部品）の反り、うねり等も大き
くなる傾向にある。前述のようなパッケージ部品の加工
精度（平面度，平坦度）を上げて反りやうねりを低減す
るという対策には加工上の限界があり、また加工コスト
面での問題も大きい。従って素子サイズ（ウエハサイ
ズ）全面にわたって、ウエハ及びパッケージ部品（電
極）間の均一な接触を確保し、熱抵抗，電気抵抗を低減
することがますます困難になってきている。
ージにおいては、今後ますます大容量化のために素子サ
イズ（ウエハサイズ）が大型化し、この大口径化に伴っ
てパッケージ部品（電極部品）の反り、うねり等も大き
くなる傾向にある。前述のようなパッケージ部品の加工
精度（平面度，平坦度）を上げて反りやうねりを低減す
るという対策には加工上の限界があり、また加工コスト
面での問題も大きい。従って素子サイズ（ウエハサイ
ズ）全面にわたって、ウエハ及びパッケージ部品（電
極）間の均一な接触を確保し、熱抵抗，電気抵抗を低減
することがますます困難になってきている。
【０００７】一方、多チップ並列型の加圧接触型半導体
装置におけるチップ間の均一接触の問題に対処する方法
として開示されている前述の軟金属シートをはさむ方法
は、本発明者らの検討によると、少なくとも半導体チッ
プを破壊しない実用の圧力範囲ではその変形量がごくわ
ずか（弾性変形による変形のみ）であり、チップ位置毎
の高さ（及びチップを挟む中間電極部材等を含めた高
さ）のばらつきが大きい場合にはその変形量が不十分
で、均一な接触を確保できないことが明らかとなった。
この原因は図１３に模式図で示したように軟質金属シー
ト面に厚さ方向に圧力を加えて横方向へ塑性変形させよ
うとした場合にも、軟質金属シート４３を挟む電極部材
４４，４５との界面で発生する摩擦力（摩擦抵抗）４６
のため、軟金属材料といえども横方向への変形抵抗が非
常に大きくなってしまうことによると考えられる。変形
させるために加圧力を上げても、摩擦力も圧力に比例し
て大きくなるので塑性変形は容易には起こらない。特に
シート形状のような抵抗を受ける面積に比べて厚さが非
常に小さい場合には、この表面に発生する摩擦力の影響
が支配的となるため、一般に知られている材料の降伏応
力を超える圧力を加えても実際には実質的な塑性変形
（流動）が起こらず、軟金属シートの厚さは加圧の前後
でほとんど変わらない。この摩擦抵抗を下げるために、
電極部材表面の粗さを小さくする方法が考えられるが、
ラップ仕上げ等で得られる現実的な加工粗さの範囲（Ｒ
max１〜０.５μｍ、Ｒａ０.０５〜０.０３μｍ）では大
きな変形は起こらない。
装置におけるチップ間の均一接触の問題に対処する方法
として開示されている前述の軟金属シートをはさむ方法
は、本発明者らの検討によると、少なくとも半導体チッ
プを破壊しない実用の圧力範囲ではその変形量がごくわ
ずか（弾性変形による変形のみ）であり、チップ位置毎
の高さ（及びチップを挟む中間電極部材等を含めた高
さ）のばらつきが大きい場合にはその変形量が不十分
で、均一な接触を確保できないことが明らかとなった。
この原因は図１３に模式図で示したように軟質金属シー
ト面に厚さ方向に圧力を加えて横方向へ塑性変形させよ
うとした場合にも、軟質金属シート４３を挟む電極部材
４４，４５との界面で発生する摩擦力（摩擦抵抗）４６
のため、軟金属材料といえども横方向への変形抵抗が非
常に大きくなってしまうことによると考えられる。変形
させるために加圧力を上げても、摩擦力も圧力に比例し
て大きくなるので塑性変形は容易には起こらない。特に
シート形状のような抵抗を受ける面積に比べて厚さが非
常に小さい場合には、この表面に発生する摩擦力の影響
が支配的となるため、一般に知られている材料の降伏応
力を超える圧力を加えても実際には実質的な塑性変形
（流動）が起こらず、軟金属シートの厚さは加圧の前後
でほとんど変わらない。この摩擦抵抗を下げるために、
電極部材表面の粗さを小さくする方法が考えられるが、
ラップ仕上げ等で得られる現実的な加工粗さの範囲（Ｒ
max１〜０.５μｍ、Ｒａ０.０５〜０.０３μｍ）では大
きな変形は起こらない。
【０００８】本発明は、上記のようなウエハの大口径化
によるパッケージの大型化や、大容量化に対応する素子
の多チップ並列化に伴って、ますます困難になる大面積
領域での均一な加圧接触状態を確保する方法、すなわち
接触面の高さのばらつき（反り，うねり，部材寸法ばら
つき等による）を吸収し、かつ接触界面での熱抵抗，電
気抵抗を低減できる方法を提供するものである。また第
２の目的は上記により得られる半導体装置を用いること
により、特に大容量のシステムに好適な変換器を提供す
ることにある。
によるパッケージの大型化や、大容量化に対応する素子
の多チップ並列化に伴って、ますます困難になる大面積
領域での均一な加圧接触状態を確保する方法、すなわち
接触面の高さのばらつき（反り，うねり，部材寸法ばら
つき等による）を吸収し、かつ接触界面での熱抵抗，電
気抵抗を低減できる方法を提供するものである。また第
２の目的は上記により得られる半導体装置を用いること
により、特に大容量のシステムに好適な変換器を提供す
ることにある。
【０００９】
【課題を解決するための手段】上記課題は、少なくとも
第一主面に第一の主電極，第二主面に第二の主電極を有
する半導体素子を一対の電極板の間に組み込んだ加圧接
触型半導体装置において、該半導体素子と電極板との間
に多孔質の金属板を配置することにより解決できる。よ
り好ましくは、上記多孔質金属板の表面に該多孔質金属
と同じかより軟質、または耐酸化性の良い緻密な金属層
を形成するか、該多孔質金属板に対向する電極面に軟質
金属膜を形成する。
第一主面に第一の主電極，第二主面に第二の主電極を有
する半導体素子を一対の電極板の間に組み込んだ加圧接
触型半導体装置において、該半導体素子と電極板との間
に多孔質の金属板を配置することにより解決できる。よ
り好ましくは、上記多孔質金属板の表面に該多孔質金属
と同じかより軟質、または耐酸化性の良い緻密な金属層
を形成するか、該多孔質金属板に対向する電極面に軟質
金属膜を形成する。
【００１０】
【発明の実施の形態】本発明の実施の代表的な形態を図
面に基づいて説明する。
面に基づいて説明する。
【００１１】図１に本発明の基本的な適用形態を示す。
半導体素子１の第一主面には少なくとも第一の主電極、
第二主面には第二の主電極が形成されている。この両主
電極面上にＭｏやＷ等からなる中間電極板２，３が配置
され、さらにこの中間電極板の外側部分に一対のＣｕな
どからなる共通電極板（主電極板）４，５が配置され
る。中間電極板３と主電極板５の間には多孔質の金属板
６が挟まれており、全体が一括に加圧されて各部材間が
接触されている。図１では（ａ)，(ｂ)，(ｃ）位置で部
品１，２，３の厚さの合計が順に厚くなるケースを示し
ている。これらの高さの差に対応して、加圧接触させる
前には一定の厚さを持っていた多孔質金属板６の厚さ
が、加圧接触後には（ａ)，(ｂ)，(ｃ）の順に薄くなっ
ている。すなわち、多孔質金属の高さを含めた全体とし
ての高さ（部品１，２，３，６の厚さの合計）が
（ａ)，(ｂ)，(ｃ）位置で同じになるように多孔質金属
板の厚さが変化している。これにより、上記部材１，
２，３に各々厚さばらつきがあったり、主電極板４，５
にそりやうねりがある場合でも複数のチップ位置
（ａ)，(ｂ），（ｃ）間で良好な加圧接触状態を確保し
て半導体素子を実装でき、従って熱抵抗，電気抵抗のば
らつきの少ない半導体装置が実現できる。図１では主電
極板５と中間電極板３の対向して圧接される面に多孔質
金属板６を挟んだ例を示したが、この位置はもちろん他
の接触面、すなわち主電極板４と中間電極板２の間や素
子１と中間電極板２，３の間でも良く、また複数の界面
に対して同時に適用しても構わない。また電極間ごとに
異なる材質の多孔質金属板を配置してもよい。
半導体素子１の第一主面には少なくとも第一の主電極、
第二主面には第二の主電極が形成されている。この両主
電極面上にＭｏやＷ等からなる中間電極板２，３が配置
され、さらにこの中間電極板の外側部分に一対のＣｕな
どからなる共通電極板（主電極板）４，５が配置され
る。中間電極板３と主電極板５の間には多孔質の金属板
６が挟まれており、全体が一括に加圧されて各部材間が
接触されている。図１では（ａ)，(ｂ)，(ｃ）位置で部
品１，２，３の厚さの合計が順に厚くなるケースを示し
ている。これらの高さの差に対応して、加圧接触させる
前には一定の厚さを持っていた多孔質金属板６の厚さ
が、加圧接触後には（ａ)，(ｂ)，(ｃ）の順に薄くなっ
ている。すなわち、多孔質金属の高さを含めた全体とし
ての高さ（部品１，２，３，６の厚さの合計）が
（ａ)，(ｂ)，(ｃ）位置で同じになるように多孔質金属
板の厚さが変化している。これにより、上記部材１，
２，３に各々厚さばらつきがあったり、主電極板４，５
にそりやうねりがある場合でも複数のチップ位置
（ａ)，(ｂ），（ｃ）間で良好な加圧接触状態を確保し
て半導体素子を実装でき、従って熱抵抗，電気抵抗のば
らつきの少ない半導体装置が実現できる。図１では主電
極板５と中間電極板３の対向して圧接される面に多孔質
金属板６を挟んだ例を示したが、この位置はもちろん他
の接触面、すなわち主電極板４と中間電極板２の間や素
子１と中間電極板２，３の間でも良く、また複数の界面
に対して同時に適用しても構わない。また電極間ごとに
異なる材質の多孔質金属板を配置してもよい。
【００１２】本発明で言うところの多孔質金属とは、一
般に金属板，金属箔，金属シートと言えば実質的に緻密
なものを指すのに対して、空孔を多く含んだ金属材料を
指しており、三次元のランダムな網目状の金属連続部分
が形成された微細構造を有する。発泡金属，スポンジ金
属，ポーラスメタル，フォームメタルなどと種々呼ばれ
ているものもこれに属する。本発明の目的には、銅，ア
ルミニウム，銀，金等の軟質で電気抵抗，熱抵抗の小さ
な金属やニッケル，ＳＵＳなどの廉価で耐酸化性の優れ
た材質のものが特に好ましく、適用対象に最も適した特
性を有する材料を選択できる。
般に金属板，金属箔，金属シートと言えば実質的に緻密
なものを指すのに対して、空孔を多く含んだ金属材料を
指しており、三次元のランダムな網目状の金属連続部分
が形成された微細構造を有する。発泡金属，スポンジ金
属，ポーラスメタル，フォームメタルなどと種々呼ばれ
ているものもこれに属する。本発明の目的には、銅，ア
ルミニウム，銀，金等の軟質で電気抵抗，熱抵抗の小さ
な金属やニッケル，ＳＵＳなどの廉価で耐酸化性の優れ
た材質のものが特に好ましく、適用対象に最も適した特
性を有する材料を選択できる。
【００１３】図２には、代表例として、多孔質金属板と
して多孔質Ｃｕ板（発泡金属銅板）を用いて測定した厚
さ方向の加圧力に対する変形量（板厚の変化量）と電気
抵抗の関係を示す。比較例として通常の緻密なＣｕ薄板
を用いた場合の例もあわせて示す。この発泡金属銅板
は、発泡ウレタンの空隙表面に乾式の接着法により銅粉
の被膜を形成した後、熱処理してウレタン部分を消失さ
せ、さらに銅粉を還元雰囲気中で焼結して作製した三次
元網目状の銅の骨格を有する多孔質の金属銅板である。
同様なものに湿式めっき法により発泡樹脂表面にＣｕの
被膜を形成する方法もある。この多孔質Ｃｕ板では圧力
の増加にともなって、板厚は減少し、ある特定領域
（０.５〜２kg／mm2付近）で大きく変形し、その後密度
が増加するにつれて変形量は少なくなる。電気抵抗は圧
力を増加すると減少し、多孔質板の変形が大きい領域で
大きく変化する。これに対して、Ｃｕ薄板の場合には前
述したように（図１３）、降伏応力を越える圧力を加え
ても塑性変形による大きな変形は起こらず、弾性変形分
の小さな変形が起こるだけである。電気抵抗は、測定電
極との接触抵抗が加圧力を大きくするにつれて減少する
ため、少しずつ減少する。熱抵抗についても上記の電気
抵抗と同じ挙動を示した。
して多孔質Ｃｕ板（発泡金属銅板）を用いて測定した厚
さ方向の加圧力に対する変形量（板厚の変化量）と電気
抵抗の関係を示す。比較例として通常の緻密なＣｕ薄板
を用いた場合の例もあわせて示す。この発泡金属銅板
は、発泡ウレタンの空隙表面に乾式の接着法により銅粉
の被膜を形成した後、熱処理してウレタン部分を消失さ
せ、さらに銅粉を還元雰囲気中で焼結して作製した三次
元網目状の銅の骨格を有する多孔質の金属銅板である。
同様なものに湿式めっき法により発泡樹脂表面にＣｕの
被膜を形成する方法もある。この多孔質Ｃｕ板では圧力
の増加にともなって、板厚は減少し、ある特定領域
（０.５〜２kg／mm2付近）で大きく変形し、その後密度
が増加するにつれて変形量は少なくなる。電気抵抗は圧
力を増加すると減少し、多孔質板の変形が大きい領域で
大きく変化する。これに対して、Ｃｕ薄板の場合には前
述したように（図１３）、降伏応力を越える圧力を加え
ても塑性変形による大きな変形は起こらず、弾性変形分
の小さな変形が起こるだけである。電気抵抗は、測定電
極との接触抵抗が加圧力を大きくするにつれて減少する
ため、少しずつ減少する。熱抵抗についても上記の電気
抵抗と同じ挙動を示した。
【００１４】このような多孔質金属の場合には、前述の
緻密な金属箔（薄板）の場合（図１３）と異なり、自身
の内部に空隙を有し、ミクロにはこの部分に変形する力
を受けた材料が容易に移動できるため、比較的小さな圧
力で大きな変形が得られる。また、自分の内部に材料の
変形を吸収する空隙を有していること、および接触面で
の横方向への摩擦力による変形抵抗から、変形は実質的
に板厚方向（加圧される方向）のみに起こる。これによ
り変形後の多孔質金属は初期に比べて空隙率が減少し緻
密になっており、空隙の形状も厚さ方向につぶれた形状
になってくる。上記の様に、本材料は加圧変形により横
方向に比べて板厚方向に特に金属のチャネル部分が増加
するという特徴を有するため、板厚方向への大きな変形
能を確保しながら効果的に電気抵抗，熱抵抗を低減する
ことが可能となっている。また、通常の緻密な材料で大
きく変形（板厚を減少）させた場合には、体積変化した
分の材料が横方向に塑性流動し側面が大きくふくらんで
くるといった現象がみられるが、この多孔質金属では自
分自身の内部に材料の変形を吸収する空隙を十分に有し
ていることにより、大きく変形（板厚を減少）させた場
合でも側面がふくらむことがほとんどないので、隣接す
る材料との接触等の問題が起こらず、高密度実装には好
適である。
緻密な金属箔（薄板）の場合（図１３）と異なり、自身
の内部に空隙を有し、ミクロにはこの部分に変形する力
を受けた材料が容易に移動できるため、比較的小さな圧
力で大きな変形が得られる。また、自分の内部に材料の
変形を吸収する空隙を有していること、および接触面で
の横方向への摩擦力による変形抵抗から、変形は実質的
に板厚方向（加圧される方向）のみに起こる。これによ
り変形後の多孔質金属は初期に比べて空隙率が減少し緻
密になっており、空隙の形状も厚さ方向につぶれた形状
になってくる。上記の様に、本材料は加圧変形により横
方向に比べて板厚方向に特に金属のチャネル部分が増加
するという特徴を有するため、板厚方向への大きな変形
能を確保しながら効果的に電気抵抗，熱抵抗を低減する
ことが可能となっている。また、通常の緻密な材料で大
きく変形（板厚を減少）させた場合には、体積変化した
分の材料が横方向に塑性流動し側面が大きくふくらんで
くるといった現象がみられるが、この多孔質金属では自
分自身の内部に材料の変形を吸収する空隙を十分に有し
ていることにより、大きく変形（板厚を減少）させた場
合でも側面がふくらむことがほとんどないので、隣接す
る材料との接触等の問題が起こらず、高密度実装には好
適である。
【００１５】これらの材料は弾塑性変形能を有するた
め、変形後に除荷すると弾性変形分の戻りが見られる
が、ほぼ実装部品間の高さのばらつきに対応した塑成変
形分は保持される。再度加圧する場合には、この弾性変
形分を利用して同じ圧力で十分な接触が確保できる。さ
らに通常の緻密な材料に比べて気孔が存在することによ
りみかけの弾性係数が低くなっているので、この弾性変
形量が大きく、確実な接触を保持する上でも好適であ
る。この変形が起こる圧力、および弾塑性変形挙動は、
三次元に形成された金属の連続部分の太さや、密度（空
隙率）、または材質によりコントロールすることが可能
で、使用状況に応じた最適な圧力で変形が起こるように
選択することができる。
め、変形後に除荷すると弾性変形分の戻りが見られる
が、ほぼ実装部品間の高さのばらつきに対応した塑成変
形分は保持される。再度加圧する場合には、この弾性変
形分を利用して同じ圧力で十分な接触が確保できる。さ
らに通常の緻密な材料に比べて気孔が存在することによ
りみかけの弾性係数が低くなっているので、この弾性変
形量が大きく、確実な接触を保持する上でも好適であ
る。この変形が起こる圧力、および弾塑性変形挙動は、
三次元に形成された金属の連続部分の太さや、密度（空
隙率）、または材質によりコントロールすることが可能
で、使用状況に応じた最適な圧力で変形が起こるように
選択することができる。
【００１６】変形量を大きく確保したい場合には、変形
前の多孔質金属板の空隙率は大きい方が好ましく、５０
％より大きいのが好ましく、特に６０〜８０％が好まし
い。ただし、用途に応じて作業性等の面から変形量を過
大に大きくしたくない場合等には、あらかじめ所定の圧
力までプレス成形を行って空孔率を低減（緻密化）し、
用途に応じた最適な変形量，熱抵抗，電気抵抗を有する
多孔質板に調整することが好ましい。
前の多孔質金属板の空隙率は大きい方が好ましく、５０
％より大きいのが好ましく、特に６０〜８０％が好まし
い。ただし、用途に応じて作業性等の面から変形量を過
大に大きくしたくない場合等には、あらかじめ所定の圧
力までプレス成形を行って空孔率を低減（緻密化）し、
用途に応じた最適な変形量，熱抵抗，電気抵抗を有する
多孔質板に調整することが好ましい。
【００１７】図２の例でも示したように、実際に使用す
る条件では多孔質金属板を挟む電極との界面の接触抵抗
（電気，熱）も重要な要素となる。接触抵抗をより小さ
くするためには、この多孔質金属板を挟む電極との界面
の接触抵抗を小さくすることも重要である。このための
多孔質金属板の最表面のミクロな形状としては、図３
（ａ）に示したような接触表面に垂直な柱状金属７が多
数突き出ている構造より、接触表面に平行に近い末端、
または傾斜角度のできるだけ大きな末端８を多数有する
構造（図３（ｂ））がより好ましい。
る条件では多孔質金属板を挟む電極との界面の接触抵抗
（電気，熱）も重要な要素となる。接触抵抗をより小さ
くするためには、この多孔質金属板を挟む電極との界面
の接触抵抗を小さくすることも重要である。このための
多孔質金属板の最表面のミクロな形状としては、図３
（ａ）に示したような接触表面に垂直な柱状金属７が多
数突き出ている構造より、接触表面に平行に近い末端、
または傾斜角度のできるだけ大きな末端８を多数有する
構造（図３（ｂ））がより好ましい。
【００１８】多孔質金属板とそれを挟む電極材料との接
触抵抗を低減するための多孔質金属板の別の形態として
は、多孔質金属板の表面を内部より緻密にし、電極材料
とのミクロな接触面積を増加することが有効である。例
を図４，図５に示す。図４は、多孔質金属板６の表面に
多孔質金属材料より軟質、または耐酸化性の良い金属層
９を印刷，めっき等の方法により形成したものである。
例えば、Ｎｉの多孔質板にＡｇやＡｕの軟質膜を形成し
たものや、ＣｕやＡｌの多孔質板にＡｇやＡｕの表面酸
化防止膜を形成したものが用いられる。図５（ａ）は多
孔質金属板６の表面に緻密な金属箔１０を配置して一体
に成形したものである。この金属箔には、多孔質金属材
料と同じ材料が用いられるほかに、より軟質、または耐
酸化性の良い金属箔を用いたものがより有効である。例
えば、ＣｕやＡｌの多孔質板表面にＣｕ，Ａｌ，Ａｇ，
Ａｕ等の箔を形成したものが用いられる。図５（ｂ）
は、（ａ）の材料をさらにプレスで打抜いた板の断面を
示す。プレス時に端面が押しつぶされるため、側面まで
表面の箔で覆われた形となっており、多孔質板の側面も
緻密な膜で保護したい場合の簡便な方法である。さらに
別の方法として、多孔質板を短時間高温にさらすことに
より、表面部分のみ密度を上げる方法を用いることもで
きる。
触抵抗を低減するための多孔質金属板の別の形態として
は、多孔質金属板の表面を内部より緻密にし、電極材料
とのミクロな接触面積を増加することが有効である。例
を図４，図５に示す。図４は、多孔質金属板６の表面に
多孔質金属材料より軟質、または耐酸化性の良い金属層
９を印刷，めっき等の方法により形成したものである。
例えば、Ｎｉの多孔質板にＡｇやＡｕの軟質膜を形成し
たものや、ＣｕやＡｌの多孔質板にＡｇやＡｕの表面酸
化防止膜を形成したものが用いられる。図５（ａ）は多
孔質金属板６の表面に緻密な金属箔１０を配置して一体
に成形したものである。この金属箔には、多孔質金属材
料と同じ材料が用いられるほかに、より軟質、または耐
酸化性の良い金属箔を用いたものがより有効である。例
えば、ＣｕやＡｌの多孔質板表面にＣｕ，Ａｌ，Ａｇ，
Ａｕ等の箔を形成したものが用いられる。図５（ｂ）
は、（ａ）の材料をさらにプレスで打抜いた板の断面を
示す。プレス時に端面が押しつぶされるため、側面まで
表面の箔で覆われた形となっており、多孔質板の側面も
緻密な膜で保護したい場合の簡便な方法である。さらに
別の方法として、多孔質板を短時間高温にさらすことに
より、表面部分のみ密度を上げる方法を用いることもで
きる。
【００１９】図６は、ＩＧＢＴ１１を用いたスイッチン
グデバイスと逆並列に接続したフライホイールダイオー
ド（ＦＷＤ）１２を組み込んだ逆導通型スイッチングデ
バイスに適用した例を示したものである。図には、右端
の圧接型半導体装置の最外部から中央に向かった途中ま
での一部断面を示している。ＩＧＢＴチップ１１には上
面側の第一主面のほぼ全面にエミッタ電極，下面側の第
二主面にはコレクタ電極が形成されており、さらに第一
主面には制御用電極（ゲート電極）が形成されている。
また、ＦＷＤ１２には、シリコン基板の上面側にアノー
ド電極，下面側にカソード電極が形成されている。これ
らの各半導体チップは、放熱と電気的接続を兼ねたＭｏ
からなる一体型の中間電極板１４の上に配置され、さら
にチップごとに個別の中間電極板１３によりチップ上の
各主電極と接する形で配置される。これらがさらに第１
の共通主電極板（Ｃｕ）４と第２の共通主電極板（Ｃ
ｕ）５に挟まれている。さらにこの中間電極板１３と共
通主電極板４との間には、多孔質の銅板１７が挟まれて
いる。中間電極の表面にはＡｕめっき膜１５が３〜５μ
ｍ形成され、共通電極板の表面にはＮｉめっき膜１６が
１〜３μｍ形成されている。上記半導体チップ、及び中
間電極はテフロン製の枠２４により互いに固定されてい
る。また、ＩＧＢＴチップ１１のゲート電極１８からは
ワイヤボンド１９により配線が引き出され、さらに中間
電極板１４上に形成されたゲート電極配線板２０に接続
される。上記一対の共通主電極板４，５の間は、セラミ
ック製等の絶縁性の外筒２１により外部絶縁され、さら
に共通主電極板と絶縁外筒の間を金属板２２によりパッ
ケージ内部をシール封止したハーメチック構造となって
いる。ゲート電極配線は外筒２１を貫通するシールされ
た配線２３によりパッケージ外に引き出されている。
グデバイスと逆並列に接続したフライホイールダイオー
ド（ＦＷＤ）１２を組み込んだ逆導通型スイッチングデ
バイスに適用した例を示したものである。図には、右端
の圧接型半導体装置の最外部から中央に向かった途中ま
での一部断面を示している。ＩＧＢＴチップ１１には上
面側の第一主面のほぼ全面にエミッタ電極，下面側の第
二主面にはコレクタ電極が形成されており、さらに第一
主面には制御用電極（ゲート電極）が形成されている。
また、ＦＷＤ１２には、シリコン基板の上面側にアノー
ド電極，下面側にカソード電極が形成されている。これ
らの各半導体チップは、放熱と電気的接続を兼ねたＭｏ
からなる一体型の中間電極板１４の上に配置され、さら
にチップごとに個別の中間電極板１３によりチップ上の
各主電極と接する形で配置される。これらがさらに第１
の共通主電極板（Ｃｕ）４と第２の共通主電極板（Ｃ
ｕ）５に挟まれている。さらにこの中間電極板１３と共
通主電極板４との間には、多孔質の銅板１７が挟まれて
いる。中間電極の表面にはＡｕめっき膜１５が３〜５μ
ｍ形成され、共通電極板の表面にはＮｉめっき膜１６が
１〜３μｍ形成されている。上記半導体チップ、及び中
間電極はテフロン製の枠２４により互いに固定されてい
る。また、ＩＧＢＴチップ１１のゲート電極１８からは
ワイヤボンド１９により配線が引き出され、さらに中間
電極板１４上に形成されたゲート電極配線板２０に接続
される。上記一対の共通主電極板４，５の間は、セラミ
ック製等の絶縁性の外筒２１により外部絶縁され、さら
に共通主電極板と絶縁外筒の間を金属板２２によりパッ
ケージ内部をシール封止したハーメチック構造となって
いる。ゲート電極配線は外筒２１を貫通するシールされ
た配線２３によりパッケージ外に引き出されている。
【００２０】上記の多孔質の銅板は、Ｃｕの粉末のスラ
リーをドクターブレード法によりシート化し、これを焼
成して有機バインダ成分を焼失させた後、さらに高温で
Ｃｕ粉末を気孔が残るよう還元，仮焼結したものであ
る。初期の気孔率は６０％、平均穴径は３０μｍ、厚さ
１５０μｍであった。本実施例で実装された中間電極板
の厚さばらつきは最大５０μｍあったが、中間電極板１
４とチップ１１，１２間に感圧紙を挟んで圧力分布を測
定した結果、圧力差は小さく、ほぼ均一に加圧されてい
ることがわかった。
リーをドクターブレード法によりシート化し、これを焼
成して有機バインダ成分を焼失させた後、さらに高温で
Ｃｕ粉末を気孔が残るよう還元，仮焼結したものであ
る。初期の気孔率は６０％、平均穴径は３０μｍ、厚さ
１５０μｍであった。本実施例で実装された中間電極板
の厚さばらつきは最大５０μｍあったが、中間電極板１
４とチップ１１，１２間に感圧紙を挟んで圧力分布を測
定した結果、圧力差は小さく、ほぼ均一に加圧されてい
ることがわかった。
【００２１】図７は、ＭＯＳ制御型スイッチングデバイ
ス１１とフライホイールダイオード１２を組み込んだ逆
導通型スイッチングデバイスに適用した例を示したもの
である。これらの各半導体チップの下側の主電極（コレ
クタ，カソード）はＡｕとし、あらかじめＡｇめっき膜
１５が２〜３μｍ形成された中間電極板１４と加熱加圧
接着されている。一方、各半導体チップの上側の主電極
(エミッタ，アノード)はＡｌとし、あらかじめＡｕめっ
き膜１５が２〜３μｍ形成された中間電極板１３と接合
されている。本実施例では、表面にＡｇめっき膜１６が
２〜４μｍ形成された第１の共通主電極板（Ｃｕ）４と
第２の共通主電極板（Ｃｕ）５の間に上記の中間電極と
半導体チップが一体化したものを並列に配置する。この
際、中間電極板１４と共通主電極板５との間に、一体の
多孔質Ｎｉ板１７を挟んで、両共通主電極板４，５によ
り全体を加圧した。
ス１１とフライホイールダイオード１２を組み込んだ逆
導通型スイッチングデバイスに適用した例を示したもの
である。これらの各半導体チップの下側の主電極（コレ
クタ，カソード）はＡｕとし、あらかじめＡｇめっき膜
１５が２〜３μｍ形成された中間電極板１４と加熱加圧
接着されている。一方、各半導体チップの上側の主電極
(エミッタ，アノード)はＡｌとし、あらかじめＡｕめっ
き膜１５が２〜３μｍ形成された中間電極板１３と接合
されている。本実施例では、表面にＡｇめっき膜１６が
２〜４μｍ形成された第１の共通主電極板（Ｃｕ）４と
第２の共通主電極板（Ｃｕ）５の間に上記の中間電極と
半導体チップが一体化したものを並列に配置する。この
際、中間電極板１４と共通主電極板５との間に、一体の
多孔質Ｎｉ板１７を挟んで、両共通主電極板４，５によ
り全体を加圧した。
【００２２】上記で用いた多孔質のＮｉ板は、発泡樹脂
に導電処理を施した後、電気Ｎｉめっきを施し、その後
熱処理により樹脂成分を焼失させて得られたものであ
る。これをさらに加圧成形して気孔径約０.２mm 、セル
数は６０ケ／インチ，金属チャネル部太さ４０〜８０μ
ｍ，厚さ０.６mm 、気孔率約８０％の板材とした。本実
施例ではＮｉ多孔質板を挟む両面の電極板１４，５の表
面が共にＡｇめっき処理されていることによりＮｉ多孔
質板と上記電極との接触抵抗も大幅に低減されている。
本実施例で実装されたチップ位置毎の厚さばらつきは最
大１００μｍあったが、中間電極板１３と共通主電極板
４間に感圧紙を挟んで圧力分布を測定した結果、圧力差
は小さく、ほぼ均一に加圧されていることがわかった。
に導電処理を施した後、電気Ｎｉめっきを施し、その後
熱処理により樹脂成分を焼失させて得られたものであ
る。これをさらに加圧成形して気孔径約０.２mm 、セル
数は６０ケ／インチ，金属チャネル部太さ４０〜８０μ
ｍ，厚さ０.６mm 、気孔率約８０％の板材とした。本実
施例ではＮｉ多孔質板を挟む両面の電極板１４，５の表
面が共にＡｇめっき処理されていることによりＮｉ多孔
質板と上記電極との接触抵抗も大幅に低減されている。
本実施例で実装されたチップ位置毎の厚さばらつきは最
大１００μｍあったが、中間電極板１３と共通主電極板
４間に感圧紙を挟んで圧力分布を測定した結果、圧力差
は小さく、ほぼ均一に加圧されていることがわかった。
【００２３】高さの補正と電気抵抗，熱抵抗の低減を最
適に実現するために、電極間に多孔質金属板だけでな
く、軟質の金属箔と同時に配置してもよい。例えば、上
側の主電極板と中間電極板の間にはＡｕ箔を挿入し、下
側の主電極板と中間電極板の間にはＮｉの多孔質板を挿
入して、接触面積が異なる場合にも同じ荷重でほぼ同等
の変形量を確保する方法も有効である。
適に実現するために、電極間に多孔質金属板だけでな
く、軟質の金属箔と同時に配置してもよい。例えば、上
側の主電極板と中間電極板の間にはＡｕ箔を挿入し、下
側の主電極板と中間電極板の間にはＮｉの多孔質板を挿
入して、接触面積が異なる場合にも同じ荷重でほぼ同等
の変形量を確保する方法も有効である。
【００２４】図８はゲート制御電極をチップから取り出
すためのピン２５がチップの中央に形成された実装形態
の例を示している。図６と同様にＩＧＢＴ１１を用いた
スイッチングデバイスと逆並列に接続したフライホイー
ルダイオード（ＦＷＤ）１２を組み込んだ逆導通型スイ
ッチングデバイスに適用した例を示した。これらの各半
導体チップの下側の主電極（コレクタ，カソード）はＡ
ｕ電極とし、あらかじめＡｇめっき膜が２〜３μｍ形成
された中間電極板１４と加熱加圧接着されている。一
方、中間電極板１３の表面にはＡｕめっき膜１５が２〜
３μｍ形成され、各半導体チップと加圧接触されてい
る。これらがさらに表面にＡｇめっき膜が２〜４μｍ形
成されている第１の共通主電極板（Ｃｕ）４と第２の共
通主電極板（Ｃｕ）５に挟まれている。高さばらつきを
吸収するための多孔質銅板１７が、中央に穴のあいた形
状に加工されて、中間電極板１３と共通電極板４の間
の、上記ピン２５、およびピンの絶縁用部材２６の周り
に配置される。この方法では個別の多孔質金属板１７は
中央のピンの絶縁用部材２６によりその位置ずれを防止
できるので、組立作業性等がよい。ゲート配線２７は、
第１の共通主電極板（Ｃｕ）４に設けられた溝２８に収
納されてパッケージの外周部に引き出され、さらに配線
２９，２３によりパッケージ外部に取り出されている。
接触抵抗をより一層低減するために、本実施例では多孔
質銅板として図５に示したような多孔質板の表面に緻密
な銅箔を一体化した複合多孔質銅板を利用した。これに
より多孔質金属と中間電極板、および共通電極板との間
の接触抵抗を大幅に低減することができた。加圧力の小
さい領域において、特にこの効果が顕著で、接触抵抗を
１／５から１／１０に低減できた。本実施例で実装した
チップ位置毎の厚さばらつきを最大２００μｍとした
が、中間電極板１４と共通主電極板５間に感圧紙を挟ん
で圧力分布を測定した結果、圧力差は小さく、ほぼ均一
に加圧されていることがわかった。
すためのピン２５がチップの中央に形成された実装形態
の例を示している。図６と同様にＩＧＢＴ１１を用いた
スイッチングデバイスと逆並列に接続したフライホイー
ルダイオード（ＦＷＤ）１２を組み込んだ逆導通型スイ
ッチングデバイスに適用した例を示した。これらの各半
導体チップの下側の主電極（コレクタ，カソード）はＡ
ｕ電極とし、あらかじめＡｇめっき膜が２〜３μｍ形成
された中間電極板１４と加熱加圧接着されている。一
方、中間電極板１３の表面にはＡｕめっき膜１５が２〜
３μｍ形成され、各半導体チップと加圧接触されてい
る。これらがさらに表面にＡｇめっき膜が２〜４μｍ形
成されている第１の共通主電極板（Ｃｕ）４と第２の共
通主電極板（Ｃｕ）５に挟まれている。高さばらつきを
吸収するための多孔質銅板１７が、中央に穴のあいた形
状に加工されて、中間電極板１３と共通電極板４の間
の、上記ピン２５、およびピンの絶縁用部材２６の周り
に配置される。この方法では個別の多孔質金属板１７は
中央のピンの絶縁用部材２６によりその位置ずれを防止
できるので、組立作業性等がよい。ゲート配線２７は、
第１の共通主電極板（Ｃｕ）４に設けられた溝２８に収
納されてパッケージの外周部に引き出され、さらに配線
２９，２３によりパッケージ外部に取り出されている。
接触抵抗をより一層低減するために、本実施例では多孔
質銅板として図５に示したような多孔質板の表面に緻密
な銅箔を一体化した複合多孔質銅板を利用した。これに
より多孔質金属と中間電極板、および共通電極板との間
の接触抵抗を大幅に低減することができた。加圧力の小
さい領域において、特にこの効果が顕著で、接触抵抗を
１／５から１／１０に低減できた。本実施例で実装した
チップ位置毎の厚さばらつきを最大２００μｍとした
が、中間電極板１４と共通主電極板５間に感圧紙を挟ん
で圧力分布を測定した結果、圧力差は小さく、ほぼ均一
に加圧されていることがわかった。
【００２５】上記の様に種類の異なる半導体チップを一
つのパッケージ内に並列実装する場合で、種類毎にその
厚さが大きく異なる場合には、チップ種に応じて中間電
極板の平均厚さを変えたものを準備しチップ厚さの大き
な違いを調整し、さらに本発明の多孔質金属板による変
形を主に中間電極板および半導体チップの厚さのばらつ
きの吸収に用いる方法も有効である。
つのパッケージ内に並列実装する場合で、種類毎にその
厚さが大きく異なる場合には、チップ種に応じて中間電
極板の平均厚さを変えたものを準備しチップ厚さの大き
な違いを調整し、さらに本発明の多孔質金属板による変
形を主に中間電極板および半導体チップの厚さのばらつ
きの吸収に用いる方法も有効である。
【００２６】図９は、表面にＡｇの緻密な薄膜層３３を
一体に形成した多孔質銅板３０をウエハサイズの半導体
素子３１のカソード電極側と中間電極板３２の間に配置
した例を示している。半導体素子３１のアノード電極側
と共通電極板５の間にはそれぞれＡｇめっきを施したＭ
ｏの金属箔３４、および中間電極板３５を配置した。気
孔径約０.１mm ，セル数は４０ケ／mm2 ，金属チャネル
部太さ３０〜５０μｍ，厚さ０.８mm ，気孔率約７５％
の板材とした。多孔質銅板３０により高さばらつきを吸
収し、かつ多孔質金属表面の気孔に基づくコンタクト面
積の低下を補って、接触抵抗を下げることができる。
一体に形成した多孔質銅板３０をウエハサイズの半導体
素子３１のカソード電極側と中間電極板３２の間に配置
した例を示している。半導体素子３１のアノード電極側
と共通電極板５の間にはそれぞれＡｇめっきを施したＭ
ｏの金属箔３４、および中間電極板３５を配置した。気
孔径約０.１mm ，セル数は４０ケ／mm2 ，金属チャネル
部太さ３０〜５０μｍ，厚さ０.８mm ，気孔率約７５％
の板材とした。多孔質銅板３０により高さばらつきを吸
収し、かつ多孔質金属表面の気孔に基づくコンタクト面
積の低下を補って、接触抵抗を下げることができる。
【００２７】図１０は半導体チップ１のコレクタ側電極
と共通電極板との間に中間電極がない場合の例を示して
いる。半導体素子の加圧による破壊を防止するため、コ
レクタ側の中間電極板をなくして共通電極板５と半導体
素子１の間に多孔質電極板を挟む場合には、エミッタ側
の被加圧部分、すなわち表面に軟質金属膜３８を施した
中間電極板２の形状と同じかこれより小さい領域内に多
孔質金属板３６を配置することが重要である。本実施例
では接触抵抗のより一層の低減、及びチップ保護のため
にチップ主電極と多孔質金属板との間に軟質金属の箔３
７を挿入してある。
と共通電極板との間に中間電極がない場合の例を示して
いる。半導体素子の加圧による破壊を防止するため、コ
レクタ側の中間電極板をなくして共通電極板５と半導体
素子１の間に多孔質電極板を挟む場合には、エミッタ側
の被加圧部分、すなわち表面に軟質金属膜３８を施した
中間電極板２の形状と同じかこれより小さい領域内に多
孔質金属板３６を配置することが重要である。本実施例
では接触抵抗のより一層の低減、及びチップ保護のため
にチップ主電極と多孔質金属板との間に軟質金属の箔３
７を挿入してある。
【００２８】従来、一般に共通電極板、及び中間電極板
の表面は接触抵抗を低減するためにその表面粗さ(Ｒma
x）を１μｍ以下に仕上げることが必要だったが、上記
多孔質金属板，軟質金属箔等を挟む共通電極板、及び中
間電極板の表面は最大表面粗さ（Ｒmax)１μｍを越える
粗い凹凸状態でも、材料が表面凹凸にあわせて変形し、
接触面積がミクロに増大して接触抵抗を低減できるの
で、加工コストの低減が図れる。
の表面は接触抵抗を低減するためにその表面粗さ(Ｒma
x）を１μｍ以下に仕上げることが必要だったが、上記
多孔質金属板，軟質金属箔等を挟む共通電極板、及び中
間電極板の表面は最大表面粗さ（Ｒmax)１μｍを越える
粗い凹凸状態でも、材料が表面凹凸にあわせて変形し、
接触面積がミクロに増大して接触抵抗を低減できるの
で、加工コストの低減が図れる。
【００２９】上記多孔質金属板の材料としては、主とし
てＣｕ，Ａｌ，Ａｇ，ＡｕまたはＮｉ等の金属、または
それらの合金を使用するのが好ましい。半導体装置の使
用形態に応じて、熱抵抗，電気抵抗の低減、または変形
能の向上のどちらを優先するかによって最適な材質，表
面処理を選択するのが好ましい。
てＣｕ，Ａｌ，Ａｇ，ＡｕまたはＮｉ等の金属、または
それらの合金を使用するのが好ましい。半導体装置の使
用形態に応じて、熱抵抗，電気抵抗の低減、または変形
能の向上のどちらを優先するかによって最適な材質，表
面処理を選択するのが好ましい。
【００３０】上記中間電極の材料としては、熱膨張係数
がＳｉと外部主電極材料の中間で、熱伝導性，電気伝導
性の良好な材料が用いられる。具体的にはタングステン
(Ｗ)やモリブデン（Ｍｏ）等の単体金属、またはそれら
を主たる構成材料とするＣｕ−Ｗ，Ａｇ−Ｗ，Ｃｕ−Ｍ
ｏ，Ａｇ−Ｍｏ，Ｃｕ−ＦｅＮｉ等の複合材料または合
金、さらには金属とセラミックスやカーボンとの複合材
料、たとえばＣｕ／ＳｉＣ，Ｃｕ／Ｃ，Ａｌ／ＳｉＣ，
Ａｌ／ＡｌＮ等が好ましい。一方、主電極には電気伝導
性で熱伝導性の良い銅やアルミニウム、またはそれらを
含む前述のような合金または複合材料を使用するのが好
ましい。
がＳｉと外部主電極材料の中間で、熱伝導性，電気伝導
性の良好な材料が用いられる。具体的にはタングステン
(Ｗ)やモリブデン（Ｍｏ）等の単体金属、またはそれら
を主たる構成材料とするＣｕ−Ｗ，Ａｇ−Ｗ，Ｃｕ−Ｍ
ｏ，Ａｇ−Ｍｏ，Ｃｕ−ＦｅＮｉ等の複合材料または合
金、さらには金属とセラミックスやカーボンとの複合材
料、たとえばＣｕ／ＳｉＣ，Ｃｕ／Ｃ，Ａｌ／ＳｉＣ，
Ａｌ／ＡｌＮ等が好ましい。一方、主電極には電気伝導
性で熱伝導性の良い銅やアルミニウム、またはそれらを
含む前述のような合金または複合材料を使用するのが好
ましい。
【００３１】本発明の実装方式は、もちろんダイオード
を含まないＩＧＢＴ等のスイッチング半導体のみからな
る圧接型半導体装置にも用いることができる他、例えば
ダイオードチップのみを多数個上記の方法で圧接型パッ
ケージに実装することももちろん有効である。また、上
記実施例では、主としてＩＧＢＴを用いて説明したが、
本発明は少なくとも第一主面に第一の主電極と第二主面
に第二の主電極を有する半導体素子全般を対象としてお
り、ＩＧＢＴ以外の絶縁ゲート形トランジスタ（ＭＯＳ
トランジスタ）や、ＩＧＣＴ(Insulated Gate Controll
ed Thyristor)などを含む絶縁ゲート形サイリスタ（Ｍ
ＯＳ制御サイリスタ）や、ＧＴＯ，サイリスタ、及びダ
イオードなどに対しても同様に実施できる。また、Ｓｉ
素子以外のＳｉＣ，ＧａＮなどの化合物半導体素子に対
しても同様に有効である。
を含まないＩＧＢＴ等のスイッチング半導体のみからな
る圧接型半導体装置にも用いることができる他、例えば
ダイオードチップのみを多数個上記の方法で圧接型パッ
ケージに実装することももちろん有効である。また、上
記実施例では、主としてＩＧＢＴを用いて説明したが、
本発明は少なくとも第一主面に第一の主電極と第二主面
に第二の主電極を有する半導体素子全般を対象としてお
り、ＩＧＢＴ以外の絶縁ゲート形トランジスタ（ＭＯＳ
トランジスタ）や、ＩＧＣＴ(Insulated Gate Controll
ed Thyristor)などを含む絶縁ゲート形サイリスタ（Ｍ
ＯＳ制御サイリスタ）や、ＧＴＯ，サイリスタ、及びダ
イオードなどに対しても同様に実施できる。また、Ｓｉ
素子以外のＳｉＣ，ＧａＮなどの化合物半導体素子に対
しても同様に有効である。
【００３２】本発明の圧接型半導体装置では、大型化
（大容量化）しても安定した電極間の接触状態が得られ
るため、電気抵抗，熱抵抗の小さな半導体装置が得られ
る。従って、この圧接型半導体装置を用いることによ
り、変換器容積、及びコストを大幅に削減した大容量変
換器が実現できるようになる。図１１に本発明によるIG
BTの圧接型半導体装置を主変換素子として電力用変換器
に応用した場合の１ブリッジ分の構成回路図を示す。主
変換素子となるＩＧＢＴ素子４０とダイオード素子４１
が逆並列に配置され、これらがｎ個直列に接続された構
成となっている。これらＩＧＢＴとダイオードは、本発
明による多数の半導体チップを並列実装した圧接型半導
体装置を示している。上記図６〜図８の実施例の逆導通
型ＩＧＢＴ圧接型半導体装置の場合には図中のＩＧＢＴ
チップとダイオードチップがまとめて一つのパッケージ
に収められた形となる。これにスナバ回路４２、及び限
流回路が設けてある。図１２は、図１１の３相ブリッジ
を４多重した自励式変換器の構成を示したものである。
本発明の圧接型半導体装置は、複数個をその主電極板外
側と面接触する形で水冷電極を挟んで直列接続するスタ
ック構造と呼ぶ形に実装され、スタック全体を一括で加
圧する。本発明によれば、従来より低い加圧力でも均一
な接触が得られるので、上記スタック構造等を簡略化で
きるという効果もある。
（大容量化）しても安定した電極間の接触状態が得られ
るため、電気抵抗，熱抵抗の小さな半導体装置が得られ
る。従って、この圧接型半導体装置を用いることによ
り、変換器容積、及びコストを大幅に削減した大容量変
換器が実現できるようになる。図１１に本発明によるIG
BTの圧接型半導体装置を主変換素子として電力用変換器
に応用した場合の１ブリッジ分の構成回路図を示す。主
変換素子となるＩＧＢＴ素子４０とダイオード素子４１
が逆並列に配置され、これらがｎ個直列に接続された構
成となっている。これらＩＧＢＴとダイオードは、本発
明による多数の半導体チップを並列実装した圧接型半導
体装置を示している。上記図６〜図８の実施例の逆導通
型ＩＧＢＴ圧接型半導体装置の場合には図中のＩＧＢＴ
チップとダイオードチップがまとめて一つのパッケージ
に収められた形となる。これにスナバ回路４２、及び限
流回路が設けてある。図１２は、図１１の３相ブリッジ
を４多重した自励式変換器の構成を示したものである。
本発明の圧接型半導体装置は、複数個をその主電極板外
側と面接触する形で水冷電極を挟んで直列接続するスタ
ック構造と呼ぶ形に実装され、スタック全体を一括で加
圧する。本発明によれば、従来より低い加圧力でも均一
な接触が得られるので、上記スタック構造等を簡略化で
きるという効果もある。
【００３３】本発明の圧接型半導体装置は、上記の例に
限らず電力系統に用いられる自励式大容量変換器やミル
用変換器として用いられる大容量変換器に特に好適で、
可変速揚水発電，ビル内変電所設備，電鉄用変電設備，
ナトリウム硫黄（ＮａＳ）電池システム，車両等の変換
器にも用いることができる。
限らず電力系統に用いられる自励式大容量変換器やミル
用変換器として用いられる大容量変換器に特に好適で、
可変速揚水発電，ビル内変電所設備，電鉄用変電設備，
ナトリウム硫黄（ＮａＳ）電池システム，車両等の変換
器にも用いることができる。
【００３４】
【発明の効果】本発明によれば、ウエハの大口径化によ
るパッケージの大型化や、大容量化に対応する素子の多
チップ並列化に伴って、ますます困難になる大面積域で
の均一圧接を比較的低圧力で簡単に実現することができ
る、すなわち接触面の高さのばらつきを十分に吸収し、
かつ接触界面での熱抵抗，電気抵抗を低減できる。
るパッケージの大型化や、大容量化に対応する素子の多
チップ並列化に伴って、ますます困難になる大面積域で
の均一圧接を比較的低圧力で簡単に実現することができ
る、すなわち接触面の高さのばらつきを十分に吸収し、
かつ接触界面での熱抵抗，電気抵抗を低減できる。
【図１】本発明の基本構成を示す断面図。
【図２】加圧力と多孔質金属板の厚さ変化量、および電
気抵抗の関係を示す図。
気抵抗の関係を示す図。
【図３】多孔質金属材料の表面微構造を示す拡大図。
【図４】表面に緻密な金属層を形成した多孔質金属材料
の断面構造を示す図。
の断面構造を示す図。
【図５】表面に緻密な金属層を形成した多孔質金属材料
の断面構造を示す図。
の断面構造を示す図。
【図６】ＩＧＢＴに適用した本発明の実施例を示す図。
【図７】ＩＧＢＴに適用した本発明の実施例を示す図。
【図８】ＩＧＢＴに適用した本発明の実施例を示す図。
【図９】ウエハサイズ半導体素子に適用した本発明の実
施例を示す図。
施例を示す図。
【図１０】本発明の実施例を示す図。
【図１１】本発明の半導体装置を用いた１ブリッジ分の
構成回路図。
構成回路図。
【図１２】図１１の３相ブリッジを４多重した自励式変
換器の構成図。
換器の構成図。
【図１３】従来方式で加圧した場合の軟質金属の変形挙
動を説明する図。
動を説明する図。
１…半導体素子、２，３…中間電極板、４，５…共通電
極板、６，１７，３０，３６…多孔質金属板、７…柱状
金属突起、８…柱状金属末端、９…金属層、１０…緻密
金属箔、１１…ＩＧＢＴ、１２…フライホイールダイオ
ード、１３，１４…中間電極板、１５，１６…金属めっ
き膜、１８…ゲート電極、１９…ワイヤボンド、２０…
ゲート電極配線板、２１…絶縁性外筒、２２…金属板、
２３…気密貫通配線、２４…枠、２５…ピン、２６…絶
縁用部材、２７…ゲート配線、２８…溝、２９…配線、
３１…ウエハサイズ半導体素子、３２，３５…中間電極
板、３３…緻密な薄膜層、３４…金属箔、３７…軟質金
属箔、３８…軟質金属膜、４０…ＩＧＢＴ素子、４１…
ダイオード素子、４２…スナバ回路、４３…軟質金属シ
ート、４４，４５…電極部材、４６…摩擦力（摩擦抵
抗）。
極板、６，１７，３０，３６…多孔質金属板、７…柱状
金属突起、８…柱状金属末端、９…金属層、１０…緻密
金属箔、１１…ＩＧＢＴ、１２…フライホイールダイオ
ード、１３，１４…中間電極板、１５，１６…金属めっ
き膜、１８…ゲート電極、１９…ワイヤボンド、２０…
ゲート電極配線板、２１…絶縁性外筒、２２…金属板、
２３…気密貫通配線、２４…枠、２５…ピン、２６…絶
縁用部材、２７…ゲート配線、２８…溝、２９…配線、
３１…ウエハサイズ半導体素子、３２，３５…中間電極
板、３３…緻密な薄膜層、３４…金属箔、３７…軟質金
属箔、３８…軟質金属膜、４０…ＩＧＢＴ素子、４１…
ダイオード素子、４２…スナバ回路、４３…軟質金属シ
ート、４４，４５…電極部材、４６…摩擦力（摩擦抵
抗）。
Claims (11)
- 【請求項１】両面に露出する一対の電極板の間を絶縁性
の外筒により外部絶縁した平型パッケージの中に、第一
主面に少なくとも第一の主電極、第二主面に第二の主電
極を有する少なくとも一つ以上の半導体素子を組み込ん
だ半導体装置であって、該半導体素子と電極板との間に
多孔質の金属板を配置したことを特徴とする加圧接触型
半導体装置。 - 【請求項２】両面に露出する一対の電極板の間を絶縁性
の外筒により外部絶縁した平型パッケージの中に、第一
主面に少なくとも第一の主電極、第二主面に第二の主電
極を有する少なくとも一つ以上の半導体素子を組み込ん
だ半導体装置であって、各半導体素子の主電極とこれに
対向する電極板との間に導電、及び放熱を兼ねた中間電
極板を介装し、さらに少なくとも一方の該中間電極板と
これに対向する電極板間に多孔質金属板を配置したこと
を特徴とする加圧接触型半導体装置。 - 【請求項３】前記多孔質金属板が主としてＣｕ，Ａｌ，
Ａｇ，ＡｕまたはＮｉからなることを特徴とする請求項
１及び２記載の加圧接触型半導体装置。 - 【請求項４】前記多孔質金属板の少なくとも一方の表面
に、多孔質金属材料と同じかより軟質、または耐酸化性
の良い緻密な金属層が形成されていることを特徴とする
請求項１乃至３記載の加圧接触型半導体装置。 - 【請求項５】前記各半導体素子の主電極，中間電極板、
及び電極板のうち互いに対向する少なくとも一つの接触
面間に、さらに軟質金属箔を介装することを特徴とする
請求項１乃至４記載の加圧接触型半導体装置。 - 【請求項６】前記中間電極、または電極板の少なくとも
一方の面に、軟質金属膜を形成することを特徴とする請
求項１乃至５記載の加圧接触型半導体装置。 - 【請求項７】前記電極板、及び中間電極板の少なくとも
一面が最大表面粗さ(Ｒmax）１μｍを越える粗い凹凸加
工がなされていることを特徴とする請求項１乃至６記載
の加圧接触型半導体装置。 - 【請求項８】前記半導体素子が第一主面に第一主電極と
制御電極、第二主面に第二主電極を有する絶縁ゲート形
素子であり、さらに同一の圧接型パッケージ内には第一
主面に第一主電極、第二主面に第二主電極を有するフラ
イホイールダイオードを、上記絶縁ゲート形素子と逆並
列に各々複数個ずつ並置して組み込んだことを特徴とす
る請求項１乃至７記載の加圧接触型半導体装置。 - 【請求項９】前記半導体素子が、少なくとも一つのＰＮ
接合を有する１枚の半導体素子基板であることを特徴と
する請求項１乃至７記載の加圧接触型半導体装置。 - 【請求項１０】両面に露出する一対の電極板の間を絶縁
性の外筒により外部絶縁した平型パッケージの中に、第
一主面に少なくとも第一の主電極、第二主面に第二の主
電極を有する少なくとも一つ以上の半導体素子を組み込
み、さらに該半導体素子と電極板の間に多孔質金属板を
配置した加圧接触型半導体装置を主変換素子として用い
たことを特徴とする電力変換器。 - 【請求項１１】両面に露出する一対の電極板の間を絶縁
性の外筒により外部絶縁した平型パッケージの中に、第
一主面に少なくとも第一の主電極、第二主面に第二の主
電極を有する少なくとも一つ以上の半導体素子を組み込
み、かつ各半導体素子の主電極とこれに対向する電極板
との間に導電、及び放熱を兼ねた中間電極板を介装し、
さらに該中間電極板とこれに対向する電極板間の少なく
とも一方に多孔質金属板を配置した加圧接触型半導体装
置を主変換素子として用いたことを特徴とする電力変換
器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10434498A JP3617306B2 (ja) | 1998-04-15 | 1998-04-15 | 加圧接触型半導体装置、及びこれを用いた変換器 |
| CN99100892A CN1236982A (zh) | 1998-01-22 | 1999-01-12 | 压力接触型半导体器件及其转换器 |
| KR1019990001060A KR19990067924A (ko) | 1998-01-22 | 1999-01-15 | 압접형 반도체장치 및 이것을 사용한 컨버터 |
| EP99100944A EP0932201A3 (en) | 1998-01-22 | 1999-01-20 | Press contact type semiconductor device and converter using same |
| CA002259846A CA2259846A1 (en) | 1998-01-22 | 1999-01-21 | Press contact type semiconductor device, and converter using same |
| US09/235,384 US6495924B2 (en) | 1998-01-22 | 1999-01-22 | Semiconductor device, including an arrangement to provide a uniform press contact and converter using same |
| US10/231,271 US6686658B2 (en) | 1998-01-15 | 2002-08-30 | Semiconductor device, including an arrangement to provide a uniform press contact and converter using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10434498A JP3617306B2 (ja) | 1998-04-15 | 1998-04-15 | 加圧接触型半導体装置、及びこれを用いた変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297929A true JPH11297929A (ja) | 1999-10-29 |
| JP3617306B2 JP3617306B2 (ja) | 2005-02-02 |
Family
ID=14378296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10434498A Expired - Fee Related JP3617306B2 (ja) | 1998-01-15 | 1998-04-15 | 加圧接触型半導体装置、及びこれを用いた変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617306B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080400A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体素子とその製造方法 |
| JP2006352080A (ja) * | 2005-05-16 | 2006-12-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2010267747A (ja) * | 2009-05-13 | 2010-11-25 | Nissan Motor Co Ltd | 金属基複合材料を使用した積層構造体 |
| JP2011014566A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | ポリマー避雷器 |
| JP2012089893A (ja) * | 2006-03-15 | 2012-05-10 | Hitachi Ltd | 電力用半導体装置 |
| WO2012172991A1 (ja) * | 2011-06-16 | 2012-12-20 | 富士電機株式会社 | 半導体ユニットおよびそれを用いた半導体装置 |
| WO2013105161A1 (ja) * | 2012-01-11 | 2013-07-18 | パナソニック株式会社 | 圧接型半導体装置及びその製造方法 |
| JP2014053440A (ja) * | 2012-09-07 | 2014-03-20 | Meidensha Corp | 半導体モジュール及び半導体モジュール製造方法 |
| WO2014054212A1 (ja) * | 2012-10-01 | 2014-04-10 | 富士電機株式会社 | 半導体装置とその製造方法 |
| JP2014127535A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 半導体モジュール、及び半導体モジュールの製造方法 |
| JP2014127536A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 複数の半導体素子を有する半導体装置 |
| JP2014531133A (ja) * | 2011-10-21 | 2014-11-20 | アーベーベーテクノロジーアクチエンゲゼルシャフトＡＢＢ Ｔｅｃｈｎｏｌｏｇｙ ＡＧ | パワー半導体モジュール及び複数のパワー半導体モジュールを備えたパワー半導体モジュールアセンブリ |
| JP2016025237A (ja) * | 2014-07-22 | 2016-02-08 | 日産自動車株式会社 | 電力用半導体モジュール及びその実装方法 |
| JPWO2015060346A1 (ja) * | 2013-10-23 | 2017-03-09 | 日立化成株式会社 | ダイボンドシート及び半導体装置の製造方法 |
| JP2017073529A (ja) * | 2015-10-09 | 2017-04-13 | 三菱電機株式会社 | 半導体装置 |
| JP2017524231A (ja) * | 2014-08-06 | 2017-08-24 | シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | 発泡金属材を有する電気ヒューズ装置、およびそのヒューズ装置によって電流を遮断するための方法 |
| CN110379777A (zh) * | 2019-06-17 | 2019-10-25 | 全球能源互联网研究院有限公司 | 一种用于半导体芯片的弹性封装结构 |
| CN110970325A (zh) * | 2018-09-28 | 2020-04-07 | 半导体元件工业有限责任公司 | 一种提供电连接的装置和一种形成半导体器件的方法 |
| JP2024516506A (ja) * | 2021-03-22 | 2024-04-16 | ヒタチ・エナジー・リミテッド | チップパッケージ |
-
1998
- 1998-04-15 JP JP10434498A patent/JP3617306B2/ja not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080400A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体素子とその製造方法 |
| JP2006352080A (ja) * | 2005-05-16 | 2006-12-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2012089893A (ja) * | 2006-03-15 | 2012-05-10 | Hitachi Ltd | 電力用半導体装置 |
| JP2010267747A (ja) * | 2009-05-13 | 2010-11-25 | Nissan Motor Co Ltd | 金属基複合材料を使用した積層構造体 |
| JP2011014566A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | ポリマー避雷器 |
| WO2012172991A1 (ja) * | 2011-06-16 | 2012-12-20 | 富士電機株式会社 | 半導体ユニットおよびそれを用いた半導体装置 |
| US9165871B2 (en) | 2011-06-16 | 2015-10-20 | Fuji Electric Co., Ltd. | Semiconductor unit and semiconductor device using the same |
| JPWO2012172991A1 (ja) * | 2011-06-16 | 2015-02-23 | 富士電機株式会社 | 半導体ユニットおよびそれを用いた半導体装置 |
| JP2014531133A (ja) * | 2011-10-21 | 2014-11-20 | アーベーベーテクノロジーアクチエンゲゼルシャフトＡＢＢ Ｔｅｃｈｎｏｌｏｇｙ ＡＧ | パワー半導体モジュール及び複数のパワー半導体モジュールを備えたパワー半導体モジュールアセンブリ |
| JP5662565B2 (ja) * | 2012-01-11 | 2015-02-04 | パナソニックＩｐマネジメント株式会社 | 圧接型半導体装置及びその製造方法 |
| US9018035B2 (en) | 2012-01-11 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Pressed-contact type semiconductor device and method for manufacturing the same |
| WO2013105161A1 (ja) * | 2012-01-11 | 2013-07-18 | パナソニック株式会社 | 圧接型半導体装置及びその製造方法 |
| JP2014053440A (ja) * | 2012-09-07 | 2014-03-20 | Meidensha Corp | 半導体モジュール及び半導体モジュール製造方法 |
| US9953961B2 (en) | 2012-10-01 | 2018-04-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2014054212A1 (ja) * | 2012-10-01 | 2014-04-10 | 富士電機株式会社 | 半導体装置とその製造方法 |
| JP2014127535A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 半導体モジュール、及び半導体モジュールの製造方法 |
| JP2014127536A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 複数の半導体素子を有する半導体装置 |
| JPWO2015060346A1 (ja) * | 2013-10-23 | 2017-03-09 | 日立化成株式会社 | ダイボンドシート及び半導体装置の製造方法 |
| JP2016025237A (ja) * | 2014-07-22 | 2016-02-08 | 日産自動車株式会社 | 電力用半導体モジュール及びその実装方法 |
| JP2017524231A (ja) * | 2014-08-06 | 2017-08-24 | シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | 発泡金属材を有する電気ヒューズ装置、およびそのヒューズ装置によって電流を遮断するための方法 |
| JP2017073529A (ja) * | 2015-10-09 | 2017-04-13 | 三菱電機株式会社 | 半導体装置 |
| CN110970325A (zh) * | 2018-09-28 | 2020-04-07 | 半导体元件工业有限责任公司 | 一种提供电连接的装置和一种形成半导体器件的方法 |
| CN110970325B (zh) * | 2018-09-28 | 2024-09-10 | 半导体元件工业有限责任公司 | 一种提供电连接的装置和一种形成半导体器件的方法 |
| CN110379777A (zh) * | 2019-06-17 | 2019-10-25 | 全球能源互联网研究院有限公司 | 一种用于半导体芯片的弹性封装结构 |
| JP2024516506A (ja) * | 2021-03-22 | 2024-04-16 | ヒタチ・エナジー・リミテッド | チップパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3617306B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3617306B2 (ja) | 加圧接触型半導体装置、及びこれを用いた変換器 | |
| KR19990067924A (ko) | 압접형 반도체장치 및 이것을 사용한 컨버터 | |
| US6812559B2 (en) | Power module with improved transient thermal impedance | |
| JP4664816B2 (ja) | セラミック回路基板、その製造方法およびパワーモジュール | |
| CN116598263A (zh) | 功率半导体装置和半导体功率模块 | |
| CN104465557A (zh) | 电子功率器件和制作电子功率器件的方法 | |
| JPWO2018194153A1 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
| JP2021141275A (ja) | 電気回路体、電力変換装置、および電気回路体の製造方法 | |
| US20240153862A1 (en) | Double-side cooled power modules with sintered-silver interposers | |
| WO2017183580A1 (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
| US20090166893A1 (en) | Semiconductor device | |
| US20240387438A1 (en) | Ceramic substrate for power module, method for manufacturing same, and power module having same | |
| JP2013149762A (ja) | 半導体モジュール | |
| JP3721795B2 (ja) | 圧接型半導体装置、及びこれを用いた変換器 | |
| JP2000068297A (ja) | 加圧接触型半導体装置、及びこれを用いた変換器 | |
| JPH11186299A (ja) | 加圧接触型半導体装置及びこれを用いた電力変換器 | |
| JPH10290000A (ja) | 圧接型半導体装置 | |
| JP2005005400A (ja) | 半導体装置 | |
| JP2004087927A (ja) | セラミック回路基板 | |
| JP2000228491A (ja) | 半導体モジュール及び電力変換装置 | |
| JPH10303228A (ja) | 圧接型半導体装置 | |
| JPH1197463A (ja) | 圧接型半導体装置 | |
| JPH09237868A (ja) | 半導体モジュール | |
| JP3394000B2 (ja) | モジュール型半導体装置及びこれを用いた電力変換装置 | |
| JPH11186471A (ja) | 多チップ並列実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |