JPH11298310A - ソリッドステートリレー - Google Patents
ソリッドステートリレーInfo
- Publication number
- JPH11298310A JPH11298310A JP10111345A JP11134598A JPH11298310A JP H11298310 A JPH11298310 A JP H11298310A JP 10111345 A JP10111345 A JP 10111345A JP 11134598 A JP11134598 A JP 11134598A JP H11298310 A JPH11298310 A JP H11298310A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- source
- gate
- current limiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】電界効果トランジスタを用いるソリッドステー
トリレー（ＳＳＲ）において、高速ターンオンを実現す
るＳＳＲを提供すること。 【解決手段】ソリッドステートリレー（ＳＳＲ）のター
ンオン動作をするにあたり、出力の開閉を行う電界効果
トランジスタのドレイン・ソース間に抵抗性インーピー
ダンスを介して並列接続された容量素子に充電された電
荷をターンオンの際に前記電界効果トランジスタのゲー
ト・ソース間に加えること。
トリレー（ＳＳＲ）において、高速ターンオンを実現す
るＳＳＲを提供すること。 【解決手段】ソリッドステートリレー（ＳＳＲ）のター
ンオン動作をするにあたり、出力の開閉を行う電界効果
トランジスタのドレイン・ソース間に抵抗性インーピー
ダンスを介して並列接続された容量素子に充電された電
荷をターンオンの際に前記電界効果トランジスタのゲー
ト・ソース間に加えること。
Description
【０００１】
【産業上の利用分野】本発明は、ソリッドステートリレ
ー（以下、ＳＳＲという。）に関し、特に電界効果トラ
ンジスタを出力素子とするＳＳＲの動作制御に関する。
ー（以下、ＳＳＲという。）に関し、特に電界効果トラ
ンジスタを出力素子とするＳＳＲの動作制御に関する。
【０００２】
【従来の技術】従来、この種のＳＳＲの回路としては図
１に示すものがある。この構成は入力信号に応答して光
信号を発生する発光素子１と、前記光信号を受光して光
起電力を発生するフォトダイオードアレイ２と、前記フ
ォトダイオードアレイ２の光起電力がゲート・ソース間
に印加されてドレイン・ソース間が導通状態と非導通状
態に切り替わる電界効果トランジスタ３と、前記電界効
果トランジスタ３のゲート・ソース間に充電された電荷
を放電するための制御回路４とを備えている。
１に示すものがある。この構成は入力信号に応答して光
信号を発生する発光素子１と、前記光信号を受光して光
起電力を発生するフォトダイオードアレイ２と、前記フ
ォトダイオードアレイ２の光起電力がゲート・ソース間
に印加されてドレイン・ソース間が導通状態と非導通状
態に切り替わる電界効果トランジスタ３と、前記電界効
果トランジスタ３のゲート・ソース間に充電された電荷
を放電するための制御回路４とを備えている。
【０００３】以下、図１の構成の動作について説明する
と、ＳＳＲの入力端子１ａ−１ｂ間に入力電流が流れる
と発光素子１が光信号を発生し、この光信号によりフォ
トダイオードアレイ２の両端に起電力が発生する。この
起電力は電界効果トランジスタ３のゲート・ソース間に
印加されゲート・ソース間に静電容量が充電され、ＳＳ
Ｒの出力端子３ａ−３ｂ間は非導通状態から導通状態、
または導通状態から非導通状態に移行（タ−ンオン）す
る。
と、ＳＳＲの入力端子１ａ−１ｂ間に入力電流が流れる
と発光素子１が光信号を発生し、この光信号によりフォ
トダイオードアレイ２の両端に起電力が発生する。この
起電力は電界効果トランジスタ３のゲート・ソース間に
印加されゲート・ソース間に静電容量が充電され、ＳＳ
Ｒの出力端子３ａ−３ｂ間は非導通状態から導通状態、
または導通状態から非導通状態に移行（タ−ンオン）す
る。
【０００４】次に、ＳＳＲの入力端子１ａ−１ｂ間の入
力電流が遮断された場合は、フォトダイオードアレイ２
の起電力がなくなるため、電界効果トランジスタ３のゲ
ート・ソース間の静電容量に蓄積された電荷は制御回路
４を介して放電されてＳＳＲの出力端子３ａ−３ｂ間は
導通状態から非導通状態、または非導通状態から導通状
態に移行（ターンオフ）する。
力電流が遮断された場合は、フォトダイオードアレイ２
の起電力がなくなるため、電界効果トランジスタ３のゲ
ート・ソース間の静電容量に蓄積された電荷は制御回路
４を介して放電されてＳＳＲの出力端子３ａ−３ｂ間は
導通状態から非導通状態、または非導通状態から導通状
態に移行（ターンオフ）する。
【０００５】
【本発明が解決しようとする課題】上記のＳＳＲにおい
て、出力スイッチング素子である電界効果トランジスタ
３はゲート・ソース間に寄生容量を有しており、電界効
果トランジスタ３のドレイン・ソース間をターンオンさ
せるためにはゲ−ト・ソース間の容量をスレッショルド
電圧以上まで充電する必要がある。しかし、この前記電
界効果トランジスタ３を駆動するフォトダイオードアレ
イ２の出力電流は通常数μＡ程度であり、電界効果トラ
ンジスタ３のゲート・ソース間の容量をスレッショルド
電圧まで充電させドレイン・ソース間をターンオンさせ
るためには少なくとも数百μ秒の時間がかかる。即ち、
ＳＳＲの入力端子１ａ−１ｂ間に入力信号が入力された
後、その出力端子３ａ−３ｂ間がターンオンするまでに
は少なくとも数百μ秒の時間を要していた。
て、出力スイッチング素子である電界効果トランジスタ
３はゲート・ソース間に寄生容量を有しており、電界効
果トランジスタ３のドレイン・ソース間をターンオンさ
せるためにはゲ−ト・ソース間の容量をスレッショルド
電圧以上まで充電する必要がある。しかし、この前記電
界効果トランジスタ３を駆動するフォトダイオードアレ
イ２の出力電流は通常数μＡ程度であり、電界効果トラ
ンジスタ３のゲート・ソース間の容量をスレッショルド
電圧まで充電させドレイン・ソース間をターンオンさせ
るためには少なくとも数百μ秒の時間がかかる。即ち、
ＳＳＲの入力端子１ａ−１ｂ間に入力信号が入力された
後、その出力端子３ａ−３ｂ間がターンオンするまでに
は少なくとも数百μ秒の時間を要していた。
【０００６】このターンオン時間を短縮するために現在
迄に大きく分けて以下の四つの方法が検討されてきた。
一つ目として、フォトダイオードアレイ２の受光面積を
増加させ出力電流を増やすという手段が考えられたがコ
ストアップ（チップ面積の増加に伴う歩留りの低下）の
割に効果は薄く現実的な手段ではなかった。
迄に大きく分けて以下の四つの方法が検討されてきた。
一つ目として、フォトダイオードアレイ２の受光面積を
増加させ出力電流を増やすという手段が考えられたがコ
ストアップ（チップ面積の増加に伴う歩留りの低下）の
割に効果は薄く現実的な手段ではなかった。
【０００７】二つ目として、フォトダイオードアレイ２
に光を供給する発光素子１の構造を変えて（例えば、ホ
モ接合 → ダブルヘテロ接合）発光効率を改善し、光
出力を増やすという手段が考えられたが効果が薄くター
ンオン時間を大幅に改善することはできなかった。
に光を供給する発光素子１の構造を変えて（例えば、ホ
モ接合 → ダブルヘテロ接合）発光効率を改善し、光
出力を増やすという手段が考えられたが効果が薄くター
ンオン時間を大幅に改善することはできなかった。
【０００８】三つ目として、フォトダイオードアレイ２
に光を供給する発光素子１により多くの電流を供給し光
出力を増やすという手段が考えられたが、これも効果が
薄く更に発光素子１の劣化（発光効率の低下）、消費電
力の増大という弊害も伴うため最適な手段ではなかっ
た。
に光を供給する発光素子１により多くの電流を供給し光
出力を増やすという手段が考えられたが、これも効果が
薄く更に発光素子１の劣化（発光効率の低下）、消費電
力の増大という弊害も伴うため最適な手段ではなかっ
た。
【０００９】四つ目として、駆動される電界効果トラン
ジスタ３のゲート・ソース間の寄生容量を減らすという
手段が考えられたが（１）ゲート電極の面積を減らすと
オン抵抗が高くなる。（２）ゲート酸化膜の厚さを厚く
すると感度が下がる。（３）ゲート酸化膜の材質はその
製造方法から決まっている。というような理由から大幅
な改善を望むことはできなかった。
ジスタ３のゲート・ソース間の寄生容量を減らすという
手段が考えられたが（１）ゲート電極の面積を減らすと
オン抵抗が高くなる。（２）ゲート酸化膜の厚さを厚く
すると感度が下がる。（３）ゲート酸化膜の材質はその
製造方法から決まっている。というような理由から大幅
な改善を望むことはできなかった。
【００１０】本発明は上述の問題点に鑑みて、ターンオ
ン時間を大幅に短縮した電界効果トランジスタを出力素
子とするＳＳＲを提供するものである。
ン時間を大幅に短縮した電界効果トランジスタを出力素
子とするＳＳＲを提供するものである。
【００１１】
【課題を解決するための手段】本発明に係わるＳＳＲは
図２に示すように、入力信号に応答して光信号を発生す
る少なくとも１個以上の発光素子１を有し、前記発光素
子１の光信号を受光し起電力を発生するフォトダイオー
ドアレイ２を有し、前記フォトダイオード２の起電力
が、ゲート・ソース間に印加されて、ドレイン・ソース
間が導通状態と非導通状態に切り替わる電界効果トラン
ジスタ３と、光出力の消失時に前記電界効果トランジス
タ３のゲート・ソース間の蓄積電荷の放電経路を構成す
る制御回路４と、前記電界効果トランジスタ３のドレイ
ン・ゲート間に整流素子９、充電電流制限抵抗８、放電
電流制限抵抗６および前記フォトダイオードアレイ２の
起電力により駆動されるトランジスタ５の順で直列接続
された高速化回路と、前記充電電流制限抵抗８と放電電
流制限抵抗６の接続点と前記電界効果トランジスタ３の
ソースとの間に接続された容量素子７とから構成したこ
とを特徴とするものである。
図２に示すように、入力信号に応答して光信号を発生す
る少なくとも１個以上の発光素子１を有し、前記発光素
子１の光信号を受光し起電力を発生するフォトダイオー
ドアレイ２を有し、前記フォトダイオード２の起電力
が、ゲート・ソース間に印加されて、ドレイン・ソース
間が導通状態と非導通状態に切り替わる電界効果トラン
ジスタ３と、光出力の消失時に前記電界効果トランジス
タ３のゲート・ソース間の蓄積電荷の放電経路を構成す
る制御回路４と、前記電界効果トランジスタ３のドレイ
ン・ゲート間に整流素子９、充電電流制限抵抗８、放電
電流制限抵抗６および前記フォトダイオードアレイ２の
起電力により駆動されるトランジスタ５の順で直列接続
された高速化回路と、前記充電電流制限抵抗８と放電電
流制限抵抗６の接続点と前記電界効果トランジスタ３の
ソースとの間に接続された容量素子７とから構成したこ
とを特徴とするものである。
【００１２】なお、前記電界効果トランジスタ３のゲー
ト・ソース間に接続されているツェナーダイオード１０
およびトランジスタ５のベース・エミッタ間に接続され
ている抵抗１１は過電圧保護用であり、それらの有無は
基本動作に大きく影響を与えるものではない。
ト・ソース間に接続されているツェナーダイオード１０
およびトランジスタ５のベース・エミッタ間に接続され
ている抵抗１１は過電圧保護用であり、それらの有無は
基本動作に大きく影響を与えるものではない。
【００１３】
【作用】本発明にあっては、フォトダイオードアレイ２
の起電力に応答してコレクタ・エミッタ間が低インピー
ダンス状態となるトランジスタ５、容量素子７等を電界
効果トランジスタ３のゲート・ドレイン間に接続したの
で、負荷電圧を一旦容量素子７に充電し、この電荷でト
ランジスタ３のゲート・ソース間容量を充電させること
ができる。また、整流素子９が直列的に接続されている
のでフォトダイオードアレイ２からの電流が電界効果ト
ランジスタ３のゲートからドレインに漏れることを防止
できる。したがって、電界効果トランジスタ３のゲート
・ソース間の電圧上昇に要する時間を短縮することがで
き、ＳＳＲのターンオン時間を短縮できるものである。
の起電力に応答してコレクタ・エミッタ間が低インピー
ダンス状態となるトランジスタ５、容量素子７等を電界
効果トランジスタ３のゲート・ドレイン間に接続したの
で、負荷電圧を一旦容量素子７に充電し、この電荷でト
ランジスタ３のゲート・ソース間容量を充電させること
ができる。また、整流素子９が直列的に接続されている
のでフォトダイオードアレイ２からの電流が電界効果ト
ランジスタ３のゲートからドレインに漏れることを防止
できる。したがって、電界効果トランジスタ３のゲート
・ソース間の電圧上昇に要する時間を短縮することがで
き、ＳＳＲのターンオン時間を短縮できるものである。
【００１４】
【実施例】図２は本発明の一実施例の回路図を示すもの
である。以下、その回路構成について説明すると、ＳＳ
Ｒの入力端子１ａ−１ｂの間には発光素子１が接続され
ている。発光素子１にはフォトダイオードアレイ２が光
学的に接続されていてる。フォトダイオードアレイ２の
陽極にはＮＰＮ型トランジスタ５のベースが接続され、
ＮＰＮ型トランジスタ５のエミッタはＮチャンネルエン
ハンスメント形電界効果トランジスタ３のゲート・ソー
ス間に接続された制御回路４を介してＮチャンネルエン
ハンスメント形電界効果トランジスタ３のゲートに接続
されている。ＮＰＮ型トランジスタ５のコレクタは放電
電流制限抵抗６と充電電流制限抵抗８と整流素子９を介
してＮチャンネルエンハンスメント形電界効果トランジ
スタ３のドレインに接続されている。フォトダイオード
アレイ２の陰極は制御回路４を介してＮチャンネルエン
ハンスメント形電界効果トランジスタ３のソースに接続
されている。
である。以下、その回路構成について説明すると、ＳＳ
Ｒの入力端子１ａ−１ｂの間には発光素子１が接続され
ている。発光素子１にはフォトダイオードアレイ２が光
学的に接続されていてる。フォトダイオードアレイ２の
陽極にはＮＰＮ型トランジスタ５のベースが接続され、
ＮＰＮ型トランジスタ５のエミッタはＮチャンネルエン
ハンスメント形電界効果トランジスタ３のゲート・ソー
ス間に接続された制御回路４を介してＮチャンネルエン
ハンスメント形電界効果トランジスタ３のゲートに接続
されている。ＮＰＮ型トランジスタ５のコレクタは放電
電流制限抵抗６と充電電流制限抵抗８と整流素子９を介
してＮチャンネルエンハンスメント形電界効果トランジ
スタ３のドレインに接続されている。フォトダイオード
アレイ２の陰極は制御回路４を介してＮチャンネルエン
ハンスメント形電界効果トランジスタ３のソースに接続
されている。
【００１５】容量素子７は放電電流制限抵抗６と充電電
流制限抵抗８の接続点とＮチャンネルエンハンスメント
形電界効果トランジスタ３のソース間に接続されてい
る。抵抗１１はＮＰＮ型トランジスタ５のベース・エミ
ッタ間に接続されている。ツェナーダイオード１０はＮ
チャンネルエンハンスメント形電界効果トランジスタ３
のゲート・ソース間に接続されている。ＳＳＲの出力端
子３ａ−３ｂにはＮチャンネルエンハンスメント形電界
効果トランジスタ３のドレインおよびソースがそれぞれ
接続されている。上記の回路は１つのパッケージに収納
されている。
流制限抵抗８の接続点とＮチャンネルエンハンスメント
形電界効果トランジスタ３のソース間に接続されてい
る。抵抗１１はＮＰＮ型トランジスタ５のベース・エミ
ッタ間に接続されている。ツェナーダイオード１０はＮ
チャンネルエンハンスメント形電界効果トランジスタ３
のゲート・ソース間に接続されている。ＳＳＲの出力端
子３ａ−３ｂにはＮチャンネルエンハンスメント形電界
効果トランジスタ３のドレインおよびソースがそれぞれ
接続されている。上記の回路は１つのパッケージに収納
されている。
【００１６】ＳＳＲの入力端子１ａ−１ｂの間には外部
回路としてスイッチ１２と直流駆動電源１３と駆動電流
制限抵抗１４が直列に接続されている。また、ＳＳＲの
出力端子３ａ−３ｂの間には外部回路として負荷１５と
負荷電源１６が直列に接続されている。今、スイッチ１
２が閉じられ直流駆動電源１３から駆動電流制限抵抗１
４を介して発光素子１に電流が流れると、発光素子１が
光信号を発生する。この光信号を受けてフォトダイオー
ドアレイ２は電流を発生する。この時、制御回路４は高
インピーダンス状態となるので、前記フォトダイオード
アレイ２からの電流はＮチャンネルエンハンスメント形
電界効果トランジスタ３のゲート・ソース間の容量を充
電する。
回路としてスイッチ１２と直流駆動電源１３と駆動電流
制限抵抗１４が直列に接続されている。また、ＳＳＲの
出力端子３ａ−３ｂの間には外部回路として負荷１５と
負荷電源１６が直列に接続されている。今、スイッチ１
２が閉じられ直流駆動電源１３から駆動電流制限抵抗１
４を介して発光素子１に電流が流れると、発光素子１が
光信号を発生する。この光信号を受けてフォトダイオー
ドアレイ２は電流を発生する。この時、制御回路４は高
インピーダンス状態となるので、前記フォトダイオード
アレイ２からの電流はＮチャンネルエンハンスメント形
電界効果トランジスタ３のゲート・ソース間の容量を充
電する。
【００１７】また、フォトダイオードアレイ２の電流に
よりＮＰＮ型トランジスタ５のコレクタ・エミッタ間は
導通するので、スイッチ１２が開かれていたときに容量
素子７に充電されていた電荷は放電電流制限抵抗６とＮ
ＰＮ型トランジスタ５と制御回路４を介してＮチャンネ
ルエンハンスメント形電界効果トランジスタ３のゲート
・ソース間の容量を充電するので、Ｎチャンネルエンハ
ンスメント形電界効果トランジスタ３のゲート・ソース
間の電圧の上昇は加速される。Ｎチャンネルエンハンス
メント形電界効果トランジスタ３のゲート・ソース間電
圧がスレッショルド電圧を超えると、電界効果トランジ
スタ３のドレイン・ソース間は低インピーダンス状態に
なり、ＳＳＲの出力端子３ａ−３ｂ間は導通状態にな
る。これによって負荷１５には負荷電源１６から負荷電
流が流れる。
よりＮＰＮ型トランジスタ５のコレクタ・エミッタ間は
導通するので、スイッチ１２が開かれていたときに容量
素子７に充電されていた電荷は放電電流制限抵抗６とＮ
ＰＮ型トランジスタ５と制御回路４を介してＮチャンネ
ルエンハンスメント形電界効果トランジスタ３のゲート
・ソース間の容量を充電するので、Ｎチャンネルエンハ
ンスメント形電界効果トランジスタ３のゲート・ソース
間の電圧の上昇は加速される。Ｎチャンネルエンハンス
メント形電界効果トランジスタ３のゲート・ソース間電
圧がスレッショルド電圧を超えると、電界効果トランジ
スタ３のドレイン・ソース間は低インピーダンス状態に
なり、ＳＳＲの出力端子３ａ−３ｂ間は導通状態にな
る。これによって負荷１５には負荷電源１６から負荷電
流が流れる。
【００１８】なお、Ｎチャンネルエンハンスメント形電
界効果トランジスタ３のドレイン・ソース間が完全に導
通状態になっても逆流阻止用の整流素子９が存在するの
で、フォトダイオードアレイ２からの電流がＮＰＮ型ト
ランジスタ５、放電電流制限抵抗６と充電電流制限抵８
を介してＮチャンネルエンハンスメント形電界効果トラ
ンジスタ３のドレイン・ソース間に電流が流れることは
ない。
界効果トランジスタ３のドレイン・ソース間が完全に導
通状態になっても逆流阻止用の整流素子９が存在するの
で、フォトダイオードアレイ２からの電流がＮＰＮ型ト
ランジスタ５、放電電流制限抵抗６と充電電流制限抵８
を介してＮチャンネルエンハンスメント形電界効果トラ
ンジスタ３のドレイン・ソース間に電流が流れることは
ない。
【００１９】次に、スイッチ１２が開かれ入力端子１ａ
−１ｂ間に流れていた電流が遮断されて発光素子１から
の光信号がなくなると、フォトダイオードアレイ２から
の電流がなくなる。このとき制御回路４は低インピーダ
ンス状態となるので、Ｎチャンネルエンハンスメント形
電界効果トランジスタ３のゲート・ソース間に蓄積され
ていた電荷が制御回路４を通って急速に放電される。こ
れによってＮチャンネルエンハンスメント形電界効果ト
ランジスタ３のドレイン・ソース間は高インピーダンス
状態になり、ＳＳＲの出力端子３ａ−３ｂ間は非導通状
態になる。
−１ｂ間に流れていた電流が遮断されて発光素子１から
の光信号がなくなると、フォトダイオードアレイ２から
の電流がなくなる。このとき制御回路４は低インピーダ
ンス状態となるので、Ｎチャンネルエンハンスメント形
電界効果トランジスタ３のゲート・ソース間に蓄積され
ていた電荷が制御回路４を通って急速に放電される。こ
れによってＮチャンネルエンハンスメント形電界効果ト
ランジスタ３のドレイン・ソース間は高インピーダンス
状態になり、ＳＳＲの出力端子３ａ−３ｂ間は非導通状
態になる。
【００２０】
【発明の効果】以上説明したように、本発明のＳＳＲは
フォトダイオードアレイで発生した光起電力により電界
効果トランジスタを駆動する際、フォトダイオードアレ
イの光起電力の不足に伴うターンオン時間の遅れを負荷
電圧を利用して充電された電荷を利用して補い、ターン
オン時間の遅れを解消するという効果がある。
フォトダイオードアレイで発生した光起電力により電界
効果トランジスタを駆動する際、フォトダイオードアレ
イの光起電力の不足に伴うターンオン時間の遅れを負荷
電圧を利用して充電された電荷を利用して補い、ターン
オン時間の遅れを解消するという効果がある。
【図１】従来のソリッドステートリレー（ＳＳＲ）の回
路図である。
路図である。
【図２】本発明の一実施例を示すソリッドステートリレ
ーの回路図である。
ーの回路図である。
１ ： 発光素子 １ａ ： 入力プラス端子 １ｂ ： 入力マイナス端子 ２ ： フォトダイオードアレイ ３ ： 電界効果トランジスタ ３ａ ： 出力プラス端子 ３ｂ ： 出力マイナス端子 ４ ： 制御回路 ５ ： トランジスタ ６ ： 放電電流制限用抵抗性インピーダンス ７ ： 容量素子 ８ ： 充電電流制限用抵抗性インピーダンス ９ ： 整流素子 １０ ： ツェナーダイオード １１ ： 抵抗 １２ ： スイッチ １３ ： 直流駆動電源 １４ ： 駆動電流制限抵抗 １５ ： 負荷 １６ ： 負荷電源
Claims (2)
- 【請求項１】 入力信号に応答して光信号を発生する少
なくとも１個以上の発光素子を有し、前記発光素子の光
信号を受光し起電力を発生するフォトダイオードアレイ
を有し、前記フォトダイオードアレイの起電力がゲート
・ソース間に印加されてドレイン・ソース間が導通状態
と非導通状態に切り替わる電界効果トランジスタと、光
出力の消失時に前記電界効果トランジスタのゲート・ソ
ース間の蓄積電荷の放電経路を構成する制御回路と、前
記電界効果トランジスタのドレイン・ゲート間に整流素
子、充電電流制限抵抗、放電電流制限抵抗および前記フ
ォトダイオードアレイの起電力により駆動されるトラン
ジスタの順で直列接続された高速化回路と、前記充電電
流制限抵抗と放電電流制限抵抗の接続点と前記電界効果
トランジスタのソースとの間に接続された容量素子とか
ら成ることを特徴とするソリッドステートリレー。 - 【請求項２】 前記高速化回路のトランジスタの代わり
にサイリスタを有した請求項１記載のソリッドステート
リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111345A JPH11298310A (ja) | 1998-04-08 | 1998-04-08 | ソリッドステートリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111345A JPH11298310A (ja) | 1998-04-08 | 1998-04-08 | ソリッドステートリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298310A true JPH11298310A (ja) | 1999-10-29 |
Family
ID=14558849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10111345A Pending JPH11298310A (ja) | 1998-04-08 | 1998-04-08 | ソリッドステートリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11298310A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114465609A (zh) * | 2020-11-10 | 2022-05-10 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种常闭型固体继电器 |
-
1998
- 1998-04-08 JP JP10111345A patent/JPH11298310A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114465609A (zh) * | 2020-11-10 | 2022-05-10 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种常闭型固体继电器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11611339B2 (en) | Power switch drive circuit and device | |
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| US11791815B2 (en) | Driver circuit, corresponding device and method of operation | |
| US20060034114A1 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| JPH02295220A (ja) | 固体継電器 | |
| JPH01300617A (ja) | ゲート駆動回路 | |
| US5914619A (en) | Trigger circuit for a power fet having a source-side load | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| CN102332900B (zh) | 一种固体继电器 | |
| GB2257583A (en) | Built-in drive power-source semi-conductor device | |
| CN107070186A (zh) | 一种igbt栅极电阻可变电路 | |
| JPS632422A (ja) | ソリツドステ−トリレ− | |
| CN222262477U (zh) | 功率模块的驱动电路 | |
| TW201630318A (zh) | 開關電路 | |
| JP2694808B2 (ja) | ソリッドステートリレー | |
| KR102253146B1 (ko) | Jfet를 이용한 구동트랜지스터의 잔여전류 제거회로 | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JPS62132423A (ja) | ソリツドステ−トリレ−回路 | |
| JP2003115751A (ja) | 半導体スイッチ素子の駆動回路及びそれを備えた半導体リレー | |
| JP2002325030A (ja) | 半導体スイッチ素子の駆動回路 | |
| JPS63208317A (ja) | 半導体リレ−回路 | |
| CN119070601A (zh) | 驱动电路 | |
| JP2003115755A (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JP2805974B2 (ja) | 光結合型リレー回路 | |
| JP2003115756A (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー |