JPH11305257A - 強誘電体を使用した液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】表示品位を低下することなく、中間調表示状態
での低消費電力化を実現する液晶表示装置を提供する。 【解決手段】本発明装置は、電界制御のゲート絶縁膜に
強誘電体膜を使用し、縦型のスイッチ素子が表示信号を
保持することで、静止画表示時のリフレッシュを不要と
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本装置は、低消費電力を中間
調表示状態において実現する強誘電体を使用した液晶表
示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、ノート型パソコンや携
帯型ＴＶに代表されるように、軽量・低消費電力の表示
装置として利用されている。液晶表示装置の中でもＴＦ
Ｔ−ＬＣＤは、マトリクス状に形成された配線の交差部
にスイッチ素子であるＴＦＴ（薄膜トランジスタ）を設
け、一方の配線から線順次走査信号を順次入力すること
で、ＴＦＴをオン状態とし、その信号に同期させた映像
信号を他方の直交する配線より、このオン状態ＴＦＴを
介して該当する画素電極に信号を供給することで、所定
の信号を液晶材料に書込み、この信号による液晶材料の
明暗表示で表示を行っている。図１１は、そのマトリク
ス回路を示しており、破線内回路Ｓ（ｉ，ｊ）は、画素
回路を示している。図１２は破線内回路Ｓ（ｉ，ｊ）の
等価回路である。１２４は液晶層に映像信号を印加する
スイッチング素子、１２１は液晶容量、１２３は補助容
量である。

【０００３】この従来型表示装置では、通常６０分の１
秒毎に順次走査による映像のリフレッシュを実施してお
り、絶えず映像の書換えを行っているために、例えば、
静止画表示で映像の書換えが必要ない場合であっても、
順次走査の駆動を行っているために、駆動のために電力
消費が大幅に消費されていた。

【０００４】そこで、図９のようなＰ−Ｅヒステリシス
特性を有する強誘電体をキャパシタ材料として利用する
ことで、メモリ特性を持った表示装置が考えられた。図
１０の通りスイッチ素子１０３、液晶容量１０１と、直
列に強誘電体のキャパシタ１０２を接続した画素を構成
する。接続した強誘電体キャパシタ１０２に飽和電界強
度になるまで信号を書込むことで、強誘電体の自発分極
の方向がそろいメモリ状態となる。このキャパシタのメ
モリ状態は、スイッチ素子に発生したリーク電流による
電荷を補償するので、液晶に加わる電位の変動を低減す
ることが可能となる。

【０００５】しかし、やはり、リフレッシュが頻繁に行
われる表示では、キャパシタ１０２に書込む電荷量が大
きいことや、直列接続のキャパシタのために駆動電圧が
高くなり、消費電力の面では問題があった。また、リー
ク電流の大きい液晶材料で表示装置を形成した場合に
は、図１０のような直列に接続したキャパシタ１０２で
の電荷補償が完全に行えず表示ムラなどが発生する可能
性があった。この対策として、図１２のスイッチ素子の
代わりに、1 ビット型のメモリ回路を使用する方法が考
えられた（特開平３−０７７９２２）。１ビットメモリ
でスイッチ素子のオンとオフを記憶し、Ｖｓｉｇを適当
な周期（〜６０Ｈｚ）の交流信号で駆動することで、ス
イッチのオン・オフに対応した表示が可能となる。スイ
ッチ状態を記憶することで、静止画表示の場合は、スイ
ッチの記憶情報を書き換える必要がないので、図１０の
直列挿入したキャパシタ１０２の書換えにかかる消費電
力よりもごくわずかで済む。しかし、この装置を使用し
て中間調表示をする場合には、スイッチの特性が２値的
なオン・オフ制御しかできなかったために、表示画素を
多数組み合わせて、表示面積により階調表示を行う面積
階調表示を実施する方法でしか実行する事ができず、や
はりオン状態ではキャパシタのフル充電をする事になる
ため中間調表示状態において消費電力の低減を図る事は
できなかった。

【０００６】

【発明が解決しようとする課題】従来の強誘電体をスイ
ッチング素子に使用した液晶表示装置は使用しない場合
に比べて低消費電力化が可能であるが、中間調表示にお
いてはスイッチング素子のオン状態でキャパシタのフル
充電をする事になる。従って、中間調表示状態において
消費電力の低減を図る事はできなかった。

【０００７】本発明は、上記問題点に鑑みてなされたも
ので、中間調表示状態においても低消費電力化の可能な
スイッチング素子を有する強誘電体を使用した液晶表示
装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に請求項１の強誘電体を使用した液晶表示装置は、表面
が絶縁性を呈する基板と、この基板上に形成されゲート
絶縁膜に強誘電体を使用したＭＯＳ型トランジスタと、
このＭＯＳ型トランジスタによって電荷の注入量を制御
される画素電極と、この画素電極と対向する対向電極
と、この対向電極と画素電極間に形成される液晶層とを
有する強誘電体を使用した液晶表示装置において、前記
ＭＯＳ型トランジスタは、前記基板上に形成した半導体
層の膜厚方向にキャリアを走らせる縦型構造である事を
特徴とする。

【０００９】請求項２の強誘電体を使用した液晶表示装
置は、表面が絶縁性を呈する基板と、この基板上に形成
されゲート絶縁膜に強誘電体を使用したＭＯＳ型トラン
ジスタと、このＭＯＳ型トランジスタによって電荷の注
入量を制御される画素電極と、この画素電極と対向する
対向電極と、この対向電極と画素電極間に形成される液
晶層とを有する強誘電体を使用した液晶表示装置におい
て、前記ＭＯＳ型トランジスタは、前記基板上に形成し
た第１の半導体膜と、この第１の半導体膜上に形成され
た櫛形状のゲート絶縁膜と、このゲート絶縁膜上に形成
された櫛形状のゲート電極と、前記ゲート絶縁膜及びゲ
ート電極を覆う第２の半導体膜とを有し、前記第１の半
導体層の膜厚方向にキャリアを走らせる事を特徴とす
る。

【００１０】請求項３の強誘電体を使用した液晶表示装
置は、請求項２において、前記ゲート電極は、櫛形状の
歯の部分の間隔を変える事によって前記キャリアの量を
制御する事を特徴とする。

【００１１】請求項４の強誘電体を使用した液晶表示装
置は、請求項２において、前記ゲート電極と前記第２の
半導体膜は、絶縁膜で電気的に絶縁されている事を特徴
とする。

【００１２】

【発明の実施の形態】本発明は、強誘電体をＭＯＳ型ト
ランジスタのゲート絶縁膜に採用するとともにトランジ
スタ全体の構造を縦型とし、この素子を画素スイッチン
グ素子として採用した液晶表示装置の提供を骨子とす。
このスイッチング素子は、ドレイン電流がドレイン電圧
に対して徐々に増加するリニアな特性を持をもつために
スイッチング特性をオン・オフの２値以外の中間状態の
状態にて安定に動作する事ができ、このスイッチング素
子を液晶表示装置の画素スイッチ素子に使用する事で画
素電極への中間調状態での充電量をフルにオンすること
しかできなかった従来のトランジスタに比べてその充電
量を低減する事で中間調表示状態での消費電力を低減す
る事ができる。

【００１３】

【実施例】以下、発明の実施の形態を実施例に沿って説
明する。 （実施例１）以下に、本発明の液晶表示装置の実施例１
を示す。

【００１４】図１に本発明の表示装置の断面図を示す。
薄膜半導体プロセスにより、強誘電体制御電極と信号電
極がマトリクス状に形成され、各配線の交差部には、Ｍ
ＯＳ型のスイッチ素子が形成される。このスイッチ素子
は、図１のように、縦形の薄膜トランジスタの構造を有
している。

【００１５】まず、短冊状に形成した信号電極１０上に
シリコン活性層９を堆積させ、その上に強誘電体膜７を
堆積させる。強誘電体膜７を表示画素と対応させてエッ
チングにより櫛形状に残し、信号電極１０に直交するよ
うに強誘電体制御電極８、１１、１３もパターンニング
する（電極は、強誘電体膜上にも櫛形状に形成され
る）。パターンニングは、強誘電体膜、制御電極膜を堆
積後に一括して行うことも可能である。１２は層間絶縁
膜、１はガラス基板である。このガラス基板の代わりに
基板として半導体基板を採用する事もできる。この場合
には表面を絶縁膜でコーティングすればよい。

【００１６】次に、後述する表示画素信号電極上の任意
の位置に適当なエッチング方法により、下層のシリコン
活性層９への接続穴をあけ、その穴が埋まるようにシリ
コン活性層６を再度堆積させる。この時、あとで堆積す
る画素電極５の隣接距離が短い場合には、隣接画素同士
のノイズが問題となる可能性があるので、さらに、シリ
コン活性層を強誘電体同様に島状にエッチングすること
が望ましい（図中に記載なし）。

【００１７】さらに、シリコン活性層６上に、表示電極
５を画素毎に形成しアレイ基板が完成する。このアレイ
基板と対向電極３が形成された対向基板２を従来通りの
セル工程の組み立て、基板１、２間に液晶層４を介在さ
せる事によって液晶表示装置となる。

【００１８】図１では、強誘電体制御電極８、１１、１
３は、最下層に配置した配線１３とコンタクトホール内
に形成された配線８、１１を介して電気的に接続してい
るが、単純に信号電極の配線に直交するように、シリコ
ン活性層６、９上に形成しても構わない。また、強誘電
体制御電極８、１１、１３は、液晶表示装置のアドレス
線或いはＭＯＳトランジスタ１００のゲート電極として
働く。信号電極１０及び画素電極５はＭＯＳトランジス
タ１００のソース・ドレインとしても働く。図１のよう
な構成とした理由としては、シリコン活性層６、９がス
イッチ素子として動作する領域を限定するためのもの
で、寄生素子としての誤動作を防ぐためである。予想さ
れる寄生素子としては、図１では、強誘電体制御電極１
３とシリコン活性層６、９と信号電極１０の間で形成さ
れる素子、強誘電体制御電極８、１１、１３とシリコン
活性層画素電極５との間で形成される素子等が予想され
る。対策としては、上述のごとく、シリコン活性層６、
９を表示画素毎に島状に形成して素子分離をはかること
がよいと考える。また、活性層６、９を島状に分離した
場合には、次工程でのプロセスの信頼性を考慮して、層
間絶縁膜を設ける等の工夫をすることで、素子動作の信
頼性も向上する。また、活性層６、９と強誘電体制御電
極８、１１、１３間はショットキ接合しており電流の流
れがある程度制限させているが、この間の絶縁を完全に
するために活性層６を形成する前に絶縁膜を一層設ける
事で確実に絶縁する事ができる。上述したゲート電極
は、櫛形状の歯の部分の間隔を変える事によってチャネ
ルに流れるキャリアの量を制御する事ができ、中間調の
表示範囲の制御を行う事ができる。

【００１９】上述の配線基板１の作成は、使用する基板
材料の材質により使用可能な温度プロセスが異なる。例
えば、シリコンウエハを利用した場合には、ＵＬＳＩ技
術を利用できるために、その制御性、加工性、信頼性に
おいて高品質の配線基板を作れる。一方、ａ−ＳｉＴＦ
Ｔに代表される４００℃程度のプロセスでは、大型ガラ
ス基板を使用できる利点がある。

【００２０】また、現在注目されているポリシリコン・
プロセスは、大型のガラス基板上に高い移動度のＴＦＴ
素子を形成できるために脚光を浴びている。このプロセ
スは、ａ−Ｓｉ薄膜を堆積、パターンニングしたのち
に、ＥＬＡ（エキシマ・レーザ・アニーリング）工程に
より、多結晶化することで、高移動度のＴＦＴ素子を形
成できる。画素表示部のスイッチ素子に要求される移動
としては、〜１０［Ｖ・ｓ／ｃｍ２］の移動度で十分な
ため、製造プロセス中でＥＬＡを実施する工程時期を適
宜選択することで、素子特性の最適化がはかれる。

【００２１】ＥＬＡ適用の簡単な方法として、２層目の
シリコン活性層の堆積後にＥＬＡを実施する。電極上の
シリコンは、金属電極の反射や熱の拡散により急激に冷
却されるために、結晶粒は微細となる。一方、貫通部を
通して下部シリコン層と接続した部分では、熱は深さ方
向に吸収され徐々に冷却さるために、結晶粒は電極上よ
りも大型化・均質化することになる。この結果、縦形の
ＴＦＴのチャネル部にあたる結晶粒の大型化・均質化が
実現できるためスイッチ素子の高性能化と、スイッチ素
子のチャネル部以外でのリーク特性を低く押さえること
が可能となる。

【００２２】同様の効果をねらい、２層目のシリコン層
を堆積する前の強誘電体制御電極のパターンニング直後
にＥＬＡを実施する方法も考えられる。この方法では、
第１層シリコン層はｐ−Ｓｉ化して、第二層のシリコン
層はａ−Ｓｉのままになる。この工程では、第１層の電
界による電荷移動が、第２層と比較して容易であるた
め、電界あるいは電荷の制御が、第２層のａ−Ｓｉ層で
行えるようになる。よって、第２層シリコン層によるロ
スを低く押さえたスイッチ素子を形成できる。また、Ｅ
ＬＡを実施するにあたり、通常は、基板面に対して垂直
にレーザ光を照射するが、第１、第２シリコン層を形成
する貫通する穴の大きさ形状とＥＬＡレーザ光の照射角
度を最適化することで、素子動作時のチャネル部の電界
分布をＥＬＡ活性化の状態を分布させることで制御でき
る。

【００２３】本工程で作成された反射型の液晶表示装置
に組み込まれた縦型のＭＯＳ型トランジスタの特性を示
す。従来型の平置きのＴＦＴ（キャリアが基板表面と平
行方向に走るもの）では、図３（ｂ）の通りドレイン電
圧での電流はドレイン電圧１０〜１５Ｖ程度で飽和して
しまうのオン・オフの２値制御に適しているがこの中間
状態で静止させるのは困難であるのに対して、今回形成
した素子では、図３（ａ）の通り、ドレイン電圧１０〜
１５Ｖ程度でもリニアに制御する事ができ、ドレイン電
圧による電流制御領域が広がっていることが分かる。以
上の事から、スイッチ素子を単なるオン・ オフのスイッ
チとしてではなく、多階調表示のために、電荷あるいは
分圧の制御を行うためには、図２に示す通りの素子特性
が必要となる。その点において、電荷あるいは電界制御
性を高めた本素子は、高い制御性を有しているといえ
る。

【００２４】この様なスイッチング素子を液晶表示装置
の画素スイッチ素子に使用する事で画素電極への中間調
状態での充電量をフルにオンすることしかできなかった
従来のトランジスタに比べてその充電量を低減する事で
中間調表示状態での消費電力を低減する事ができる。

【００２５】図１で説明した実施例１では、表示電極５
全面の下にスイッチ素子を形成した例を示した。これ
は、画素電極に反射金属電極を形成した、反射型表示装
置に適用した構造となっているためである。透過型表示
装置での実施を考えた場合、スイッチ素子を画素電極の
端部に配置することが考えられる。配置の例として、画
素電極の隅、四隅、１辺、周辺、中心等にスイッチ素子
を形成することが考えられる。この配置方法は、駆動電
流量・制御性（均一性）・動作安定性・プロセスの容易
性などの要求から決定されるが、この配置方法の反射型
装置への適用を妨げるものではない。

【００２６】図１では、反射電極として画素電極を設け
ているが、シリコン活性層および強誘電体制御電極を光
散乱あるいは吸収層として使用することも可能である。
画素電極を無くした場合には、貫通部から放出される電
気力線によって液晶の配向が決定される。そのため、貫
通部の間隔は、最低数十ミクロン以下の間隔である必要
がある。間隔を広げるためには、電気力線を均質化する
ために、シリコン活性層の最上部のみを軽くドーピング
することで低抵抗化し、液晶との界面を等電位面とする
ことで表示の均一性を確保できる。

【００２７】以上では、具体的な液晶表示装置の構造、
配線基板の構成、作成工程に関して説明を行ったが、具
体的な回路構成および、駆動方法に関する説明を以下行
う。図１の１画素５０の等価回路を図５に示す。パター
ンニングされた強誘電体層で形成される微小スイッチ素
子が、図の通りに並列接続された３端子素子５２１、５
２２、５２３、５２４に相当する。これらの素子の出力
信号をまとめるように表示電極があり、対向電極に挟ま
れた液晶を駆動する。５１は液晶容量である。

【００２８】駆動信号の例を図４（ａ）に示す。スイッ
チ素子５２１、５２２、５２３、５２４の駆動信号は、
リセット信号とセット信号からなる。単純な構成として
は、リセット直後に新規の信号を書込み表示を行うこと
が一般的である。リセット信号は、図９のヒステリシス
曲線の点Ｃにあたるバイアス電圧と成るようなパルス
（Ｖｆｅ−Ｖｓｉｇ）を印加する。その後、強誘電体に
反対符号の電圧を印加することで、スイッチの開閉状況
を制御する。信号図４（ｂ）と図４（ｃ）の組み合わせ
でオン状態、図４（ｂ）と図４（ｄ）の組み合わせでオ
フ状態を設定できる。２値制御から、さらに多階調表示
を行うためには、ヒステリシス曲線の初期化が必要とな
る。これは、図４（ａ）に示すような減衰信号をリセッ
ト信号としてあらかじめ供給しておき、図９の曲線の原
点付近に特性をもどしておく。この初期化により、小信
号でのヒステリシスループによる多階調表示が可能とな
る。この強誘電体への信号書込みは、 数マイクロ秒、あ
るいは、それ以下の時間で可能と考えられ、スイッチ素
子を順次走査して、画素容量および、補助容量に信号を
書込む従来方式よりも高速に走査可能と考える。そのた
め、走査のあい間のブランキング期間で、リファレンス
信号としても利用されているＶｓｉｇ信号の変動に対す
る補正信号をこの期間（ブランキング期間）に印加する
ことが可能である。これは、映像信号によって、図５の
Ｖｃｏｍに対するＶｓｉｇの実効電圧が、個々に異なる
ことで、 表示ムラが発生することを、補正信号入力によ
り均一化するもので、Ｖｓｉｇ信号の実効電圧のアンバ
ランスによる表示ムラが補正可能である。補正方法とし
ては、基準電位と入力信号Ｖｓｉｇとの移動電荷量を一
定走査時間積分し、その積分電荷量に対応する電位をパ
ルスとして印加すればよい。

【００２９】以上の説明から分かるように、静止画表示
などでは、画素に設けたスイッチ素子へのリフレッシュ
のための再書込みは不要となる。また、従来のような、
液晶容量に並列接続した補助容量による駆動では、液晶
リフレッシュのために再書込みを行う必要があるため
に、「液晶容量＋スイッチ素子容量＋補助容量＋アレイ
側配線容量」分の電荷移動を数μ秒で完了させる必要が
あった。一方、本表示装置では、「液晶容量＋対向電極
側配線容量」分の電荷の移動のみで、その駆動周期も６
０Ｈｚ程度でよいことになる。消費電力Ｐは、駆動する
素子の容量Ｃ、書き込む信号電圧Ｖ、信号の周波数Ｆ
で、Ｐ＝Ｃ×Ｖ×Ｖ×Ｆであるから、容量が約１０分の
１、駆動周波数Ｆが約１０００分１となることで、液晶
の交流駆動によるリフレッシュ時の消費電力は、理想的
には１万分の１に低減できる。

【００３０】本実施例によれば、本発明によれば、対向
電極ありは、信号電極より供給される交流駆動信号を無
段階で制御するスイッチ素子を表示画素毎に設け、印加
される駆動信号の電荷移動量あるいは電界を制御するこ
とで多階調表示を実現し、かつ、リフレッシュ不要な場
合には、スイッチ素子の走査、信号再書込みを不要とし
たことで、消費電力を大幅に低減した表示装置を実現で
きる。また、対向電極ありは、信号電極より供給される
交流駆動信号を無段階で制御するスイッチ素子を表示画
素毎に設け、印加される駆動信号の電荷移動量あるいは
電界を制御することで多階調表示を実現し、かつ、リフ
レッシュ不要な場合には、スイッチ素子の走査、信号再
書込みを不要としたことで、中間調表示状態での消費電
力を大幅に低減した表示装置を実現できる。

【００３１】（実施例２）次に、実施例２を説明する。
以下の実施例では、実施例１と同一な製造方法、駆動方
法等に関しては説明を省略する。

【００３２】図２は、ゲート電極に相当する強誘電体制
御電極３１に大きなテーパ角を持たせることで、 ＥＬＡ
活性化によるチャネル部の制御を行った例である。チャ
ネル領域は、ちょうど制御電極３１上の半導体層のテー
パ部分３２にあたるために十分なＥＬＡ活性化が行われ
ず、信号電極３０、画素電極２５の接続部３４のみがＥ
ＬＡ活性化されることになる。テーパ部分のみが、ａ−
Ｓｉ層３２として残されることで、強誘電体膜への信号
書込みは、信号電極からｐ−Ｓｉ（多結晶）層部分３４
を通して電荷の注入が可能となる。そして、書き込んだ
電荷（強誘電体）は、移動度が低い反面、オフリーク電
流が非常に小さいａ−Ｓｉ（アモルファス）層３２がス
イッチ素子として動作するために、高性能なメモリ型ス
イッチ素子となる。２２は対向基板、２３は対向電極、
２４は液晶層、２６は層間絶縁膜、３３は強誘電体膜で
ある。図２では、スイッチ素子２００の両側に信号電極
３０を設け、スイッチ素子（チャネル部分がａ−Ｓｉ
（アモルファス）層３２）の信号書込み能力を高めた
が、片側のみ信号電極を形成しても構わない。本スイッ
チ素子の構造は、ゲート電極の側壁部分に形成される非
ＥＬＡ部３２をスイッチ素子のチャネル部としたことを
特長としており、チャネルにより制御される間隔を狭め
ることで、 画素電極なしでも、液晶に対して電荷・電界
を与えることが可能となる。

【００３３】以上、レーザ光照射方法で、シリコン層の
最適化が図られことを示したが、強誘電体の膜質の改質
も同時に実現できるために、上部電極を含めたＥＬＡ方
法で、素子性能をさらに向上させることが可能である。
以上の実施例２の液晶表示装置についても、その他の効
果については、実施例１と同一の効果を奏する事ができ
る。

【００３４】（実施例３）更に、実施例３について説明
する。この実施例では、液晶表示装置全体の構成として
は実施例１と同様であるので、ここではその特徴的部分
である等価回路、駆動方法等を中心に説明する。駆動信
号の対称性と任意位置のリフレッシュ駆動を実現した回
路例を図６に示す。図中の６０１、６０２は、図５の破
線部の回路５０と同等の回路となっており、強誘電体の
保持電荷により制御されるスイッチ素子により、液晶に
印加される電荷あるいは電界が制御されている。

【００３５】実施例１では、対向電極は、シート状の電
極となっていたが、図６の表示装置では、対向電極は、
強誘電体制御電極の配線に直交する方向に櫛形状に配線
が形成される。配線は、各表示画素上に対応するように
配置されている。動作は、図５で示したメモリ素子書込
み動作に類似の動作となるが、６０１、６０２内の画素
スイッチ素子への書込み信号の書込み精度を高めるため
に、スイッチ素子６１１、６１２を追加し、６０１、６
０２選択時のみにスイッチが閉じて、所定の強誘電体制
御電圧が加わるように走査信号Ｖｆｅ１、Ｖｆｅ２を選
択し、書込み時以外では、解放状態とすることで、選択
時以外に強誘電体制御信号が６０１、６０２に印加され
ないようにした。また、スイッチ６１３は、６０１、６
０２へ制御信号の書込み時には、解放状態となり、６０
１、６０２が独立制御可能とした。制御信号書込み後に
は、スイッチ６１３を閉じて液晶への駆動信号を供給可
能とする。液晶駆動信号は、Ｖｃｏｍ１、Ｖｃｏｍ２に
矩形信号を供給することで表示を行うが、低消費電力化
を目的した場合には、ＧＮＤを対称軸とした、対称矩形
波を供給することが望ましい。スイッチ素子６１１、６
１２は、同一の制御信号あるいは、信号の論理否定（Ｎ
ＯＴ）を使用することで駆動可能である。図６の例で
は、素子特性の対称性を重視した回路構成となってお
り、１つの液晶容量に対して、１対のメモリ型表示素子
を対応させているが、さらに回路を簡略化すると、図７
の構成が可能となる。図７の回路は、６０２に相当する
回路を液晶容量７３のみにし、６０２に相当する回路以
外の回路を７１で示した回路で、電荷あるいは、電界の
制御を６０１回路内のスイッチ素子により行っている。
７２は液晶層に交流を印加するトランジスタである。

【００３６】液晶の駆動信号は、図６の回路の駆動と同
様にＶｃｏｍ１、Ｖｃｏｍ２に対称な矩形波を供給する
ことで行う。図７の回路動作をさらに、簡略化して記述
すると図８の通りで、強誘電体に保持された電界（電
荷）で制御されるスイッチ素子８１１とそのスイッチ素
子の保持状態のリフレッシュタイミングを制御するスイ
ッチ８１２により成る。８２が実施例１で説明した縦型
のＭＯＳ型トランジスタである。図中のＶｆｅ１で制御
されるスイッチ８３は、オン・オフ制御のスイッチでよ
い。以上の実施例においても、その他の効果は、実施例
１と同様の効果を奏する事ができる。

【００３７】

【発明の効果】上記構成によって、本発明は、中間調表
示状態での消費電力を低減する事ができる。

【図面の簡単な説明】

【図１】本発明の実施例１を示す断面図

【図２】本発明の実施例２の断面図

【図３】本発明の実施例１を説明する図

【図４】本発明の実施例１の動作を説明する図

【図５】本発明の実施例１の１画素の等価回路図

【図６】本発明の実施例３の等価回路図

【図７】本発明の実施例３を説明する図

【図８】本発明の実施例３を説明する図

【図９】強誘電液晶の特性を説明する図

【図１０】従来の液晶表示装置を説明する図

【図１１】従来の液晶表示装置を説明する図

【図１２】従来の液晶表示装置を説明する図

【符号の説明】

１、２ 基板 ３ 対向電極 ４ 液晶層 ５ 画素電極 ６ シリコン活性層 ７ 強誘電体膜 ８、１１、１３強誘電体制御電極 ９ シリコン活性層 １０ 信号電極 １２ 層間絶縁膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】表面が絶縁性を呈する基板と、この基板上
   に形成されゲート絶縁膜に強誘電体を使用したＭＯＳ型
   トランジスタと、このＭＯＳ型トランジスタによって電
   荷の注入量を制御される画素電極と、この画素電極と対
   向する対向電極と、この対向電極と画素電極間に形成さ
   れる液晶層とを有する強誘電体を使用した液晶表示装置
   において、前記ＭＯＳ型トランジスタは、前記基板上に
   形成した半導体層の膜厚方向にキャリアを走らせる縦型
   構造である事を特徴とする強誘電体を使用した液晶表示
   装置。
2. 【請求項２】表面が絶縁性を呈する基板と、この基板上
   に形成されゲート絶縁膜に強誘電体を使用したＭＯＳ型
   トランジスタと、このＭＯＳ型トランジスタによって電
   荷の注入量を制御される画素電極と、この画素電極と対
   向する対向電極と、この対向電極と画素電極間に形成さ
   れる液晶層とを有する強誘電体を使用した液晶表示装置
   において、前記ＭＯＳ型トランジスタは、前記基板上に
   形成した第１の半導体膜と、この第１の半導体膜上に形
   成された櫛形状のゲート絶縁膜と、このゲート絶縁膜上
   に形成された櫛形状のゲート電極と、前記ゲート絶縁膜
   及びゲート電極を覆う第２の半導体膜とを有し、前記第
   １の半導体層の膜厚方向にキャリアを走らせる事を特徴
   とする強誘電体を使用した液晶表示装置。
3. 【請求項３】前記ゲート電極は、櫛形状の歯の部分の間
   隔を変える事によって前記キャリアの量を制御する事を
   特徴とする請求項２に記載の強誘電体を使用した液晶表
   示装置。
4. 【請求項４】前記ゲート電極と前記第２の半導体膜は、
   絶縁膜で電気的に絶縁されている事を特徴とする請求項
   ２に記載の強誘電体を使用した液晶表示装置。