JPH11307318A

JPH11307318A - 複合素子

Info

Publication number: JPH11307318A
Application number: JP10787198A
Authority: JP
Inventors: Koji Yotsumoto; 孝二四元; Yoshihiro Higuchi; 由浩樋口; Masami Koshimura; 正己越村
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 1998-04-17
Filing date: 1998-04-17
Publication date: 1999-11-05

Abstract

(57)【要約】【課題】サーミスタと抵抗を直列に接続し、更に、こ
のサーミスタと抵抗に対してコンデンサを並列に接続し
た回路と等価な特性を１チップで実現した複合素子を提
供する。【解決手段】サーミスタ素体１の一方の面上に導電体
層２、絶縁体層４，５、導電体層６，７、抵抗体層８及
び絶縁体層９が形成され、他方の面上に導電体層３、絶
縁体層１０、導電体層１１、誘電体層１２、導電体層１
３及び絶縁体層１４が形成されている。端子電極１７、
導電体層７、抵抗体層８、導電体層６，２、サーミスタ
素体１、導電体層３，１１及び端子電極１８の抵抗−サ
ーミスタの直列接続が形成され、この直列接続に対し、
端子電極１７、導電体層１３、誘電体層１２、導電体層
１１及び端子電極１８のコンデンサが並列に接続されて
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、抵抗とサーミスタ
とを直列に接続すると共に、この抵抗及びサーミスタに
対してコンデンサを並列に接続した複合素子に係り、詳
しくは、水晶発振器等の温度補償回路用として回路基板
等に表面実装される温度補償用に好適な複合素子に関す
る。

【０００２】

【従来の技術】従来、水晶発振器の温度補償回路等のよ
うに、サーミスタと抵抗を直列に接続したものに、コン
デンサを並列に接続した回路を構成する場合には、サー
ミスタ、チップ抵抗及びコンデンサ等の複数の電子部品
を個々に同一基板上にフローあるいはリフローはんだ付
けにより実装することが行われている。

【０００３】

【発明が解決しようとする課題】しかし、このようにサ
ーミスタ、チップ抵抗、コンデンサ等の個々の電子部品
を複数個用いて回路を構成する場合には、複数の部品を
同一基板上に実装するため、必然的に実装面積が増大
し、回路の小型化を進める上で大きな制約となってい
た。

【０００４】本発明は、サーミスタ素体の表面に抵抗材
料及び誘電材料を厚膜形成する手法を採用することによ
り、サーミスタと抵抗を直列に接続し、更に、このサー
ミスタと抵抗に対してコンデンサを並列に接続した回路
と等価な特性を１チップで実現した複合素子を提供する
ことを目的とする。

【０００５】

【課題を解決するための手段】本発明の複合素子は、チ
ップ状のサーミスタ素体と、該サーミスタ素体の両端面
に形成された端子電極と、該サーミスタ素体の側面に形
成された抵抗体層と、該抵抗体層が形成された該サーミ
スタ素体の側面とは異なる側面に形成された誘電体層と
を備えてなり、一方の端子電極、該抵抗体層、該サーミ
スタ素体及び他方の端子電極がこの順に直列接続される
と共に、一方の端子電極、該誘電体層及び他方の端子電
極がこの順に直列接続されてなることを特徴とするもの
である。

【０００６】かかる本発明によれば、サーミスタと抵抗
を直列に接続し、更に、このサーミスタと抵抗に対して
コンデンサを並列に接続した回路と等価な特性を有する
複合素子を単体の素子として実現することが可能とな
る。本発明による複合素子を利用すれば、サーミスタ、
コンデンサ及び抵抗より構成している温度補償回路等、
電子回路の小型化が可能となる。特に、小型化ニーズの
強い温度補償型水晶発振器等の温度補償用回路として、
本素子は有用である。

【０００７】

【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を詳細に説明する。

【０００８】図１は実施の形態に係る複合素子の断面図
であり、サーミスタ素体１の両面に導電体層２、３が形
成されている。図の上面側の導電体層２の上には、所定
の間隔をあけて絶縁体層４、５が形成され、この絶縁体
層４、５同士の間にまたがるようにして絶縁体層４，５
間の導電体層２上に導電体層６が形成されている。

【０００９】この導電体層６から離隔して絶縁体層４の
上に導電体層７が形成されている。導電体層６、７同士
の間にまたがって、抵抗体層８が形成されている。

【００１０】この導電体層７の一部のみを露出させるよ
うに、且つ抵抗体層８、導電体層６及び絶縁体層５を覆
うように絶縁体層９が形成されている。この絶縁体層９
はサーミスタ素体１の図の右端に達しているが、サーミ
スタ素体１の左端からは離隔しており、この絶縁体層９
の左方において導電体層７の一部が絶縁体層９で覆われ
ておらず、後述の端子電極１７が導電体層７に直に接す
るように設けられている。

【００１１】サーミスタ素体１の図の下面側では、導電
体層３上に絶縁体層１０，導電体層１１，誘電体層１
２、導電体層１３及び絶縁体層１４が積層形成されてい
る。絶縁体層１０は、図の左端縁に達しているが、右端
縁からは離隔しており、導電体層３はこの右端側におい
て絶縁体層１０によって覆われていない。導電体層１１
は図の右端縁に達しているが左端縁からは離隔してお
り、導電体層３と導電体層１１とは、この右端側部分に
おいて直接接している。誘電体層１２及び導電体層１３
は図の左端縁に達しているが右端縁からは離隔してい
る。絶縁体層１４は、図の左端縁及び右端縁の両端縁か
ら離隔して設けられており、導電体層１３の左端側及び
導電体層１１の右端側は絶縁体層１４で覆われていな
い。

【００１２】サーミスタ素体１の両端面には絶縁体層１
５、１６が形成され、その上に端子電極１７、１８が形
成されている。左側の絶縁体層１５は導電体層２、３及
び誘電体層１２と端子電極１７とを絶縁し、右側の絶縁
体層１６は、導電体層２、３と端子電極１８とを絶縁し
ている。このため、図においてサーミスタ素体１の上面
側では、端子電極１７は導電体層７にのみ導通してい
る。また、サーミスタ素体１の下面側では、端子電極１
７は導電体層１３にのみ導通し、端子電極１８は導電体
層１１（及び導電体層３）にのみ導通している。

【００１３】従って、図２（ａ）の等価回路の通り、端
子電極１７−導電体層７−抵抗体層８−導電体層６−導
電体層２−サーミスタ素体１−導電体層３−導電体層１
１−端子電極１８のように接続された抵抗・サーミスタ
直列接続と、この直列接続に対して、端子電極１７−導
電体層１３−誘電体層１２−導電体層１１−端子電極１
８のように接続されたコンデンサが並列に接続された複
合素子が得られる。

【００１４】なお、図示はしないが、素体１の図１の紙
面と平行方向の側面にも絶縁体層が設けられている。

【００１５】次に、この複合素子の製造方法について図
２（ｂ）を参照して説明する。

【００１６】まず、サーミスタ薄板２１の両面の全面に
導電体層２２、２３を形成する。この導電体層２２の上
に膜状の絶縁体層２４を形成し、導電体層２３の上に絶
縁体層２５を形成する。なお、絶縁体層２４、２５は同
一方向に延びている。絶縁体層２４同士の間及び絶縁体
層２５同士の間には、それぞれ所定の間隔があいてい
る。

【００１７】絶縁体層２４，２４同士の間の導電体層２
２上に帯状の導電体層２６を形成すると共に、絶縁体層
２４の上にのみ帯状の導電体層２７を形成する。また、
導電体層２３の露出面から絶縁体層２５の上面にかけ
て、帯状の導電体層２８を形成する。導電体層２６、２
７の間には所定の間隔があいている。また、導電体層２
８同士の間にも所定の間隔があいている。

【００１８】導電体層２６、２７にまたがるように帯状
の抵抗体層２９を形成する。抵抗体層２９、導電体層２
６及び絶縁体層２４を覆い、導電体層２７については大
部分が露出するように絶縁体層３０（図示略）を帯状に
形成する。

【００１９】また、絶縁体層２５の露出面から導電体層
２８の上面にかけて、帯状の誘電体層３１を形成し、更
に、この誘電体層３１上に導電体層３２を形成する。更
に、導電体層２８の一部と導電体層３２の一部が露出す
るように絶縁体層３３（図示略）を帯状に形成する。

【００２０】次いで、これらの帯状の層の長手方向と直
交方向にサーミスタ薄板２１を切断し、短冊状の素体を
形成する。

【００２１】次に、この短冊状の素体の切り出した側面
に絶縁体層を形成した後、短冊状素体をその長手方向と
直交方向に２点鎖線Ｘで示すように導電体層２７の抵抗
体層２９と反対側の端縁（図の左端縁。この端縁は、絶
縁体層２５、誘電体層３１及び導電体層３２の端縁と同
位置にある。）に沿って切断してチップとする。なお、
図２（ｂ）の２点鎖線Ｘはこのときの切断予定線を示
す。このチップの両端面に絶縁性樹脂層を塗着して絶縁
体層１５，１６を形成した後、端子電極１７，１８を形
成することにより、複合素子が得られる。

【００２２】なお、特に本発明を限定するものではない
が、サーミスタ材料としてはＭｎ−Ｃｏ−Ｃｕ系、Ｍｎ
−Ｃｏ−Ｆｅ系のものなどを用いることができる。

【００２３】絶縁体層２４、２５、３０及び３３（図示
略）は、例えばガラスペーストをスクリーン印刷等によ
り印刷し、乾燥後焼き付けることにより形成される。な
お、絶縁体層３０及び３３は後にそれぞれ絶縁体層９及
び１４を構成する。

【００２４】導電体層２２、２３、２６、２７、２８、
３２は、例えば導電性電極ペーストをスクリーン印刷等
により印刷し、乾燥後焼き付けることにより形成され
る。なお、導電体層、抵抗体層及び誘電体層の焼き付け
を一緒に行うようにしても良い。

【００２５】抵抗体層２９は、ＲｕＯ₂系等の抵抗体ペ
ーストをスクリーン印刷等により印刷し、乾燥後焼き付
けることにより形成される。

【００２６】誘電体層３１は、ＴｉＯ₂等の誘電体ペー
ストをスクリーン印刷等により印刷し、乾燥後焼き付け
ることにより形成される。

【００２７】端子電極１７，１８は、Ａｇ等の導電性下
地電極とめっき層（Ｎｉめっきとはんだめっき）とで形
成される。

【００２８】なお、絶縁体層は、一液性エポキシ配合樹
脂等の絶縁性樹脂材料を塗付することによっても形成で
きる。この絶縁性樹脂材料を用いて絶縁体層を形成した
場合、端子電極１７、１８は導電性樹脂材料を用いて形
成される。この場合、端子電極は、樹脂系下地電極とめ
っき層（Ｎｉめっきとはんだめっき）とで形成するのが
好ましい。

【００２９】

【実施例】以下、実施例について説明する。

【００３０】（１）３０×５０×０．６ｍｍの寸法の薄
板状サーミスタ（Ｍｎ−Ｃｏ−Ｃｕ系焼結体）２１を用
意し、その薄板状素体の両面に市販の導電性電極ペース
ト（Ａｇ）を素体全面にスクリーン印刷法により印刷
し、乾燥後（１５０℃、１５分）、８５０℃×１５分で
焼き付け、導電体層２２、２３を形成した。

【００３１】（２）この導電体層を形成した薄板状素体
の両面に所定の帯状パターンとなるように、市販のガラ
スペースト（絶縁性）をスクリーン印刷法により印刷
し、乾燥後（１５０℃、１５分）、８５０℃×１５分で
焼き付け、絶縁体層２４、２５を形成した。なお、絶縁
体層２４の帯状ガラスの幅：１．５２ｍｍ、帯状ガラス
の間隔：０．１０ｍｍとした。また、絶縁体層２５の帯
状ガラスの幅：１．５２ｍｍ、帯状ガラスの間隔：０．
１ｍｍとした。

【００３２】（３）この絶縁体層２４、２５を形成した
薄板状素体の両面に導電性電極ペースト（Ａｇ）をスク
リーン印刷法により所定のパターンとなるように印刷
し、乾燥させ（１５０℃、１５分）、帯状の導電体層２
６、２７及び導電体層２８を形成した。導電体層２６の
幅は０．３ｍｍ、導電体層２７の幅は０．５ｍｍ、導電
体層２６と２７との間隔は、抵抗体層形成部分で０．５
ｍｍとした。また、導電体層２８の幅は１．２２ｍｍ、
導電体層２８同士の間隔は０．４０ｍｍとした。

【００３３】（４）次に、薄板状素体の一方の面に、抵
抗体ペーストをスクリーン印刷法により所定のパターン
となるように印刷し、乾燥後（１５０℃、１５分）、８
５０℃×１５分で焼き付け、幅０．８０ｍｍの帯状の抵
抗体層２９を形成した。なお、抵抗材料は酸化ルテニウ
ム（ＲｕＯ₂ ）系の材料を用いた。

【００３４】（５）更に、他方の面にＴｉＯ₂系誘電体
ペーストをスクリーン印刷法により所定のパターンとな
るように印刷し、乾燥後（１５０℃、１５分）８５０℃
×１５分で焼き付け、幅１．２２ｍｍの帯状の誘電体層
３１を形成した。

【００３５】（６）誘電体層３１上に、導電性電極ペー
スト（Ａｇ）をスクリーン印刷法により所定のパターン
となるように印刷し、乾燥させ（１５０℃、１５分）、
帯状の導電体層３２を幅１．２２ｍｍに形成した。

【００３６】（７）さらに、この薄板状素体の両面にガ
ラスペーストをスクリーン印刷法により所定のパターン
となるように印刷し、乾燥後（１５０℃、１５分）、８
５０℃×１５分で焼き付け、絶縁体層３０，３３（図示
略）を形成した。

【００３７】（８）この薄板状素体を、ダイシングマシ
ーンを用いて、幅０．７２ｍｍの短冊状素体に切断し
た。

【００３８】（９）この短冊状素体の２面（切断面）に
市販のガラスペーストをスクリーン印刷法により印刷
し、乾燥後（１５０℃、１５分）、８５０℃×１５分で
焼き付け、絶縁体層を形成した。

【００３９】（１０）この短冊状素体をダイシングマシ
ーンを用いて図２（ｂ）のＸに示す位置で幅１．５２ｍ
ｍのチップ状素体に切断した。

【００４０】（１１）このチップ状素体の両端に、絶縁
性樹脂をディプ法により付着させ、乾燥後（１２０℃、
１５分）、１５０℃×３０分で熱硬化させ、絶縁体層１
５、１６を形成した。絶縁性樹脂は一液性エポキシ配合
樹脂を用いた。

【００４１】（１２）このチップ状素体の両端に、市販
の樹脂系フィラーのＡｇ電極をディップ法で付着させ、
乾燥後（１５０℃、１５分）、１５０℃×１時間で熱硬
化させ、その上に電解バレルメッキ法により、Ｎｉめっ
き、はんだめっきし、端子電極１７、１８を形成した。
Ｎｉめっき厚さは約４μｍ、はんだめっき厚さは約５μ
ｍである。これにより、図２（ａ）の等価回路の複合素
子が得られた。

【００４２】

【発明の効果】以上詳述した通り、本発明によれば、サ
ーミスタ素体の一方の側面に、絶縁体層、導電体層、抵
抗体層を所定のパターンに形成し、他方の側面に絶縁体
層、導電体層、誘電体層を所定のパターンに形成するこ
とにより、サーミスタと抵抗を直列に接続し、更に、こ
のサーミスタと抵抗に対してコンデンサを並列に接続し
た回路と等価な特性を有する複合素子を提供することが
できる。

【００４３】この複合素子によれば、サーミスタと抵抗
を直列に接続し、更に、このサーミスタと抵抗に対して
コンデンサを並列に接続した回路と等価な特性を有する
複合素子を単体の素子として実現できるため、例えば、
サーミスタ、コンデンサ、抵抗から構成される温度補償
回路等、各種回路の小型化が可能となる。特に、小型化
ニーズの強い温度補償型水晶発振器等の温度補償用回路
として、本素子は有用である。

【図面の簡単な説明】

【図１】実施の形態に係る複合素子の断面図である。

【図２】図２（ａ）は、図１に示す複合素子の等価回路
図、図２（ｂ）は製造途中図である。

【符号の説明】

１サーミスタ素体２，３，６，７，１１，１３導電体層４，５，９，１０，１４，１５，１６絶縁体層８抵抗体層１２誘電体層１７，１８端子電極２１サーミスタ薄板２２，２３，２６，２７，２８，３２導電体層２４，２５，３０，３３絶縁体層２９抵抗体層３１誘電体層

Claims

【特許請求の範囲】

【請求項１】チップ状のサーミスタ素体と、該サーミ
スタ素体の両端面に形成された端子電極と、該サーミス
タ素体の側面に形成された抵抗体層と、該抵抗体層が形
成された該サーミスタ素体の側面とは異なる側面に形成
された誘電体層とを備えてなり、一方の端子電極、該抵抗体層、該サーミスタ素体及び他
方の端子電極がこの順に直列接続されると共に、一方の
端子電極、該誘電体層及び他方の端子電極がこの順に直
列接続されてなることを特徴とする複合素子。