JPH11308522A - ビデオカメラ - Google Patents
ビデオカメラInfo
- Publication number
- JPH11308522A JPH11308522A JP10112381A JP11238198A JPH11308522A JP H11308522 A JPH11308522 A JP H11308522A JP 10112381 A JP10112381 A JP 10112381A JP 11238198 A JP11238198 A JP 11238198A JP H11308522 A JPH11308522 A JP H11308522A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- camera
- generator
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
ング発生器を備えるカメラヘッドと、撮像素子からの撮
像信号を信号処理して映像信号を得る信号処理回路、そ
の信号処理回路にタイミング信号を供給するタイミング
発生器、ヘッド側及び本体側タイミング発生器に、共通
に供給するクロック並びに水平及び垂直同期信号をそれ
ぞれ発生するクロック発生器及び同期発生器を備えるビ
デオカメラにおいて、ヘッド側及び本体側タイミングク
ロック間の位相が逆相となったとき、直ちに正相に戻す
ことのできるものを得る。 【解決手段】 ヘッド側及び本体側位相判別信号を比較
して、ヘッド側及び本体側タイミングクロック間の位相
の正逆を検出し、その位相が逆相のときは、クロック発
生器4からヘッド側及び本体側タイミング発生器9、6
の何れか一方に供給するクロックのみの1パルスを阻止
するゲート回路5を設ける。
Description
メラヘッドからなるビデオカメラに関する。
の従来例を説明する。このビデオカメラは、カメラ本体
1、カメラヘッド2及び撮像レンズ3から構成され、カ
メラ本体1及びカメラヘッド2間には、ケーブルCBが
接続されている。このケーブルCBは、後述する信号線
L1、L2、L3を含むケーブルである。そのケーブル
CBの長さは、その信号線L1、L2、L3の信号の伝
達遅延が信号処理回路で28MHzの信号の1周期35
nsec に等しくなるようにしている。
ロックCK0を発生するクロック発生器4と、タイミン
グ発生器6と、信号処理回路7と、水平同期信号HD及
び垂直同期信号VDを発生する同期発生器8とを有す
る。
と、CCD固体撮像素子10と、演算増幅器11とを有
する。
器4からの28MHzのクロックCK0を1/2に分周
して、14MHzのタイミングクロックCKa、CKb
を生成する。又、同期発生器8からの水平同期信号HD
及び垂直同期信号VDによって、各々のタイミング発生
器6、9の同期がとられる。
生成した14MHzのタイミングクロックCKbを基に
して、必要なタイミングパルスを生成して、CCD固体
撮像素子10に供給する。CCD固体撮像素子10から
の撮像信号は、演算増幅器11によって増幅した後、カ
メラ本体1側の信号処理回路7に供給される。
生成した14MHzのタイミングクロックCKbを基に
して、必要なタイミングパルスを生成して、信号処理回
路7に供給する。信号処理回路7では、カメラヘッド2
の演算増幅器11から得られた撮像信号を信号処理し
て、カラー映像信号を出力する。
ロックCK0は、信号線L2を通じて、カメラヘッド2
のタイミング発生器9に供給される。
期信号HD及び垂直同期信号VDは、信号線L1を通じ
て、カメラヘッド2のタイミング発生器9に供給され
る。カメラヘッド2の演算増幅器11からの撮像信号
は、信号線L3を通じて、カメラ本体1の信号処理回路
7に供給される。
て、図4のカメラ本体1及びカメラヘッド2の各部の信
号のタイミングを説明する。図5Aは、クロック発生器
4からの28MHzのクロックCK0の波形を示す。カ
メラ本体1のタイミング発生器6からの14MHzのタ
イミングクロックCKaの波形を図5Bに示すものとす
る。
の位相判別信号)aは、カメラ本体1側のタイミング発
生器6から発生する、1水平周期に等しい周期を有する
負極性のパルスで、14MHzのタイミングクロックC
Kaのあるパルスの立ち上がりタイミングで立ち下が
り、一定の14MHzのクロック数後に立ち上がる信号
である。
位相判別信号)bは、カメラヘッド2側のタイミング発
生器9から発生する、1水平周期に等しい周期を有する
負極性のパルスで、14MHzのタイミングクロックC
Kbのあるパルスの立ち下がりタイミングで立ち下が
り、一定の14MHzのクロック数後に立ち上がる信号
である。
a、CKbが同位相のときは、図5Dに示す如く、信号
aに対し、パルス幅の1/2だけ位相がずれており、タ
イミングクロックCKa、CKbが逆相のときは、図5
Eに示す如く、信号aと同位相となっている。
すれば、14MHzのタイミングクロックCKa、CK
b間の位相が同相か、逆相かを検出することができる。
生器4よりのクロックCK0を、タイミング発生器6、
9でそれぞれ1/2分周して得られたタイミングクロッ
クCKa、CKbが、互いに逆相になっていると、信号
処理回路7から得られたカラー映像信号は、正常な映像
信号では無くなってしまう。
生じる)は、電源の立ち上げ時に良く生じるので、通常
は電源の立ち上げ時に、この現象をソフトウェアで検出
するようにし、その場合には、クロック発生器4の発振
を一旦停止、再度発振させることによって、タイミング
クロックCKa、CKbが、同相となるようにしてい
る。
の外乱によって、タイミングクロックCKa、CKb
が、逆相になる場合があり、そのような場合には、撮像
を中止して電源を切り、その後再度電源を投入して、タ
イミングクロックCKa、CKbが、同相になるように
しなければならず、実用上大変不便である。
その撮像素子にタイミング信号を供給するカメラヘッド
側タイミング発生器を備えるカメラヘッドと、撮像素子
からの撮像信号を信号処理して映像信号を得る信号処理
回路、その信号処理回路にタイミング信号を供給するカ
メラ本体側タイミング発生器、カメラヘッド側タイミン
グ発生器及びカメラ本体側タイミング発生器に、共通に
供給するクロック並びに水平及び垂直同期信号をそれぞ
れ発生するクロック発生器及び同期発生器を備えるカメ
ラ本体とを有し、カメラヘッド及びカメラ本体が信号線
を通じて互いに接続され、カメラヘッド側及びカメラ本
体側タイミング発生器において、クロック発生器からの
クロックを同じ分周比を以て分周して、それぞれカメラ
ヘッド側及びカメラ本体側のタイミングクロックをそれ
ぞれ生成すると共に、そのカメラヘッド側及びカメラ本
体側タイミングクロックにそれぞれ同期し、その各位相
を示す、それぞれ1水平周期毎のカメラヘッド側及びカ
メラ本体側位相判別信号をそれぞれ生成するようにした
ビデオカメラにおいて、カメラヘッド側及びカメラ本体
側タイミングクロック間の位相が逆相となったとき、直
ちに正相に戻すことのできるものを提案しようとするも
のである。
その撮像素子にタイミング信号を供給するカメラヘッド
側タイミング発生器を備えるカメラヘッドと、撮像素子
からの撮像信号を信号処理して映像信号を得る信号処理
回路、その信号処理回路にタイミング信号を供給するカ
メラ本体側タイミング発生器、カメラヘッド側及びカメ
ラ本体側タイミング発生器に、共通に供給するクロック
並びに水平及び垂直同期信号をそれぞれ発生するクロッ
ク発生器及び同期発生器を備えるカメラ本体とを有し、
カメラヘッド及びカメラ本体が信号線を通じて互いに接
続され、カメラヘッド側及びカメラ本体側タイミング発
生器において、クロック発生器からのクロックを同じ分
周比を以て分周して、それぞれカメラヘッド側及びカメ
ラ本体側タイミングクロックをそれぞれ生成すると共
に、そのカメラヘッド側及びカメラ本体側タイミングク
ロックにそれぞれ同期し、それぞれ1水平周期毎に発生
するパルスを位相判別信号として使用するビデオカメラ
において、カメラヘッド側及びカメラ本体側タイミング
発生器よりのカメラヘッド側及びカメラ本体側の位相判
別信号を比較して、カメラヘッド側及びカメラ本体側タ
イミングクロック間の位相の正逆を検出し、そのカメラ
ヘッド側及びカメラ本体側のタイミングクロック間の位
相が逆相のときは、クロック発生器からカメラヘッド側
及びカメラ本体側タイミング発生器の何れか一方に供給
するクロックのみの1パルスを阻止するゲート回路を設
けたものである。
びカメラ本体側タイミング発生器よりのカメラヘッド側
及びカメラ本体側位相判別信号を比較して、カメラヘッ
ド側及びカメラ本体側タイミングクロック間の位相の正
逆を検出し、そのカメラヘッド側及びカメラ本体側のタ
イミングクロック間の位相が逆相のときは、クロック発
生器からカメラヘッド側及びカメラ本体側タイミング発
生器の何れか一方に供給するクロックのみの1パルス
を、ゲート回路によって阻止する。
素子にタイミング信号を供給するカメラヘッド側タイミ
ング発生器を備えるカメラヘッドと、撮像素子からの撮
像信号を信号処理して映像信号を得る信号処理回路、そ
の信号処理回路にタイミング信号を供給するカメラ本体
側タイミング発生器、カメラヘッド側及びカメラ本体側
タイミング発生器に、共通に供給するクロック並びに水
平及び垂直同期信号をそれぞれ発生するクロック発生器
及び同期発生器を備えるカメラ本体とを有し、カメラヘ
ッド及びカメラ本体が信号線を通じて互いに接続され、
カメラヘッド側及びカメラ本体側タイミング発生器にお
いて、クロック発生器からのクロックを同じ分周比を以
て分周して、それぞれカメラヘッド側及びカメラ本体側
タイミングクロックをそれぞれ生成すると共に、そのカ
メラヘッド側及びカメラ本体側タイミングクロックにそ
れぞれ同期し、それぞれ1水平周期毎に発生するパルス
を位相判別信号として使用するビデオカメラを前提の構
成とする。
おいて、カメラヘッド側及びカメラ本体側タイミング発
生器よりのカメラヘッド側及びカメラ本体側の位相判別
信号を比較して、カメラヘッド側及びカメラ本体側タイ
ミングクロック間の位相の正逆を検出し、そのカメラヘ
ッド側及びカメラ本体側のタイミングクロック間の位相
が逆相のときは、クロック発生器からカメラヘッド側及
びカメラ本体側タイミング発生器の何れか一方に供給す
るクロックのみの1パルスを阻止するゲート回路を設け
たものである。
1を参照して、本発明の実施の形態の具体例を詳細に説
明する。尚、図1において、図4と対応する部分には、
同一符号を付してある。このビデオカメラは、カメラ本
体1、カメラヘッド2及び撮像レンズ3から構成され、
カメラ本体1及びカメラヘッド2間には、ケーブルCB
が接続されている。このケーブルCBは、後述する信号
線L1、L2、L3、L4を含むケーブルである。その
ケーブルCBの長さは、その信号線L1、L2、L3の
信号の伝達遅延が信号処理回路で28MHzの信号の1
周期35nsec に等しくなるようにしている。
ロックCK0を発生するクロック発生器4と、タイミン
グ発生器6と、信号処理回路7と、水平同期信号HD及
び垂直同期信号VDを発生する同期発生器8とを有す
る。
と、CCD固体撮像素子10と、演算増幅器11とを有
する。
器4からの28MHzのクロックCK0を1/2に分周
して、14MHzのタイミングクロックCKa、CKb
を生成する。又、同期発生器8からの水平同期信号HD
及び垂直同期信号VDによって、タイミング発生器6、
9に同期が掛けられる。
生成した14MHzのタイミングクロックCKbを基に
して、必要なタイミングパルスを生成して、CCD固体
撮像素子10に供給する。CCD固体撮像素子10から
の撮像信号は、演算増幅器11を通じて、カメラ本体1
側の信号処理回路7に供給される。
生成した14MHzのタイミングクロックCKaを基に
して、必要なタイミングパルスを生成して、信号処理回
路7に供給する。信号処理回路7では、カメラヘッド2
の演算増幅器11から得られた撮像信号を信号処理し
て、カラー映像信号を出力する。
ロックCK0は、ゲート回路5及び信号線L2を通じ
て、カメラヘッド2のタイミング発生器9に供給され
る。カメラ本体1の同期発生器8からの水平同期信号H
D及び垂直同期信号VDは、信号線L1を通じて、カメ
ラヘッド2のタイミング発生器9に供給される。カメラ
ヘッド2の演算増幅器11からの撮像信号は、信号線L
3を通じて、カメラ本体1の信号処理回路7に供給され
る。
のクロックCK0を、ゲート回路5を通じて、タイミン
グ発生器6に供給すると共に、信号線L2を通じてカメ
ラヘッド2のタイミング発生器9に供給するようにして
も良い。
5の具体的構成の一例を説明する。21は、カメラヘッ
ド2のタイミング発生器9からの、タイミングクロック
CKbの位相判別信号bが供給される入力端子である。
22は、カメラ本体1側のクロック発生器4から発生す
るクロックCK0の入力端子である。23は、カメラ本
体1側のタイミング発生器6からの、タイミングクロッ
クCKaの位相判別信号aが供給される入力端子であ
る。
ップ回路で、共に、D入力端子、CK(クロック)入力
端子、Q(非反転)出力端子、Qi(反転)出力端子、
反転プリセット(PR)入力端子、反転クリア(CR)
入力端子である。尚、反転プリセット(PR)入力端
子、反転クリア(CR)入力端子には、電源電圧Vccが
印加されている。尚、D型フリップフロップ回路は、ク
ロック(CK)入力端子に供給するクロックの、例え
ば、立ち上がりタイミングにおけるD入力端子に供給さ
れるD入力信号のレベル(0又は1)を、Q出力とし、
次の立ち上がりタイミングまでホールドし、QiはQ出
力の反転出力である。
フロップ回路24のD入力端子に供給されると共に、入
力端子22からのクロックCK0がそのクロック(C
K)入力端子に供給される。D型フリップフロップ回路
24のQ出力を、D型フリップフロップ回路25のD入
力端子に供給する。
及びD型フリップフロップ回路25のQ出力をNAND
ゲート28に供給する。D型フリップフロップ回路29
のD入力端子にNANDゲート28の出力を供給すると
共に、信号aのインバータ27による反転信号をクロッ
ク入力端子に供給する。
すると共に、D型フリップフロップ回路29のQ出力を
ゲート信号としてゲート回路26に供給し、その出力を
信号線L2を通じて、カメラヘッド2側のタイミング発
生器9に供給する。
て、図1及び図2の具体例のビデオカメラの動作を説明
する。カメラヘッド2側のタイミング発生器9よりのタ
イミングクロックCKbが、カメラ本体1側のタイミン
グ発生器6よりのタイミングクロックCKaと位相が合
っていない場合は、図3Cに示す如く、カメラヘッド1
側のタイミング発生器9よりの信号bが、図3Bに示す
カメラ本体1側のタイミング発生器6よりの信号aと同
位相となる。このときは、図3Aに示す如く、図2及び
図3のゲート回路におけるANDゲート26によって、
図3A示す如く、クロックCK0の1パルスを阻止す
る。かくすると、カメラヘッド2側のタイミング発生器
9から出力されるタイミングクロックCKbが途中で位
相補正され、図3Aに示すカメラ本体1側のタイミング
発生器6よりのタイミングクロックaと同位相になる。
これによって、図3Cに示したカメラヘッド2側のタイ
ミング発生器9よりの信号bの位相が、図3Dに示す如
く、そのパルス幅の半分だけ位相補正され、カメラ本体
1のタイミング発生器6よりの信号aに対し、位相がパ
ルス幅の半分だけ移相せしめられる。
素子にタイミング信号を供給するカメラヘッド側タイミ
ング発生器を備えるカメラヘッドと、撮像素子からの撮
像信号を信号処理して映像信号を得る信号処理回路、そ
の信号処理回路にタイミング信号を供給するカメラ本体
側タイミング発生器、カメラヘッド側及びカメラ本体側
タイミング発生器に、共通に供給するクロック並びに水
平及び垂直同期信号をそれぞれ発生するクロック発生器
及び同期発生器を備えるカメラ本体とを有し、カメラヘ
ッド及びカメラ本体が信号線を通じて互いに接続され、
カメラヘッド側及びカメラ本体側タイミング発生器にお
いて、クロック発生器からのクロックを同じ分周比を以
て分周して、それぞれカメラヘッド側及びカメラ本体側
タイミングクロックをそれぞれ生成すると共に、そのカ
メラヘッド側及びカメラ本体側タイミングクロックにそ
れぞれ同期し、それぞれ1水平周期毎に発生するパルス
を位相判別信号として使用するビデオカメラにおいて、
カメラヘッド側及びカメラ本体側タイミング発生器より
のカメラヘッド側及びカメラ本体側の位相判別信号を比
較して、カメラヘッド側及びカメラ本体側タイミングク
ロック間の位相の正逆を検出し、そのカメラヘッド側及
びカメラ本体側のタイミングクロック間の位相が逆相の
ときは、クロック発生器からカメラヘッド側及びカメラ
本体側タイミング発生器の何れか一方に供給するクロッ
クのみの1パルスを阻止するゲート回路を設けたので、
カメラヘッド側及びカメラ本体側タイミングクロック間
の位相が逆相となったとき、直ちに正相に戻すことので
きる。
及びカメラ本体側タイミングクロック間の位相が逆相と
なったとき、直ちに正相に戻すことができるので、撮像
中にカメラヘッド側及びカメラ本体側タイミングクロッ
ク間の位相が逆相となって、カラー映像信号が一時的に
正常でなくなっても、直ちに、正常なカラー映像信号に
戻すことができると共に、電源立ち上がり時に、カメラ
ヘッド側及びカメラ本体側タイミングクロック間の位相
が逆相になっても、容易且つ簡単に、正相に戻すことが
できる。
回路を示すブロック線図である。
ブロック線図である。
るヘッドの14MHzのタイミングクロックの位相を、
本体の14MHzのタイミングクロックの位相に合わせ
る方法を示すタイミングチャートである。
る。
ド及び本体の信号のタイミングを示すタイミングチャー
トである。
ズ、4 クロック発生器、5 ゲート回路、6 タイミ
ング発生器、7 信号処理回路、8 同期発生器、9
タイミング発生器、10 CCD固体撮像素子、11
演算増幅器。
Claims (1)
- 【請求項1】 撮像素子及び該撮像素子にタイミング信
号を供給するカメラヘッド側タイミング発生器を備える
カメラヘッドと、 上記撮像素子からの撮像信号を信号処理して映像信号を
得る信号処理回路、該信号処理回路にタイミング信号を
供給するカメラ本体側タイミング発生器、上記カメラヘ
ッド側及び上記カメラ本体側タイミング発生器に、共通
に供給するクロック並びに水平及び垂直同期信号をそれ
ぞれ発生するクロック発生器及び同期発生器を備えるカ
メラ本体とを有し、 上記カメラヘッド及び上記カメラ本体が信号線を通じて
互いに接続され、上記カメラヘッド側及びカメラ本体側
タイミング発生器において、上記クロック発生器からの
クロックを同じ分周比を以て分周して、それぞれカメラ
ヘッド側及びカメラ本体側タイミングクロックをそれぞ
れ生成すると共に、該カメラヘッド側及びカメラ本体側
タイミングクロックにそれぞれ同期し、それぞれ1水平
周期毎に発生するパルスを位相判別信号として使用する
ビデオカメラにおいて、 上記カメラヘッド側及びカメラ本体側タイミング発生器
よりの上記カメラヘッド側及びカメラ本体側の位相判別
信号を比較して、上記カメラヘッド側及びカメラ本体側
タイミングクロック間の位相の正逆を検出し、該カメラ
ヘッド側及びカメラ本体側のタイミングクロック間の位
相が逆相のときは、上記クロック発生器から上記カメラ
ヘッド側及び上記カメラ本体側タイミング発生器の何れ
か一方に供給するクロックのみの1パルスを阻止するゲ
ート回路を設けたことを特徴とするビデオカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112381A JPH11308522A (ja) | 1998-04-22 | 1998-04-22 | ビデオカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112381A JPH11308522A (ja) | 1998-04-22 | 1998-04-22 | ビデオカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11308522A true JPH11308522A (ja) | 1999-11-05 |
Family
ID=14585262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10112381A Pending JPH11308522A (ja) | 1998-04-22 | 1998-04-22 | ビデオカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11308522A (ja) |
-
1998
- 1998-04-22 JP JP10112381A patent/JPH11308522A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05327486A (ja) | 同期信号生成回路 | |
| JP4379380B2 (ja) | 水平レジスタ転送パルス生成回路及び撮像装置 | |
| JP2001211347A (ja) | タイミング発生器 | |
| JPS58707B2 (ja) | 垂直同期信号検出方法および回路 | |
| JP3684264B2 (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| EP1100258A1 (en) | Device for measuring period of synchronizing signal and display device | |
| JP3346497B2 (ja) | 電源同期パルス生成回路 | |
| JPS6324665Y2 (ja) | ||
| KR920010030B1 (ko) | 동기신호의 주파수에 대응하는 펄스폭을 가지는 클램프펄스 발생회로 | |
| JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
| JP2846858B2 (ja) | 2次元/3次元映像変換装置 | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| JP3030837B2 (ja) | 水平同期信号用afc回路及び映像信号処理装置 | |
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JP2838878B2 (ja) | 固体撮像装置のパルス発生回路 | |
| JP2708061B2 (ja) | 同期回路装置 | |
| JPH11298754A (ja) | 水平画面位置調整回路 | |
| JPH10145682A (ja) | パルス信号発生装置 | |
| JPH09130235A (ja) | ディジタルpll回路 | |
| JPH0590958A (ja) | Pll回路 | |
| JPS6269774A (ja) | 固体撮像装置 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JP2005277820A (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 | |
| JPH08205078A (ja) | 同期信号発生回路 | |
| JPH0738772A (ja) | 垂直同期パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |