JPH11308574A - 走査線数変換装置及び方法 - Google Patents

走査線数変換装置及び方法

Info

Publication number
JPH11308574A
JPH11308574A JP10111761A JP11176198A JPH11308574A JP H11308574 A JPH11308574 A JP H11308574A JP 10111761 A JP10111761 A JP 10111761A JP 11176198 A JP11176198 A JP 11176198A JP H11308574 A JPH11308574 A JP H11308574A
Authority
JP
Japan
Prior art keywords
image data
line
processor
data
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10111761A
Other languages
English (en)
Inventor
Koji Aoyama
幸治 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10111761A priority Critical patent/JPH11308574A/ja
Priority to US09/293,139 priority patent/US6317159B1/en
Publication of JPH11308574A publication Critical patent/JPH11308574A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G1/167—Details of the interface to the display terminal specific for a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【課題】 画像メモリやメモリコントローラを用いるこ
となく、走査数変換を行なうことができる走査数変換回
路を提供する。 【解決手段】 入力ＳＡＭ部３１と、プロセッサブロッ
ク１１、２２と、出力ＳＡＭ部３２とからなるリニアア
レイ型多並列プロセッサを設ける。プロセッサブロック
１１、２２は、データメモリ部１２、２２、ＡＬＵアレ
イ部１３、２３からなり、各々の要素プロセッサが同一
の命令に従って操作するＳＩＭＤ型アーキテクチャが採
用される。プロセッサブロック１１をＦＩＦＯとして機
能させ、プロセッサブロック２２で走査線数変換のため
の補間演算を行ない、プロセッサブロック２２からの要
求信号により、プロセッサブロック１１からプロセッサ
ブロック２２にデータを転送させて、補間処理を行な
う。これにより、画像メモリやメモリコントローラを用
いることなく、走査線数変換が行なえる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、走査線数の異な
る種々のフォーマットのビデオ信号を所定の走査線数の
ビデオ信号に変換するための走査線数変換回路に関す
る。
【０００２】
【従来の技術】標準テレビジョン放送信号としては、Ｎ
ＴＳＣ(National Television SystemCommittee) 方式や
ＰＡＬ(Phase Alternation by Line) 方式が知られてい
る。ＮＴＳＣ方式では１フレームの走査線数が５２５本
なのに対して、ＰＡＬ方式とでは１フレームの走査線数
が６２５本であり、ＮＴＳＣ方式とＰＡＬ方式とでは走
査線の数が異なっている。
【０００３】また、ＮＴＳＣ方式やＰＡＬ方式のような
標準方式のみならず、近年、ＨＤＴＶ(High Definition
Television)方式のテレビジョン放送の開発が進められ
ている。ＨＤＴＶ方式では、１フレームの走査線数が１
１２５本とされている。
【０００４】更に、コンピュータ画像では、テレビジョ
ン放送とは異なるフォーマットのビデオ信号が用いられ
ており、ＶＧＡ(Video Graphics Array)の画素数は（６
４０×４８０）ドットであり、ＳＶＧＡ(Super VGA) の
画素数は（１０２４×７６８）である。
【０００５】このように、近年、ＮＴＳＣ方式やＰＡＬ
方式のような標準方式のビデオ信号のみならず、ＨＤＴ
Ｖ方式のビデオ信号や、コンピュータ用のビデオ信号
等、走査線数の異なる様々なフォーマットのビデオ信号
が用いられており、これら種々のフォーマットのビデオ
信号に対応できるディスプレイが要望されている。
【０００６】従来より、ディスプレイとしては、ＣＲＴ
（Cathode Ray Tube）ディスプレイが広く用いられてき
ている。ＣＲＴディスプレイの場合には、電子ビームの
偏向速度を変えることにより走査線数が変わる。このた
め、このように種々のフォーマットのビデオ信号に対応
できるディスプレイを比較的簡単に実現できる。ところ
が、ＣＲＴディスプレイは消費電力が大きく、小型化が
困難である。
【０００７】一方、近年、ＣＲＴディスプレイに代わ
り、ＬＣＤ（Liquid Crystal Display：液晶ディスプレ
イ）ディスプレイやプラズマディスプレイ等の開発が進
んでいる。ＬＣＤディスプレイやプラズマディスプレイ
は、小型で消費電力が少ないことから、将来、更に普及
していくことが予想される。
【０００８】ところが、ＬＣＤディスプレイやプラズム
ディスプレイでは、画素の位置や数が固定している。こ
のため、ＬＣＤディスプレイやプラズムディスプレイで
種々のフォーマットのビデオ信号に対応させるために
は、走査線数変換が必要である。
【０００９】走査線数変換の方法としては、入力された
１走査線分のデータから走査線数変換後のラインの位置
に最も近い位置にあるラインのデータを拾い出すニアリ
ストネイバー補間法、入力された１走査線分のデータか
ら走査線数変換後のラインの位置に最も近い位置にある
２ラインのデータを拾い出し、その２ラインのデータか
ら線形補間するバイリニア補間法、変換比に応じてＦＩ
Ｒフィルタを使って走査線数変換を行なうフィルタスイ
ッチング補間法等が提案されている。
【００１０】ニアリストネイバー補間法は、ハードウェ
ア構成上はきわめて簡単なロジック演算で実現できる
が、変換後の画質はかなり悪化し、縮小時は細い線が消
えてしまったり、小さい図形がゆがみ、拡大時には周辺
部にぎざぎざが発生したりするという問題がある。
【００１１】バイリニア補間法は、ニアリストネイバー
法と比べると画質の劣化は少ないが、（２：１）以下に
縮小すると、ラインドロップアウトという現象が発生
し、画質は著しく悪化する。また、この方法は、緩やか
なローパスフィルタを施していることになるため、特に
垂直エッジ部分（横縞）はややぼやけた画質になる。
【００１２】これに対して、フィルタスイッチング補間
法は、変換比に応じてＦＩＲフィルタを使って走査線数
変換を行なうものである。フィルタスイッチング補間法
は、ニアリストネイバー補間法やバイリニア補間法に比
較すると、構成は複雑化するが、高画質で走査線数変換
が行なえる。
【００１３】以下、フィルタスイッチング補間法につい
て説明する。始めに、ノンインターレス画像の走査線数
変換について述べる。ノンインターレス画像ではフレー
ム周期の処理であり、走査線数変換後もノンインターレ
スであれば、第１フィールドと第２フィールドで処理を
分ける必要がないのでインターレス画像の処理に比べれ
ば比較的簡単である。まずは考え方の概略を示すためノ
ンインターレスの入力信号を例にして説明する。
【００１４】例えば入力ライン２本に対して出力ライン
３本を作り出すような（２：３）拡大ライン数変換の原
理について説明する。
【００１５】図１６には（２：３）拡大ライン数変換の
原理を説明するための図を示す。なお、この図１６で
は、各入力ラインの値をそれぞれＲi-1 、Ｒi 、
Ｒi+1 、Ｒi+2 、Ｒi+3 、…とし、各出力ラインの値を
それぞれＱｉ、Ｑi+1 、Ｑi+2 、Ｑi+3 、…として表し
ている。また図中のＰ1 、Ｐ2 、Ｐ3 、Ｐ1 、…は、入
力ラインと出力ラインの位相のずれ（ライン位相情報）
を表している。
【００１６】ここで、（２：３）拡大ライン数変換にお
いては、図１６に示すように、入力ライン２本に対して
出力ライン３本を作り出すようにしており、入力ライン
と出力ラインの関係は、出力ラインの値がその近傍の入
力ラインから計算されるという関係になっている。出力
ラインを生成するための近傍範囲としてどのくらいまで
の範囲を使用するか、或いは入力ラインから補間により
出力ラインを計算する際の各係数の値としてどのような
係数値を使用するかなどにより、様々な補間法が存在す
るが、以下の説明では、近傍範囲として４点（４ライン
分）の範囲から補間するキュービック補間を例に挙げ
る。
【００１７】キュービック補間にて使用されるキュービ
ック補間関数Ｃｕｂ（ｘ）を図１５に示し、その関数式
を（１）式に示す。ただし、（１）式に示されるキュー
ビック補間関数の横軸は原画像をディジタル信号にサン
プリングする際のサンプリング間隔で正規化されている
ものとする。
【００１８】 Ｃｕｂ（ｘ）＝｜ｘ｜3 −２｜ｘ｜2 ＋１ （｜ｘ｜≦１の時） Ｃｕｂ（ｘ）＝−｜ｘ｜3 ＋５｜ｘ｜2 −８｜ｘ｜＋４ （１＜｜ｘ｜≦２の時） Ｃｕｂ（ｘ）＝０ （２＜｜ｘ｜の時） ・・・（１） 拡大ライン数変換の場合、各出力ラインの補間値は、入
力４ラインの値とキュービック関数との畳み込み演算で
表され、出力ラインの補間値は次式のように表すことが
できる。
【００１９】 Ｑi =Cub(x11)*Ｒi-1+Cub(x12)* Ｒi +Cub(x13)*Ｒi+1+Cub(x14)* Ｒ i+2 Ｑi+1=Cub(x21)* Ｒi-1+Cub(x22)* Ｒi +Cub(x23)*Ｒi+1+Cub(x24)* Ｒi+2 Ｑi+2=Cub(x31)* Ｒi +Cub(x32)*Ｒi+1+Cub(x33)* Ｒi+2+Cub(x34)* Ｒi+3 ・・・（２） この（２）式の各係数Ｃｕｂ（ｘ）はキュービック補間
関数から計算される値であり、これは、求めるべき出力
ラインが入力ラインに対して、どれだけずれているかを
示す位相から計算される。例えば、図１６に示す（２：
３）の拡大ライン数変換の場合、出力ラインＱi の位相
はその近傍の入力ライン（例えば入力ラインＲi ）の位
相と一致しているのでその位相情報Ｐ1 はゼロとなり、
同様に出力ラインＱi+1 の位相はその近傍の入力ライン
（例えば入力ラインＲi ）の位相から２／３ずれている
のでその位相情報Ｐ2 は２／３となり、出力ラインＱ
i+2の位相はその近傍の入力ライン（入力ライン
Ｒi+1 ）の位相から１／３ずれているのでその位相情報
Ｐ3 は１／３となるので、（２）式は（３）式のように
書き換えることができる。
【００２０】 Ｑi =Cub(-1)* Ｒi-1+Cub(0)* Ｒi +Cub(1)*Ｒi+1+Cub(2)* Ｒi+2 Ｑi+1=Cub(-5/3)*Ｒi-1+Cub(-2/3)*Ｒi +Cub(1/3)*Ｒi+1 +Cub(4/3)*Ｒi+2 Ｑi+2=Cub(-4/3)*Ｒi +Cub(-1/3)* Ｒi+1+Cub(2/3)* Ｒi+2 +Cub(5/3)*Ｒi+3 ・・・（３） 係数Ｃｕｂ（ｘ）及び入力ラインの各値Ｒi-1 、Ｒi 、
Ｒi+1 、Ｒi+2 はそれぞれ既知の値であるので、この
（３）式から各出力ラインの補間データが計算できる。
例えば、出力ラインＱi に限って言えば、（１）式よ
り、Ｃｕｂ（−１）＝０、Ｃｕｂ（０）＝１、Ｃｕｂ
（１）＝０、Ｃｕｂ（２）＝０なので、 Ｑi ＝０＊Ｒi-1 ＋１＊Ｒi ＋０＊Ｒi+1 ＋０＊Ｒi+2 ＝Ｒi ・・・（４） となり、入力ラインの値そのものとなる。
【００２１】以上、（２：３）拡大ライン数変換の場合
を例にとって説明したが、任意の拡大比率でも同様であ
り、出力ラインの位相さえわかれば、その位相によって
（１）式からキュービック関数の各係数を求め、補間ラ
イン近傍の入力ライン４点と畳み込み演算を行えばよ
い。
【００２２】次に、例えば入力ライン３個に対して出力
ライン２個を作り出すような（３：２）縮小ライン数変
換の原理について説明する。
【００２３】図１７には（３：２）縮小ライン数変換の
原理を説明するための図を示す。なお、この図１７にお
いても：図１６と同様に、各入力ラインの値をそれぞれ
Ｒi-1 、Ｒi 、Ｒi+1 、Ｒi+2 、Ｒi+3 、…とし、各出
力ラインの値をそれぞれＱi、Ｑi+1 、Ｑi+2 、…とし
て表している。また、図中のＰ1 、Ｐ2 、Ｐ1 、…も、
入力ラインと出力ラインの位相のずれ（ライン位相情
報）を表している。
【００２４】ここで、（３：２）縮小ライン数変換にお
いても、拡大ライン数変換同様に入力ラインと出力ライ
ンの関係は、出力ラインの値がその近傍の入力ラインか
ら計算されるという関係になっている。この（３：２）
縮小ライン数変換でも、上述同様に出力ライン（補間ラ
イン）をその近傍の入力ライン４点からの補間により計
算するキュービック補間を説明する。
【００２５】すなわち、この図１７の縮小ライン数変換
の場合、各出力ラインの補間値（例えばＱi 、Ｑi+1 ）
の補間式は、以下の（５）式のようになる。
【００２６】 Ｑi =Cub(x11)*Ｒi-1+Cub(x12)* Ｒi +Cub(x13)*Ｒi+1+Cub(x14)+ Ｒi+2 Ｑi+1=Cub(x21)* Ｒi +Cub(x22)*Ｒi+1+Cub(x23)* Ｒi+2+Cub(x24)* Ｒi+3 ・・・（５） 縮小ライン数変換においても、（５）式の各係数Ｃｕｂ
（ｘ）はキュービック関数式である（１）式から計算さ
れる値であり、これは、求めるべき出力ラインが入力ラ
インに対し、どれだけずれているかを示す位相から計算
される。図に示す（３：２）縮小ライン数変換の場合、
出力ラインＱi の位相はその近傍の入力ライン（入力ラ
インＲi ）の位相と一致しているのでその位相情報Ｐ1
はゼロとなり、同様に出力ラインＱi+1 の位相はその近
傍の入力ライン（Ｒi の入力ラインＲi+1 ）の位相から
１／２ずれているのでその位相情報Ｐ2 は１／２となる
ので、（５）式は（６）式のように書き換えることがで
きる。
【００２７】 Ｑ i =Cub(-1)*Ｒi-1+Cub(0)* Ｒi +Cub(1)*Ｒi+1+Cub(2)* Ｒi+2 Ｑi+1=Cub(-3/2)*Ｒi +Cub(-1/2)* Ｒi+1+Cub(1/2)+ Ｒi+2 +Cub(3/2)* Ｒi+3 ・・・（６） 係数Ｃｕｂ（ｘ）及び入力ラインの各値Ｒi-1 、Ｒi 、
Ｒi+1 、Ｒi+2 、…はそれぞれ既知の値であるので、こ
の（６）式から各出力ラインの補間データが計算でき
る。例えば、出力ラインＱi に限って言えば、（１）式
より、Ｃｕｂ（−１）＝０、Ｃｕｂ（０）＝１、Ｃｕｂ
（１）＝０、Ｃｕｂ（２）＝０なので、 Ｑi ＝０＊Ｒi-1 ＋１＊Ｒi ＋０＊Ｒi+1 ＋０＊Ｒi+2 ＝Ｒi ・・・（７） となり、入力ラインの値そのものとなる。
【００２８】以上、（３：２）縮小ライン数変換の場合
を例にとって説明したが、任意の縮小比率でも同様であ
り、出力ラインの位相さえわかれば、その位相によって
（１）式からキュービック関数の各係数を求め、補間ラ
イン近傍の入力４ラインの畳み込み演算を行えばよい。
【００２９】従来は、上述したようなライン数変換を、
例えば図１８に示すようなハードワイアード構成で実現
している。なお、ライン数変換においては画素数変換の
ように輝度信号とクロマ信号をクロマのフォーマットに
よって区別する必要はなく、輝度信号用と、クロマ信号
用は同じ回路でよい。
【００３０】この図１８に示す構成において、直列接続
されたラインメモリ１０１〜１０４は、それぞれ供給さ
れたデータを１走査線分づつ遅延するものであり、した
がって、これらにより４段のラインメモリが構成されて
いる。これらラインメモリ１０１〜１０４では、入力シ
フトコントロール信号ＩＥが“Ｈ”レベルのときに、入
力端子１００から供給された１ライン分の入力データを
遅延させて、それぞれ１走査線時間シフトした画像デー
タを出力する。一方、これらのレジスタ１０１〜１０４
において、入力シフトコントロール信号ＩＥが“Ｌ”レ
ベルの場合にはシフトせず前のライン値を保持する。各
レジスタ１０１〜１０４にてそれぞれラインシフトされ
て得られた各画像データは、それぞれ対応する乗算器１
１１〜１１４に送られる。
【００３１】また、キュービック係数発生器１０５は、
ライン毎にキュービック係数Ｃ1 〜Ｃ4 を発生し、これ
らキュービック係数Ｃ1 〜Ｃ4 をそれぞれ対応する乗算
器１１１〜１１４に対して乗算係数として供給する。し
たがって、これら乗算器１１１〜１１４では、キュービ
ック係数発生器１０５で発生したキュービック係数と、
各シフトレジスタ１０１〜１０４でそれぞれシフトされ
た入力ラインデータとをかけ算する。ただし、キュービ
ック係数発生器１０５で発生したキュービック係数Ｃ1
〜Ｃ4 の値はライン毎に切り替わり、１ライン中では同
じ値である。この乗算器１１１〜１１４の乗算結果は、
加算器１０７により加算され、ＦＩＦＯ（先入れ先出
し）フィールドメモリ１０８に入力される。
【００３２】フィールドメモリ１１０は、拡大ライン数
変換処理の場合に必要なラインデータを飛び飛びに出力
するために設けられているものであり、拡大ライン数変
換の場合にコントローラ１０６から供給される入力スキ
ップラインコントロール信号ＳＣＩに基づいてラインデ
ータ出力するか前のラインの値を保持するかを切り替
え、ラインメモリ１０１に出力する。なお、フィールド
メモリ１０１は、縮小ライン数変換処理の場合には単な
るＦＩＦＯメモリとして用い、単なるディレイ素子であ
る。
【００３３】フィールドメモリ１０８は、縮小ライン数
変換処理の場合にラインデータを飛び飛びに出力するた
めに設けられているものであり、縮小ライン数変換の場
合にコントローラ１０６から供給される出力スキップラ
インコントロール信号ＳＣＯに基づいて飛び飛びにライ
ンデータをスキップして、出力端子１０９に出力する。
なお、フィールドメモリ１０８は、拡大ライン数変換処
理の場合には単なるＦＩＦＯメモリとして用い、単なる
ディレイ素子である。
【００３４】コントローラ１０６は、拡大或いは縮小ラ
イン数変換を行う際の変換比率に基づいて、出力ポート
メモリであるフィールドメモリ１０８の出力スキップラ
インコントロール信号ＳＣＯ及びラインメモリ１０１〜
１０４の入力シフトラインコントロール信号ＩＥの生
成、さらにキュービック係数発生器１０５のためのタイ
ミングコントロールを行うものである。
【００３５】図１９は図１８のハードウェア構成におけ
る（２：３）拡大ライン数変換処理時のライン配置とキ
ュービック係数Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 との関係を示し
ており、図２０は各位相でのキュービック係数を示す。
（２：３）拡大ライン数変換処理を行う場合には、この
図１９に示すように、入力シフトコントロール信号ＩＥ
によって３ライン分入力ラインデータをシフトし、１ラ
イン前のラインデータをシフトしないという操作を繰り
返す。図１８の各乗算器１１１〜１１４への入力データ
Ｄ1 、Ｄ2 、Ｄ3 、Ｄ4 は、この図１９の乗算器入力Ｄ
1 、Ｄ2 、Ｄ3、Ｄ4 のようになり、（８）式に示すよ
うに、これら乗算器入力とキュービック係数Ｃ1 、
Ｃ2 、Ｃ3 、Ｃ4 との畳み込み演算を行うことで所望の
結果が得られる。
【００３６】 Ｑ＝Ｃ1 ＊Ｄ1 ＋Ｃ2 ＊Ｄ2 ＋Ｃ3 ＊Ｄ3 ＋Ｃ4 ＊Ｄ4 ・・・（８） なお、ここでは簡単のため、（２：３）拡大ライン数変
換の例を示したが、任意の拡大比率の場合は、タイミン
グ制御が異なるだけで原理は同じであるので、それらの
説明については割愛する。
【００３７】また、図２１には図１８のハードウェア構
成における（３：２）縮小ライン数変換処理時のライン
配置とキュービック係数Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 との関
係を示しており、図２２は各位相でのキュービック係数
を示す。なお、図中Ｓｋｉｐはスキップされる出力ライ
ンを示している。縮小ライン数変換処理の場合には、拡
大ライン数変換処理の時と異なり、入力シフトコントロ
ール信号ＩＥは常時“Ｌ”レベルとなされ、入力ライン
データは各レジスタ１０１〜１０４にそのまま入ってく
るため、各乗算器１１１〜１１４の入力データＤ1 〜Ｄ
4 は図中の乗算器入力Ｄ１〜Ｄ４のようになり、これと
キュービック係数Ｃ1 〜Ｃ4 の畳み込み演算の（８）式
を行うことで所望の結果が得られる。ただし、当該
（３：２）縮小ライン数変換の場合には、出力される３
ラインに対して、入力の１ラインが不要になるので、不
要なラインはフィールドメモリ１０８に対する書き込み
をコントロールすることによってスキップする。このた
めの制御信号が出力ラインのスキップコントロール信号
ＳＣＯとなる。すなわち、この出力スキップラインコン
トロール信号ＳＣＯは、“Ｈ”レベルのときラインスキ
ップし、“Ｌ”レベルのときラインスキップしない、と
いうようにフィールドＦＩＦＯメモリ１０８を制御する
ための信号である。
【００３８】なお、ここでは簡単のため、（３：２）縮
小ライン数変換の例を示したが任意の縮小比率の場合、
そのタイミング制御が異なるだけで原理は同じであるの
でここではそれらについての説明は割愛する。
【００３９】以上は、入力信号が順次走査のいわゆるノ
ンインターレス信号の場合の例であり、飛び越し走査の
いわゆるインターレス信号では画面に対して走査線の位
置は第１フィールドと第２フィールドで異なることにな
るので、補間の係数セットは第２フィールド用、第１フ
ィールド用とそれぞれ異なってくる。したがって実際の
制御系はもっと複雑な構成であり、当然比率が異なれば
係数も異なってくるので、それに応じて入力スキップす
るラインや、出力スキップするラインも変化する。そこ
で、補間係数とスキップライン情報はそれぞれのフィー
ルドで独立に計算する必要がある。
【００４０】次に、インターレス信号の走査線数変換に
ついて説明する。
【００４１】（２：３）拡大走査線数変換では、第１フ
ィールドの補間式は、入力がノンインターレス信号の
（３）式と同じである。インターレス信号では図２３の
第１フィールド入力ライン信号１２１と第２フィールド
入力ライン信号１２３、及び第１フィールド出力ライン
信号１２２と第２フィールド出力ライン信号１２４のよ
うに、第１フィールドと第２フィールドでは必ず位相が
１／２ずれた関係、つまり第１フィールドのラインとラ
インのちょうど真ん中に第２フィールドのラインが入ら
なければならない。このため、（２：３）拡大走査線数
変換の第２フィールドでは各補間ラインの位相情報は図
２３のＰ4 、Ｐ5 、Ｐ6 となり、それぞれの位相情報は
５／７、１／２、１／７となるので（３）式と同様にし
て各ラインの補間値を示すと以下の（９）式のように書
ける。
【００４２】 Ｑj =Cub(-12/7)*Ｒj-2+Cub(-5/7)*Ｒj-1+Cub(2/7)* Ｒj +Cub(9/7)* Ｒ+1 Ｑj+1=Cub(-3/2)*Ｒj-1+Cub(-1/2)*Ｒj +Cub(1/2)*Ｒj+1 +Cub(3/2)* Ｒj+2 Ｑj+2=Cub(-8/7)*Ｒj +Cub(-1/7)* Ｒj+1+Cub(6/7)* Ｒj+2 +Cub(13/7)*Ｒj+3 ・・・（９） ここで、添字ｊは第２フィールドを表しており、第１フ
ィールドの添字ｉと区別する。この式からもわかるとお
り、キュービック係数と補間に必要なラインは第１フィ
ールドのものと第２フィールドのものでは全く関連づけ
されていないため、インターレス形式の画像信号に対し
てはそれぞれ別々に計算する必要がある。
【００４３】同様に（３：２）縮小走査線数変換では、
第１フィールドの補間式は、入力がノンインターレス信
号の（６）式と同じである。この場合も図２４に示すよ
うに第１フィールド入力ライン信号１２５と第２フィー
ルド入力ライン信号１２７、及び第１フィールド出力ラ
イン信号１２６と第２フィールド出力ライン信号１２８
のように、第１フィールドと第２フィールドでは必ず位
相が１／２ずれた関係、つまり、第１フィールドのライ
ンとラインのちょうど真ん中に第２フィールドのライン
が入らなければならない。このため、（３：２）縮小走
査線変換の第２フィールドでは各補間ラインの位相情報
は図２４のＰ3 、Ｐ4 となり、それぞれの位相情報は１
／４、３／４となるので（６）式と同様にして各ライン
の補間値を示すと以下の（１０）式のように書ける。
【００４４】 Ｑj =Cub(-5/4)* Ｒj-1+Cub(-1/4)*Ｒj +Cub(3/4)*Ｒj+1 +Cub(7/4)* Ｒj+2 Ｑj+1=Cub(-7/4)*Ｒj +Cub(-3/4)* Ｒj+1+Cub(1/4)* Ｒj+2 +Cub(5/4)* Ｒj+3 ・・・（１０） この場合も第２フィールドに関してはキュービック係数
セットは全く第１フィールドと異なるためそれぞれ別々
に計算する必要がある。
【００４５】走査線数変換処理では、従来より上述した
ようないわゆるＡＳＩＣ(Application Specific Integr
ated Circuit: 特定用途向けＩＣ）等により実現されて
きた。
【００４６】ところで、上のように走査線数変換では入
力信号がノンインターレスであるかインターレスである
かによって、さらにインターレスの場合は各フィールド
毎に補間係数やスキップラインは全く異なる。キュービ
ック補間のような多タップの係数から計算される補間演
算をＡＳＩＣで実現するには、回路規模の点でどうして
も自由度の少ない、ある固定された変換比率となるか、
或いは多くても数種類程度の変換比率を切り替えて使用
するというような方式に限定せざるを得ない。様々な比
率に対応するため、さらには各種のフォーマットに対応
するため、或いは設計後のビット精度の変更、比率変換
アルゴリズムの変更等のフレキシビリティー等の点でこ
れをＡＳＩＣのようなハードウェアだけで行うことは困
難である。
【００４７】また、ＡＳＩＣでリアルタイムに回路構成
上複雑なフィルタスイッチング補間法で、水平、垂直の
変換を変えようとすることは事実上不可能といってよ
い。
【００４８】
【発明が解決しようとする課題】上述のように、従来の
走査線数変換回路では、フィールドメモリ及びメモリコ
ントローラが必要になる。フィールドメモリやメモリコ
ントローラは、比較的高価であり、また、フィールドメ
モリやメモリコントローラを設けると、回路規模が増大
するという問題がある。
【００４９】したがって、この発明の目的は、フィール
ドメモリやメモリコントローラを用いることなく、走査
数変換を行なうことができる走査数変換回路を提供する
とにある。
【００５０】
【課題を解決するための手段】この発明は、２次元画像
データを入力し、入力された２次元画像データをライン
方向の各画素に対応して配置して格納する入力画像デー
タ格納手段と、入力画像データ格納手段によりライン方
向の各画素に対応して配置された画像データが入力さ
れ、複数ラインの画像データを一時的に保存する第１の
一時保存手段と、第１の一時保存手段に保存された画像
データに対して演算処理を行なうための第１の演算処理
手段とからなる第１のプロセサッサと、第１のプロセッ
サに対する制御命令を与える第１の制御手段と、第１の
プロセッサからの画像データが入力され、複数ラインの
画像データを一時的に保存する第２の一時保存手段と、
第２の一時保存手段に保存された画像データに対して演
算処理を行なうための第２の演算処理手段とからなる第
２のプロセッサと、第２のプロセッサに対する制御命令
を与える第２の制御手段と、各ライン毎に第２のプロセ
ッサからの画像データが転送され、画像データをライン
方向の各画素に対応して配置して格納して順次出力する
出力ラインデータ格納手段とを備え、第１及び第２のプ
ロセッサでは、各列が要素プロセッサ構成し、第１及び
第２の制御手段により各列に対して共通の命令を与える
構成とされており、第１のプロセッサの第１の一時保存
手段を、複数ラインの画像データを一時保存する先入れ
先出しレジスタとして機能させ、第２のプロセッサは、
転送要求信号を生成し、転送要求信号を第１のプロセッ
サに送り、第１のプロセッサは、転送要求信号に応じて
第２のプロセッサに画像データを転送し、第２のプロセ
ッサで所定の補間演算処理を施して走査線数変換を行な
うようにした走査線数変換装置である。
【００５１】この発明は、２次元画像データを入力し、
入力された２次元画像データをライン方向の各画素に対
応して配置して格納するステップと、ライン方向の各画
素に対応して配置された画像データを入力し、複数ライ
ンの画像データを一時的に保存すると共に、保存された
画像データに対して演算処理を行なう第１の画像処理ス
テップと、第１の画像処理ステップで処理された画像デ
ータを入力し、複数ラインの画像データを一時的に保存
すると共に、保存された画像データに対して演算処理を
行なう第２の画像処理ステップと、各ライン毎に第２の
画像処理ステップで処理された画像データを転送し、画
像データをライン方向の各画素に対応して配置して格納
するステップとを備え、第１及び第２の画像処理ステッ
プは、各列が要素プロセッサ構成し、各列に対して共通
の命令を与える構成とされており、第１の画像処理ステ
ップでは、複数ラインの画像データを一時保存する先入
れ先出しレジスタとして機能させ、第２の画像処理ステ
ップでは、転送要求を生成し、転送要求により複数ライ
ンの画像データを一時保存する先入れ先出しレジスタか
ら画像データを転送させ、所定の補間演算処理を施して
走査線数変換を行なうようにした走査線数変換方法であ
る。
【００５２】入力ＳＡＭ部と、２つのプロセッサブロッ
クと、出力ＳＡＭ部とからなり、各々の要素プロセッサ
に同様な命令が与えられて動作するようなＳＩＭＤ型ア
ーキテクチャが採用されたリニアアレイ型多並列プロセ
ッサを用い、一方のプロセッサブロックをＦＩＦＯとし
て機能させ、他方のプロセッサブロックで補間演算を行
い、他方のプロセッサブロックから一方のプロセッサブ
ロックに転送要求を送ることにより、フィールドメモリ
を用いることなく、リアルタイムで走査線数変換を行な
うことができる。
【００５３】また、入力画像データの走査線数と出力画
像データの走査線数との比に基づく変換比率情報と位相
情報に応じて、他方のプロセッサブロックから一方のプ
ロセッサブロックに転送要求を送るようにしている。こ
のため、変換比率に応じて位相情報を切り換えること
で、任意の比率でリアルタイムで走査線数変換が行なえ
る。
【００５４】また、インターレス方式の画像信号に対し
ては、第１フィールドと第２フィールドとで別々の位相
情報を初期値設定し、ノンインターレス方式の画像信号
に対しては、同一の位相情報を初期値設定するようにし
ているので、インターレス方式の場合にも、ノンインタ
ーレス方式の場合にも対応できる。
【００５５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。この発明は、リニアアレ
イ型並列プロセッサを利用して、フィールドメモリを用
いることなく、走査線数変換を行なえるようにしたもの
である。リニアアレイ型並列プロセッサは、ＳＩＭＤ
（Single Multiple Data Stream ）型アーキテクチャを
採用した信号処理プロセッサで、各種の画像処理をプロ
グラムの設定のみで行なうことができるようにしたもの
である。画像データに対する信号処理の分野において
は、１枚の画像を構成する全ての画素に対して同様の演
算処理を施すことが多い。ＳＩＭＤ型のアーキテクチャ
では、要素プロセッサが必要な個数だけ並べられ、各々
の要素プロセッサが同一の命令に従って動作するように
されている。したがって、各々の要素プロセッサに１ラ
インの各画素のデータを与えると、パイプライン処理に
より、１ラインの画素データに対する演算結果が一度に
得られる。
【００５６】この例では、プロセッサブロック１１及び
２１が２段用いられているリニアアレイ型並列プロセッ
サを使っている。そして、初段のプロセッサブロック１
１のデータメモリ部１２は、複数ラインの画素データを
保持するＦＩＦＯ（First InFirst out）レジスタの機
能を持たせるようにしている。そして、必要なタイミン
グで初段のプロセッサブロック１１から次段のプロセッ
サブロック１２に対してデータを転送し、次段のプロセ
ッサブロック２１で、補間演算をして走査線数変換を行
なうようにしている。このように、初段のプロセッサブ
ロック１１をＦＩＦＯとして機能させることにより、フ
ィールドメモリを用いることなく、走査線数変換を行な
うことが可能になる。
【００５７】図１は、この発明が適用された走査線数変
換回路の概要を示すものである。図１において、１は入
力信号供給装置である。入力信号供給装置１は、走査線
変換を行なう前の入力画像データを出力するもので、具
体的には、ビデオカメラ、ＶＣＲ（Video Cassette Rec
oder）、テレビジョンチューナ等である。また、入力信
号供給装置１としては、パーソナルコンピュータが用い
られる場合もある。このような入力信号供給装置１から
出力されるビデオ信号は、ＮＴＳＣ方式やＰＡＬ方式の
ような標準的なフォーマットものの場合の他、高品位テ
レビジョン方式のフォーマットであるＨＤＴＶ方式の場
合がある。また、入力信号供給装置１がパーソナルコン
ピュータの画面を出力するものの場合には、入力信号供
給装置１から出力されるビデオ信号は、ＶＧＡやＳＶＧ
Ａ、ＸＧＡ方式のものである。
【００５８】２はリニアアレイ型多並列プロセッサであ
る。リニアアレイ型の並列プロセッサは、入力ＳＡＭ
（シリアルアクセスメモリ）部３１と、プロセッサブロ
ック１１、２１と、出力ＳＡＭ部３２等からなり、要素
プロセッサＰｎが必要な個数（１ライン分の画素データ
に相当する）だけ並べられ、各々の要素プロセッサＰｎ
に同様な命令が与えられて動作するようなＳＩＭＤ型ア
ーキテクチャが採用されたものである。
【００５９】このリニアアレイ型多並列プロセッサは、
各種のビデオ信号処理をプログラムの設定のみで行なう
ことができるようにしたもので、ＳＩＭＤ型処理装置の
画像処理への適用としては、例えば、「Kurokawa et a
l.,``5.4GOPS Linear Array Architecure DSP for Vide
o-Format Conversation '',IEEE 1996/Feb. ISSCC,FP1
5.7.I」に示されている装置が知られている。
【００６０】この例では、リニアアレイ型多並列プロセ
ッサ２は、２つのプロセッサブロック１１及び２１とか
ら構成されており、入力ＳＡＭ部３１、出力ＳＡＭ部３
２を有している。
【００６１】プロセッサブロック１１に対して、データ
メモリ部１２、ＡＬＵアレイ部１３、命令生成部１４、
メモリアドレス生成部１５、パラメータ保持バッファ１
６、データ転送フラグ設定部１７とが設けられる。
【００６２】また、プロセッサブロック２１に対して、
データメモリ部２２、ＡＬＵアレイ部２３、命令生成部
２４、メモリアドレス生成部２５、パラメータ保持バッ
ファ２６が設けられる。
【００６３】なお、プロセサッブロック２１に対してデ
ータ転送フラグ設定部を設けるようにしても良い。
【００６４】後に説明するように、プロセッサブロック
１１のデータメモリ部１２は、複数ラインの画素データ
に対するＦＩＦＯレジスタの機能を持たせるようにして
いる。また、水平方向の画素数変換や水平方向の画素に
対するフィルタ演算等は、プロセッサブロック１１で行
なわれる。そして、必要なタイミングでプロセッサブロ
ック１１からプロセッサブロック２１にデータが転送さ
れ、プロセッサブロック２１で、走査線数変換を行なう
ための補間演算が行なわれる。このようにして、走査線
数変換が行なわれる。
【００６５】３は出力信号表示装置である。出力信号表
示装置３は、出力画像データを表示するものであり、具
体的には、ＬＣＤディスプレイ装置やプラズマディスプ
レイ装置等である。入力信号供給装置１から出力される
ビデオ信号のフォーマットには種々のものがあり、入力
信号供給装置１から出力されるビデオ信号の走査線数
と、出力信号表示装置３で対応できる走査線数が異なる
場合がある。この場合には、リニアアレイ画素多並列プ
ロセッサ２で、走査線数変換が行なわれる。これによ
り、入力信号供給装置１から出力されるビデオ信号の走
査線数と、出力信号表示装置３ので対応できる走査線数
が異なる場合でも、入力信号供給装置１からのビデオ信
号に基づく画像を出力信号表示装置３で映し出すことが
可能となる。
【００６６】なお、勿論、出力信号表示装置３として
は、ＬＣＤディスプレイ装置やプラズマディスプレイの
ような固定画素のディスプレイの他に、ＣＲＴディスプ
レイ装置を用いるようにしても良い。
【００６７】入力信号供給装置１からは、ディジタルビ
デオ信号と、このビデオ信号の水平同期信号と、その垂
直同期信号と、そのクロックが出力される。ディジタル
ビデオ信号と、このビデオ信号の水平同期信号と、その
クロックは、リニアアレイ型多並列プロセッサ２の入力
ＳＡＭ部３１に供給される。また、入力信号供給装置１
からの水平同期信号と、垂直同期信号と、クロックは、
出力信号生成部４に供給される。また、垂直同期信号
は、出力垂直同期信号生成部６に供給される。
【００６８】５は垂直走査線変換比率設定部である。垂
直走査線変換比率設定部５５には、入力画像と出力画像
との走査変数の変換比率（Ｍ：Ｎ）が設定される。この
垂直走査線変換比率設定部５に設定された変換比率
（Ｍ：Ｎ）は、リニアアレイ型多並列プロセッサ２のパ
ラメータ保持バッファ１６及び２６に供給されると共
に、出力信号生成部４に供給される。
【００６９】出力信号生成部４は、入力信号供給装置１
からの入力された入力ビデオ信号の水平同期信号、その
垂直同期信号、そのクロックとから、出力ビデオ信号
と、その水平同期信号と、そのクロックを生成する。出
力クロック、出力水平同期信号は、変換比率Ｍ：Ｎ（Ｍ
＞Ｎのとき拡大）とする場合、以下のような関係式を満
足するように生成される。
【００７０】Ｔck-out＝（Ｎ×Ｔck-in ）／Ｍ Ｔh-out ＝（Ｎ×Ｔh-in）／Ｍ 出力垂直同期信号生成部６は、入力信号供給装置１から
の垂直同期信号を基に、垂直同期信号を生成する。この
出力垂直同期信号は、変換比率Ｍ：Ｎ（Ｍ＞Ｎのとき拡
大）とする場合、以下の関係式を満足するよう生成され
る。
【００７１】Ｔv-out ＝（Ｎ×Ｔv-in）／Ｍ 但し、 走査線数変換比率 Ｍ：Ｎ 入力クロックの周期 Ｔck-in 入力水平同期信号の周期 Ｔh-in 入力垂直同期信号の周期 Ｔv-in 出力クロックの周期 Ｔck-out 出力水平同期信号の周期 Ｔh-out 出力垂直同期信号の周期 Ｔv-out リニアアレイ型多並列プロセッサ２で走査線数が変換さ
れたビデオ信号は、出力信号表示装置３に供給される。
また、出力信号生成部４で、この出力ビデオ信号の水平
同期信号及びクロックが生成される。この水平同期信号
及びクロックが信号表示装置３に供給される。垂直同期
信号生成部６で、出力ビデオ信号の垂直同期信号が生成
される。この垂直同期信号が出力信号表示装置３に供給
される。これにより、出力信号表示装置３に、入力信号
供給装置１からのビデオ信号に基づく画像が映出され
る。
【００７２】このように、この発明が適用された走査線
数変換回路では、リアニアレ型多並列プロセッサを用い
ることにより、フィールドメモリを用いることなく、走
査線数変換が行なわれる。このようなリニアアレイ型多
並列プロセッサ２における走査線数変換処理について詳
述する。
【００７３】入力信号供給装置１からのディジタルビデ
オ信号は、入力ＳＡＭ部３１に供給される。また、入力
信号供給装置１からの入力クロック及び入力水平同期信
号が入力ＳＡＭ部３１に供給される。入力信号供給装置
１からの１ライン分のシリアルディジタルビデオ信号
は、入力ＳＡＭ部３１で、１ラインの画像データに展開
される。
【００７４】そして、各画素に対して同様な演算処理が
行なわれ、この各画素に対する処理が要素プロセッサＰ
ｎとされる。したがって、入力ＳＡＭ部３１で１ライン
の画像データに展開されて処理が行なわれるとすると、
１ラインの画素数に相当するだけ要素プロセッサＰｎが
配列される。
【００７５】入力ＳＡＭ部３１からのデータの転送が可
能な期間、例えば、水平ブランキング期間になると、こ
の１ライン分の各画像データは、入力ＳＡＭ部３１から
プロセッサブロック１１のデータメモリ部１２に送られ
る。
【００７６】走査線数変換を行なう場合には、プロセッ
サブロック１１のデータメモリ部１２には、図２に示す
ように、入力データＩｎＤｔの保持領域と、演算用のワ
ーキングデータＷＯＲＫ＿Ａの領域と、演算結果データ
Ｒｅｓ＿Ａの領域と、ラインデータＦＩＦＯ＿０〜ＦＩ
ＦＯ＿３を順次格納するＦＩＦＯ領域とが設けられる。
【００７７】水平ブランキング期間に入力ＳＡＭ部３１
から送られてきた１ラインの各画像データは、先ず、デ
ータメモリ部１２の入力データＩｎＤｔの保持領域に保
持される。
【００７８】水平方向の画素数変換や、フィルタリング
処理を実現する場合には、この保持された入力データＩ
ｎＤｔに対して、ＡＬＵアレイ部１３により、演算処理
が行なわれる。この時、演算処理時の作業領域として、
ワークキングデータＷＯＲＫ＿Ａの領域が用いられる。
演算結果は、演算結果データＲｅｓ＿Ａの領域に保持さ
れる。
【００７９】なお、各要素プロセッサＰｎは、左右近傍
の他の要素プロセッサのデータにアクセス可能な構造と
されている。このような構造とするとで、水平方向の画
素数変換やフィルタリング演算が実現できる。
【００８０】なお、走査線数変換のみを行なう場合に
は、このような演算処理は不要であるので、データメモ
リ部１に保持された入力データＩｎＤｔは、演算結果の
データＲｅｓ＿Ａの領域に直接移動される。
【００８１】そして、この演算結果データＲｅｓ＿Ａの
領域に格納されたデータは、指定された書き込みアドレ
スのＦＩＦＯ領域に保持される。そして、ＦＩＦＯ領域
の書き込みアドレスが更新され、次のラインでは、次の
ＦＩＦＯ領域にデータが保持される。
【００８２】このようにして、ＦＩＦＯ領域には、ＦＩ
ＦＯ＿０〜ＦＩＦＯ＿３の４ライン分に相当する画素デ
ータが保持される。
【００８３】プロセッサブロック２１は、データの転送
を要求するときには、命令生成部２４からデータ転送フ
ラグを発生する。このデータ転送フラグがプロセッサ部
１１のデータ転送フラグ設定部１７に送られる。
【００８４】プロセッサブロック１１は、この転送要求
フラグを監視しており、データ転送フラグ設定部１７に
転送フラグが設定されると、プロセッサブロック１１の
ＦＩＦＯ領域に蓄えられていた画像データをプロセッサ
ブロック２１のデータメモリ部２２に転送する。
【００８５】プロセッサブロック２１のデータメモリ部
２２は、図３に示すように、演算結果データＲｅｓ＿Ｂ
を保持するための領域と、演算時の作業データＷＯＲＫ
＿Ｂのための領域と、４ライン分のラインデータＬｉｎ
ｅ＿０〜Ｌｉｎｅ＿３のための領域と、補間用フィルタ
の係数データＣｏｅｆｆ＿０〜Ｃｏｅｆｆ＿３の領域
と、位相データＰｈａｓｅの領域と、変換比率（拡大比
率）のデータＭの領域と、変換比率（縮小比率）Ｎの領
域と、処理選択フラグＦｌａｇＭＮの領域と、転送要求
フラグＦｌａｇＰの領域とを有している。
【００８６】なお、フラグＦｌａｇＭＮは、拡大処理か
縮小処理かを示し、フラグＦｌａｇＭＮが「０」のとき
には拡大を意味し、フラグＦｌａｇＭＮが「１」のとき
には縮小を意味する。
【００８７】転送要求フラグＦｌａｇＰは、フラグＦｌ
ａｇＭＮが「０」か「１」かで意味が変わる。フラグＦ
ｌａｇＭＮが「０」の場合には、フラグＦｌａｇＰが
「０」のときは１ラインデータの転送を意味し、フラグ
ＦｌａｇＰが「１」のときはデータの転送無しを意味す
る。フラグＦｌａｇＭＮが「１」の場合には、フラグＦ
ｌａｇＰが「０」のときには１ラインデータの転送を意
味し、フラグＦｌａｇＰが「１」のときには２ラインデ
ータの転送を意味する。
【００８８】走査線数変換を行なう場合には、先ず、デ
ータ転送要求フラグがリセットされ、変換比率（拡大比
率）領域Ｍと、変換比率（縮小比率）Ｎが更新される。
【００８９】そして、プロセッサブロック１１のＦＩＦ
Ｏ領域からラインデータが送られ、これがラインデータ
Ｌｉｎｅ＿０〜Ｌｉｎｅ＿３の領域に保持される。
【００９０】そして、位相データＰｈａｓｅに応じて、
補間用フィルタ係数Ｃｏｅｆｆ＿０〜Ｃｏｅｆｆ＿３の
値がセットされ、ラインデータＬｉｎｅ＿０〜Ｌｉｎｅ
＿３の値と、補間用フィルタ係数Ｃｏｅｆｆ＿０〜Ｃｏ
ｅｆｆ＿３の値とから畳み込み演算により補間データが
形成される。この演算結果データは、データＲｅｓ＿Ｂ
の領域に保持される。
【００９１】この演算は、具体的には、次のような式で
計算される。
【００９２】Ｒｅｓ＿Ｂ＝Ｃｏｅｆｆ＿０×Ｌｉｎｅ＿
０＋Ｃｏｅｆｆ＿１×Ｌｉｎｅ＿１＋Ｃｏｅｆｆ＿２×
Ｌｉｎｅ＿２＋Ｃｏｅｆｆ＿３×Ｌｉｎｅ＿３ 線形補間等の２タップのフィルタの場合には、次のよう
な式で計算される。
【００９３】Ｒｅｓ＿Ｂ＝Ｃｏｅｆｆ＿０×Ｌｉｎｅ＿
０＋Ｃｏｅｆｆ＿１×Ｌｉｎｅ＿１補間用フィルタ係数
Ｃｏｅｆｆ＿０〜Ｃｏｅｆｆ＿３は、例えば、キュービ
ック関数の補間を行なうためのフィルタ係数とされる。
【００９４】そして、位相計算が行なわれ、転送要求フ
ラグＦｌａｇＰの設定処理が行なわれる。
【００９５】出力ビデオ信号の水平ブランキング期間
で、出力ＳＡＭ部３２へのデータの転送が可能になる
と、補間データは、プロセッサブロック２１から出力Ｓ
ＡＭ部３２に転送される。この出力ＳＡＭ部３２の出力
が出力信号表示装置３に送られる。
【００９６】図４は、プロセッサブロック１１での処理
を示すフローチャートである。プログラムのロード後或
いはシステムのリセット後にプログラム処理がスタート
される。先ず、初期化ステップで（ステップＳ１）、変
数の初期化、ラインメモリの初期化等、プログラム処理
に必要な初期化処理が行なわれる。
【００９７】ステップＳ２〜Ｓ７のメインルーチンが行
なわれると共に、この間、プロセッサブロック２１から
送られてくるデータ転送フラグＦｌａｇＴが監視され、
転送要求フラグＦｌａｇＴが検出されると、ステップＳ
１１〜Ｓ１４に示す割り込み処理に入る。
【００９８】先ず、メインルーチンについて説明する。
メインルーチンでは、入力信号供給装置１からのビデオ
信号の水平同期信号が監視されて、データ転送可能な期
間であるか否かが判断される（ステップＳ２）。もし、
水平ブランキング期間であり、データ転送可能な状態な
ら、処理はステップＳ３に移され、そうでない場合に
は、ステップＳ２で、データ転送可能な状態になるまで
待機される。
【００９９】ステップＳ３で、入力ＳＡＭ部３１に保持
されている１ライン分の画像データは、入力データＩｎ
Ｄｔとして、データメモリ部１２の保持領域に転送され
る。
【０１００】画像データが入力データＩｎＤｔとしてデ
ータメモリ部１２の保持領域に転送されたら、水平方向
の画素数変換やフィルタリング演算等の必要な演算処理
が行なわれる。この演算処理結果は、演算結果データＲ
ｅｓ＿Ａとしてデータメモリ部１２に保持される（ステ
ップＳ４）。
【０１０１】そして、演算結果データＲｅｓ＿Ａの領域
のデータは、ＦＩＦＯ＿０〜ＦＩＦＯ＿３の領域に書き
込まれる（ステップＳ５）。そして、ＦＩＦＯの書き込
みアドレスは、順に更新される（ステップＳ６）。
【０１０２】つまり、図５に示すように、ＦＩＦＯ領域
への書き込みアドレスＦＩＦＯ＿ｗｒｉｔｅは、ＦＩＦ
Ｏ＿１、ＦＩＦＯ＿２、ＡＤ＿ＦＩＦＯ＿３の順に更新
される。
【０１０３】そして、ＦＩＦＯ領域にデータが蓄えら
れ、ＦＩＦＯの書き込みアドレスが更新されたら、１フ
レームの終了か否かが判断される（ステップＳ７）。１
フレームの終了でなければ、ステップＳ２にリターンさ
れ、１フレームの終了なら、ステップＳ１にリターンさ
れる。
【０１０４】次に、割り込みルーチン処理について説明
する。プロセッサブロック２１からプロセッサブロック
１１のデータ転送フラグ設定部１７に送られてくるデー
タ転送フラグＦｌａｇＴが監視される（ステップＳ１
１）。もし、このデータ転送フラグＦｌａｇＴが「１」
の場合には、プロセッサブロック２１から転送要求が来
ているのとして、割り込み処理に入る。
【０１０５】割り込み処理に入ると、データメモリ部１
２のＦＩＦＯ＿０〜ＦＩＦＯ＿３の領域のデータが読み
出され、このデータがプロセッサブロック２１に転送さ
れる（ステップＳ１２）。そして、ラインＦＩＦＯ領域
の読み出しアドレスＦＩＦＯ＿ｒｅａｄが更新され（ス
テップＳ１３）、データ転送フラグＦｌａｇＴがリセッ
トされ（ステップＳ１４）、割り込み処理ルーチンを抜
け、割り込み処理ルーチン前に実行していたメインルー
チンのプログラム処理に戻される。
【０１０６】次に、プロセッサブロック２１での処理に
ついて説明する。図６は、プロセッサブロック２１での
処理を示すフローチャートである。プログラムのロード
後、或いは、システムのリセット後にプログラム処理に
必要な初期化処理が行なわれる（ステップＳ２１）。な
お、初期化ルーチンは、後に詳述する。
【０１０７】初期化ルーチンが行なわれたら、プロサセ
ッサブロック１１からのデータ転送処理ルーチンが実行
される（ステップＳ２２）。このデータ転送処理ルーチ
ンは後に詳述する。プロセッサブロック１１からのデー
タ転送処理ルーチンが実行されたら、補間ルーチン（ス
テップＳ２３〜Ｓ２５）に入る。
【０１０８】補間ルーチンでは、先ず、位相データＰｈ
ａｓｅや、補間関数から、補間用のフィルタ係数が算出
される。このフィルタ係数が補間用のフィルタ係数のデ
ータＣｏｅｆｆ＿０〜Ｃｏｅｆｆ＿３として、データメ
モリ部２２に格納される（ステップＳ２３）。補間関数
としては、例えは、キュービック関数が使用される。な
お、補間用のフィルタ係数は、予め係数メモリにフィル
タ係数を格納しておき、このフィルタ係数を位相データ
に応じて選択するようにしても良い。
【０１０９】データＬｉｎｅ＿０からＬｉｎｅ＿３とし
てデータメモリ部２２に格納されていたラインデータ
と、ステップＳ２３で求められた補間フィルタ係数とが
ＡＬＵアレイ部２３に送られ、補間演算が行なわれる。
そして、その結果求められた補間データは、保持データ
Ｒｅｓ＿Ｂとして保持される（ステップＳ２４）。
【０１１０】補間データが求められたら、位相計算及び
転送要求フラグの設定ルーチンの処理が行なわれて（ス
テップＳ２５）、補間演算ルーチンが完了する。この位
相計算及び転送要求フラグの設定ルーチンの処理につい
ては、後に詳述する。
【０１１１】ステップＳ２３〜Ｓ２５で、補間演算処理
が終了したら、出力垂直同期信号生成部６から出力され
る出力ビデオ信号の水平同期信号が監視され、水平ブラ
ンキング期間となり、データ転送が可能となったか否か
が判断される（ステップＳ２６）。データ転送が可能と
なったと判断されたら、補間演算により求められたデー
タＲｅｓ＿Ｂが出力ＳＡＭ部１３２にデータが転送され
る（ステップＳ２７）。
【０１１２】そして、入力信号供給装置１００から供給
される入力ビデオ信号の垂直同期信号が監視され、入力
ビデオ信号の垂直同期信号から１フレームの終了を示す
状態か否かが判断される（ステップＳ２８）。１フレー
ムの終了であると判断された場合には、ステップＳ２１
にリターンされる。１フレームの終了でなければ、ステ
ップＳ２２にリターンされる。
【０１１３】図７は、初期化ルーチン（図６におけるス
テップＳ２１）を示すフローチャートである。初期化ル
ーチンでは、データ転送要求フラグＦｌａｇＴがリセッ
トされる（ステップＳ３１）。そして、変換比率（Ｍ：
Ｎ）が更新される（ステップＳ３２）。
【０１１４】そして、拡大比率のデータＭと、縮小比率
のデータＮとが比較され、拡大処理か縮小処理かが判断
される（ステップＳ３３）。
【０１１５】拡大比率のデータＭが縮小比率のデータＮ
より大きいときには、拡大処理であると判断され、処理
選択フラグＦｌａｇＭＮが「０」とされる（ステップＳ
３４）。処理選択フラグＦｌａｇＭＮが「０」に設定さ
れたら、インターレス画像で且つ奇数フィールドである
か否かが判断される（ステップＳ３５）。インターレス
画像で且つ奇数フィールドなら、位相データＰｈａｓｅ
は（Ｐｈａｓｅ＝Ｎ／２）に設定され（ステップＳ３
６）、そうでなければ、位相データＰｈａｓｅは（Ｐｈ
ａｓｅ＝０）に設定されて（ステップＳ３７）、リター
ンされる。
【０１１６】ステップＳ３３で、拡大比率のデータＭが
縮小比率のデータＮより小さいときには、縮小処理であ
ると判断され、処理選択フラグＦｌａｇＭＮが「１」と
される（ステップＳ３８）。処理選択フラグＦｌａｇＭ
Ｎが「１」に設定されたら、インターレス画像で且つ奇
数フィールドであるか否かが判断される（ステップＳ３
９）。インターレス画像で且つ奇数フィールドなら、位
相データＰｈａｓｅは（Ｐｈａｓｅ＝（Ｎ−Ｍ）／２）
に設定され（ステップＳ４０）、そうでなければ、位相
データＰｈａｓｅは（Ｐｈａｓｅ＝０）に設定されて
（ステップＳ３７）、リターンされる。
【０１１７】図８は、位相計算及び転送要求フラグの設
定ルーチン（ステップＳ２５）を示すものである。
【０１１８】先ず、位相データＰｈａｓｅは、 Ｐｈａｓｅ＝Ｐｈａｓｅ＋Ｍ−Ｎ に設定される（ステップＳ４１）。
【０１１９】そして、拡大処理か縮小処理かを示す処理
選択フラグＦｌａｇＭＮが「１」であるか否かが判断さ
れる（ステップＳ４２）。
【０１２０】処理選択フラグＦｌａｇＭＮが「０」で、
拡大処理であると判断された場合には、位相データＰｈ
ａｓｅが「０」より大きいか否かが判断される（ステッ
プＳ４３）。位相データＰｈａｓｅが「０」以上なら、
転送要求フラグＦｌａｇＰが「０」とされて（ステップ
Ｓ４４）、リターンされる。位相データＰｈａｓｅが
「０」未満なら、転送要求フラグＦｌａｇＰが「１」と
され（ステップＳ４５）、位相データＰｈａｓｅは、 Ｐｈａｓｅ＝Ｐｈａｓｅ＋Ｍ に設定されて（ステップＳ４６）、リターンされる。
【０１２１】ステップＳ４２で、処理選択フラグＦｌａ
ｇＭＮが「１」で、縮小処理であると判断された場合に
は、位相データＰｈａｓｅが「Ｍ」より大きいか否かが
判断される（ステップＳ４７）。位相データＰｈａｓｅ
が「Ｍ」未満なら、フラグＦｌａｇＰが「０」とされる
（ステップＳ４８）。位相データＰｈａｓｅが「Ｍ」以
上なら、フラグＦｌａｇＰが「１」とされ（ステップＳ
４９）、位相データＰｈａｓｅは、 Ｐｈａｓｅ＝Ｐｈａｓｅ−Ｍ に設定されて（ステップＳ５０）、リターンされる。
【０１２２】図９は、プロセッサブロック１１からのデ
ータ転送処理ルーチン（図６のステップＳ２２）を示す
フローチャートである。
【０１２３】先ず、処理選択フラグＦｌａｇＭＮが
「１」か否かが判断される（ステップＳ５１）。
【０１２４】処理選択フラグＦｌａｇＭＮが「０」で、
拡大処理であると判断された場合には、転送要求フラグ
ＦｌａｇＰが「０」か否かが判断される（ステップＳ５
２）。ここで、拡大処理の場合には、（ＦｌａｇＰ＝
０）は１ラインデータの取得を意味し、（ＦｌａｇＰ＝
１）はデータの取得を行なわないことを意味する。
【０１２５】ステップＳ５２で、（ＦｌａｇＰ＝０）が
「０」であると判断されたら、１ラインのデータ取得ル
ーチン処理が行なわれて（ステップＳ５３）、リターン
される。なお、１ラインのデータ取得ルーチン処理につ
いては、図１０に示されている。
【０１２６】ステップＳ５２で、（ＦｌａｇＰ＝０）が
「１」であると判断されたら、データ取得を行なわず
に、そのままリターンされる。
【０１２７】ステップＳ５１で、処理選択フラグＦｌａ
ｇＭＮが「１」で、縮小処理であると判断された場合に
は、ＦｌａｇＰが「０」か否かが判断される（ステップ
Ｓ５４）。ここで、縮小処理の場合には、（ＦｌａｇＰ
＝０）は１ラインデータの取得を意味し、（ＦｌａｇＰ
＝１）は２ラインデータの取得を意味する。
【０１２８】ステップＳ５２で、転送要求フラグＦｌａ
ｇＰが「０」であると判断されたら、１ラインのデータ
取得ルーチン処理が行なわれて（ステップＳ５５）、リ
ターンされる。
【０１２９】ステップＳ５４で、転送要求フラグＦｌａ
ｇＰが「１」であると判断されたら、１ラインのデータ
取得ルーチン処理が行なわれ（ステップＳ５６）、更
に、１ラインのデータ取得ルーチン処理が行なわれて
（ステップＳ５７）、リターンされる。
【０１３０】図１０は、データ取得ルーチン処理（ステ
ップＳ５３、Ｓ５５、Ｓ５６、Ｓ５７）を示すものであ
る。データ取得ルーチンでは、先ず、データローテーシ
ョン処理が行なわれる。データローテーション処理は、
４タップの補間演算を行なう場合に、常に、Ｌｉｎｅ＿
３が時間的に最新のラインを保持するように、データロ
ーテーションを行なうものである。具体的には、以下の
ような３回のデータ転送を行なうか、アドレスローテー
ションにより実現される。
【０１３１】Ｌｉｎｅ＿０＜−Ｌｉｎｅ＿１ Ｌｉｎｅ＿１＜−Ｌｉｎｅ＿２ Ｌｉｎｅ＿２＜−Ｌｉｎｅ＿３。
【０１３２】データローテーション処理が実行された
ら、データ転送フラグＦｌａｇＴが「１」とされ、プロ
セッサブロック１１に転送要求が送られる（ステップＳ
６２）。
【０１３３】プロセッサブロック１１では、図４のステ
ップＳ１１で示したように、データ転送フラグＦｌａｇ
Ｔを監視して割り込み処理が行なわれている。このた
め、ステップＳ６２で、フラグＦｌａｇＴを「１」に設
定すると、プロセッサブロック１１から、１ラインのデ
ータが転送されてくる。この１ラインのデータが取得さ
れ、この１ラインのデータがデータメモリ部２２のＬｉ
ｎｅ＿０〜Ｌｉｎｅ＿１の領域に書き込まれる（ステッ
プＳ６３）。
【０１３４】このように、この発明が適用された走査線
数変換化では、初段のプロセッサブロック１１のデータ
メモリ部１２をＦＩＦＯとして機能させ、必要なタイミ
ングで初段のプロセッサブロック１１から次段のプロセ
ッサブロック２１にデータを転送し、次段のプロセッサ
ブロック２１で、補間演算を行なって、走査線数変換を
行なうようにしている。これにより、フィールドメモリ
を用いることなく、走査線数変換が行なえる。
【０１３５】図１１は、拡大処理の場合の動作を示すタ
イミング図であり、この例では、（２：３）の走査線数
変換が行なわれ、Ｍ＝３、Ｎ＝２の拡大処理が行なわれ
る。
【０１３６】図１１Ａは入力ビデオ信号の垂直同期信号
を示し、図１１Ｂは入力ビデオ信号の水平同期信号を示
し、図１１Ｃは入力ビデオ信号の各ラインの信号を示
し、図１１Ｄはプロセッサブロック１１での処理を示
す。プロセッサブロック１１における入力ＳＡＭ部３１
からのデータの取り込みルーチンと、演算ルーチンは、
図１２に示すようなタイミングで行なわれる。
【０１３７】図１１Ｅはプロセッサブロック２１での処
理を示し、図１１Ｆは出力ビデオ信号の各ラインを示
し、図１１Ｇは出力ビデオ信号の水平同期信号を示すも
のである。プロセッサブロック２１における出力ＳＡＭ
部３２へのデータ転送ルーチン、プロセッサブロック１
１からプロセッサブロック２１へのデータ転送ルーチ
ン、補間演算ルーチンは、図１３に示すようなタイミン
グで行なわれる。
【０１３８】入力ビデオ信号の垂直同期信号（図１１
Ａ）の時点ｔ0 になると、図１１Ｄに示すように、プロ
セッサブロック１１の初期化処理が行なわれる。この初
期化処理は、図４におけるステップＳ１の処理を示すも
ので、この初期化ルーチンにより、変数の初期化、ライ
ンメモリの初期化等、プログラム処理に必要な初期化処
理が行なわれる。
【０１３９】また、入力ビデオ信号の垂直同期信号（図
１１Ａ）の時点ｔ0 になると、図１１Ｅに示すように、
プロセッサブロック２１の初期化処理が行なわれる。こ
の初期化処理は、図７に示すようにして行なわれる。
【０１４０】すなわち、このプロセッサブロック２１の
初期化処理で、データ転送要求フラグＦｌａｇＴがリセ
ットされる。そして、変換比率（Ｍ：Ｎ）が更新され
る。このとき、（Ｍ＝３、Ｎ＝２）であるから、拡大処
理であると判断され、処理選択フラグＦｌａｇＭＮが
「０」に設定される。そして、インターレス画像で且つ
奇数フィールドでなければ、位相データＰｈａｓｅは
（Ｐｈａｓｅ＝０）に設定される。
【０１４１】時点ｔ2 で、水平同期信号の期間になる
と、入力ＳＡＭ部３１からのプロセッサブロック１１へ
のデータ転送が可能となる。図１１Ｄに示すように、こ
の１ラインのビデオ信号（Ｌｉｎｅ０）は、プロセッサ
ブロック１１のデータメモリ部１２に転送される。そし
て、プロセッサブロック１１で演算処理が行なわれ、こ
のデータ（Ｌｉｎｅ０）は、時点ｔ11で、データＦＩＦ
Ｏ＿０としてデータメモリ部１２に保持される。
【０１４２】また、時点ｔ2 〜ｔ3 で、次の１ラインの
ビデオ信号（Ｌｉｎｅ１）が入力される。この１ライン
のビデオ信号は、入力ＳＡＭ部３１に取り込まれる。
【０１４３】時点ｔ3 で、水平同期信号の期間になる
と、入力ＳＡＭ部３１からのプロセッサブロック１１へ
のデータ転送が可能となる。図１１Ｄに示すように、こ
の１ラインのビデオ信号（Ｌｉｎｅ１）は、プロセッサ
ブロック１１のデータメモリ部１２に転送される。そし
て、プロセッサブロック１１で演算処理が行なわれ、こ
のデータ（Ｌｉｎｅ１）は、時点ｔ12で、データＦＩＦ
Ｏ＿１としてデータメモリ部１２に保持される。
【０１４４】また、時点ｔ3 〜ｔ4 で、次の１ラインの
ビデオ信号（Ｌｉｎｅ２）が入力される。この１ライン
のビデオ信号は、入力ＳＡＭ部３１に取り込まれる。
【０１４５】プロセッサブロック１１では、以下、同様
の処理が繰り返され、ＦＩＦＯ領域にラインデータが保
持されていく。
【０１４６】一方、時点ｔ21で、出力ビデオ信号（図１
１Ｇ）の水平同期信号の期間になると、図１１Ｅに示す
ように、プロセッサブロック２１から出力ＳＡＭ部３２
へのデータの転送が可能となる。
【０１４７】時点ｔ21で、出力ＳＡＭ部３２へのデータ
の転送が行なわれると、プロセッサブロック１１からプ
ロセッサブロック２１へのデータ転送処理ルーチン（ス
テップＳ２２）となる。そして、プロセッサブロック１
１から１ライン分のデータ（Ｌｉｎｅ０）が転送され
る。
【０１４８】プロセッサブロック１１からプロセッサブ
ロック２１へのデータ転送処理が行なわれると、プロセ
ッサブロック２１では、補間演算処理ルーチンとなる。
このとき、位相データＰｈａｓｅは「０」となっている
ので、ステップＳ２４で、この位相データＰｈａｓｅが
「０」に対応する係数データで補間演算が行なわれる。
【０１４９】それから、位相計算及びデータ転送フラグ
の設定ルーチン（図８）に入る。
【０１５０】それまでの位相Ｐｈａｓｅは「０」であ
り、（Ｍ＝３、Ｎ＝２）なので、ステップＳ４１で位相
Ｐｈａｓｅは、 Ｐｈａｓｅ＝０＋２−３＝−１ となる。この（Ｐｈａｓｅ＝−１）は、「０」より小さ
いので、ステップＳ４５で、次の転送要求フラグＦｌａ
ｇＰは、 ＦｌａｇＰ＝１ とされ、ステップＳ４６で、次の位相データＰｈａｓｅ
は、 Ｐｈａｓｅ＝−１＋３＝２ となる。
【０１５１】時点ｔ22で、出力ビデオ信号の水平同期信
号の期間になると、出力ＳＡＭ部３２へのデータの転送
が可能となり、出力ＳＡＭ部３２へのデータの転送が行
なわれると、プロセッサブロック１１からプロセッサブ
ロック２１へのデータ転送処理ルーチン（ステップＳ２
２）となる。
【０１５２】このとき、転送要求フラグＦｌａｇＰは
「１」となっている。図９のステップＳ５２で示すよう
に、データ転送処理ルーチンで、フラグＦｌａｇＰが
「１」のときには、プロセッサブロック１１からプロセ
ッサブロック２１へのデータ転送処理は行なわれない。
【０１５３】次に、プロセッサブロック２１では、補間
演算処理ルーチンとなる。このとき、位相データＰｈａ
ｓｅは「２」となっているので、ステップＳ２４で、こ
の位相データＰｈａｓｅが「２」に対応する係数データ
で補間演算が行なわれる。
【０１５４】それから、ステップＳ２５で、位相計算及
びデータ転送フラグの設定ルーチン（図８）に入る。
【０１５５】それまでの位相Ｐｈａｓｅは「２」であ
り、（Ｍ＝３、Ｎ＝２）なので、ステップＳ４１で位相
Ｐｈａｓｅは、 Ｐｈａｓｅ＝２＋２−３＝１ となる。この（Ｐｈａｓｅ＝１）は、「０」より大きい
ので、ステップＳ４５で、次のフラグＦｌａｇＰは、 ＦｌａｇＰ＝０ とされる。
【０１５６】時点ｔ23で、出力ビデオ信号の水平同期信
号の期間になると、出力ＳＡＭ部３２へのデータの転送
が可能となり、出力ＳＡＭ部３２へのデータの転送が行
なわれると、プロセッサブロック１１からプロセッサブ
ロック２１へのデータ転送処理ルーチン（ステップＳ２
２）となる。
【０１５７】時点ｔ23で、出力ＳＡＭ部３２へのデータ
の転送が行なわれると、プロセッサブロック１１からプ
ロセッサブロック２１へのデータ転送処理ルーチン（ス
テップＳ２２）となる。
【０１５８】このとき、フラグＦｌａｇＰは「０」とな
っているので、図９のステップＳ５３で示すように、プ
ロセッサブロック１１から１ライン分のデータ（Ｌｉｎ
ｅ１）が転送される。
【０１５９】プロセッサブロック１１からプロセッサブ
ロック２１へのデータ転送処理が行なわれると、プロセ
ッサブロック２１では、補間演算処理ルーチンとなる。
このとき、位相データＰｈａｓｅは「１」となっている
ので、ステップＳ２４で、この位相データＰｈａｓｅが
「１」に対応する係数データで補間演算が行なわれる。
【０１６０】それから、ステップＳ２５で、位相計算及
びデータ転送フラグの設定ルーチン（図８）に入る。
【０１６１】それまでの位相Ｐｈａｓｅは「１」であ
り、（Ｍ＝３、Ｎ＝２）なので、ステップＳ４１で位相
Ｐｈａｓｅは、 Ｐｈａｓｅ＝１＋２−３＝０ となる。このため、次のフラグＦｌａｇＰは、 ＦｌａｇＰ＝０ とされる。
【０１６２】以下、同様の処理が繰り返される。このよ
うに、フラグＦｌａｇＰは、「０」、「１」、「０」、
「０」、「１」、…となり、フラグＦｌａｇＰは「０」
が２回続くと１回「１」になる。フラグＦｌａｇＰが
「０」のときには１ラインのデータが転送され、フラグ
ＦｌａｇＰが「１」のときにはデータの転送が行なわれ
ない。したがって、図１１Ｆに示すように、２ラインで
３ラインのデータが形成され、（３：２）の走査線数変
換が行なわれたことになる。
【０１６３】図１４は、縮小処理の場合の動作を示すタ
イミング図であり、この例では、（２：３）の走査線数
変換が行なわれ、Ｍ＝２、Ｎ＝３の縮小処理が行なわれ
る。
【０１６４】図１４Ａは入力ビデオ信号の垂直同期信号
を示し、図１４Ｂは入力ビデオ信号の水平同期信号を示
し、図１４Ｃは入力ビデオ信号の各ラインの信号を示
し、図１４Ｄはプロセッサブロック１１での処理を示す
ものである。
【０１６５】入力ビデオ信号の垂直同期信号（図１４
Ａ）の時点ｔ100 になると、図１４Ｄに示すように、プ
ロセッサブロック１１の初期化処理が行なわれる。
【０１６６】また、図１４Ｅはプロセッサブロック２１
の処理を示し、図１４Ｆは出力ビデオ信号の各ラインを
示し、図１４Ｇは出力ビデオ信号の水平同期信号を示す
ものである。入力ビデオ信号の垂直同期信号（図１４
Ａ）の時点ｔ100 になると、図１１Ｅに示すように、プ
ロセッサブロック２１の初期化処理が行なわれる。
【０１６７】すなわち、このプロセッサブロック２１の
初期化処理で、データ転送要求フラグＦｌａｇＴがリセ
ットされる。そして、変換比率（Ｍ：Ｎ）が更新され
る。このとき、（Ｍ＝２、Ｎ＝３）であるから、縮小処
理であると判断され、処理選択フラグＦｌａｇＭＮが
「１」に設定される。そして、インターレス画像で且つ
奇数フィールドでなければ、位相データＰｈａｓｅは
（Ｐｈａｓｅ＝０）に設定される。
【０１６８】時点ｔ102 で、水平同期信号の期間になる
と、入力ＳＡＭ部３１からのプロセッサブロック１１へ
のデータ転送が可能となる。図１４Ｄに示すように、こ
の１ラインのビデオ信号（Ｌｉｎｅ０）は、プロセッサ
ブロック１１のデータメモリ部１２に転送される。そし
て、プロセッサブロック１１で演算処理が行なわれ、こ
のデータ（Ｌｉｎｅ０）は、時点ｔ111 で、データＦＩ
ＦＯ＿０としてデータメモリ部１２に保持される。
【０１６９】また、時点ｔ102 〜ｔ103 で、次の１ライ
ンのビデオ信号（Ｌｉｎｅ１）が入力される。この１ラ
インのビデオ信号は、入力ＳＡＭ部３１に取り込まれ
る。
【０１７０】時点ｔ103 で、水平同期信号の期間になる
と、入力ＳＡＭ部３１からのプロセッサブロック１１へ
のデータ転送が可能となる。図１４Ｄに示すように、こ
の１ラインのビデオ信号（Ｌｉｎｅ１）は、プロセッサ
ブロック１１のデータメモリ部１２に転送される。そし
て、プロセッサブロック１１で演算処理が行なわれ、こ
のデータ（Ｌｉｎｅ１）は、時点ｔ12で、データＦＩＦ
Ｏ＿１としてデータメモリ部１２に保持される。
【０１７１】また、時点ｔ103 〜ｔ104 で、次の１ライ
ンのビデオ信号（Ｌｉｎｅ２）が入力される。この１ラ
インのビデオ信号は、入力ＳＡＭ部３１に取り込まれ
る。
【０１７２】プロセッサブロック１１では、以下、同様
の処理が繰り返され、ＦＩＦＯ領域にラインデータが保
持されていく。
【０１７３】一方、時点ｔ121 で、出力ビデオ信号の水
平同期信号（図１４Ｇ）の期間になると、図１４Ｅに示
すように、プロセッサブロック２１から出力ＳＡＭ部３
２へのデータの転送が可能となる。
【０１７４】時点ｔ121 で、出力ＳＡＭ部３２へのデー
タの転送が行なわれると、プロセッサブロック１１から
プロセッサブロック２１へのデータ転送処理ルーチン
（ステップＳ２２）となる。
【０１７５】このとき、フラグＦｌａｇＰは「１」とな
っているので、図９のステップＳ５６、Ｓ５７で示すよ
うに、プロセッサブロック１１から２ライン分のデータ
（Ｌｉｎｅ０、Ｌｉｎｅ１）が転送される。
【０１７６】プロセッサブロック１１からプロセッサブ
ロック２１へのデータ転送処理が行なわれると、プロセ
ッサブロック２１では、補間演算処理ルーチンとなる。
【０１７７】このとき、位相データＰｈａｓｅは「０」
となっているので、ステップＳ２４で、この位相データ
Ｐｈａｓｅが「０」に対応する係数データで補間演算が
行なわれる。
【０１７８】それから、ステップＳ２５で、位相計算及
びデータ転送フラグの設定ルーチン（図８）に入る。
【０１７９】それまでの位相Ｐｈａｓｅは「０」であ
り、（Ｍ＝２、Ｎ＝３）なので、ステップＳ４１で位相
Ｐｈａｓｅは、 Ｐｈａｓｅ＝０＋３−２＝１ となる。
【０１８０】この（Ｐｈａｓｅ＝１）は、「Ｍ（Ｍ＝
２）」より小さいので、ステップＳ４８で、次の転送要
求フラグＦｌａｇＰは、ＦｌａｇＰ＝０とされる。
【０１８１】時点ｔ122 で、出力ビデオ信号の水平同期
信号の期間になると、出力ＳＡＭ部３２へのデータの転
送が可能となり、出力ＳＡＭ部３２へのデータの転送が
行なわれると、プロセッサブロック１１からプロセッサ
ブロック２１へのデータ転送処理ルーチン（ステップＳ
２２）となる。
【０１８２】このとき、転送要求フラグＦｌａｇＰは
「０」となっている。転送要求フラグＦｌａｇＰが
「０」のときには、図９のステップＳ５５で示すよう
に、プロセッサブロック１１から１ライン分のデータ
（Ｌｉｎｅ２）が転送される。
【０１８３】プロセッサブロック１１からプロセッサブ
ロック２１へのデータ転送処理が行なわれると、プロセ
ッサブロック２１では、補間演算処理ルーチンとなる。
このとき、位相データＰｈａｓｅは「１」となっている
ので、ステップＳ２４で、この位相データＰｈａｓｅが
「１」に対応する係数データで補間演算が行なわれる。
【０１８４】それから、ステップＳ２５で、位相計算及
びデータ転送フラグの設定ルーチン（図８）に入る。
【０１８５】それまでの位相Ｐｈａｓｅは「１」であ
り、（Ｍ＝２、Ｎ＝３）なので、ステップＳ４１で位相
Ｐｈａｓｅは、 Ｐｈａｓｅ＝１＋３−２＝２ となる。
【０１８６】この（Ｐｈａｓｅ＝２）は、「Ｍ（Ｍ＝
２）」と等しいので、ステップＳ４９で、次の転送要求
フラグＦｌａｇＰは、 ＦｌａｇＰ＝１ とされる。そして、ステップＳ５０で、位相データＰｈ
ａｓｅは、 Ｐｈａｓｅ＝２−２＝０ とされる。
【０１８７】時点ｔ123 で、出力ビデオ信号の水平同期
信号の期間になると、出力ＳＡＭ部３２へのデータの転
送が可能となり、出力ＳＡＭ部３２へのデータの転送が
行なわれると、プロセッサブロック１１からプロセッサ
ブロック２１へのデータ転送処理ルーチン（ステップＳ
２２）となる。
【０１８８】時点ｔ123 で、出力ＳＡＭ部３２へのデー
タの転送が行なわれると、プロセッサブロック１１から
プロセッサブロック２１へのデータ転送処理ルーチン
（ステップＳ２２）となる。
【０１８９】このとき、転送要求フラグＦｌａｇＰは
「１」となっているので、図９のステップＳ５６、Ｓ５
７で示すように、プロセッサブロック１１から２ライン
分のデータ（Ｌｉｎｅ３、Ｌｉｎｅ４）が転送される。
【０１９０】プロセッサブロック１１からプロセッサブ
ロック２１へのデータ転送処理が行なわれると、プロセ
ッサブロック２１では、補間演算処理ルーチンとなる。
このとき、位相データＰｈａｓｅは「０」となっている
ので、ステップＳ２４で、この位相データＰｈａｓｅが
「０」に対応する係数データで補間演算が行なわれる。
【０１９１】それから、ステップＳ２５で、位相計算及
びデータ転送フラグの設定ルーチン（図８）に入る。そ
れまでの位相Ｐｈａｓｅは「０」であり、（Ｍ＝２、Ｎ
＝３）なので、ステップＳ４１で位相Ｐｈａｓｅは、 Ｐｈａｓｅ＝０＋３−２＝１ となる。このため、次のフラグＦｌａｇＰは、 ＦｌａｇＰ＝０ とされる。
【０１９２】以下、同様の処理が繰り返される。このよ
うに、フラグＦｌａｇＰは、「０」、「１」、「０」、
「１」、…となり、フラグＦｌａｇＰは「０」と「１」
とが繰り返される。フラグＰが「０」のときには１ライ
ンのデータが転送され、フラグＦｌａｇＰが「１」のと
きには２ラインのデータが転送される。したがって、入
力ビデオ信号の３ラインから出力ビデオ信号の２ライン
が出力され、（２：３）の走査線数変換が行なわれたこ
とになる。
【０１９３】
【発明の効果】この発明によれば、入力ＳＡＭ部と、２
つのプロセッサブロックと、出力ＳＡＭ部とからなり、
各々の要素プロセッサに同様な命令が与えられて動作す
るようなＳＩＭＤ型アーキテクチャが採用されたリニア
アレイ型多並列プロセッサを用い、一方のプロセッサブ
ロックをＦＩＦＯとして機能させ、他方のプロセッサブ
ロックで補間演算を行い、他方のプロセッサブロックか
ら一方のプロセッサブロックに転送要求を送ることによ
り、フィールドメモリを用いることなく、リアルタイム
で走査線数変換を行なうことができる。
【０１９４】また、この発明によれば、入力画像データ
の走査線数と出力画像データの走査線数との比に基づく
変換比率情報と位相情報に応じて、他方のプロセッサブ
ロックから一方のプロセッサブロックに転送要求を送る
ようにしている。このため、変換比率に応じて位相情報
を切り換えることで、リアルタイムで任意の比率で走査
線数変換が行なえる。
【０１９５】また、この発明によれば、インターレス方
式の画像信号に対しては、第１フィールドと第２フィー
ルドとで別々の位相情報を初期値設定し、ノンインター
レス方式の画像信号に対しては、同一の上記位相情報を
初期値設定するようにしているので、インターレス方式
の場合にも、ノンインターレス方式の場合にも対応でき
る。
【図面の簡単な説明】
【図１】この発明が適用された走査線数変換回路の一例
の全体構成を示すブロック図である。
【図２】この発明が適用された走査線数変換回路の一例
における一方のプロセッサブロックのデータメモリ部の
アドレスマップを示す略線図である。
【図３】この発明が適用された走査線数変換回路の一例
における他方のプロセッサブロックのデータメモリ部の
アドレスマップを示す略線図である。
【図４】この発明が適用された走査線数変換回路の一例
における一方のプロセッサブロックの処理の説明に用い
るフローチャートである。
【図５】ラインＦＩＦＯの説明に用いる略線図である。
【図６】この発明が適用された走査線数変換回路の一例
における他方のプロセッサブロックの処理の説明に用い
るフローチャートである。
【図７】この発明が適用された走査線数変換回路の一例
における他方のプロセッサブロックの処理の説明に用い
るフローチャートである。
【図８】この発明が適用された走査線数変換回路の一例
における他方のプロセッサブロックの処理の説明に用い
るフローチャートである。
【図９】この発明が適用された走査線数変換回路の一例
における他方のプロセッサブロックの処理の説明に用い
るフローチャートである。
【図１０】この発明が適用された走査線数変換回路の一
例における他方のプロセッサブロックの処理の説明に用
いるフローチャートである。
【図１１】この発明が適用された走査線数変換回路の一
例における拡大変換処理の説明に用いるタイミング図で
ある。
【図１２】この発明が適用された走査線数変換回路の一
例における拡大変換処理の説明に用いる略線図である。
【図１３】この発明が適用された走査線数変換回路の一
例における拡大変換処理の説明に用いる略線図である。
【図１４】この発明が適用された走査線数変換回路の一
例における縮小変換処理の説明に用いるタイミング図で
ある。
【図１５】キュービック関数の説明に用いるグラフであ
る。
【図１６】拡大変換処理の説明に用いる略線図である。
【図１７】縮小変換処理の説明に用いる略線図である。
【図１８】従来の走査線数変換回路の一例のブロック図
である。
【図１９】従来の走査線数変換回路における拡大変換処
理の説明に用いる略線図である。
【図２０】従来の走査線数変換回路における拡大変換処
理の説明に用いる略線図である。
【図２１】従来の走査線数変換回路における縮小変換処
理の説明に用いる略線図である。
【図２２】従来の走査線数変換回路における縮小変換処
理の説明に用いる略線図である。
【図２３】インターレス信号の拡大変換処理の説明に用
いる略線図である。
【図２４】インターレス信号の縮小変換処理の説明に用
いる略線図である。
【符号の説明】
１・・・入力信号供給装置、２・・・並列プロセッサ、
３・・・出力信号表示装置、４・・・出力信号生成部、
５・・・垂直走査線変換比率設定部、１１、２１・・・
プロセッサブロック、１２、２２・・・データメモリ
部、１３、２３・・・ＡＬＵアレイ部、１４、２４・・
・命令生成部、１５、２５・・・メモリアドレス生成
部、３１・・・入力ＳＡＭ、３２・・・出力ＳＡＭ部

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ２次元画像データを入力し、入力された
    上記２次元画像データをライン方向の各画素に対応して
    配置して格納する入力画像データ格納手段と、 上記入力画像データ格納手段によりライン方向の各画素
    に対応して配置された画像データが入力され、複数ライ
    ンの画像データを一時的に保存する第１の一時保存手段
    と、上記第１の一時保存手段に保存された画像データに
    対して演算処理を行なうための第１の演算処理手段とか
    らなる第１のプロセサッサと、 上記第１のプロセッサに対する制御命令を与える第１の
    制御手段と、 上記第１のプロセッサからの画像データが入力され、複
    数ラインの画像データを一時的に保存する第２の一時保
    存手段と、上記第２の一時保存手段に保存された画像デ
    ータに対して演算処理を行なうための第２の演算処理手
    段とからなる第２のプロセッサと、 上記第２のプロセッサに対する制御命令を与える第２の
    制御手段と、 各ライン毎に上記第２のプロセッサからの画像データが
    転送され、上記画像データをライン方向の各画素に対応
    して配置して格納して順次出力する出力ラインデータ格
    納手段とを備え、 上記第１及び第２のプロセッサでは、各列が要素プロセ
    ッサ構成し、上記第１及び第２の制御手段により上記各
    列に対して共通の命令を与える構成とされており、 上記第１のプロセッサの上記第１の一時保存手段を、複
    数ラインの画像データを一時保存する先入れ先出しレジ
    スタとして機能させ、 上記第２のプロセッサは、転送要求信号を生成し、上記
    転送要求信号を上記第１のプロセッサに送り、 上記第１のプロセッサは、上記転送要求信号に応じて上
    記第２のプロセッサに画像データを転送し、 上記第２のプロセッサで所定の補間演算処理を施して走
    査線数変換を行なうようにした走査線数変換装置。
  2. 【請求項２】 上記第１のプロセッサの上記第１の一時
    保存手段には、各々が１ライン分の画像データを蓄積す
    る複数の領域を設け、上記複数の１ライン分の画像デー
    タの書き込みアドレス及び読み出しアドレスを順次進め
    て、上記第１のプロセッサの上記第１の一時保存手段を
    複数ラインの画像データを一時保存する先入れ先出しレ
    ジスタとして機能させるようにした請求項１に記載の走
    査線数変換装置。
  3. 【請求項３】 上記第１のプロセッサで、水平方向の画
    像処理演算を行なうようにした請求項１に記載の走査線
    数変換装置。
  4. 【請求項４】 上記第２のプロセッサの上記第２の一時
    保存手段には、上記第１のプロセッサから転送されてき
    た複数ライン分の画像データを蓄積する領域と、所定の
    補間演算処理を行なうための係数が格納される領域とが
    設けられ、 上記所定の補間演算処理を行なうための係数が格納され
    る領域に位相情報に基づく係数を格納し、 上記第１のプロセッサから転送されてきた複数ライン分
    の画像データと、上記係数とを演算して補間演算処理を
    行なうようにした請求項１に記載の走査線数変換装置。
  5. 【請求項５】 上記第２のプロセッサの上記第２の一時
    保存手段には、入力画像データの走査線数と出力画像デ
    ータの走査線数との比に基づく変換比率情報の格納領域
    が設けられ、上記変換比率情報と上記位相情報に応じ
    て、上記転送要求信号を生成するようにした請求項１に
    記載の走査線数変換装置。
  6. 【請求項６】 インターレス方式の画像信号に対して
    は、第１フィールドと第２フィールドとで別々の上記位
    相情報の初期値を設定し、ノンインターレス方式の画像
    信号に対しては、第１フィールドと第２フィールドとで
    同一の上記位相情報の初期値を設定するようにした請求
    項５に記載の走査線数変換装置。
  7. 【請求項７】 ２次元画像データを入力し、入力された
    上記２次元画像データをライン方向の各画素に対応して
    配置して格納するステップと、 上記ライン方向の各画素に対応して配置された画像デー
    タを入力し、複数ラインの画像データを一時的に保存す
    ると共に、上記保存された画像データに対して演算処理
    を行なう第１の画像処理ステップと、 上記第１の画像処理ステップで処理された画像データを
    入力し、複数ラインの画像データを一時的に保存すると
    共に、上記保存された画像データに対して演算処理を行
    なう第２の画像処理ステップと、 各ライン毎に上記第２の画像処理ステップで処理された
    画像データを転送し、上記画像データをライン方向の各
    画素に対応して配置して格納するステップとを備え、 上記第１及び第２の画像処理ステップは、各列が要素プ
    ロセッサ構成し、上記各列に対して共通の命令を与える
    構成とされており、 上記第１の画像処理ステップでは、複数ラインの画像デ
    ータを一時保存する先入れ先出しレジスタとして機能さ
    せ、 上記第２の画像処理ステップでは、転送要求を生成し、
    上記転送要求により上記複数ラインの画像データを一時
    保存する先入れ先出しレジスタから画像データを転送さ
    せ、所定の補間演算処理を施して走査線数変換を行なう
    ようにした走査線数変換方法。
  8. 【請求項８】 上記第１の画像処理ステップで、各々が
    １ライン分の画像データを蓄積する複数の領域に複数ラ
    インの画像データを保存し、上記複数の１ライン分の画
    像データの書き込みアドレス及び読み出しアドレスを順
    次進めて、複数ラインの画像データを一時保存する先入
    れ先出しレジスタとして機能させるようにした請求項７
    に記載の走査線数変換方法。
  9. 【請求項９】 上記第１の演算処理ステップで、水平方
    向の画像処理演算を行なうようにした請求項７に記載の
    走査線数変換方法。
  10. 【請求項１０】 上記第２の画像処理ステップで上記複
    数ライン分の画像データを蓄積すると共に、位相情報に
    応じた所望の係数を蓄積し、上記転送されてきた複数ラ
    イン分の画像データと、上記所望の係数とを演算して補
    間演算処理を行なうようにした請求項７に記載の走査線
    数変換方法。
  11. 【請求項１１】 上記第２の画像処理ステップで入力画
    像データの走査線数と出力画像データの走査線数との比
    に基づく変換比率情報を設定し、上記変換比率情報と位
    相情報に基づいて上記転送要求を生成するようにした請
    求項７に記載の走査線数変換方法。
  12. 【請求項１２】 インターレス方式の画像信号に対して
    は、第１フィールドと第２フィールドとで別々の上記位
    相情報を初期値設定し、ノンインターレス方式の画像信
    号に対しては、第１フィールドと第２フィールドとで同
    一の上記位相情報を初期値設定するようにした請求項１
    １に記載の走査線数変換方法。
JP10111761A 1998-04-22 1998-04-22 走査線数変換装置及び方法 Pending JPH11308574A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10111761A JPH11308574A (ja) 1998-04-22 1998-04-22 走査線数変換装置及び方法
US09/293,139 US6317159B1 (en) 1998-04-22 1999-04-16 Image processor for conversion of scanning lines and conversion method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10111761A JPH11308574A (ja) 1998-04-22 1998-04-22 走査線数変換装置及び方法

Publications (1)

Publication Number Publication Date
JPH11308574A true JPH11308574A (ja) 1999-11-05

Family

ID=14569526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10111761A Pending JPH11308574A (ja) 1998-04-22 1998-04-22 走査線数変換装置及び方法

Country Status (2)

Country Link
US (1) US6317159B1 (ja)
JP (1) JPH11308574A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102163A3 (en) * 1999-11-15 2005-06-29 Texas Instruments Incorporated Microprocessor with improved instruction set architecture
JP2007280267A (ja) * 2006-04-11 2007-10-25 Matsushita Electric Ind Co Ltd 画像処理方法及び画像処理装置
JP2015089115A (ja) * 2013-09-25 2015-05-07 株式会社メガチップス 画像の拡大縮小処理装置および画像の拡大縮小処理方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540191B2 (ja) * 2000-07-17 2010-09-08 日本テキサス・インスツルメンツ株式会社 画像処理装置
US7006147B2 (en) * 2000-12-22 2006-02-28 Thomson Lincensing Method and system for MPEG chroma de-interlacing
TW584816B (en) * 2002-04-01 2004-04-21 Mstar Semiconductor Inc Triple point slope control scaling method
JP4141208B2 (ja) * 2002-08-30 2008-08-27 三洋電機株式会社 映像信号処理装置、および集積回路
JP2005057738A (ja) * 2003-07-18 2005-03-03 Canon Inc 信号処理装置、信号処理方法及びプログラム
JP2008165381A (ja) * 2006-12-27 2008-07-17 Ricoh Co Ltd 画像処理装置及び画像処理方法
US8755515B1 (en) 2008-09-29 2014-06-17 Wai Wu Parallel signal processing system and method
JP5811106B2 (ja) * 2013-01-11 2015-11-11 セイコーエプソン株式会社 映像処理装置、表示装置および映像処理方法
GB2516288B (en) * 2013-07-18 2015-04-08 Imagination Tech Ltd Image processing system
JP2017174291A (ja) * 2016-03-25 2017-09-28 ルネサスエレクトロニクス株式会社 画像処理装置、画像処理方法、及び自動車制御装置
US10999602B2 (en) 2016-12-23 2021-05-04 Apple Inc. Sphere projected motion estimation/compensation and mode decision
US11259046B2 (en) 2017-02-15 2022-02-22 Apple Inc. Processing of equirectangular object data to compensate for distortion by spherical projections
US10924747B2 (en) 2017-02-27 2021-02-16 Apple Inc. Video coding techniques for multi-view video
US11093752B2 (en) 2017-06-02 2021-08-17 Apple Inc. Object tracking in multi-view video
US10754242B2 (en) * 2017-06-30 2020-08-25 Apple Inc. Adaptive resolution and projection format in multi-direction video

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504532A (en) * 1989-09-07 1996-04-02 Advanced Television Test Center, Inc. Bi-directional television format digital signal converter with improved luminance signal-to-noise ratio
JPH08331473A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd テレビジョン信号の表示装置
JPH0965293A (ja) * 1995-08-29 1997-03-07 Mitsubishi Electric Corp 映像信号処理回路
US6188803B1 (en) * 1996-10-18 2001-02-13 Sony Corporation Image processing device
US5929924A (en) * 1997-03-10 1999-07-27 Neomagic Corp. Portable PC simultaneously displaying on a flat-panel display and on an external NTSC/PAL TV using line buffer with variable horizontal-line rate during vertical blanking period
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JPH118839A (ja) * 1997-06-19 1999-01-12 Matsushita Electric Ind Co Ltd 映像信号変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102163A3 (en) * 1999-11-15 2005-06-29 Texas Instruments Incorporated Microprocessor with improved instruction set architecture
JP2007280267A (ja) * 2006-04-11 2007-10-25 Matsushita Electric Ind Co Ltd 画像処理方法及び画像処理装置
JP2015089115A (ja) * 2013-09-25 2015-05-07 株式会社メガチップス 画像の拡大縮小処理装置および画像の拡大縮小処理方法

Also Published As

Publication number Publication date
US6317159B1 (en) 2001-11-13

Similar Documents

Publication Publication Date Title
JPH11308574A (ja) 走査線数変換装置及び方法
US6611260B1 (en) Ultra-high bandwidth multi-port memory system for image scaling applications
US6903733B1 (en) Ultra-high bandwidth multi-port memory system for image scaling applications
WO1998010377A1 (en) Video signal processor
JP2005532740A (ja) 高精細度デインタレース／フレーム倍増回路およびその方法
JP4035408B2 (ja) 解像度変換装置及び方法及び情報処理装置
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
KR100245275B1 (ko) 컴퓨터 시스템용 그래픽스 서브시스템
JP3444112B2 (ja) 画像信号処理装置
JP3613985B2 (ja) 画像処理装置および投写型表示装置
JP2002197454A (ja) 画像変換装置及び方法
KR100237422B1 (ko) Lcd 모니터 표시장치 및 그 표시방법
JP3692940B2 (ja) 台形歪み補正装置
US20080002065A1 (en) Image processing circuit, image processing system and method therefor
JP3227407B2 (ja) 走査線変換回路および補間係数生成回路
KR20050075859A (ko) 좌표 변환 장치 및 방법
JP2006013701A (ja) 表示コントローラ、電子機器及び画像データ供給方法
JP3546029B2 (ja) 走査線変換回路
JP4392531B2 (ja) 画像信号の処理装置および処理方法並びに画像表示装置
JP2003204502A (ja) 映像信号処理装置
JP2000148059A (ja) ライン数変換処理回路およびこれを搭載した表示装置
JPH07134576A (ja) 画像拡大装置
JP2002218415A (ja) 映像信号処理装置及び映像表示装置
JPH07123368A (ja) スキャンコンバータ
JP3613364B2 (ja) 画像処理装置および画像処理方法