JPH1131085A - 二重化システム - Google Patents

二重化システム

Info

Publication number
JPH1131085A
JPH1131085A JP9199393A JP19939397A JPH1131085A JP H1131085 A JPH1131085 A JP H1131085A JP 9199393 A JP9199393 A JP 9199393A JP 19939397 A JP19939397 A JP 19939397A JP H1131085 A JPH1131085 A JP H1131085A
Authority
JP
Japan
Prior art keywords
standby
data
active
memory device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9199393A
Other languages
English (en)
Inventor
Keigo Kanbara
圭吾 神原
Hisakazu Ito
尚和 伊東
Isao Kato
勲 加藤
Hiroshi Takeuchi
弘 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9199393A priority Critical patent/JPH1131085A/ja
Publication of JPH1131085A publication Critical patent/JPH1131085A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【課題】 運用系から待機系に系切替を行った場合で
も、データアクセスを短時間で行うことのできるシステ
ムを得る。 【解決手段】 運用系10での運転中、メモリ装置1
2,22には同時にデータが書き込まれる。運用系10
での運転中、I/O装置14は、メモリ装置12からデ
ータ読み出しを行う。運用系10から待機系20に系切
替を行った場合、待機系20のI/O装置24は、待機
系20のメモリ装置22からデータ読み出しを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、二重化冗長構成を
持つコンピュータシステムからなる二重化システムに関
し、特に、そのデータアクセスの構成に関する。
【0002】
【従来の技術】運用系のコンピュータシステムの他に待
機系のコンピュータシステムを設け、システムとしての
信頼性を向上させるようにした二重化システムが広く用
いられている。
【0003】図2は、従来の二重化システムの構成図で
ある。図において、100は運用系、200は待機系の
コンピュータシステムを示しており、これらは同一の装
置構成となっている。即ち、運用系100は、CPU装
置101、メモリ装置102、系接続装置103、I/
O装置104、システムバス105からなり、待機系2
00は、運用系100と同様に、CPU装置201、メ
モリ装置202、系接続装置203、I/O装置20
4、システムバス205からなる。
【0004】CPU装置101,201は、演算処理等
を実行するプロセッサである。メモリ装置102,20
2は、コンピュータシステムの実行プログラムやデータ
等を記憶するための主記憶装置である。系接続装置10
3,203は、二重化システムにおいて、運用系100
と待機系200とを接続するための制御装置であり、シ
ステムバス105とシステムバス205とを接続してい
る。I/O装置104,204は、CPU装置101,
201のソフトウェア制御により、入出力ポートとメモ
リ装置102,202間のデータ転送を行う装置であ
る。システムバス105,205は、上記のCPU装置
101,201と、メモリ装置102,202と、系接
続装置103,203と、I/O装置104,204と
を接続するためのバスである。
【0005】このように構成された二重化システムにお
いて、運用系100が運転中には、待機系200のCP
U装置201は、システムバス205から切り離された
状態となる。そして、運用系100のCPU装置101
は、この運用系100に接続される各装置に対して読み
書きが可能で、系接続装置103,203を用いて待機
系200に接続される各装置に対しても読み書きが可能
である。
【0006】運用系100でハードウェア障害、ソフト
ウェア障害を検出した場合、運用系100と待機系20
0が切り替わり、旧待機系200に運転状態が移行する
が、この場合、後述するメモリ二重書き構成により、運
用系100に接続されるメモリ装置102に格納される
運用系メモリ領域と、待機系200に接続されるメモリ
装置202に格納される待機系メモリ領域には同一のプ
ログラムやデータが格納されているため、旧待機系20
0へ運転状態が移行されても実行処理が継続される。
【0007】上記のメモリ二重書き構成とは、運用系1
00に接続されるメモリ装置102と、待機系200に
接続されるメモリ装置202の内容を一致させるため
に、運用系100に接続されるメモリ装置102に対す
る書き込みが発生した場合、同一データの書き込みを待
機系200に接続されるメモリ装置202に対しても行
うようにしたものである。
【0008】運用系100に接続されるI/O装置10
4は、運用系100に接続されるメモリ装置102に格
納されている運用系メモリ領域からシステムバス105
を使ったアクセスルートA(図中の破線で示す)で、デ
ータの読み出しを行い、待機系200に接続されるI/
O装置204は、運用系100に接続されるメモリ装置
102に格納されている運用系メモリ領域から、運用系
100のシステムバス105と、系接続装置103,2
03と、待機系200に接続されるシステムバス205
を介して、アクセスルートB(図中、破線で示す)で、
データの読み出しを行っていた。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来の二重化システムでは、そのデータアクセスが、待機
系200に接続されるI/O装置204がメモリ装置か
らデータを読み出す場合は、運用系100に接続される
メモリ装置102からデータを読み出していたため、次
のような問題点があった。
【0010】即ち、待機系200に接続されるI/O装
置204による運用系100のメモリ装置102からの
データ読み出しは、待機系200の系接続装置203と
運用系100の系接続装置103とを介したアクセスと
なるために、データアクセスに多くの時間を必要とし、
結果的に二重化システムの性能が低下していた。
【0011】このような点から、運用系から待機系に、
系切替を行った場合でも、データアクセスに多くの時間
を必要とすることなく、システムの性能向上を図ること
のできる二重化システムの実現が望まれていた。
【0012】
【課題を解決するための手段】本発明は、前述の課題を
解決するため次の構成を採用する。 〈請求項1の構成〉それぞれメモり装置を有する運用系
と待機系とからなり、各メモリ装置へのデータ書き込み
は、運用系と待機系の両系に対して同時に行う二重化シ
ステムにおいて、運用系と待機系のそれぞれのI/O装
置は、自系のメモリ装置からデータを読み出すよう構成
されたことを特徴とする二重化システムである。
【0013】〈請求項1の説明〉請求項1の発明では、
系切替を行った場合、旧待機系のI/O装置は、旧待機
系のメモリ装置からデータの読み出しを行う。ここで、
メモリ装置には、運用系のメモリ装置と同一のデータが
書き込まれているため、系切替後の動作も旧運用系の動
作と同様に行うことができる。請求項1の発明は、この
ような動作により、系切替後の旧待機系が運転を行って
も、従来に比べてメモリ装置からのデータ読み出しを短
時間に行うことができ、その結果、システムの性能向上
を図ることができる。
【0014】〈請求項2の構成〉請求項1において、運
用系から待機系に系切替を行った場合、運用系と待機系
の両系のメモリ装置のデータが一致しているか否かを照
合し、データが不一致であった場合、旧待機系のI/O
装置は、旧運用系のメモリ装置からデータを読み出すよ
う制御を行うデータ読み出し制御手段を備えたことを特
徴とする二重化システムである。
【0015】〈請求項2の説明〉請求項2の発明は、請
求項1の発明に加えて、データ読み出し制御手段によ
り、系切替後、旧運用系と旧待機系のメモリ装置のデー
タが不一致になった場合は、旧待機系のI/O装置は旧
運用系のメモリ装置からデータを読み出すようにしたも
のである。このような動作により、待機系へ切り替えた
場合に、例えばハードウェア障害等が旧待機系のメモリ
装置に発生した場合でも、二重化システム自体がダウン
してしまうことを防止でき、従って、二重化システムと
しての信頼性を向上させることができる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。 《具体例1》 〈構成〉図1は本発明の二重化システムの具体例1を示
す構成図である。図のシステムは、運用系10のコンピ
ュータと、待機系20のコンピュータシステムからな
り、同一の装置構成となっている。即ち、運用系10
は、CPU装置11、メモリ装置12、系接続装置1
3、I/O装置14、システムバス15からなり、待機
系20は、運用系10と同様に、CPU装置21、メモ
リ装置22、系接続装置23、I/O装置24、システ
ムバス25からなる。
【0017】CPU装置11,21は、演算処理等を実
行するプロセッサであり、I/O装置14,24のメモ
リへのアクセス制御等を行うものであるが、本具体例で
は、運用系10のI/O装置14は運用系10のメモリ
装置12に、待機系20のI/O装置24は待機系20
のメモリ装置22に対してデータの読み出しを行うよう
アクセス制御する構成となっている。
【0018】メモリ装置12,22は、コンピュータシ
ステムの実行プログラムやデータ等を記憶するための主
記憶装置であり、これらメモリ装置12,22のメモリ
領域は運用系メモリ領域と、待機系メモリ領域がそれぞ
れ用意されている。
【0019】図3は、メモリ領域の説明図である。図示
のように、運用系メモリ領域301は00000000番地から
20000000番地、待機系メモリ領域302は、80000000番
地からA0000000番地に設定されており、データはこの領
域に格納される。
【0020】系接続装置13,23は、二重化システム
において、運用系10と待機系20とを接続するための
制御装置であり、システムバス15とシステム25とを
接続している。I/O装置14,24は、CPU装置1
1,21のソフトウェア制御により、入出力ポートとメ
モリ装置12,22間のデータ転送を行う装置であり、
例えばSCSI装置等である。システムバス15,25
は、上記のCPU装置11,21と、メモリ装置12,
22と、系接続装置13,23と、I/O装置14,2
4とを接続するためのバスである。
【0021】〈動作〉このように構成された二重化シス
テムにおいて、運用系10が運転中には、待機系20の
CPU装置21は、従来と同様に、システムバス25か
ら切り離された状態となる。そして、運用系10のCP
U装置11は、この運用系10に接続される各装置に対
して読み書きが可能で、系接続装置13,23を用いて
待機系20に接続される各装置に対しても読み書きが可
能である。
【0022】また、運用系10に接続されるI/O装置
14は、運用系10に接続されるメモリ装置12に格納
されている運用系メモリ領域301からシステムバス1
5を使ったアクセスルートA(図中の破線で示す)で、
データの読み出しを行う。
【0023】このような状態で、運用系10でハードウ
ェア障害やソフトウェア障害を検出した場合、運用系1
0と待機系20が切り替わり、旧待機系20に運転状態
が移行する。ここで、本具体例では、旧待機系20に接
続されているI/O装置24は、自系のメモリ装置22
に格納されている待機系メモリ領域302から、システ
ムバス25を介して、アクセスルートB(図中の破線で
示す)でデータの読み出しを行う。
【0024】〈効果〉以上のように、本具体例によれ
ば、待機系20に接続されるI/O装置24は、系接続
装置13,23を介さずに、待機系20に接続されてい
るメモリ装置22のデータを読み出すようにしたので、
運用系10に接続されるメモリ装置12から系接続装置
13,23を介してデータを読み出すのに比べてアクセ
ス時間が短縮され、システムの性能向上を図ることがで
きる。
【0025】《具体例2》具体例2は、具体例1の構成
に加えて、系切替を行った場合、運用系と待機系の両系
のメモリ装置のデータが一致しているか否かを照合し、
データが不一致であった場合は、旧待機系のI/O装置
は、旧運用系のメモリ装置からデータを読み出すよう構
成したものである。
【0026】〈構成〉図4は本発明の二重化システムの
具体例2を示す構成図である。図のシステムは、運用系
10aのコンピュータと、待機系20aのコンピュータ
システムからなり、両系は同一の装置構成となってい
る。また、運用系10aおよび待機系20aにおけるC
PU装置11,21〜システムバス15,25の構成に
ついては具体例1と同様であるため、ここではその説明
を省略する。
【0027】また、運用系10aおよび待機系20aに
設けられたデータ読み出し制御手段17,27は、運用
系10aから待機系20aに系切替を行った場合、運用
系と待機系の両系のメモリ装置12,22のデータが一
致しているか否かを照合し、データが不一致であった場
合は、旧待機系20aのI/O装置24は、旧運用系1
0aのメモリ装置12からデータを読み出すよう制御を
行う手段であり、具体的には、それぞれのCPU装置1
1,21によるソフトウェア制御で実現されている。
【0028】〈動作〉このように構成された二重化シス
テムにおいて、運用系10aが運転中の待機系20aの
動作は、具体例1と同様である。即ち、両系のメモリ装
置12,22には、データが同時に書き込まれるように
なっている。
【0029】そして、運用系10aから待機系20aへ
の系切替を行った場合、待機系20aのデータ読み出し
制御手段27は、メモリ装置12,22に格納されてい
るデータが一致しているかを照合する。ここで、通常、
系切替を行う前は、運用系10aのデータ読み出し制御
手段17によって、データの一致が確認されているた
め、データが不一致となることはない。従って、待機系
20aのI/O装置24は、データ読み出しをメモリ装
置22から行うようCPU装置21によって制御され
る。即ち、メモリ装置22へのアクセスルートはBの通
りである。そして、旧待機系20aのCPU装置21
は、データ書き込みが発生した場合は、メモリ装置22
に対して行うと同時に、旧運用系10aのメモリ装置1
2に対しても行う。
【0030】一方、待機系20aへの系切替後、メモリ
装置22のハードウェア障害等で、メモリ装置22とメ
モリ装置12とのデータが一致しなくなった場合、デー
タ読み出し制御手段27は、I/O装置24からのデー
タ読み出しをメモリ装置22からでなく、アクセスルー
トCにより、メモリ装置12から行うよう制御する。こ
れにより、たとえ待機系20aのメモリ装置22が障害
となった場合でも、二重化システムそのものがダウンし
てしまうのを防止することができ、二重化システムとし
ての信頼性を更に向上させることができる。
【0031】また、旧待機系20aから旧運用系10a
に系切替が行われた場合、即ち、系切替前の状態に戻っ
た場合、新たな運用系10aのデータ読み出し制御手段
17は、メモリ装置12,22内のデータの一致判定を
行い、データが不一致になった場合、運用系10aのI
/O装置14は、待機系20aのメモリ装置22からデ
ータを読み出すよう制御を行う。
【0032】〈効果〉以上のように、具体例2によれ
ば、データ読み出し制御手段17,27を設け、運用系
と待機系のメモリ装置に格納されているデータが一致し
ているかを照合して、一致していない場合は、待機系側
のメモリ装置からデータ読み出しを行うようにしたの
で、二重化システムとしての信頼性を向上させることが
できる。
【図面の簡単な説明】
【図1】本発明の二重化システムの具体例1の構成図で
ある。
【図2】従来の二重化システムの構成図である。
【図3】本発明の二重化システムにおけるメモリ領域の
説明図である。
【図4】本発明の二重化システムの具体例2の構成図で
ある。
【符号の説明】
10,10a 運用系 12,22 メモリ装置 14,24 I/O装置 20,20a 待機系
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武内 弘 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 それぞれメモり装置を有する運用系と待
    機系とからなり、前記各メモリ装置へのデータ書き込み
    は、前記運用系と待機系の両系に対して同時に行う二重
    化システムにおいて、 前記運用系と待機系のそれぞれのI/O装置は、自系の
    前記メモリ装置からデータを読み出すよう構成されたこ
    とを特徴とする二重化システム。
  2. 【請求項2】 請求項1において、 運用系から待機系に系切替を行った場合、前記運用系と
    待機系の両系のメモリ装置のデータが一致しているか否
    かを照合し、データが不一致であった場合、旧待機系の
    I/O装置は、旧運用系のメモリ装置からデータを読み
    出すよう制御を行うデータ読み出し制御手段を備えたこ
    とを特徴とする二重化システム。
JP9199393A 1997-07-09 1997-07-09 二重化システム Pending JPH1131085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9199393A JPH1131085A (ja) 1997-07-09 1997-07-09 二重化システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9199393A JPH1131085A (ja) 1997-07-09 1997-07-09 二重化システム

Publications (1)

Publication Number Publication Date
JPH1131085A true JPH1131085A (ja) 1999-02-02

Family

ID=16407043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9199393A Pending JPH1131085A (ja) 1997-07-09 1997-07-09 二重化システム

Country Status (1)

Country Link
JP (1) JPH1131085A (ja)

Similar Documents

Publication Publication Date Title
JP2886856B2 (ja) 二重化バス接続方式
JP2701739B2 (ja) プロセッサの系切替え方式
JPS6129025B2 (ja)
JP2001243209A (ja) 分散共有メモリシステム及び分散共有メモリシステム制御方法
KR100431467B1 (ko) 프로세서간 이중화 시스템 및 방법
JP3579129B2 (ja) ポータブルコンピュータ
KR100398731B1 (ko) 교환기에서 프로세서간 메모리 동일성 검증 방법 및 그 장치
JPS60123952A (ja) 入出力制御方式
JPH0827761B2 (ja) 二重化メモリの両系同時書込方法
JPH0361216B2 (ja)
JPH0240760A (ja) 情報処理装置
JP3012402B2 (ja) 情報処理システム
JP2003330871A (ja) データ転送装置
JPS605369A (ja) メモリ制御方式
JP2501393B2 (ja) 直接メモリアクセス装置
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
JP2001236241A (ja) メモリ二重化制御方式
JPH06175929A (ja) 二重化主記憶装置
JPH04177452A (ja) 情報処理装置
JPH09259047A (ja) 二重化ディスクのリカバリ装置
JPH047771A (ja) 複合系システム
JPH02501602A (ja) ミラーディスクramシステム
JPH07129524A (ja) 二重化システムの高速切替装置
JPH0711795B2 (ja) 入出力装置の二重化方式
JP2001142730A (ja) Cpuアクセス空間の制御方式