JPH11311643A

JPH11311643A - 電圧検出回路

Info

Publication number: JPH11311643A
Application number: JP10378195A
Authority: JP
Inventors: Jeffrey E Koelling; イー．ケーリングジェフリー; Che C Jung; − チェシーユング
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1997-12-19
Filing date: 1998-12-21
Publication date: 1999-11-09
Also published as: US6037762A

Abstract

(57)【要約】【課題】安定な電圧検出回路を得る。【解決手段】本回路は、第１基準電圧３２４、第１基
準電圧へつながる反転入力、非反転入力、出力を有する
第１差動増幅器３４９、第１差動増幅器出力へつながる
制御端子、電源へつながる第１電流端子、第１差動増幅
器非反転入力へつながる第２電流端子を有する第１トラ
ンジスタ３５６、第１トランジスタ第２電流端子へつな
がる第１端子と、第２端子とを有する第１負荷３５８、
第１負荷第２端子へつながる第１端子、第２基準電位へ
つながる第２端子を有する第２負荷３６０、反転入力、
第２負荷第１端子へつながる非反転入力、検出出力を有
する第２差動増幅器３９１、第１差動増幅器出力へつな
がる制御端子、電源へつながる第１電流端子、第２差動
増幅器反転入力へつながる第２電流端子を有する第２ト
ランジスタ３８２、第２差動増幅器反転入力へつながる
第１端子、電圧レベル検出地点へつながる第２端子を有
する第３負荷３８６、３８４を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路中の電圧検
出に関するものであって、更に詳細には、チップ上で発
生した電圧レベルの検出と、チップ上で発生したそれら
電圧の制御とに関する。

【０００２】

【従来の技術】最新の集積回路では、適正な動作のため
に数多くの電圧レベルが必要とされる。しかし、集積回
路の入力／出力接続システムを簡略化するために（すな
わち、ピン数を最小化するために）、顧客は１本のアー
スピンと１本の電力供給入力ピンとを備える非常に簡略
化された電源を要求する。集積回路の製造業者はこれに
応えて、要求特性を満足するためにチップ上で電圧を発
生する集積回路を提供するようになった。そのようなチ
ップ上での電圧発生器は、電圧を昇圧したり、または電
圧を適切なレベルに下げたりするために電流ポンプ等の
装置を使用する。そのような電圧発生器は、集積回路上
へ正しい電圧を提供できるために注意深く調整される必
要がある。

【０００３】

【発明の解決しようとする課題】図１は、一般にＶ_ppと
呼ばれる、電源電圧よりも高く昇圧される電圧の電圧レ
ベルを決定するための従来技術による電圧制御装置の模
式図である。Ｖ_ppはＰチャンネルトランジスタ１０のド
レインへつながれている。Ｐチャンネルトランジスタ１
０のゲートはＰチャンネルトランジスタ１０のソースへ
つながれている。Ｐチャンネルトランジスタ１０のソー
スはＰチャンネルトランジスタ１２のドレインへつなが
れている。トランジスタ１２のゲートは基準電位Ｖ_REF
へつながれている。トランジスタ１２のソースはＰチャ
ンネルトランジスタ１４のドレインへつながれ、後者の
ゲートはアース電位へ、またそれのソースもアース電位
へつながれている。この構成において、もしもトランジ
スタ１２のソース電圧がＶ_RE _FよりもＶ_t１個分以上高く
引き上げられれば、ノード１６上の電圧は高レベルへプ
ルアップされるが、そうでなければ、ノード１６の電圧
はアース近くへプルダウンされる。

【０００４】基準電位Ｖ_REF2がＮ形トランジスタ１８の
ゲートへつながれている。ノード１６の出力がＮ形トラ
ンジスタ２０へつながれている。これらのトランジスタ
は差動増幅器の形に接続されており、トランジスタ２２
および２４のゲートへ供給される電圧によってスイッチ
オンおよびオフされる。Ｐ形トランジスタ２６および２
８はこの差動増幅器のためのプルアップ電位を供給す
る。この差動増幅器の出力は、Ｐチャンネルトランジス
タ３０およびＮチャンネルトランジスタ３１のゲートへ
供給される。トランジスタ３０および３１は相補型イン
バータを提供しており、それはＰ形トランジスタ３４お
よび３６によってプルアップされ、またＮチャンネルト
ランジスタ３８および４０によってプルダウンされる。
トランジスタ２２、３８、および３４は幅の狭い低電流
トランジスタである。トランジスタ２４、３６、および
４０は幅の広い大電流の駆動トランジスタである。トラ
ンジスタ３０および３１を含むインバータのプルアップ
側では、トランジスタ３６が強いプルアップを提供し、
トランジスタ３４は弱いプルアップを提供する。インバ
ータの対トランジスタ３０および３１の出力が高レベル
の時は、それはトランジスタ２０のゲート上の電圧が、
トランジスタ１８のゲート上に供給されるＶ_RE _F2よりも
低いことを意味する。このことはＶ_PPを適正な電圧レベ
ルへ戻すためにポンピングが必要であることを意味す
る。

【０００５】このように、インバータ４２の入力へ供給
される高電圧は低出力へ反転されて、それがＮＯＲゲー
ト４４に高出力をもたらし、それが更にインバータ４６
によって反転されて低出力を提供することになる。この
低出力は、トランジスタ３６が高いプルアップ電流源を
提供し続けるように働く。インバータ４６の出力はイン
バータ４８によって反転されて高電圧を提供し、それが
トランジスタ３４をオフにする。トランジスタ３６はよ
り大きい駆動電流を提供する能力を有するので、このシ
ステムは、“オン”信号を提供するためのバイアスを回
路中に提供し、またそれによってＶ_PPを発生する発生器
のためのポンピングを提供する。同様にして、トランジ
スタ２４および４０のゲートへ供給される許可信号（イ
ネーブル，ＥＮＡＢＬＥ）は、その信号が提供される時
に、トランジスタ２４および４０がより強力なプルダウ
ン機能を提供し、それによってより高速な動作を提供で
きるようにする。

【０００６】入力Ｖ_PUMPは、集積回路の高度な利用にお
いて指示される各種状態のもとで、回路に対するオーバ
ーライドを提供する。Ｖ_PUMPが高レベルの時は、インバ
ータ５０の出力は低レベルであり、それはインバータ４
２によって提供される入力の如何に関わらず、ＮＯＲゲ
ート４４の出力を高レベルにする。

【０００７】トランジスタ１０および１２のスレッショ
ルド電圧が図１の電圧検出器のトリガー点を決定する。
スレッショルド電圧は、図１の回路を含む集積回路の製
造時のプロセス変動によって変化するし、また回路の動
作温度によっても変化する。従って、トリガー点は正確
に設定できない。従って、図１の従来技術は、現代の高
密度、従って高感度の集積回路に対して必要とされるプ
ロセス変動および温度変動に直面して安定性を保てな
い。

【０００８】図２は従来技術による別のＶ_PP検出器の模
式図である。Ｖ_PPはＰチャンネルトランジスタ１１０の
ソースへつながれている。トランジスタ１１０のゲート
は基準電圧Ｖ_REFへつながれている。トランジスタ１１
０のドレインはＰチャンネルトランジスタ１１２のソー
スへつながれている。トランジスタ１１２のゲートは検
出許可信号へつながれている。検出は、許可信号が低レ
ベルへ移行してトランジスタ１１２をターンオンするこ
とによって許可される。更に、許可信号はＮチャンネル
トランジスタ１１４のゲートへ供給されて、それをター
ンオフする。許可信号が高レベルで、検出が禁止されて
いることを示す時には、トランジスタ１１４がオンで、
トランジスタ１１６のゲートがアースへクランプされて
いる。

【０００９】許可信号が低レベルの時は、トランジスタ
１１４がオフで、ノード１１５上の電圧レベルはＶ_PPの
電圧レベルによって決まる。Ｖ_PPがＶ_REFよりもＶ_t１個
分高く上昇すると、トランジスタ１１０がターンオンし
て、ノード１１５は高レベルへプルアップされる。ノー
ド１１５上の高電圧はトランジスタ１１６をターンオン
させる。トランジスタ１１６はプルアップトランジスタ
１２０と直列につながれており、後者はＰ形トランジス
タであって、それのゲートをアースへ、またそれのソー
スを電力供給２へつながれている。トランジスタ１２２
はプルダウントランジスタであって、それのソースはア
ースへ、またそれのゲートは電力供給２へつながれてい
る。これら２個のトランジスタは比較的高い抵抗を有
し、それによってプルアップおよびプルダウンの電流源
を提供するように設計される。こうして、ノード１２４
の電圧はトランジスタ１１６の状態だけで決まる。トラ
ンジスタ１１６がオンの時は、ノード１２４における電
圧点は低くプルダウンされ、それによってインバータ１
２６が高出力を有し、インバータ１２８が低出力を有す
るようにされる。電圧変化はトランジスタ１３０によっ
て減衰するが、このトランジスタ１３０はゲートをイン
バータ１２６の入力へつながれ、またソースおよびドレ
インをアースへつながれている。これは容量性の機能を
提供し、それによってノード１２４における入力に対す
る時間遅延を提供する。インバータ１２６および１２８
はステップダウンラッチ１３２に対して信号を供給し、
このラッチは出力をインバータ１３４の入力へ供給する
が、この入力はインバータ１２６の入力からの非反転信
号である。インバータ１３４の出力はインバータ１３６
によって反転されて、完全にラッチおよびバッファされ
た回路出力が得られる。

【００１０】図２の回路中で検出される電圧レベルは、
トランジスタ１１０のスレッショルド電圧に大いに依存
する。この特性は、プロセス変動および温度条件に大い
に依存する。従って、図２の検出器は最新の高度に集積
された集積回路に対して許容できないプロセス変動を与
える。

【００１１】図３は、従来技術による、Ｖ_BBあるいは基
板電圧検出器の図である。当該分野では、最も低い供給
電圧よりも更に低い基板電圧を提供するのことが普通に
行われる。高レベルの許可信号を提供することで、トラ
ンジスタ２１０および２３２をターンオフしながら、図
３の検出器が許可される。トランジスタ２１８のゲート
はアースへつながれている。Ｎチャンネルトランジスタ
２２２のゲートもまたアースへつながれている。トラン
ジスタ２２４および２２６はそれらのゲートをそれらの
ドレインへつながれているため、トランジスタ２２２の
ソースに対してＶ_BBからＶ_t２個分低下した電圧を供給
している。トランジスタ２２２のソースが、所望レベル
よりも低下するＶ_BBによって所望レベルからアース下Ｖ
_t１個分プルダウンされる時は、トランジスタ２２２が
オンして、トランジスタ２２８のゲートはアースへプル
ダウンされる。こうしてトランジスタ２２８がオフにな
る。この低レベルはまた、トランジスタ２１８を通って
トランジスタ２３０のゲートへ送られる。後者のトラン
ジスタはＰチャンネルトランジスタである。これによっ
てＰチャンネルトランジスタ２３０がオンする。

【００１２】Ｖ_BBが上昇して、トランジスタ２２８がオ
ンするレベルに達すると、インバータ２５０への入力は
低レベルへプルダウンされ、それによってインバータ２
５０の出力は高レベルになる。トランジスタ２３０、２
４８、２２８、および２４６はＮＡＮＤゲートを構成す
る。出力をＮＯＴ化されたＮＡＮＤゲートは機能的には
ＯＲゲートと等価である。従って、インバータ２５０と
つながれたこのＮＡＮＤゲートはＯＲゲートを提供す
る。もし図３の回路が動作すれば、許可バー（ＥＮＡＢ
ＬＥバー）信号は低レベルとなり、インバータ２１１の
出力は高レベルになる。インバータ２５０の高出力との
この組み合わせは、ＮＡＮＤゲート２５２に低出力を提
供させ、Ｖ_BB電圧レベルを下げるためにＶ_BBポンプが作
動すべきことを指示する。

【００１３】履歴効果を与えるために、図３の回路は二
重検出方式を採用している。許可バー信号がトランジス
タ２３２をターンオンする時は、第２の検出器が提供さ
れる。トランジスタ２１２はそれのゲートをトランジス
タ２１０のソースへつながれており、トランジスタ２１
０、２１４、および２１６によって確立される、Ｖｄｄ
からの電圧降下を提供している。Ｖ_BBはＮチャンネルト
ランジスタ２３４のソースへつながれており、後者のト
ランジスタのゲートおよびドレインはＮチャンネルトラ
ンジスタ２３６のソースへつながれている。従って、ト
ランジスタ２３６のドレインはＶ_BBよりもスレッショル
ド電圧２個分上にある。トランジスタ２３６および２３
４は、トランジスタ２２４および２２６よりも高いスレ
ッショルド電圧を持つようにドープされる。Ｖ_BBのレベ
ルがスレッショルド電圧降下３個分低下する時は、アー
スへつながれたトランジスタ２３８のゲートはトランジ
スタ２３８のドレインよりもスレッショルド電圧１個分
高くなる。Ｖ_BBがこの電圧（それはトランジスタ２３６
および２３４の高いスレッショルド電圧のせいで、トラ
ンジスタ２２２のターンオン点よりも低い）よりも低下
すると、トランジスタ２４０はターンオンし、トランジ
スタ２４２はターンオフする。トランジスタ２４０、２
４２、２５４、および２５６はＮＯＲゲートを構成し、
それの１入力はインバータ２５０の出力であり、他の入
力はトランジスタ２３４、２３６、および２３８によっ
て決まるＶ_BBレベルである。

【００１４】インバータ２５０の出力は、トランジスタ
２４０がターンオフし、トランジスタ２４２がターンオ
ンする（トランジスタ２３４および２３６のスレッショ
ルド電圧がより高いので）電圧よりも高い（より負でな
い）電圧によって高出力へトリガーされるので、インバ
ータ２５０の出力が高レベルへ移行する時はトランジス
タ２４２は常にオンになる。こうして、インバータ２４
４の入力は低レベルへプルダウンされて、トランジスタ
２４６および２４８のゲートへ供給される電圧を高レベ
ルへ移行させる。このことは、トランジスタ２２８およ
び２３０の状態の如何に関わらずインバータ２５０に高
出力を提供させるため、ラッチ効果を与えることにな
る。一旦このラッチ効果が生ずると、トランジスタ２３
４、２３６、および２３８によって与えられるレベル検
出が制御できるようになる。Ｖ_BBがトランジスタ２３８
をターンオンするのに十分低く（十分負に）なった時だ
け、“ラッチ”は状態を変化させるであろう。

【００１５】特定の状況では、電圧レベル検出器によっ
て検出される電圧レベルの如何に関わらず、すべての状
況において基板ポンプを遮断しなければならなくなる。
そのような状況では、許可バーが高レベルへ持ち上げら
れて、インバータ２５０によって供給される入力信号の
如何に関わらず、ＮＡＮＤゲート２５２によって提供さ
れるＶ_BBストップ出力信号を高レベルへ引き上げる。

【００１６】図３の回路の動作から容易に理解されるよ
うに、この回路はトランジスタ２２２、２２４、２２
６、２３６、２３４、および２３８のスレッショルド電
圧に大いに依存する。このような特性上の振る舞いはプ
ロセス変動に大いに依存し、従って現代の高密度集積回
路の高感度回路において許容できない。

【００１７】

【課題を解決するための手段】本発明のここに述べる実
施例は集積回路中の電圧レベルを検出するための回路を
含み、その回路には、第１基準電圧、前記第１基準電圧
へつながれた反転入力端子、非反転入力端子、および出
力端子を有する第１の差動増幅器、前記第１の差動増幅
器の出力端子へつながれた制御端子を有し、電圧供給端
子へつながれた第１の電流ハンドリング端子を有し、更
に前記第１の差動増幅器の非反転入力端子へつながれた
第２の電流ハンドリング端子を有する第１トランジス
タ、前記第１トランジスタの第２電流ハンドリング端子
へつながれた第１端子と、第２端子とを有する第１負荷
デバイス、前記第１負荷デバイスの第２端子へつながれ
た第１端子と、第２基準電位へつながれた第２端子とを
有する第２負荷デバイス、反転入力端子、前記第２負荷
デバイスの第１端子へつながれた非反転入力端子、およ
び電圧検出出力信号を供給する出力端子を有する第２の
差動増幅器、前記第１の差動増幅器の出力端子へつなが
れた制御端子を有し、前記電圧供給端子へつながれた第
１電流ハンドリング端子を有し、更に前記第２の差動増
幅器の反転入力端子へつながれた第２電流ハンドリング
端子を有する第２トランジスタ、前記第２の差動増幅器
の反転入力端子へつながれた第１端子を有し、電圧レベ
ルが検出されるべき場所へつながれた第２端子を有する
第３負荷デバイスが含まれている。これによって高度に
安定な電圧検出システムが得られる。

【００１８】

【発明の実施の形態】図４は本発明の一実施例の模式図
である。図４は、ＰＮＰトランジスタ３１０および３１
２、抵抗３１４、およびＮチャンネルトランジスタ３１
６および３１８によって提供されるバンドギャップ電流
レベル設定機構を含んでいる。トランジスタ３１２は、
同じスレッショルド電圧レベルにおいてトランジスタ３
１０よりもずっと大きい電流容量を有するように選ばれ
る。トランジスタ３１０および３１２のコレクターは基
板Ｖ_BB電位へつながれている。トランジスタ３１０およ
び３１２のＶ_BE電圧がトランジスタ３１０および３１２
を流れる電流を設定する。キルヒホッフ則に従えば、閉
じた経路に沿っての電圧の合計はゼロに等しい。従っ
て、トランジスタ３１０および３１２のＶ_BEに抵抗３１
４両端での電圧降下を加え、更にトランジスタ３１８お
よび３１６のＶ_GSを加えるとゼロにならなければならな
い。また、トランジスタ３１０のＶ_BEおよびトランジス
タ３１６のＶ _GSと、これらのトランジスタを流れる電流
との間には一定の関係がある。同様に、トランジスタ３
１２のＶ_BE、抵抗３１４両端の電圧降下、およびトラン
ジスタ３１６のＶ_GSと、これらのトランジスタおよび抵
抗を流れる電流との間にも一定の関係がある。これらの
方程式を解くことで単一解が求まる。このように、この
バンドギャップ回路は、トランジスタ３１０および３１
２を流れる高度に安定した電流を提供する。

【００１９】トランジスタ３１２を流れる高度に安定し
た電流はまた、抵抗３３０および３３２中をも流れる。
この電流はトランジスタ３３８および３４０に対してミ
ラー複製（ｍｉｒｒｏｒ）される。ミラー複製された電
流は抵抗３２２両端に電圧降下をもたらし、それはトラ
ンジスタ３２０のＶ_BE電圧降下と一緒になってノード３
２４における電圧を設定する。

【００２０】３２４における電圧点は、それが抵抗３１
４と３２２との相対的抵抗値レベルに依存するため、高
度に安定している。プロセス変動は抵抗３１４と３２２
とで同じように作用するため、ノード３２４に設定され
る電圧レベルは非常に安定である。例えば、もし抵抗３
１４の抵抗値が下がれば、トランジスタ３１２を流れる
電流が増えて、トランジスタ３３８および３４０へミラ
ー複製される電流も増大する。しかし、抵抗３２２の抵
抗値もまた抵抗３１４と同じプロセス変動に従って変動
するので、それの抵抗値も低下しているであろう。従っ
て、トランジスタ３３８および３４０を流れるより大き
い電流は抵抗３２２の低下した抵抗値によってうち消さ
れよう。

【００２１】トランジスタ３４２へミラー複製される電
流はトランジスタ３４４を流れる。この電流はトランジ
スタ３４６へミラー複製され、後者のトランジスタはト
ランジスタ３４８および３５０で構成される差動増幅器
３４９を駆動する。トランジスタ３４８は、それのゲー
トへの入力として、ノード３２４に設定された高度に安
定な電圧レベルを受け取る。トランジスタ３４８および
３５０で構成される差動増幅器対は、トランジスタ３５
２および３５４によってプルアップ電流を供給される。
抵抗３５８、３６０、および３７０を流れる電流がトラ
ンジスタ３５０のゲートへの入力電圧を設定する。これ
らの抵抗を流れる電流はトランジスタ３５６によって設
定される。もしもトランジスタ３５０のゲート電圧がト
ランジスタ３４８のゲート電圧を越えれば、トランジス
タ３４６を流れる電流はトランジスタ３５０を通るよう
に迂回することによって、トランジスタ３５６のゲート
をトランジスタ３５２によって供給される電流を通して
より高レベルへプルアップさせる。これによって抵抗３
６０および３７０両端の電圧降下は、ノード３７２の電
圧がノード３２４へ供給されるものと正確に等しくなる
まで低下する。こうして、トランジスタ３４８および３
５０によって構成される差動増幅器は、正確に等価な電
圧を供給しながら、ノード３２４をノード３７２から分
離する。この分離によって、抵抗３７０両端の電圧降下
によって提供されるＶ_REFに関連する活動が、ノード３
２４によって確立される正確な電圧に影響を及ぼすこと
が防止される。更に、差動増幅器３４９に影響するプロ
セスおよび温度の変動も、以下に説明するように、図５
の差動増幅器３９１または図６の差動増幅器４２１に影
響する同じ変動によって正確にうち消される。

【００２２】これに加えて、トランジスタ３５６に適切
な電流を流すゲート電圧レベルがトランジスタ３７４の
ゲートへ供給されて、後者のトランジスタはトランジス
タ３７４およびバイアストランジスタ３７６を通してほ
ぼ同様な電流を流すように働く。トランジスタ３７４の
ゲートからの出力は、図５および図６の回路においてＰ
形プルアップトランジスタをバイアスするためのＶＰＢ
ＩＡＳを提供し、トランジスタ３７６のゲート電圧は同
じくプルダウントランジスタをバイアスするためのＶＮ
ＢＩＡＳを提供する。

【００２３】図５は本発明の引き続く一実施例の模式図
であって、それはＶ_BBの電圧レベルを検出するための検
出器を含んでいる。図４からのＶＮＢＩＡＳおよびＶＰ
ＢＩＡＳがそれぞれ、トランジスタ３８０および３８２
のゲートへ供給される。ＶＮＢＩＡＳおよびＶＰＢＩＡ
Ｓはそれらのトランジスタに対してバイアスを供給し、
それによってそれらは流れる電流を図４のトランジスタ
３７４および３７６中へミラー複製する。Ｖ_BBは抵抗３
８４および３８６へつながれている。製造しやすいよう
に（それが本当の理由だろうか？）、Ｖ_BBとノード３８
８との間の抵抗は２つの抵抗に分割される。ＶＰＢＩＡ
Ｓを通して電流レベルが固定レベルに設定されるため、
ノード３８８の電圧は抵抗３８６および３８４両端の電
圧降下分だけＶ_BBよりも高いレベルに固定されよう。こ
れは、電圧降下が抵抗３８４および３８６を流れる固定
電流とそれらの固定された直列抵抗値との積であるから
である。抵抗３７０（図４）と、抵抗３８６および３８
４に影響するプロセス変動は、温度またはその他のプロ
セス変動によるものとほとんど等しい変動を与えるであ
ろう。従って、それらのプロセス変動はこの電圧検出器
の動作において打ち消し合う傾向を持つであろう。

【００２４】ノード３８８の電圧はトランジスタ３９０
のゲートへ送られる。Ｖ_REFがトランジスタ３９２のゲ
ートへつながるゲートへ送られる。トランジスタ３９０
および３９２は差動増幅器を構成し、それによってノー
ド３８８の電圧がトランジスタ３９２のノードの電圧レ
ベルよりも低下する時には、トランジスタ３９０がター
ンオフし始めて、インバータ３９４へ供給される電圧が
プルアップトランジスタ３９６によってプルアップされ
るのを許容するようになっている。高電圧はインバータ
３９４の出力を０へ移行させて、Ｖ_BBが低レベルへポン
ピングされたこと、そしてＶ_BBポンプはターンオフすべ
きことを表示する。もしもノード３８８の電圧が上昇し
すぎれば、インバータ３９４の入力電圧がトランジスタ
３９０を介して低レベルへプルダウンされて逆の効果が
もたらされ、Ｖ_BBポンプはターンオンされよう。

【００２５】図６は本発明の相補的構成であり、図４の
回路から供給される同じ基準電圧を用いてＶ_PPの検出が
可能となっている。図４からのＶＮＢＩＡＳがトランジ
スタ４１０および４１２のゲートへ送られる。Ｖ_PPは抵
抗４１４および４１６へつながれて、それらの抵抗はト
ランジスタ４１０を流れる電流のためにＶ_PPからノード
４１８への電圧降下を引き起こす。ノード４１８の電圧
はトランジスタ４２０のゲートへ供給されて、また図４
からのＶ_REFがトランジスタ４２２のゲートへ供給され
ている。Ｖ_PPが、ノード４１８の電圧によって示される
ように、所望レベル以上に上昇した時は、トランジスタ
４２０がより多くの電流を引き出すことで、インバータ
４２４の入力を低レベルへ移行させる。こうして、イン
バータ４２４の出力は高レベルへ移行して過電圧状態を
表示し、Ｖ_PPを供給している電圧ポンプを停止すべきこ
とを表示する。ノード４１８の電圧が電圧基準以下に低
下して、Ｖ_PPが低すぎることを表示する時は、トランジ
スタ４２０の電流引き出しの強さが低下して、インバー
タ４２４の入力はトランジスタ４２６を介してプルアッ
プされることが許容される。トランジスタ４２８は差動
増幅器の他方の入力に対する負荷として機能する。

【００２６】図６の装置の自己修正機構は図５の装置の
自己修正機構よりも幾分複雑である。もしプロセス変動
または温度変動によってトランジスタ４１４および４１
６の抵抗値が低下すれば、抵抗３５８、３６０、および
３７０の抵抗値も、同じプロセスおよび温度変動が同じ
ように影響するため低下しているはずである。こうし
て、図４のノード３７２の同じ固定電圧で以て、トラン
ジスタ３５６を流れる電流はより大きくなるであろう。
このより大きい電流はトランジスタ３７４（図４）へミ
ラー複製されて、それはトランジスタ３７６（図４）か
らトランジスタ４１０（図６）へミラー複製される。ト
ランジスタ４１０を流れるより大きい電流は抵抗４１４
および４１６のより低い抵抗値をうち消して、抵抗４１
４および４１６両端の電圧降下を適正な値とし、トラン
ジスタ４２０のゲートにおける正しい電圧レベルを表示
する。

【００２７】図７は電圧グラフであって、ここでＶ_BBは
０ボルトから、アース以下の−２ボルトまで変化させ
た。この図は、Ｖ_BBが変化するとノード３８８の電圧が
この電圧とともに線形に変化することを示している。こ
の図はまた、ノード３８８の電圧がＶ_REFを通過する時
に、ノード３９５における出力が１値から０値へと変化
し、また逆に、ノード３８８の電圧が再びＶ_REF以上へ
移行する時には、０値から１値へと変化することを示し
ている。この図は図５の回路の動作を示している。

【００２８】同様に、図８は図６に示された電圧検出機
構の動作を示している。この実験において、Ｖ_PPは２．
４ボルトから３．８ボルトへ上昇し、再び２．４ボルト
へ戻ることを許容されている。２．４ボルトはこの集積
回路の供給電圧にほぼ等しい。この図から分かるよう
に、ノード４１８の電圧はＶ_PPの電圧を線形に追尾して
おり、ノード４１８の電圧がＶ_REFを通過する時に、ノ
ード４２５におけるインバータ４２４からの出力が０ボ
ルト状態から１値を示す２．４ボルト状態へ変化するこ
とを示している。更に、ノード４１８の電圧がＶ_REFを
通過してＶ_REF以下へ低下する時には、ノード４２５に
おける出力は１電圧から０電圧へと変化して、そうする
ことによってＶ_PPの電圧の正しい電圧検出を提供してい
る。

【００２９】重要なことは、本発明のここに説明した実
施例が複数の差動増幅器を含んでおり、そこにおいて、
回路中の２個の差動増幅器の同一機能入力に対して電圧
基準入力が供給されることである。例えば、図４のノー
ド３２４は差動増幅器３４９の反転入力へつながれ、ま
た図５のノード３８８は差動増幅器３９１の反転入力へ
つながれている。更に、Ｖ_REFは差動増幅器３４９およ
び３９１の非反転入力を介して転送されている。この構
成において、このシステムの一方の差動増幅器の特性を
変更するプロセス変動または温度効果は、他方の差動増
幅器に対する同じ変動または効果によってうち消され
る。これによって最新の超大規模集積回路の要求に応え
る高度に安定な回路を提供することができる。

【００３０】本発明は特定の実施例を用いて説明してき
たが、本発明のその他の実施例が当業者には明らかであ
ろう。例えば、本発明の開示実施例は、Ｖ_PPおよびＶ_BB
を検出するための検出器を示しているが、電圧検出とい
うのは幅広く利用される技術であって、適当な回路で与
えられる任意の電圧を検出するために使用しても構わな
い。本発明はここに開示する本発明の特許請求の範囲に
よってのみ制約される。

【図面の簡単な説明】

【図１】従来技術の電圧レベル検出器の模式図。

【図２】従来技術の電圧レベル検出器の模式図。

【図３】従来技術の電圧レベル検出器の模式図。

【図４】本発明の一実施例の一部分の模式図。

【図５】図４に関連して説明される実施例のＶ_BB検出器
部分の模式図。

【図６】図４の模式図に関連して提供される本発明の一
実施例のＶ_PP検出器部分の模式図。

【図７】図５の回路の動作を示す信号チャート。

【図８】図６の回路の動作を示す信号チャート。

【符号の説明】

１０，１２，１４Ｐチャンネルトランジスタ１８，２０Ｎチャンネルトランジスタ２２，２４Ｎチャンネルトランジスタ２６，２８Ｐチャンネルトランジスタ３０Ｐチャンネルトランジスタ３１Ｎチャンネルトランジスタ３４，３６Ｐチャンネルトランジスタ３８，４０Ｎチャンネルトランジスタ４２インバータ４４ＮＯＲゲート４６，４８，５０インバータ１１０，１１２Ｐチャンネルトランジスタ１１４，１１６Ｎチャンネルトランジスタ１２０Ｐチャンネルトランジスタ１２２Ｎチャンネルトランジスタ１２６，１２８インバータ１３０Ｎチャンネルトランジスタ１３２ラッチ１３４インバータ２１０Ｐチャンネルトランジスタ２１１インバータ２１２，２１４，２１６，２１８Ｐチャンネルトラン
ジスタ２２２，２２４，２２６，２２８Ｎチャンネルトラン
ジスタ２３０，２３２Ｐチャンネルトランジスタ２３４，２３６，２３８Ｎチャンネルトランジスタ２４０Ｐチャンネルトランジスタ２４２Ｎチャンネルトランジスタ２４４インバータ２４６Ｎチャンネルトランジスタ２４８Ｐチャンネルトランジスタ２５０インバータ２５２ＮＡＮＤゲート２５４Ｐチャンネルトランジスタ２５６Ｎチャンネルトランジスタ３１０，３１２ＰＮＰトランジスタ３１４抵抗３１６，３１８Ｎチャンネルトランジスタ３２０ＰＮＰトランジスタ３２２抵抗３２８Ｎチャンネルトランジスタ３３０，３３２，３３４，３３６，３３８，３４０，３
４２Ｐチャンネルトランジスタ３４４，３４６，３４８Ｎチャンネルトランジスタ３４９差動増幅器３５０Ｎチャンネルトランジスタ３５２，３５４，３５６Ｐチャンネルトランジスタ３６０，３７０抵抗３７４Ｐチャンネルトランジスタ３７６Ｎチャンネルトランジスタ３８０Ｎチャンネルトランジスタ３８２Ｐチャンネルトランジスタ３８４，３８６抵抗３９０Ｎチャンネルトランジスタ３９１差動増幅器３９２Ｎチャンネルトランジスタ３９４インバータ３９６，３９７Ｐチャンネルトランジスタ４１０，４１２Ｎチャンネルトランジスタ４１４，４１６抵抗４２０Ｎチャンネルトランジスタ４２１差動増幅器４２２Ｎチャンネルトランジスタ４２４インバータ４２６，４２８Ｐチャンネルトランジスタ

Claims

【特許請求の範囲】

【請求項１】集積回路中の電圧レベルを検出するため
の回路であって、第１基準電圧、前記第１基準電圧へつながれた反転入力端子、非反転入
力端子、および出力端子を有する第１差動増幅器、前記第１差動増幅器の前記出力端子へつながれた制御端
子を有し、電圧供給端子へつながれた第１電流ハンドリ
ング端子を有し、更に前記第１差動増幅器の前記非反転
入力端子へつながれた第２電流ハンドリング端子を有す
る第１トランジスタ、前記第１トランジスタの前記第２電流ハンドリング端子
へつながれた第１端子と、第２端子とを有する第１負荷
デバイス、前記第１負荷デバイスの前記第２端子へつながれた第１
端子と、第２基準電位へつながれた第２端子とを有する
第２負荷デバイス、反転入力端子、前記第２負荷デバイスの前記第１端子へ
つながれた非反転入力端子、および電圧検出出力信号を
供給する出力端子を有する第２差動増幅器、前記第１差動増幅器の前記出力端子へつながれた制御端
子を有し、前記電圧供給端子へつながれた第１電流ハン
ドリング端子を有し、更に前記第２差動増幅器の前記反
転入力端子へつながれた第２電流ハンドリング端子を有
する第２トランジスタ、および前記第２差動増幅器の前
記反転入力端子へつながれた第１端子を有し、電圧レベ
ルを検出すべき場所へつながれた第２端子を有する第３
負荷デバイスを含む電圧検出回路。
【請求項２】請求項１記載の電圧検出回路であって、
ここにおいて、前記第１負荷デバイスが抵抗である電圧
検出回路。
【請求項３】請求項１記載の電圧検出回路であって、
ここにおいて、前記第２負荷デバイスが抵抗である電圧
検出回路。
【請求項４】請求項１記載の電圧検出回路であって、
ここにおいて、前記第３負荷デバイスが抵抗である電圧
検出回路。
【請求項５】請求項１記載の電圧検出回路であって、
ここにおいて、前記第１トランジスタが電界効果トラン
ジスタである電圧検出回路。
【請求項６】請求項１記載の電圧検出回路であって、
ここにおいて、前記第２トランジスタが電界効果トラン
ジスタである電圧検出回路。
【請求項７】請求項１記載の電圧検出回路であって、
ここにおいて、前記第１基準電圧が、回路であってバンドギャップ電流発生器、前記バンドギャップ電流発生器へつながれたカレントミ
ラーであって、前記バンドギャップ電流発生器中で発生
した電流に比例する電流を電流出力端子へ供給するカレ
ントミラー、および前記電流出力端子へつながれた第１
端子と、第３基準電位へつながれた第２端子とを有する
負荷デバイス、を含む回路から供給されるようになった
電圧検出回路。
【請求項８】請求項１記載の電圧検出回路であって、
ここにおいて、前記第３基準電位が、バイポーラトラン
ジスタのベースを前記第２基準電圧へつなぎ、前記バイ
ポーラトランジスタのエミッターを前記負荷デバイスの
前記第２端子へつなぐことによって供給されるようにな
った電圧検出回路。
【請求項９】請求項１記載の電圧検出回路であって、
ここにおいて、前記負荷デバイスが抵抗である電圧検出
回路。