JPH11312690A

JPH11312690A - 電界効果トランジスタ

Info

Publication number: JPH11312690A
Application number: JP12126098A
Authority: JP
Inventors: Shigeru Nakajima; 成中島; Masateru Yanagisawa; 昌輝柳沢; Toru Yamada; 亨山田
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1998-04-30
Filing date: 1998-04-30
Publication date: 1999-11-09

Abstract

(57)【要約】【課題】電界効果トランジスタのドレインコンダクタ
ンスの周波数分散を低減する。【解決手段】電界効果トランジスタは、半絶縁性Ｇａ
Ａｓ化合物半導体の基板２の表層に離間して設けられた
ソース領域１８およびドレイン拡散層１８と、低エネル
ギのイオン注入によって注入された不純物を有しソース
領域１８およびドレイン拡散層１８の間にあり基板２の
表層に形成された動作層２０と、動作層２０上に形成さ
れたゲート電極２４と、を備える。イオン注入によって
不純物を注入して、基板２の深部のキャリア捕獲準位の
密度と比べてキャリア捕獲準位の密度が低い表層の低準
位部分に動作層２０を形成するので、周波数分散が低減
される。交流ドレインコンダクタンス値が、直流ドレイ
ンコンダクタンス値の１．４倍以内にできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電界効果トランジス
タに関し、特にドレインコンダクタンスの周波数分散が
低減された電界効果トランジスタに関する。

【０００２】

【従来の技術】ＧａＡｓ（ヒ化ガリウム）に代表される
ＩＩＩ−Ｖ族化合物半導体は、電子移動度がＳｉ（シリ
コン）に比較して大きい。このため、この半導体を採用
して半導体デバイスを作製すれば、優れた高周波特性が
達成される。このような半導体を使用して実用化されて
いる半導体デバイスには、電界効果トランジスタ（ＭＥ
Ｓ−ＦＥＴ：Metal Semiconductor Field Effect Trans
istor）がある。このトランジスタは、ショットキー接
合を有するゲート電極を制御電極として、ソース・ドレ
イン間の電流を制御している。

【０００３】この電界効果トランジスタには、動作層が
半絶縁性基板の表層に設けられ、またこの両側にキャリ
ア濃度の高いｎ⁺層が分離されて設けられている。この
ｎ⁺層上には、合金化されたＡｕＧｅ／Ｎｉのオーミッ
ク電極が形成されている。動作層上には、ショットキー
接合をＧａＡｓと形成可能な金属を用いてゲート電極が
形成されている。動作層およびｎ⁺層は、いずれもＧａ
Ａｓ基板に対してドナー不純物となる元素をイオン注入
法によって導入して、この不純物を活性化して形成され
る。

【０００４】

【発明が解決しようとする課題】このような電界効果ト
ランジスタでは、ドレインコンダクタンスの周波数分散
と総称される現象が見られる。この周波数分散とは、電
界効果トランジスタのドレインコンダクタンスが周波数
特性を持つことをいい、特に低い周波数でのドレインコ
ンダクタンスにおいて大きな周波数依存性が見られる。

【０００５】ドレインコンダクタンスは、電界効果トラ
ンジスタを使用した回路の電圧増幅度を決める重要な因
子であるため、このコンダクタンスが周波数分散を持つ
と、回路の振る舞いが動作周波数によって変動してしま
う。つまり、低い周波数における増幅度と高い周波数に
おける増幅度が異なる値になってしまう。このため、ラ
ンダムパルスを増幅するような場合、正しくパルスを増
幅できなくなる。例えば、データとして「０」が継続し
た後に「１」に遷移する場合と、データとして「０」と
「１」が交互に繰り返す場合とでは、電界効果トランジ
スタの応答特性が異なるため、ＰＣＭ通信では、ビット
エラーが発生してしまう。

【０００６】そこで、本発明の目的は、ドレインコンダ
クタンスの周波数分散が低減された電界効果トランジス
タを提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明の電界効果トラン
ジスタは、(1)半絶縁性化合物半導体の基体の表層に離
間して設けられたソース領域およびドレイン領域と、
(2)イオン注入によって注入された不純物を有し前記ソ
ース領域および前記ドレイン領域の間にあり前記基体の
表層に形成された動作層と、(3)動作層上に形成された
ゲート電極と、を備えた電界効果トランジスタであっ
て、周波数２０Ｈｚ以上２０ｋＨｚ以下の範囲における
当該電界効果トランジスタの交流ドレインコンダクタン
ス値の最大値が、直流ドレインコンダクタンス値の１．
４倍以内である。

【０００８】このように、イオン注入法によって不純物
を注入して基体の表層に動作層を形成して、交流ドレイ
ンコンダクタンス値が直流ドレインコンダクタンス値の
１．４倍以内であるようにするので、ドレインコンダク
タンスの周波数分散が低減される。

【０００９】本発明の電界効果トランジスタでは、基体
は、この基体の深部におけるキャリア捕獲準位の密度と
比べてキャリア捕獲準位の密度が低い低準位部分を表層
に有し、動作層は、低準位部分内に形成されているよう
にしてもよい。

【００１０】このように、基体が備える低準位部分内に
動作層を形成するようにすれば、捕獲準位に捕獲された
キャリアによるドレインコンダクタンスへの影響が低減
される。

【００１１】本発明の電界効果トランジスタでは、半絶
縁性化合物半導体はＧａＡｓであり、不純物の元素はＳ
ｉであるようにしてもよい。

【００１２】このように、ＧａＡｓ半絶縁性化合物半導
体にＳｉを不純物として導入するようにすれば、ｎ導電
型動作層が好適に形成される。

【００１３】本発明の電界効果トランジスタでは、動作
層は、３０ｋｅＶ以上の加速エネルギでＳｉＦ₃ ⁺をイオ
ン注入法によって注入して形成されるようにしてもよ
い。

【００１４】このように、３０ｋｅＶ以上の加速エネル
ギでＳｉＦ₃ ⁺のイオン注入を行って動作層を形成するよ
うにすれば、安定した加速エネルギでイオン注入が行え
ると共に、浅い動作層が形成される。

【００１５】

【発明の実施の形態】本発明について図面を参照しなが
ら説明する。図面において同一の部分には同一の符号を
付して、その説明を省略する。

【００１６】図１（ａ）〜図（ｃ）および図２（ａ）〜
図２（ｃ）は、本発明の電界効果トランジスタを主な製
造工程を示す工程断面図である。以下、これらの図面を
参照して、ｎ型電界効果トランジスタを半絶縁性ＧａＡ
ｓ基板上に形成する場合について説明する。なお、他の
ＩＩＩ−Ｖ族化合物半導体基板に適用することもでき、
またＳｉ基板上にＧａＡｓ等のＩＩＩ−Ｖ族化合物半導
体層を形成した場合も適用できる。

【００１７】まず、ＧａＡｓ半導体基板上に動作層を形
成するための不純物導入を行う（動作層形成工程）。図
１（ａ）を参照すると、半絶縁性ＧａＡｓ半導体基板
（以下、基板という）２にレジストを塗布してフォトリ
ソグラフィ技術によってイオン注入用のマスク４を形成
する。マスク材４は、動作層を形成すべき領域を含む部
分に開口部を有している。このマスク材４をマスクにし
て不純物イオンをイオン注入６によって導入すると、動
作層となるべき領域に動作層不純物層８を形成できる。
イオン注入が終了した後、マスク材４は剥離される。

【００１８】イオン注入の条件について詳述する。不純
物元素は、例えばＳｉを使用することが好ましく、イオ
ン化されたＳｉ⁺を加速エネルギ１０ｋｅＶでイオン注
入する。ドーズ量は、作製する電界効果トランジスタの
閾値に依存するが、例示すれば、８．０×１０¹²ｃｍ^-2
程度が回路特性上の理由から好ましい。また、注入する
イオンとして、²⁹ＳｉＦ⁺ ₃を採用することが好ましい。
このようなイオン種を採用すれば、実際にＳｉが持つ加
速エネルギを等価的に小さくできる。つまり、この場合
には、３０ｋｅＶ×２９／８６の値は約１０ｋｅＶとな
り、この値が実効的な加速エネルギとなる。このため、
加速エネルギを十分に安定して制御できるエネルギ範囲
でイオン注入装置を使用できるため、形成される動作層
不純物層の深さの制御性も増す。なお、以下、特に断ら
ない限り加速エネルギと記載するものは、実効的な加速
エネルギも含む。

【００１９】図４は、活性層の不純物プロファイルであ
る。図４を参照すると、加速エネルギ１０ｋｅＶで注入
された不純物のプロファイルと、加速エネルギ３０ｋｅ
Ｖで注入された不純物のプロファイルを示しており、横
軸は基板２の表面から基板深部へ向けて測った距離、縦
軸は注入された不純物の濃度を対数目盛で示している。
上記のイオン注入条件の下では、不純物プロファイル
は、例えば近似的にガウス分布で表される。１０ｋｅＶ
の加速エネルギでイオン注入した場合、イオン注入のプ
ロジェクション・レンジ（平均飛程距離、Ｒ_p：Project
ion Range）は約０．０１μｍであり、分布の半値幅は
０．００８μｍ程度である。３０ｋｅＶでＳｉイオンを
イオン注入した場合のプロジェクション・レンジおよび
半値幅は、それぞれ０．０２６μｍおよび０．０１７μ
ｍである。したがって、プロジェクション・レンジで両
者を比較すれば１／３となり、半値幅で両者を比較すれ
ば１／２となるので、低エネルギでイオン注入すること
によって、不純物層の薄層化が図れる。なお、動作層２
０は、例えば不純物濃度が１０¹⁷ｃｍ^-3程度の領域であ
るとすると、動作層の厚さは、エネルギ１０ｋｅＶでは
６００Å程度であり、またエネルギ３０ｋｅＶでは９０
０Å程度である。

【００２０】次いで、基板表層にｎ⁺層不純物層を形成
するための不純物の導入を行う（ｎ⁺層形成工程）。図
１（ｂ）を参照すると、動作層形成工程と同様にして、
基板２上にイオン注入用のマスク１０を形成する。マス
ク材１０は、ｎ⁺層を形成すべき領域を含む部分に開口
部を有している。このマスク材１０をマスクにして不純
物イオンをイオン注入１２によって導入すると、ｎ⁺層
となるべき領域にｎ⁺層不純物層１４を形成できる。図
１（ｂ）の例では、ｎ⁺層不純物層１４は動作層不純物
層８の両端に配置される。

【００２１】イオン注入の条件について詳述すれば、不
純物元素としては、例えばＳｉを使用することが好まし
く、そしてイオン化されたＳｉ⁺の加速エネルギおよび
ドーズ量としては、それぞれ１００ｋｅＶおよび４．０
×１０¹³ｃｍ^-2程度が回路特性上の理由から好ましい。

【００２２】なお、動作層不純物層８の形成に先立って
ｎ⁺層不純物層１４を行うようにしてもよい。

【００２３】この後、動作層不純物層８およびｎ⁺層不
純物層１４の不純物を活性化し、また基板２の表層の結
晶性を回復するためのアニールを行う（アニール工
程）。不純物の活性化は、基板２を加熱してＧａサイト
にＳｉを置換させることによって行う。図１（ｃ）を参
照すると、アニール工程の際には、蒸気圧の高いＡｓ基
板２から抜けることを防止するために、基板２の表面に
保護膜１６を形成するキャップアニール法を採用してい
る。アニール工程によって、動作層不純物層８の不純物
が活性化されて動作層２０が形成され、またｎ⁺層不純
物層１４の不純物が活性化されてｎ⁺層１８が形成され
る。このアニール工程によって、基板２の表層にｎ⁺層
１８および動作層２０が形成され、この動作層２０の深
さはｎ⁺層１８の深さよりも浅い。

【００２４】このような保護膜１６は、アニール温度に
おいてＡｓ原子が基板から解離することを防止しつつ、
且つ結晶中に存在する過剰なＡｓを基板表層の部分につ
いて低減する作用を有している。また、この膜１６は、
不純物であるＳｉ原子のＧａサイトへの置換を促進し活
性化率を向上させるために結晶中のＧａを引き抜く作用
を備えていることが好ましい。過剰なＡｓは、ドレイン
コンダクタンスに影響を与える捕獲準位を形成すると考
えられるため、このような保護膜１６を基板２の表面に
形成してアニールすれば、基板表層の過剰なＡｓの密度
が低減されるため、電子捕獲準位の密度が低い低準位領
域１５が基板表層に形成される。この低準位領域１５内
に動作層が形成されるように、動作層を薄層化して且つ
浅く形成すれば、電子捕獲準位の影響を受けにくい電界
効果トランジスタが形成される。

【００２５】保護膜１６を例示すれば、シリコンおよび
窒素を含む窒化シリコン化合物、例えばシリコン窒化膜
（ＳｉＮ）が好適である。アニール温度としては、８０
０℃程度が好ましい。このようにすれば、アニール中に
基板からＡｓが解離することを防止しつつ、格子間の過
剰なＡｓが保護膜１６中に侵出する。なお、アニールの
熱処理条件の下では、イオン注入によって導入された不
純物のプロファイルは、実質的に変化しない。したがっ
て、上記のように、低準位領域１５内に動作層を形成す
るように、動作層不純物層を浅く形成可能なイオン注入
条件を設定することが好適である。

【００２６】次に、ｎ⁺層１８上にオーミック電極を形
成する（オーミック形成工程）。オーミック電極は、例
えばリフトオフ法を用いて形成する。基板２にレジスト
を塗布してフォトリソグラフィ技術によってオーミック
電極形成用のマスクを形成する。マスク材２６は、オー
ミック電極（図２（ｃ）の３０）を形成すべき領域に開
口部を有している。このマスク材２６をマスクにして、
基板２側から順にＡｕＧｅ層、Ｎｉ層からなるオーミッ
ク金属層２８を積層する。これらの層の形成は、例えば
蒸着法を使用することが好ましい。図２（ｂ）は、この
ようにオーミック金属層２８を堆積した後のウエハ断面
を示している。この金属層２８の形成後、レジスト剥離
液によってレジストを剥離すると、レジストに開口部を
設けた部分にのみ上記の電極層（図２（ｃ）の３０）が
残る。この後に、オーミック電極層３０と基板２とを合
金化するためにアロイを行う。アロイの熱処理条件は、
例えば４５０℃、１分間で行うことが好ましい。アロイ
を行うことによって、ＧａＡｓとオーミック金属との合
金化が起こるので、基板表層のｎ⁺層に対して良好なオ
ーミック接合を有するオーミック電極３０を形成でき
る。

【００２７】続いて、基板２上にゲート電極２４を形成
する（ゲート形成工程）。ゲート電極２４は、例えばリ
フトオフ法を用いて形成する。基板２にレジストを塗布
してフォトリソグラフィ技術によってゲート電極形成用
のマスクを形成する。マスク材（図示せず）は、ゲート
電極２４を形成すべき領域に開口部を有している。この
マスク材をマスクにして、基板２側から順にＴｉ層、Ｐ
ｔ層、Ａｕ層を積層する。これらの層の形成は、例えば
蒸着法使用することが好ましい。このような方法によれ
ば、基板のＧａＡｓに対してＴｉの良好なショットキー
接合を形成できる。これらの層の形成後、レジスト剥離
液によってレジストを剥離すると、レジストに開口部を
設けた部分にのみ上記の電極層が残る。図２（ａ）は、
このようにゲート電極を形成した後のウエハ断面を示し
ている。

【００２８】この後、基板２の全面に層間絶縁膜３２を
堆積する。この絶縁膜３２上にソースｎ⁺層１８、ドレ
インｎ⁺層１８、およびゲート電極２４等を相互に配線
して接続するための配線３６を形成する（配線形成工
程）。オーミック電極３０に達する開口部、例えばコン
タクト孔、を層間絶縁膜３２に形成した後に、配線メタ
ルを堆積しパターン形成して配線メタル層を形成すれ
ば、オーミック電極３０に対して電気的に接続された配
線３２を形成できる。図２（ｃ）は、このように配線３
２を形成した後のウエハ断面を示している。

【００２９】このような製造工程を経ることによって、
電界効果トランジスタが作製された。このトランジスタ
は、多くの化合物半導体において電子移動度が正孔移動
度に比べて大きいため、ｎ導電型トランジスタにおいて
好適である。このとき、キャリア捕獲準位は、電子捕獲
準位となる。このような電界効果トランジスタの構造を
図２（ｃ）および図３を参照して説明する。図３は、上
記工程の結果、完成した電界効果トランジスタの平面図
であり、図３のＡ−Ａ’断面が図２（ｃ）の断面図とな
っている。なお、図３において、基板内の表層に形成さ
れるｎ⁺層１８を破線、ｎ型動作層２０を一点鎖線で示
した。

【００３０】これらの図面によれば、電界効果トランジ
スタは、(1)半絶縁性ＧａＡｓ半導体基板２の表層に離
間して設けられたソース領域およびドレイン領域となる
ｎ⁺層１８と、(2)イオン注入によって注入された不純物
を有しソース領域１８およびドレイン領域１８の間にあ
り基板の表層に形成された動作層２０と、(3)動作層２
０上に形成されたゲート電極２４と、を備える。動作層
２０は、ｎ⁺層１８と同一の導電型であり、基板表層に
離れて設けられたｎ⁺層１８の間に設けられ、またそれ
ぞれのｎ⁺層１８に達して、これらの層１８に接触して
又は一部重なって形成されている。ゲート電極２４は、
この離間して設けられた一対のｎ⁺層（ソース拡散層お
よびドレイン拡散層）１８に挟まれて動作層２０上に設
けられているので、基板上面から見たときに動作層２０
を二分する。このため、一方のｎ⁺層１８（ドレイン拡
散層）から動作層２０を経由して他方のｎ⁺層（ソース
拡散層）１８に至るキャリアは、必ずゲート電極２４と
重なる動作層２０の部分を通過する。つまり、ゲート電
極２４に加えられる電圧によって動作層２０内に伸びる
空乏層の深さが変わりチャネル断面積が変化するので、
この電圧によってドレイン電流を制御できる。

【００３１】基板２は、深部におけるキャリア捕獲準位
の密度と比べてキャリア捕獲準位の密度が低い低準位部
分１５を表層に有し、また動作層２０は低準位部分１５
内に形成されている。このためには、上記の説明からも
分かるように、イオン注入の加速エネルギは、低準位部
分１５内に動作層２０を形成するように好適に決定され
る必要がある。

【００３２】このような構造の電界効果トランジスタで
は、低エネルギのイオン注入によって、基板２の表層の
低準位部分１５内に動作層２０を形成しているので、捕
獲準位の捕獲キャリアからドレインコンダクタンスが受
ける影響が小さくできる。このため、ドレインコンダク
タンスの周波数分散が低減される。具体的には、交流ド
レインコンダクタンス値が直流ドレインコンダクタンス
値の約１．４倍以内であるような、優れた特性を有する
電界効果トランジスタが得られている。この値は、交流
コンダクタンス値の最大値において達成されていること
が好ましい。

【００３３】このように電界効果トランジスタにドレイ
ンコンダクタンスの周波数分散が現れるのは、以下のよ
うに考えられている。化合物半導体基板中には様々な電
子捕獲準位が存在する。これらの捕獲準位の振る舞いを
統計的にとらえる。捕獲準位に電子が捕獲されると、捕
獲準位の状態はそのライフタイムで緩和して伝導帯に電
子を放出する。このような捕獲準位を有する基板に形成
されたデバイスが、捕獲準位のライフタイムに相当する
動作周波数で動作すると、捕獲準位の影響を顕著に受け
る。このような捕獲準位は、例えばＧａＡｓ基板ではラ
イフタイムがミリ秒程度のものも存在し、数ｋＨｚ程度
の動作周波数を境にしてその低周波数側と高周波数側に
おいてデバイス特性に大きな差が生じる。これがドレイ
ンコンダクタンスの周波数分散となっていると考えられ
ている。

【００３４】図５は、電界効果トランジスタのドレイン
電圧Ｖｄに対するドレイン電流Ｉｄの特性を模式的に示
した特性図であり、横軸はドレイン電圧を示し、縦軸は
ドレイン電流を示す。図５では、直流および交流におけ
る電界効果トランジスタのドレイン電流特性を示した模
式的に示している。ドレインコンダクタンスｇ_dは、ド
レイン電流の飽和特性領域におけるドレイン電圧の変化
に対するドレイン電流の傾き（単位のドレイン電圧変化
に対するドレイン電流の変化の割合）であり、図５によ
れば高周波におけるドレイン電流の飽和特性は、直流に
おける飽和特性と比べて悪化する。つまり、ドレインコ
ンダクタンスの直流における値は、図５に示した交流の
値に比べて大きい。

【００３５】実際の電界効果トランジスタでは、ドレイ
ン電圧の周波数を数Ｈｚ〜数百ｋＨｚの範囲で走査し
て、ドレインコンダクタンスを測定する。ドレインコン
ダクタンス特性の周波数依存性は、この特性に影響を与
えるキャリア捕獲準位のライフタイムに依存する。測定
実験においては多くの場合、数十Ｈｚ〜数ｋＨｚの辺り
で、ドレインコンダクタンスに変化が現れる。このた
め、この特性において高周波における測定とは、この変
化が現れる周波数よりも高い周波数である数十ｋＨｚ程
度以上、例えば１００ｋＨｚをいう。

【００３６】電界効果トランジスタのドレインコンダク
タンスの測定方法について説明する。図６は、電界効果
トランジスタのドレインコンダクタンスを測定するため
の接続図である。図６を参照すると、ｎ型電界効果トラ
ンジスタのソース端子はグランドに接続され、ドレイン
端子は負荷抵抗の一端に接続され、ゲート端子はゲート
電圧源Ｖｇに接続されている。負荷抵抗の他端は、ドレ
イン電圧源Ｖｄに接続されている。ドレイン電圧源Ｖｄ
は、交流電圧△Ｖｄをドレイン端子に印加し、ゲート電
圧源Ｖｇ直流電圧源である。負荷抵抗の値はＲであっ
て、本測定では数Ω〜数十Ω程度のものを使用する。

【００３７】図６に示した測定系において、ドレインコ
ンダクタンスを求める手順を示す。Ｖｂを固定値部分、
またＶｉ（ｔ）を振幅Ｖｉおよび周波数ｆで時間的に変
化する部分として、Ｖｄ（ｔ）＝Ｖｂ＋Ｖｉ（ｔ）とな
る交流電圧をドレイン端子に与えて、負荷抵抗Ｒの両端
に現れる電圧Ｖｏ＋△Ｖｏ（△Ｖｏは交流成分）を測定
する。ドレインコンダクタンス値は、交流電圧変化に基
づく電流変化分を△Ｉｄとすると、△Ｉｄ／△Ｖｄで表
される。したがって、△Ｖｏ＝Ｒ×△Ｉｄであるから、
コンダクタンス値は△Ｖｏ／（Ｒ×△Ｖｄ）となる。

【００３８】図７は、このようにして求められた交流お
よび直流のドレインコンダクタンス比の特性を示した特
性図であり、横軸は動作層のイオン注入の加速エネル
ギ、縦軸は直流ドレインコンダクタンス値に対する交流
ドレインコンダクタンス値の比ｇ_d（ＲＦ）／ｇ_d（Ｄ
Ｃ）である。なお、図７の特性の測定条件は、交流周波数：２０Ｈｚ〜２０ｋＨｚドレイン電圧源：２．０Ｖドレイン電圧振幅値：２００ｍＶゲート電圧バイアス値：０．５Ｖ負荷抵抗：５０Ω である。

【００３９】図７を参照すると、従来の電界効果トラン
ジスタにおいて使用されていた動作層のイオン注入の加
速エネルギが３０ｋｅＶにおいては、特性比が１．５で
ある。一方、加速エネルギ２０ｋｅＶにおいては、特性
比が１．３５、加速エネルギ１０ｋｅＶにおいては、特
性比が１．２まで低減されることが示されている。これ
は、低エネルギのイオン注入によって、低準位部分に動
作層が形成されたためであると考えている。このような
実験によって従来よりも優れた特性比１．４以下の電界
効果トランジスタが得られ、Ｔ＝２９８Ｋでは５０Ｈｚ
および少なくとも５０Ｈｚにおいては、特性比が１．４
以下となる。

【００４０】なお、このような測定条件の下に複数の温
度、例えば室温Ｔ＝２９８Ｋ（２５℃）およびＴ＝７７
Ｋ（窒素温度）において、ドレインコンダクタンスの測
定を行った。

【００４１】図８は、Ｔ＝Ｔ₁、Ｔ₂（Ｔ₁＞Ｔ₂）におい
て測定したドレインコンダクタンスの周波数依存性を模
式的に示した特性図である。横軸には周波数を対数目盛
で示し、縦軸にはドレインコンダクタンスを示す。図８
を参照すると、Ｔ＝Ｔ₁の特性曲線においては、直流で
の測定値ｇ_d（ＤＣ）とすると、周波数が高くなるにつ
れてｇ_dが大きくなる。ある程度の高い周波数になる
と、周波数依存性は小さくなり、そしてほぼ一定になっ
ている。このｇ_dの傾向は、Ｔ＝Ｔ₂の特性曲線がＴ＝Ｔ
₁の特性曲線に比べて高周波数側に移動している点を除
いて、Ｔ＝Ｔ₂においてもほぼ同様である。本願では、
周波数２０Ｈｚ〜２０ｋＨｚにおけるドレインコンダク
タンスｇ_d（ＲＦ）の最大値とｇ_d（ＤＣ）との比をとる
ことが好適と考えた。この最大値をｇ_d（ＡＣ）と記載
する。

【００４２】図８に示した特性から、ドレインコンダク
タンスに寄与しているキャリア捕獲準位の活性化エネル
ギを求めることができる。例えば、Ｔ＝Ｔ₁、Ｔ₂それぞ
れの特性曲線の変曲点における値を対数目盛の縦軸に、
１／Ｔを横軸に描いて、アウレニウスプロットすればよ
い。これらの測定値が、右下がりの直線、つまりｅｘｐ
（−△Ｅ／ｋＴ）で表されると仮定して統計的な処理を
行うと、その直線の傾きから△Ｅが求められる。

【００４３】実施の形態において図面を用いながら説明
したように、基板の極く表層に存在する低準位部分内に
動作層が形成されるようにしたので、動作層を走行する
キャリアが捕獲準位に捕らえられ確率が低くなる。この
ため、ドレインコンダクタンスの周波数分散が低減され
る。

【００４４】このドレインコンダクタンスが周波数分散
を低減できると、ドレインコンダクタンスが回路の電圧
増幅度を決定する重要な因子であるため、この回路の電
圧増幅度の動作周波数による変動を小さくできる。

【００４５】したがって、本発明の電界効果トランジス
タは、幅広い周波数を含む信号を取り扱う回路に好適で
ある。例えば、従来の電界効果トランジスタを使用した
ＰＣＭ通信の回路においては、長時間データ０の伝送が
連続した後にデータ１に遷移する場合の回路の応答特性
と、データ０とデータ１とが繰り返される場合の回路の
応答特性とが大きく異なっていた。しかし、本発明の電
界効果トランジスタを使用した回路では、応答特性の差
を縮小することができるので、ＰＣＭ通信におけるビッ
トエラーを低減できる。

【００４６】

【発明の効果】以上、詳細に説明したように、本発明に
係わる電界効果トランジスタは、動作層が基板の表層に
形成されるようにしたので、動作層を走行するキャリア
が捕獲準位に捕らえられ確率を低くできる。このため、
ドレインコンダクタンスの周波数分散が低減される。し
たがって、動作周波数によって特性の変動が低減された
電界効果トランジスタが提供される。このような電界効
果トランジスタは、幅広い周波数を含む信号を取り扱う
回路に好適である。

【図面の簡単な説明】

【図１】図１（ａ）〜図１（ｃ）は、本発明に係わる電
界効果トランジスタを製造工程を示す工程断面図であ
る。

【図２】図２（ａ）〜図２（ｃ）は、本発明に係わる電
界効果トランジスタを製造工程を示す工程断面図であ
る。

【図３】図３は、本発明に係わる電界効果トランジスタ
の平面図である。

【図４】図４は、動作層の不純物プロファイルである。

【図５】図５は、電界効果トランジスタのドレイン電圧
Ｖｄに対するドレイン電流Ｉｄの特性を模式的に示した
特性図である。

【図６】図６は、電界効果トランジスタのドレインコン
ダクタンスを測定するための接続図である。

【図７】図７は、交流および直流のドレインコンダクタ
ンス比の特性を示した特性図である。

【図８】図８は、ドレインコンダクタンスの周波数依存
性を模式的に示した特性図である。

【符号の説明】

２…基板、４…マスク材、６…注入イオン、８…動作層
不純物層、１０…マスク材、１２…注入イオン、１４…
ｎ⁺層不純物層、１５…低準位領域（層）、１６…保護
膜、１８…ｎ⁺層、２０…動作層、２４…ゲート電極、
２６…マスク材、３０…オーミック金属、３２…層間絶
縁膜、３４…配線

Claims

【特許請求の範囲】

【請求項１】半絶縁性化合物半導体の基体の表層に離
間して設けられたソース領域およびドレイン領域と、イオン注入によって注入された不純物を有し前記ソース
領域および前記ドレイン領域の間にあり前記基体の表層
に形成された動作層と、前記動作層上に形成されたゲート電極と、を備えた電界
効果トランジスタであって、周波数２０Ｈｚ以上２０ｋＨｚ以下の範囲における当該
電界効果トランジスタの交流ドレインコンダクタンス値
の最大値が、直流ドレインコンダクタンス値の１．４倍
以内である、ことを特徴とする電界効果トランジスタ。
【請求項２】前記基体は、この基体の深部におけるキ
ャリア捕獲準位の密度と比べてキャリア捕獲準位の密度
が低い低準位部分を表層に有し、前記動作層は、前記低準位部分内に形成されている、を
備えることを特徴とする請求項１に記載の電界効果トラ
ンジスタ。
【請求項３】前記半絶縁性化合物半導体はＧａＡｓで
あり、前記不純物の元素はＳｉである、ことを特徴とす
る請求項１または請求項２に記載の電界効果トランジス
タ。
【請求項４】前記動作層は、３０ｋｅＶ以上の加速エ
ネルギでＳｉＦ₃ ⁺をイオン注入法によって注入して形成
される、ことを特徴とする請求項１または請求項２に記
載の電界効果トランジスタ。