JPH11312759A - フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 - Google Patents

Abstract

(57)【要約】 【課題】 ベアチップＩＣを基板にフェイスダウンボン
ディングする実装は、一般に高価なフェイスダウンボン
ダーを用いて実施され、さらにアラインメント時間が長
いため、実装コストが高いという欠点を有していた。 【解決手段】 半導体素子１を電極を形成した面を基板
２に相対向させた状態で実装するフェイスダウンボンデ
ィング用基板において、枠体３の内側に半導体素子１を
嵌入することにより、半導体素子１の基板２への実装位
置の設定を可能とすることにより解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子を電極
形成面が基板側に向けられた状態で実装するフェイスダ
ウンボンディング用基板またはプリント配線板もしくは
フレキシブル配線板またはその基板の形設方法に関す
る。

【０００２】

【従来の技術】半導体素子をベアチップ状態のままで、
基板に実装するための技術としてフェイスダウンボンデ
ィングがある。これはフリップチップボンディングとも
呼ばれるもので、半導体素子の電極を形成した面（能動
面）を基板側に向けて接続することにより実装するもの
である。

【０００３】半導体素子と基板とを接続するための具体
的な手段としては、金とすずの合金を利用したものや、
はんだバンブを利用したもの、異方性導電膜を利用した
もの等様々な手段があるが、基本的な工程が画像処理を
利用して、基板上のどの位置に半導体素子を実装するか
を決める（以下、画像処理によるアラインメントと呼
ぶ）工程と、半導体チップを基板に熱圧着する工程の２
つよりなる点において共通しており、通常これらを専用
のフェイスダウンボンダー（フリップチップボンダーと
も呼ばれる）を用いて行なっている。

【０００４】ここで、従来の画像処理によるアラインメ
ントの概略を図８に示す。まず、実装対象となる半導体
素子としてのベアチップＩＣ１は、フェイスダウンボン
ダーのチップ加圧ツール９１に吸着された状態で保持さ
れ、同ボンダーの基板ステージ９２にセットされた基板
２とともに、それぞれのパターンが同ボンダーの画像認
識用プリズムユニット９３を介して同ボンダーの画像認
識用ビデオカメラ９４に取り込まれて認識される。これ
らのパターンから演算したデータに基づき、ベアチップ
ＩＣ１を所定の位置に実装するために、基板ステージ９
２の位置が補正された後、チップ加圧ツール９１が基板
２に向かって降下し、ベアチップＩＣ１を基板２に正し
い位置で加圧、加熱して、ベアチップＩＣ１と基板２と
が接続される。

【０００５】

【発明が解決しようとする課題】ところが、前述のフェ
イスダウンボンダーは、それ自体高価なものであり、さ
らに、フェイスダウンボンダーによるアラインメントの
時間が長いため、前述の工程による実装コストが高いも
のになるという欠点があった。

【０００６】そこで、本発明は、前述の従来技術の欠点
を解消するために、比較的低コストで、フェイスダウン
ボンディングにより半導体素子を実装できるフェイスダ
ウンボンディング用基板を提供することを目的としてい
る。また、そのフェイスダウンボンディング用基板を有
するプリント配線板およびフレキシブル配線板を提供す
ることを目的としている。さらに、そのフェイスダウン
ボンディング用基板の形設方法を提供することを目的と
している。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、 （１）まず、一方の面に電極が形成された半導体素子を
前記一方の面を基板に相対向させた状態で実装するフェ
イスダウンボンディング用基板において、前記半導体素
子の前記基板への実装位置の設定を可能とした位置設定
手段を前記基板の前記半導体素子を実装する側の面に設
けることを特徴とするフェイスダウンボンディング用基
板としたものである。

【０００８】このようなフェイスダウンボンディング用
基板にすることで、半導体素子が熱圧着する上で適正な
位置、つまり当該半導体素子の各電極が基板の各ランド
パターンに確実に接触する位置に載置された場合にの
み、位置設定手段と半導体素子の周側面とが当接するな
ど一定の位置関係になるような構成にすることにより、
実装される半導体素子を当該位置設定手段に当接させる
など簡単な操作を行うだけで、当該半導体素子を適正な
位置に載置することができる。その結果、従来のフェイ
スダウンボンダーによるアラインメントのように、高価
な装置を必要とせず、また、この工程の時間短縮も可能
となり、この工程に要するコストを低減できる （２）また、（１）において、前記位置設定手段は、前
記実装する側の面上に少なくとも１つの突出部を形成し
たものであることを特徴とするフェイスダウンボンディ
ング用基板としたものである。

【０００９】このようなフェイスダウンボンディング用
基板にすることで、簡単な構造で半導体素子の実装位置
の設定を行うことができ、位置設定手段と半導体素子の
周側面とを当接するなど一定の位置関係にすることが容
易にできる。

【００１０】（３）また、（２）において、前記突出部
は、前記半導体素子を前記実装する側の面に載置した状
態において、前記一方の面の高さよりも高く、前記一方
の面の裏面の高さよりも低いことを特徴とするフェイス
ダウンボンディング用基板としたものである。

【００１１】このようなフェイスダウンボンディング用
基板にすることで、半導体素子の電極を形成した面より
も突出部の高さを高くすることにより、当該半導体素子
の周側面と突出部を確実に当接させることができる。く
わえて、当該電極を形成した面の裏面よりも突出部の高
さを低くすることにより、当該半導体素子を熱圧着する
際に、加圧ツールが当該裏面を押圧することを阻害せ
ず、確実に熱圧着を行うことができる。

【００１２】（４）また、（２）または（３）におい
て、前記突出部は、前記半導体素子をいずれかの前記突
出部に当接した状態において、前記実装する側の面に形
成されたランドパターンを挟んで相対向する前記突出部
の間の距離をＮとし、前記相対向する前記突出部のいず
れかの突出部に前記周側面を当接する状態とした前記半
導体チップにおいて、前記いずれかの突出部と直交する
方向の前記周側面の幅をＣとし、前記一方の面に形成さ
れた電極の外形において、前記いずれかの突出部と直交
する方向の辺の長さをＰとし、前記ランドパターンの外
形において、前記いずれかの突出部と直交する方向の辺
の長さをＬとした時に、 Ｃ＜Ｎ＜Ｃ＋Ｌ−Ｐ の関係となるＮを有することを特徴とする請求項２また
は請求項３に記載のフェイスダウンボンディング用基板
としたものである。

【００１３】このようなフェイスダウンボンディング用
基板にすることで、相対向する突出部間の距離Ｎを、実
装される半導体素子の長さＣよりも大きいものとするこ
とにより、当該突出部の間に当該半導体素子を嵌入する
ことが可能となる。くわえて、距離Ｎを、長さＣに基板
上のランドパターンの長さＬと当該半導体素子の電極の
長さＰとの差を加えた長さよりも小さいものとしたこと
により、ＬとＰとの差の範囲内、つまり当該電極が当該
ランドパターン上に必ず位置する範囲内のクリアランス
を設定することができる。よって、当該半導体素子と当
該基板との導通を確実に確保できるとともに、半導体素
子の嵌入が容易になる。

【００１４】（５）また、（２）乃至（４）のいずれか
において、前記突出部は、前記半導体素子を熱圧着時に
加えられる熱によって変形し、前記半導体素子の周側面
にフィレットを形成するものであることを特徴とするフ
ェイスダウンボンディング用基板としたものである。

【００１５】半導体素子の熱圧着時に、突出部が半導体
素子の周側面にフィレットを形成することにより、当該
半導体素子と基板との機械的接続がより強固なものとな
る。

【００１６】（６）また、（１）において、前記位置設
定手段は、前記実装する側の面上に前記半導体素子を嵌
入可能な凹部を形成するとともに、前記凹部に前記半導
体素子を嵌入することにより前記半導体素子の前記基板
への実装位置の設定を可能とするものであることを特徴
とするフェイスダウンボンディング用基板としたもので
ある。

【００１７】このようなフェイスダウンボンディング用
基板にすることで、半導体素子を凹部に嵌入した場合
に、半導体素子が熱圧着する上で適正な位置、つまり当
該半導体素子の各電極が基板の各ランドパターンに確実
に当接する位置に設定可能な構成にすることにより、実
装される半導体素子を当該凹部に当接させるという簡単
な操作を行うだけで、当該半導体素子を適正な位置に載
置することができる。その結果、従来のフェイスダウン
ボンダーによるアラインメントのように、高価な装置を
必要とせず、また、この工程の時間短縮も可能となり、
この工程に要するコストを低減できる。

【００１８】（７）また、（６）において、前記位置設
定手段は、前記実装する側の面上に突出する枠体を設け
るとともに、前記凹部を前記枠体の内側の領域とするも
のであることを特徴とするフェイスダウンボンディング
用基板としたものである。

【００１９】このようなフェイスダウンボンディング用
基板にすることで、簡単な構造で半導体素子の実装位置
の設定を行うことができる。

【００２０】（８）また、（７）において、前記枠体
は、前記一方の面の高さよりも高く、前記一方の面の裏
面の高さよりも低いことを特徴とするフェイスダウンボ
ンディング用基板としたものである。

【００２１】このようなフェイスダウンボンディング用
基板にすることで、半導体素子の電極を形成した面より
も突出部の高さを高くすることにより、当該半導体素子
の周側面と突出部とを確実に当接させることができる。
くわえて、当該電極を形成した面の裏面よりも突出部の
高さを低くすることにより、当該半導体素子を熱圧着す
る際に、加圧ツールにより当該裏面を押圧することを阻
害せず、確実に熱圧着を行うことができる。

【００２２】（９）また、前記枠体は、前記半導体素子
を嵌入した状態において、前記一方の面の外形におい
て、一方の相対向する辺の長さをＣ１とし、、他方の相
対向する辺の長さをＣ２とし、前記一方の面に形成され
た電極の外形において、前記一方の相対向する辺に平行
な辺の長さをＰ１とし、前記他方の相対向する辺に平行
な辺の長さをＰ２とし、前記実装する側の面に形成され
たランドパターンの外形において、前記一方の相対向す
る辺に平行な辺の長さをＬ１とし、前記他方の相対向す
る辺に平行な辺の長さをＬ２とし、前記枠体の内側の領
域の外形において、前記一方の相対向する辺に平行な辺
の長さをＮ１とし、前記他方の相対向する辺に平行な辺
の長さをＮ２とした時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
請求項７または請求項８に記載のフェイスダウンボンデ
ィング用基板としたものである。

【００２３】このようなフェイスダウンボンディング用
基板にすることで、枠体の内側の領域の外形において、
一方の相対向する辺の長さＮ１が、実装される半導体素
子の外形において、Ｎ１の長さを有する辺に直交する辺
の長さＣ１よりも大きいものとし、同様に、当該領域の
外形において、他方の相対向する辺の長さＮ２が、実装
される半導体素子の外形において、Ｎ２の長さを有する
辺に直交する辺の長さＣ２よりも大きいものとすること
により、当該領域に当該半導体素子を嵌入することが可
能となる。くわえて、距離Ｎ１を、Ｎ１の長さを有する
辺にそれぞれ直交する基板上のランドパターンの長さＬ
１と当該半導体素子の電極の長さＰ１との差を加えた長
さよりも小さいものとし、同様に、距離Ｎ２を、Ｎ２の
長さを有する辺にそれぞれ直交する基板上のランドパタ
ーンの長さＬ２と当該半導体素子の電極の長さＰ２との
差を加えた長さよりも小さいものとすることにより、Ｌ
１とＰ１との差、およびＬ２とＰ２との差の範囲、つま
り当該電極が当該ランドパターン上に必ず位置する範囲
内のクリアランスを設定することができる。よって、当
該半導体素子と当該基板との導通を確実に確保できると
ともに、半導体素子の嵌入が容易になる。

【００２４】（１０）また、前記枠体は、前記半導体素
子を熱圧着時に加えられる熱によって変形し、前記半導
体素子の周側面にフィレットを形成するものであること
を特徴とする請求項７乃至請求項９に記載のフェイスダ
ウンボンディング用基板としたものである。

【００２５】半導体素子の熱圧着時に、突出部が半導体
素子の周側面にフィレットを形成することにより、当該
半導体素子と基板との機械的接続がより強固なものとな
る。

【００２６】（１１）また、（６）において、前記位置
設定手段は、前記凹部を前記実装する側の面に設られた
凹陥部とするものであることを特徴とするフェイスダウ
ンボンディング用基板としたものである。

【００２７】このようなフェイスダウンボンディング用
基板にすることで、簡単な構造で半導体素子の実装位置
の設定を行うことができる。

【００２８】（１２）また、（１１）において、前記凹
陥部は、前記半導体素子を嵌入した状態において、前記
一方の面が前記実装する側の面よりも下に位置し、か
つ、前記裏面が前記実装する側の面よりも上に位置する
深さとすることを特徴とするフェイスダウンボンディン
グ用基板としたものである。

【００２９】このようなフェイスダウンボンディング用
基板にすることで、半導体素子の電極を形成した面より
も突出部の高さを高くすることにより、当該半導体素子
の周側面と凹陥部の内周面とを確実に当接させて位置設
定することができる。くわえて、当該電極を形成した面
の裏面よりも当該内周面の高さを低くすることにより、
当該半導体素子を熱圧着する際に、加圧ツールにより当
該裏面を押圧することを阻害せず、確実に熱圧着を行う
ことができる。

【００３０】（１３）また、（１１）または（１２）に
おいて、前記凹陥部は、前記半導体素子を嵌入した状態
において、前記一方の面の外形において、一方の相対向
する辺の長さをＣ１とし、、他方の相対向する辺の長さ
をＣ２とし、前記一方の面に形成された電極の外形にお
いて、前記一方の相対向する辺に平行な辺の長さをＰ１
とし、前記他方の相対向する辺に平行な辺の長さをＰ２
とし、前記実装する側の面に形成されたランドパターン
の外形において、前記一方の相対向する辺に平行な辺の
長さをＬ１とし、前記他方の相対向する辺に平行な辺の
長さをＬ２とし、前記凹陥部の内側の領域の外形におい
て、前記一方の相対向する辺に平行な辺の長さをＮ１と
し、前記他方の相対向する辺に平行な辺の長さをＮ２と
した時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
フェイスダウンボンディング用基板としたものである。

【００３１】このようなフェイスダウンボンディング用
基板にすることで、凹陥部の内側の領域の外形におい
て、一方の相対向する辺の長さＮ１が、実装される半導
体素子の外形において、Ｎ１の長さを有する辺に直交す
る辺の長さＣ１よりも大きいものとし、同様に、当該領
域の外形において、他方の相対向する辺の長さＮ２が、
実装される半導体素子の外形において、Ｎ２の長さを有
する辺に直交する辺の長さＣ２よりも大きいものとする
ことにより、当該領域に当該半導体素子を嵌入すること
が可能となる。くわえて、距離Ｎ１を、Ｎ１の長さを有
する辺にそれぞれ直交する基板上のランドパターンの長
さＬ１と当該半導体素子の電極の長さＰ１との差を加え
た長さよりも小さいものとし、同様に、距離Ｎ２を、Ｎ
２の長さを有する辺にそれぞれ直交する基板上のランド
パターンの長さＬ２と当該半導体素子の電極の長さＰ２
との差を加えた長さよりも小さいものとすることによ
り、Ｌ１とＰ１との差、およびＬ２とＰ２との差の範
囲、つまり当該電極が当該ランドパターン上に必ず位置
する範囲内のクリアランスを設定することができる。よ
って、当該半導体素子と当該基板との導通を確実に確保
できるとともに、当該半導体素子の嵌入が容易になる。

【００３２】（１４）また、請求項１乃至請求項１３の
いずれかに記載のフェイスダウンボンディング用基板の
構成を有することを特徴としたプリント配線板としたも
のである。

【００３３】このようなプリント配線板にすることで、
半導体素子の実装が容易にできる。

【００３４】（１５）また、請求項１乃至請求項１３の
いずれかに記載のフェイスダウンボンディング用基板の
構成を有することを特徴としたフレキシブル配線板とし
たものである。

【００３５】このようなフレキシブル配線板にすること
で、半導体素子の実装が容易にできる。

【００３６】（１６）また、一方の面に電極が形成され
た半導体素子を前記一方の面を基板に相対向させた状態
で実装するフェイスダウンボンディング用基板の形設方
法において、接着治具の表面に形成されるとともに、前
記半導体素子の周側面を当接することにより前記半導体
素子の前記基板への実装位置の設定を可能とした突出部
を嵌入可能とした凹陥部に、前記突出部を前記基板に接
着される側の面と反対側の面を凹陥部側に向けた状態で
嵌入し、前記接着される側の面に接着剤を塗布し、前記
表面に立設されるとともに、前記基板を装着することに
より、前記突出部の前記基板上への接着位置を設定可能
とした位置決め体に、前記基板を前記実装する側の面を
前記突出部に相対向させた状態で装着し、前記基板を前
記実装する側の面と反対側の面から押圧して前記突出部
を前記基板に接着することを特徴とするフェイスダウン
ボンディング用基板の形設方法としたものである。

【００３７】このようなフェイスダウンボンディング用
基板の形設方法にすることで、位置決め体に基板を装着
して押圧するだけで、突出部を当該基板に形設すること
ができる。

【００３８】（１７）また、一方の面に電極が形成され
た半導体素子を前記一方の面を基板に相対向させた状態
で実装するフェイスダウンボンディング用基板の形設方
法において、接着治具の表面に形成されるとともに、前
記半導体素子を嵌入することにより前記半導体素子の前
記基板への実装位置の設定を可能とした枠体を嵌入可能
とした凹陥部に、前記突出部を前記基板に接着される側
の面と反対側の面を前記凹陥部側に向けた状態で嵌入
し、前記接着される側の面に接着剤を塗布し、前記表面
に立設されるとともに、前記基板を装着することによ
り、前記突出部の前記基板上への接着位置を設定可能と
した位置決め体に、前記基板を前記実装する側の面を前
記突出部に相対向させた状態で装着し、前記基板を前記
実装する側の面と反対側の面から押圧して前記突出部を
前記基板に接着することを特徴とするフェイスダウンボ
ンディング用基板の形設方法としたものである。

【００３９】このようなフェイスダウンボンディング用
基板の形設方法にすることで、位置決め体に基板を装着
して押圧するだけで突出部を当該基板に形設することが
できる。

【００４０】（１８）また、（１６）または（１７）に
おいて、前記位置決め体は、前記基板に形成された孔に
挿入することにより、前記基板を装着可能とするピンで
あることを特徴とするフェイスダウンボンディング用基
板の形設方法としたものである。

【００４１】このようなフェイスダウンボンディング用
基板の形設方法にすることで、ピンを基板に形成された
孔に挿入するだけで基板の装着位置の設定ができる。

【００４２】（１９）また、一方の面に電極が形成され
た半導体素子を前記一方の面を基板に相対向させた状態
で実装するフェイスダウンボンディング用基板の形設方
法において、前記基板を積層して構成する複数の構成板
のうち、前記半導体素子を実装する側の表面となる構成
板に前記半導体素子を挿入可能な孔を穿設し、前記表面
に立設されるとともに、前記構成板を装着することによ
り、前記構成板の積層位置の設定を可能とした位置決め
体に、前記複数の構成板を積層させた状態で装着し、前
記構成板を加熱加圧体と前記接着治具とにより挟圧しな
がら加熱することにより、前記半導体素子を嵌入するこ
とにより前記半導体素子の前記基板への実装位置の設定
を可能とした凹陥部を形成することを特徴とするフェイ
スダウンボンディング用基板の形設方法としたものであ
る。

【００４３】このようなフェイスダウンボンディング用
基板の形設方法にすることで、構成板を位置決め体に装
着して押圧するだけで、突出部を当該基板に形設するこ
とができる。

【００４４】（２０）また、（１９）において、前記位
置決め体は、前記構成板に形成された孔に挿入すること
により、前記構成板を装着可能とするピンであることを
特徴とするフェイスダウンボンディング用基板の形設方
法としたものである。

【００４５】このようなフェイスダウンボンディング用
基板の形設方法にすることで、ピンを構成板に形成され
た孔に挿入するだけで基板の装着位置の設定ができる。

【００４６】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら詳細に説明する。

【００４７】まず、図１は、本発明の実施形態によるフ
ェイスダウンボンディング用基板を示すものであって、
（１）は当該構造部分の平面図であり、（２）は当該構
造部分のＡ−Ａ線断面図である。また、図２は、本発明
の別の実施形態によるにフェイスダウンボンディング用
基板の平面図である。図３は、本発明のさらに別の実施
形態によるにフェイスダウンボンディング用基板を示す
ものであって、（１）は当該構造部分の平面図であり、
（２）は当該構造部分のＢ−Ｂ線断面図である。図４
は、本発明の実施形態におけるベアチップＩＣの実装方
法を示すものであって、（１）は枠体内にベアチップＩ
Ｃを嵌入する状態を示す断面図であり、（２）はベアチ
ップＩＣを熱圧着する状態を示す断面図である。また、
図５は、枠体の内側の領域の最大許容面積を示す平面図
である。また、図６は、本発明の実施形態によるフェイ
スダウンボンディング用基板の形設方法を示す断面図で
ある。さらに、図７は、本発明の別の実施形態によるフ
ェイスダウンボンディング用基板の形設方法を示す断面
図である。

【００４８】なお、本発明のフェイスダウンボンディン
グ用基板は、その応用範囲において特定の種類の基板に
限定されるものではないが、プリント配線板およびフレ
キシブル配線板に好適なものである。

【００４９】図１は、基板２に実装される半導体素子と
してのベアチップＩＣ１の位置設定手段としての枠体３
を基板２上に設けたものである。図１（１）に示すよう
に、枠体３は、基板２のベアチップＩＣ１を実装する面
上に設けられたランドパターン２１を取り囲むように設
けられている。枠体３の内部領域は、ベアチップＩＣ１
を嵌入可能な大きさの凹陥部として形成されており、ま
た、後述するように、枠体３は、この内側領域にベアチ
ップＩＣ１を嵌入すれば、ベアチップＩＣ１の電極上に
形成されたバンプ１１がランドパターン２１上に載った
状態で当接して、ベアチップＩＣ１と基板２との電気的
接続が確実に確保できるクリアランスを持つ大きさに設
定されている。

【００５０】なお、枠体３の材質は、基板の材料として
用いられているものならどのようなものでも構わない
が、例えば、フレキシブル基板の場合などは、基板装着
時において変形した状態で設けられることが想定される
ので、基板２と同等の可撓性を持つように、基板２と同
材質とするのが好ましい。

【００５１】さらに、枠体３の内側領域の大きさとベア
チップＩＣ１の大きさの関係について以下に述べる。図
５に示すように、ベアチップＩＣ１を基板２上に載置し
たときに、枠体の内側領域の外形長（１）Ｎ１とベアチ
ップＩＣ１の外形長（１）Ｃ１との差、および枠体の内
側領域の外形長（２）Ｎ１とベアチップＩＣの外形長
（２）Ｃ１との差、つまりベアチップＩＣ１を嵌入した
状態におけるクリアランス（遊び）の大きさは、例え
ば、ベアチップＩＣ１が枠体３のある左上隅に当接して
おり、ベアチップＩＣ１のバンプ１１がランドパターン
２１上の左上隅に当接している状態を想定した場合にお
いて、ベアチップＩＣ１が枠体３の左上隅から最大限に
離隔した状態、つまり枠体３の右下隅にベアチップＩＣ
１が当接する位置がその最大値となる。

【００５２】ところで、ベアチップＩＣ１と基板２との
電気的接続を確実にするためには、バンプ１１がランド
パターン２１上にはみ出すことなく、完全に載っている
ことが条件となる。したがって、この条件を満たすため
には、枠体３の右下隅にベアチップＩＣ１が当接する位
置にあっても、ランドパターン２１上にバンプ１１が載
っている必要があり、上述のクリアランスの大きさは、
ランドパターンの外形長（１）Ｌ１とバンプの外形長
（１）Ｐ１との差、およびランドパターンの外形長
（２）Ｌ２とバンプの外形長（２）Ｐ２との差よりも小
さいことが条件となる。

【００５３】よって、クリアランスの大きさであるＮ１
−Ｃ１およびＮ２−Ｃ２は、 Ｎ１−Ｃ１＜Ｌ１−Ｐ１ Ｎ２−Ｃ２＜Ｌ２−Ｐ２ の式で表される条件を満たす必要がある。

【００５４】また、当然のことながら、ベアチップＩＣ
１を枠体３に嵌入するためには、ベアチップＩＣの外形
長（１）Ｃ１よりも枠体の内側領域の外形長（１）Ｎ１
が大きく、かつベアチップＩＣの外形長（２）Ｃ２より
枠体の内側領域の外形長（２）Ｎ２が大きく、つまり、 Ｎ１−Ｃ１＞０ Ｎ２−Ｃ２＞０ を満たすものでなければならない。よって、これらの条
件を上述の式に付加すると、 ０＜Ｎ１−Ｃ１＜Ｌ１−Ｐ１ ０＜Ｎ２−Ｃ２＜Ｌ２−Ｐ２ となる。

【００５５】したがって、この式を変形すると、枠体３
の内側領域は、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の式で表される条件を満たす枠体の内側領域の外形長
（１）Ｎ１、枠体の内側領域の外形長（２）Ｎ２を持つ
ものとしなければならない。

【００５６】また、ベアチップＩＣ１を基板２に実装す
るには、図４（１）に示すように、作業者のハンドワー
クによりベアチップＩＣ１を枠体３内に矢印Ｄに示す方
向に嵌入する。次に、チップ加圧ツール９１により、ベ
アチップＩＣ１をバンプ１１の形成面と反対側の面か
ら、押圧しながら加熱することにより熱圧着を行なう。
これにより、従来のフェイスダウンボンダーに相当する
ベアチップＩＣ１の実装工程が完了する。

【００５７】なお、枠体３の高さは、ベアチップＩＣ１
を嵌入した場合において、ベアチップＩＣ１の周側面と
枠体３の内面が当接した状態で位置設定が可能となるよ
うに、ベアチップＩＣ１を基板２上に載置した状態にお
いて、バンプ１１の形成面よりも高いものとする必要が
ある。同時に、チップ加圧ツール９１がベアチップＩＣ
１を押圧することを阻害しないために、ベアチップＩＣ
１を基板２上に載置した状態において、バンプ１１の形
成面と反対側の面の高さよりも低いものとする必要があ
る。

【００５８】さらに、チップ加圧ツール９１がベアチッ
プＩＣ１を押圧した状態に至れば、ベアチップＩＣ１
は、チップ加圧ツール９１によってその位置に固定され
るので、枠体３は、ベアチップＩＣ１の熱圧着後に変形
して、ベアチップＩＣ１の周側面に付着してフィレット
を形成するものとしてもよい。このようにすれば、ベア
チップＩＣ１と基板２との機械的接続がより強固なもの
になり、フェイスダウンボンディングによるベアチップ
ＩＣの実装の信頼性の向上に寄与する。

【００５９】また、図２は、本発明の別の実施形態を示
すものである。図面左側のものにおいては、ベアチップ
ＩＣ１の４隅にＬ字状の隅型リブ４１を設けたものであ
る。また、図面右側のものにおいては、ベアチップＩＣ
１の周側面のうち２面に当接するリブ４１を設けたもの
である。

【００６０】図面左側のものは、図１の枠体３に相当す
るものをベアチップＩＣ１の４隅にのみ設けたものであ
る。また、図面右側の例においては、２つのリブ４１の
設定面４３にベアチップＩＣ１を当接した場合におい
て、ランドパターン２１上にベアチップＩＣ１のバンプ
１１が載って電気的接続が確保される構成となってい
る。なお、隅型リブ４１は、位置設定の精度は落ちるこ
とが一定程度許容できるならば、ベアチップＩＣ１対角
線上に位置するに２つ、もしくは、任意の位置に１つの
みに設けるものとしても良い。また、同様に、リブ４１
はこの構成に限らず、ベアチップＩＣ１の周側面の相対
向する２面に当接する位置に２つもしくは任意の位置に
１つの設けるものとしても良い。

【００６１】なお、ベアチップＩＣ１の周側面の相対向
する２面に当接する位置に２つ設ける場合においては、
図５の場合と同様に、２つのリブ４１の設定面４３間の
距離をＮとした場合、これらの設定面３１にと直交する
方向の前記周側面の幅をＣとし、バンプ１１の外形の同
方向の１辺の長さをＰとし、ランドパターン２１の外形
の同方向の長さをＬとした場合に、 Ｃ＜Ｎ＜Ｃ＋Ｌ−Ｐ の式で表される条件を満たす必要がある。また、これら
の高さについては、図１に示す実施形態の説明で述べた
範囲とする必要がある。

【００６２】また、図３は、本発明の別の実施形態であ
り、基板２に凹陥部５を設けることにより、ベアチップ
ＩＣ１の実装位置の設定を可能としたものである。な
お、この実施形態においても、凹陥部の大きさについて
は、図１の実施形態において説明したように、凹陥部の
２つの外形長をＮ１、Ｎ２とすると、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の式で表される条件を満たす必要がある。また、凹陥部
の深さについては、図１の実施形態の枠体３の高さと同
様に、バンプ１１を形成した面が基板２の表面よりも下
に位置し、かつ、前記バンプ１１を形成した面の裏面が
この表面よりも上に位置する深さとする必要がある。

【００６３】なお、図１に示す枠体２、ならびに図２に
示す隅型リブ４１およびリブ４２を基板２上に形設する
にあたっては、図６に示すように、まず、圧着用ステー
ジ６１に設けた凹陥部に枠体３等を勘合しておき、この
上から基板２を、位置決め体としてのピン６２を基板２
に設けた孔に挿通した上で枠体３等を熱圧着すると、枠
体３等を基板２の表面に形設するための位置合わせと熱
圧着を同時に行うことができる。

【００６４】また、図３に示す実施形態については、図
７に示すように、基板２を構成する構成板２９を、構成
板２９に設けた孔をピン６２に挿通させて圧着用ステー
ジ６１上に積層させ、さらに、この上に図３に示す凹陥
部５となる孔を形成した孔付き構成板２８を積層させ
て、圧着用ツール６３で熱圧着すると、孔付き構成板２
８および構成板２９の張り合わせ位置の位置合わせと熱
圧着を同時に行うことができる。

【００６５】なお、基板２または孔付き構成板２８およ
び構成板２９を圧着用ステージ６１上の一定の位置に保
持できるものであれば、ピン６２の代わりに、枠体やリ
ブなどを用いても良い。

【００６６】このように、本発明のフェイスダウンボン
ディング用基板によれば、フェイスダウンボンダーの位
置決めの工程を必要とせずに、半導体素子の実装ができ
る。また、この構造が比較的簡便な工程によって形設で
きる。

【００６７】

【発明の効果】以上に述べたように、本発明は、一方の
面に電極が形成された半導体素子を前記一方の面を基板
に相対向させた状態で実装するフェイスダウンボンディ
ング用基板において、前記半導体素子の前記基板への実
装位置の設定を可能とした位置設定手段を前記基板の前
記半導体素子を実装する側の面に設けることを特徴とす
るフェイスダウンボンディング用基板としたので、低コ
ストで、かつ迅速に半導体素子をフェイスダウンボンデ
ィングにより実装できる。

【００６８】また、一方の面に電極が形成された半導体
素子を前記一方の面を基板に相対向させた状態で実装す
るフェイスダウンボンディング用基板の形設方法におい
て、接着治具の表面に形成されるとともに、前記半導体
素子の周側面を当接することにより前記半導体素子の前
記基板への実装位置の設定を可能とした突出部を嵌入可
能とした凹陥部に、前記突出部を前記基板に接着される
側の面と反対側の面を凹陥部側に向けた状態で嵌入し、
前記接着される側の面に接着剤を塗布し、前記表面に立
設されるとともに、前記基板を装着することにより、前
記突出部の前記基板上への接着位置を設定可能とした位
置決め体に、前記基板を前記実装する側の面を前記突出
部に相対向させた状態で装着し、前記基板を前記実装す
る側の面と反対側の面から押圧して前記突出部を前記基
板に接着することを特徴とするフェイスダウンボンディ
ング用基板の形設方法としたので、前述の構造を持つ基
板を工程管理が容易な方法で製造できる。

【００６９】また、一方の面に電極が形成された半導体
素子を前記一方の面を基板に相対向させた状態で実装す
るフェイスダウンボンディング用基板の形設方法におい
て、接着治具の表面に形成されるとともに、前記半導体
素子を嵌入することにより前記半導体素子の前記基板へ
の実装位置の設定を可能とした枠体を嵌入可能とした凹
陥部に、前記突出部を前記基板に接着される側の面と反
対側の面を凹陥部側に向けた状態で嵌入し、前記接着さ
れる側の面に接着剤を塗布し、前記表面に立設されると
ともに、前記基板を装着することにより、前記突出部の
前記基板上への接着位置を設定可能とした位置決め体
に、前記基板を前記実装する側の面を前記突出部に相対
向させた状態で装着し、前記基板を前記実装する側の面
と反対側の面から押圧して前記突出部を前記基板に接着
することを特徴とするフェイスダウンボンディング用基
板の形設方法としたので、前述の構造を持つ基板を工程
管理が容易な方法で製造できる。

【００７０】さらに、一方の面に電極が形成された半導
体素子を前記一方の面を基板に相対向させた状態で実装
するフェイスダウンボンディング用基板の形設方法にお
いて、前記基板を積層して構成する複数の構成板のう
ち、前記半導体素子を実装する側の表面となる構成板に
前記半導体素子を挿入可能な孔を穿設し、前記表面に立
設されるとともに、前記構成板を装着することにより、
前記構成板の積層位置の設定を可能とした位置決め体
に、前記複数の構成板を積層させた状態で装着し、前記
構成板を加熱加圧体と前記接着治具とにより挟圧しなが
ら加熱することにより、前記半導体素子を嵌入すること
により前記半導体素子の前記基板への実装位置の設定を
可能とした凹陥部を形成することを特徴とするフェイス
ダウンボンディング用基板の形設方法としたので、前述
の構造を持つ基板を工程管理が容易な方法で製造でき
る。

【図面の簡単な説明】

【図１】 本発明の実施形態によるフェイスダウンボン
ディング用基板を示すものであり、（１）は当該構造部
分の平面図であり、（２）は当該構造部分のＡ−Ａ線断
面図である。

【図２】 本発明の別の実施形態によるにフェイスダウ
ンボンディング用基板の平面図である。

【図３】 本発明のさらに別の実施形態によるにフェイ
スダウンボンディング用基板を示すものであり、（１）
は当該構造部分の平面図であり、（２）は当該構造部分
のＢ−Ｂ線断面図である。

【図４】 本発明の実施形態におけるベアチップＩＣの
実装方法を示すものであり、（１）は枠体内にベアチッ
プＩＣを嵌入する状態を示す断面図であり、（２）はベ
アチップＩＣを熱圧着する状態を示す断面図である。

【図５】 枠体の内側の領域の最大許容面積を示す平面
図である。

【図６】 本発明の実施形態によるフェイスダウンボン
ディング用基板の形設方法を示す断面図である。

【図７】 本発明の別の実施形態によるフェイスダウン
ボンディング用基板の形設方法を示す断面図である。

【図８】 従来の画像処理によるアラインメントの概略
図である。

【符号の説明】

１ ベアチップＩＣ １１ バンプ ２ 基板 ２１ ランドパターン ２２ 配線パターン ２８ 孔付き構成板 ２９ 構成板 ３ 枠体 ３１ 設定面 ４１ 隅型リブ ４２ リブ ５ 凹陥部 ５１ 設定面 ６１ 圧着用ステージ ６２ ピン ６３ 圧着用ツール ９１ チップ加圧ツール ９２ 基板ステージ ９３ 画像取り込み用プリズムユニット ９４ 画像認識用ビデオカメラ Ａ 切断部 Ｂ 切断部 Ｃ１ ベアチップＩＣの外形長（１） Ｃ２ ベアチップＩＣの外形長（２） Ｄ 嵌入 Ｅ 押圧 Ｌ１ ランドパターンの外形長（１） Ｌ２ ランドパターンの外形長（２） Ｎ１ 枠体の内側領域の外形長（１） Ｎ２ 枠体の内側領域の外形長（２） Ｐ１ バンプの外形長（１） Ｐ２ バンプの外形長（２）

Claims (20)

【特許請求の範囲】
1. 【請求項１】 一方の面に電極が形成された半導体素子
   を前記一方の面を基板に相対向させた状態で実装するフ
   ェイスダウンボンディング用基板において、 前記半導体素子の前記基板への実装位置の設定を可能と
   した位置設定手段を前記基板の前記半導体素子を実装す
   る側の面に設けることを特徴とするフェイスダウンボン
   ディング用基板。
2. 【請求項２】 前記位置設定手段は、前記実装する側の
   面上に少なくとも１つの突出部を形成したものであるこ
   とを特徴とする請求項１に記載のフェイスダウンボンデ
   ィング用基板。
3. 【請求項３】 前記突出部は、前記半導体素子を前記実
   装する側の面に載置した状態において、前記一方の面の
   高さよりも高く、前記一方の面の裏面の高さよりも低い
   ことを特徴とする請求項２に記載のフェイスダウンボン
   ディング用基板。
4. 【請求項４】 前記突出部は、前記半導体素子をいずれ
   かの前記突出部に当接した状態において、 前記実装する側の面に形成されたランドパターンを挟ん
   で相対向する前記突出部の間の距離をＮとし、 前記相対向する前記突出部のいずれかの突出部に前記周
   側面を当接する状態とした前記半導体チップにおいて、
   前記いずれかの突出部と直交する方向の前記周側面の幅
   をＣとし、 前記一方の面に形成された電極の外形において、前記い
   ずれかの突出部と直交する方向の辺の長さをＰとし、 前記ランドパターンの外形において、前記いずれかの突
   出部と直交する方向の辺の長さをＬとした時に、 Ｃ＜Ｎ＜Ｃ＋Ｌ−Ｐ の関係となるＮを有することを特徴とする請求項２また
   は請求項３に記載のフェイスダウンボンディング用基
   板。
5. 【請求項５】 前記突出部は、前記半導体素子を熱圧着
   時に加えられる熱によって変形し、前記半導体素子の周
   側面にフィレットを形成するものであることを特徴とす
   る請求項２乃至請求項４のいずれかに記載のフェイスダ
   ウンボンディング用基板。
6. 【請求項６】 前記位置設定手段は、前記実装する側の
   面上に前記半導体素子を嵌入可能な凹部を形成するとと
   もに、前記凹部に前記半導体素子を嵌入することにより
   前記半導体素子の前記基板への実装位置の設定を可能と
   するものであることを特徴とする請求項１に記載のフェ
   イスダウンボンディング用基板。
7. 【請求項７】 前記位置設定手段は、前記実装する側の
   面上に突出する枠体を設けるとともに、前記凹部を前記
   枠体の内側の領域とするものであることを特徴とする請
   求項６に記載のフェイスダウンボンディング用基板。
8. 【請求項８】 前記枠体は、前記一方の面の高さよりも
   高く、前記一方の面の裏面の高さよりも低いことを特徴
   とする請求項７に記載のフェイスダウンボンディング用
   基板。
9. 【請求項９】 前記枠体は、前記半導体素子を嵌入した
   状態において、 前記一方の面の外形において、一方の相対向する辺の長
   さをＣ１とし、他方の相対向する辺の長さをＣ２とし、 前記一方の面に形成された電極の外形において、前記一
   方の相対向する辺に平行な辺の長さをＰ１とし、前記他
   方の相対向する辺に平行な辺の長さをＰ２とし、 前記実装する側の面に形成されたランドパターンの外形
   において、前記一方の相対向する辺に平行な辺の長さを
   Ｌ１とし、前記他方の相対向する辺に平行な辺の長さを
   Ｌ２とし、 前記枠体の内側の領域の外形において、前記一方の相対
   向する辺に平行な辺の長さをＮ１とし、前記他方の相対
   向する辺に平行な辺の長さをＮ２とした時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
   請求項７または請求項８に記載のフェイスダウンボンデ
   ィング用基板。
10. 【請求項１０】 前記枠体は、前記半導体素子を熱圧着
    時に加えられる熱によって変形し、前記半導体素子の周
    側面にフィレットを形成するものであることを特徴とす
    る請求項７乃至請求項９に記載のフェイスダウンボンデ
    ィング用基板。
11. 【請求項１１】 前記位置設定手段は、前記凹部を前記
    実装する側の面に設られた凹陥部とするものであること
    を特徴とする請求項６に記載のフェイスダウンボンディ
    ング用基板。
12. 【請求項１２】 前記凹陥部は、前記半導体素子を嵌入
    した状態において、前記一方の面が前記実装する側の面
    よりも下に位置し、かつ、前記裏面が前記実装する側の
    面よりも上に位置する深さとすることを特徴とする請求
    項１１に記載のフェイスダウンボンディング用基板。
13. 【請求項１３】 前記凹陥部は、前記半導体素子を嵌入
    した状態において、 前記一方の面の外形において、一方の相対向する辺の長
    さをＣ１とし、、他方の相対向する辺の長さをＣ２と
    し、 前記一方の面に形成された電極の外形において、前記一
    方の相対向する辺に平行な辺の長さをＰ１とし、前記他
    方の相対向する辺に平行な辺の長さをＰ２とし、 前記実装する側の面に形成されたランドパターンの外形
    において、前記一方の相対向する辺に平行な辺の長さを
    Ｌ１とし、前記他方の相対向する辺に平行な辺の長さを
    Ｌ２とし、 前記凹陥部の内側の領域の外形において、前記一方の相
    対向する辺に平行な辺の長さをＮ１とし、前記他方の相
    対向する辺に平行な辺の長さをＮ２とした時に、 Ｃ１＜Ｎ１＜Ｃ１＋Ｌ１−Ｐ１ Ｃ２＜Ｎ２＜Ｃ２＋Ｌ２−Ｐ２ の関係となるＮ１およびＮ２を有することを特徴とする
    請求項１１または請求項１２に記載のフェイスダウンボ
    ンディング用基板。
14. 【請求項１４】 請求項１乃至請求項１３のいずれかに
    記載のフェイスダウンボンディング用基板の構成を有す
    ることを特徴としたプリント配線板。
15. 【請求項１５】 請求項１乃至請求項１３のいずれかに
    記載のフェイスダウンボンディング用基板の構成を有す
    ることを特徴としたフレキシブル配線板。
16. 【請求項１６】 一方の面に電極が形成された半導体素
    子を前記一方の面を基板に相対向させた状態で実装する
    フェイスダウンボンディング用基板の形設方法におい
    て、 接着治具の表面に形成されるとともに、前記半導体素子
    の周側面を当接することにより前記半導体素子の前記基
    板への実装位置の設定を可能とした突出部を嵌入可能と
    した凹陥部に、前記突出部を前記基板に接着される側の
    面と反対側の面を凹陥部側に向けた状態で嵌入し、 前記接着される側の面に接着剤を塗布し、 前記表面に立設されるとともに、前記基板を装着するこ
    とにより、前記突出部の前記基板上への接着位置を設定
    可能とした位置決め体に、前記基板を前記実装する側の
    面を前記突出部に相対向させた状態で装着し、 前記基板を前記実装する側の面と反対側の面から押圧し
    て前記突出部を前記基板に接着することを特徴とするフ
    ェイスダウンボンディング用基板の形設方法。
17. 【請求項１７】 一方の面に電極が形成された半導体素
    子を前記一方の面を基板に相対向させた状態で実装する
    フェイスダウンボンディング用基板の形設方法におい
    て、 接着治具の表面に形成されるとともに、前記半導体素子
    を嵌入することにより前記半導体素子の前記基板への実
    装位置の設定を可能とした枠体を嵌入可能とした凹陥部
    に、前記突出部を前記基板に接着される側の面と反対側
    の面を前記凹陥部側に向けた状態で嵌入し、 前記接着される側の面に接着剤を塗布し、 前記表面に立設されるとともに、前記基板を装着するこ
    とにより、前記突出部の前記基板上への接着位置を設定
    可能とした位置決め体に、前記基板を前記実装する側の
    面を前記突出部に相対向させた状態で装着し、 前記基板を前記実装する側の面と反対側の面から押圧し
    て前記突出部を前記基板に接着することを特徴とするフ
    ェイスダウンボンディング用基板の形設方法。
18. 【請求項１８】 前記位置決め体は、前記基板に形成さ
    れた孔に挿入することにより、前記基板を装着可能とす
    るピンであることを特徴とする請求項１６または請求項
    １７に記載のフェイスダウンボンディング用基板の形設
    方法。
19. 【請求項１９】 一方の面に電極が形成された半導体素
    子を前記一方の面を基板に相対向させた状態で実装する
    フェイスダウンボンディング用基板の形設方法におい
    て、 前記基板を積層して構成する複数の構成板のうち、前記
    半導体素子を実装する側の表面となる構成板に前記半導
    体素子を挿入可能な孔を穿設し、 前記表面に立設されるとともに、前記構成板を装着する
    ことにより、前記構成板の積層位置の設定を可能とした
    位置決め体に、前記複数の構成板を積層させた状態で装
    着し、 前記構成板を加熱加圧体と前記接着治具とにより挟圧し
    ながら加熱することにより、前記半導体素子を嵌入する
    ことにより前記半導体素子の前記基板への実装位置の設
    定を可能とした凹陥部を形成することを特徴とするフェ
    イスダウンボンディング用基板の形設方法。
20. 【請求項２０】 前記位置決め体は、前記構成板に形成
    された孔に挿入することにより、前記構成板を装着可能
    とするピンであることを特徴とする請求項１９に記載の
    フェイスダウンボンディング用基板の形設方法。