JPH11312781A - ブリッジ型半導体装置及びその製造方法 - Google Patents
ブリッジ型半導体装置及びその製造方法Info
- Publication number
- JPH11312781A JPH11312781A JP13449998A JP13449998A JPH11312781A JP H11312781 A JPH11312781 A JP H11312781A JP 13449998 A JP13449998 A JP 13449998A JP 13449998 A JP13449998 A JP 13449998A JP H11312781 A JPH11312781 A JP H11312781A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- lead frame
- lead
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000005476 soldering Methods 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】電子機器等の小型、薄型、低コスト及び高信頼
性化に適合するブリッジ型半導体装置及びその製造方法
を提供する。 【解決手段】Ｘ方向とＹ方向に複数個マトリックスに半
導体チップを配置するダイパッド部と実装時に使用する
端子部を有するリードフレームを用いて、樹脂封止部の
一側面から交流入力（又は直流出力）用の第１及び第２
端子を配置し、その反対側の側面から直流出力（又は交
流入力）用の第３端子及び第４端子を配置し、各端子の
延長上にダイパッド部を有し、そのダイパッド部にブリ
ッジ回路に半導体チップを接続し、ブリッジ型半導体装
置を構成する。
性化に適合するブリッジ型半導体装置及びその製造方法
を提供する。 【解決手段】Ｘ方向とＹ方向に複数個マトリックスに半
導体チップを配置するダイパッド部と実装時に使用する
端子部を有するリードフレームを用いて、樹脂封止部の
一側面から交流入力（又は直流出力）用の第１及び第２
端子を配置し、その反対側の側面から直流出力（又は交
流入力）用の第３端子及び第４端子を配置し、各端子の
延長上にダイパッド部を有し、そのダイパッド部にブリ
ッジ回路に半導体チップを接続し、ブリッジ型半導体装
置を構成する。
Description
【０００１】本発明は、電気及び電子機器等に適用され
るブリッジ型半導体装置の構造及びその製造方法に関す
る。 （２）
るブリッジ型半導体装置の構造及びその製造方法に関す
る。 （２）
【０００２】
【従来の技術】この種の従来装置の製法は、実用新案登
録第２５６６４８０号に詳述されているように、１枚の
リードフレーム（金属板）上の夫々ダイパッド部に各半
導体チップを導電極性（Ｎ側又はＰ側）を揃えて搭載
し、更に夫々チップ間に接続子を配置組み立て、これを
はんだ付けした後、トランスファーモールド法等により
樹脂封止している。
録第２５６６４８０号に詳述されているように、１枚の
リードフレーム（金属板）上の夫々ダイパッド部に各半
導体チップを導電極性（Ｎ側又はＰ側）を揃えて搭載
し、更に夫々チップ間に接続子を配置組み立て、これを
はんだ付けした後、トランスファーモールド法等により
樹脂封止している。
【０００３】
【発明が解決しようとする課題】上記の従来方法では半
導体チップの導電極性を揃えて組み込むことが可能なた
めこの点で組み立て工数を大幅に向上できる利点がある
が、夫々半導体チップ間を個々の接続子により接続する
工程を要するために同時大量生産方法としては問題があ
り、又、製品の形状が大きくなる難点がある。
導体チップの導電極性を揃えて組み込むことが可能なた
めこの点で組み立て工数を大幅に向上できる利点がある
が、夫々半導体チップ間を個々の接続子により接続する
工程を要するために同時大量生産方法としては問題があ
り、又、製品の形状が大きくなる難点がある。
【０００４】本発明は上記の問題点に鑑み、近年の電子
機器の小型化、高信頼、低価格化に適応し得る安定且つ
量産に適した生産性の高い製造方法及び装置の提供を目
的とする。
機器の小型化、高信頼、低価格化に適応し得る安定且つ
量産に適した生産性の高い製造方法及び装置の提供を目
的とする。
【０００５】
【課題を解決するための手段】本発明は、Ｘ方向及びY
方向にブリッジ単位ユニットが連接された同一形状又は
略同一形状の２枚のリードフレーム間に半導体チップを
挟持する如く組み立てはんだ付けするようにしたもので
ある。また、半導体チップが組み立てられた状態で、リ
ードフレームの一部を除去することにより、１枚の状態
と同様の構造となり、生産性を高められる。除去方法は
レーザを用いることにより、半導体チップに機械的スト
レスを与えることなく、切断が可能となる。
方向にブリッジ単位ユニットが連接された同一形状又は
略同一形状の２枚のリードフレーム間に半導体チップを
挟持する如く組み立てはんだ付けするようにしたもので
ある。また、半導体チップが組み立てられた状態で、リ
ードフレームの一部を除去することにより、１枚の状態
と同様の構造となり、生産性を高められる。除去方法は
レーザを用いることにより、半導体チップに機械的スト
レスを与えることなく、切断が可能となる。
【０００６】（３）
【発明の実施の形態】請求項１の発明は、互いに平行状
態に配置されると共に、間隔を設けて２つの半導体チッ
プを搭載するスペースを持つダイパッド部と、これと一
体の端子部を備えた金属板ユニットをＸＹ方向に複数個
連接した第１のリードフレーム及び第２のリードフレー
ムの夫々ダイパッド間に半導体チップを挟持してはんだ
付けするようにしたことを特徴とするブリッジ型半導体
装置の製造方法を提供するもので、これによりブリッジ
ダイオードの量産を可能にする。
態に配置されると共に、間隔を設けて２つの半導体チッ
プを搭載するスペースを持つダイパッド部と、これと一
体の端子部を備えた金属板ユニットをＸＹ方向に複数個
連接した第１のリードフレーム及び第２のリードフレー
ムの夫々ダイパッド間に半導体チップを挟持してはんだ
付けするようにしたことを特徴とするブリッジ型半導体
装置の製造方法を提供するもので、これによりブリッジ
ダイオードの量産を可能にする。
【０００７】請求項２の発明は、樹脂封止工程を付加す
ることにより樹脂封止型ブリッジダイオードの量産を可
能にした。請求項３の発明は、樹脂封止工程に先立って
一方のリードフレームの一部をレーザ切断で除去する工
程を含むブリッジ型半導体装置の製造方法を提供するも
ので、これによりトランスファーモールド時の樹脂流れ
をスムーズにして樹脂の充填漏れを防ぎ、製品信頼性の
向上を図る。
ることにより樹脂封止型ブリッジダイオードの量産を可
能にした。請求項３の発明は、樹脂封止工程に先立って
一方のリードフレームの一部をレーザ切断で除去する工
程を含むブリッジ型半導体装置の製造方法を提供するも
ので、これによりトランスファーモールド時の樹脂流れ
をスムーズにして樹脂の充填漏れを防ぎ、製品信頼性の
向上を図る。
【０００８】請求項４の発明は、半導体チップのはんだ
付け後、第１及び第２リードフレームをブリッジ単位ユ
ニットに分割する切断工程を含むブリッジ型半導体装置
の製造方法を提供するもので、これにより分割時の半導
体チップへのダメージを防止する。
付け後、第１及び第２リードフレームをブリッジ単位ユ
ニットに分割する切断工程を含むブリッジ型半導体装置
の製造方法を提供するもので、これにより分割時の半導
体チップへのダメージを防止する。
【０００９】請求項５の発明は、一方の平行配置された
ダイパッド部に導電極性を異にして搭載された第１第２
の半導体チップ及び第３第４の半導体チップと、該半導
体チップ上に該ダイパッド部と略直角方向に平行配置さ
れた他方のダイパッド部と、該一方のダイパッド部から
伸張する第１、第２のリード端子と、他方のダイパッド
部から該リード端子と反対方向に伸張する第３、第４の
リード端子と、該ダイパッド部及び半導体チップと、該
リード端子の一部を封止する樹脂部を （４） 備えたブリッジ型半導体装置を提供する。
ダイパッド部に導電極性を異にして搭載された第１第２
の半導体チップ及び第３第４の半導体チップと、該半導
体チップ上に該ダイパッド部と略直角方向に平行配置さ
れた他方のダイパッド部と、該一方のダイパッド部から
伸張する第１、第２のリード端子と、他方のダイパッド
部から該リード端子と反対方向に伸張する第３、第４の
リード端子と、該ダイパッド部及び半導体チップと、該
リード端子の一部を封止する樹脂部を （４） 備えたブリッジ型半導体装置を提供する。
【００１０】
【実施例】図１、図２及び図３は本発明の一実施例を示
すブリッジ型半導体装置の平面図、側面図及び電気的等
価回路図で、各図においてＤ１〜Ｄ４は半導体（ダイオ
ード）チップ、１〜４はリード端子、１６は樹脂部であ
る。又、リード端子３、４及びこれと夫々一体化された
ダイパッド部３ａ、４ａは略斜め方向に平行状態に配置
され、各ダイパッド部３ａ、４ａには間隔を設けて２つ
の半導体チップＤ１、Ｄ４又はＤ２、Ｄ３を搭載するス
ペースを持ち、後述する一方のリードフレームから分割
される。又、装置の裏面側のリード端子１、２も同様な
ダイパッド部１ａ、２ａを有し、他方のリードフレーム
から分割される。そして各ダイパッド３ａ、４ａ及び１
ａ、２ａ間には導電極性（Ｐ又はＮ）の異なる如く半導
体チップＤ１〜Ｄ４が挟持されており、この構造は所謂
小型薄型の表面実装タイプ（ＳＭＤ）を示す。因みにこ
の実施例構造は、縦が約５mm、横が約４mm、高さが約
１．５mmの形状を持つ。
すブリッジ型半導体装置の平面図、側面図及び電気的等
価回路図で、各図においてＤ１〜Ｄ４は半導体（ダイオ
ード）チップ、１〜４はリード端子、１６は樹脂部であ
る。又、リード端子３、４及びこれと夫々一体化された
ダイパッド部３ａ、４ａは略斜め方向に平行状態に配置
され、各ダイパッド部３ａ、４ａには間隔を設けて２つ
の半導体チップＤ１、Ｄ４又はＤ２、Ｄ３を搭載するス
ペースを持ち、後述する一方のリードフレームから分割
される。又、装置の裏面側のリード端子１、２も同様な
ダイパッド部１ａ、２ａを有し、他方のリードフレーム
から分割される。そして各ダイパッド３ａ、４ａ及び１
ａ、２ａ間には導電極性（Ｐ又はＮ）の異なる如く半導
体チップＤ１〜Ｄ４が挟持されており、この構造は所謂
小型薄型の表面実装タイプ（ＳＭＤ）を示す。因みにこ
の実施例構造は、縦が約５mm、横が約４mm、高さが約
１．５mmの形状を持つ。
【００１１】図４、図５は本発明に適用するリードフレ
ームの構造を示し、各(ａ)図は平面図、(ｂ)図は部分的
拡大図である。図中Ａは一方のリードフレーム、Ｂは他
方のリードフレームで一方のリードフレームＡにおいて
５及び５ａは、枠体を兼ねたサイドレール、６及び６ａ
はパイロット穴、又AUは該枠体内の電極板単位ユニット
でリード端子１及び２と略平行配置されたダイパッド部
１ａ、１ｂを持つ。そしてこの単位ユニットは枠体内で
Ｘ方向（矢印）及びＹ方向に複数個連接されている。
ームの構造を示し、各(ａ)図は平面図、(ｂ)図は部分的
拡大図である。図中Ａは一方のリードフレーム、Ｂは他
方のリードフレームで一方のリードフレームＡにおいて
５及び５ａは、枠体を兼ねたサイドレール、６及び６ａ
はパイロット穴、又AUは該枠体内の電極板単位ユニット
でリード端子１及び２と略平行配置されたダイパッド部
１ａ、１ｂを持つ。そしてこの単位ユニットは枠体内で
Ｘ方向（矢印）及びＹ方向に複数個連接されている。
【００１２】次に図５の他方のリードフレームＢもフレ
ームＡと同等サイドレール７、７ａとパイロット穴８、
８ａと単位ユニットＢＵを有する。尚、ユニットＢＵに
おいてダイパッド部３ａ、４ｂは略水平方向に平行状態
に配置されている。
ームＡと同等サイドレール７、７ａとパイロット穴８、
８ａと単位ユニットＢＵを有する。尚、ユニットＢＵに
おいてダイパッド部３ａ、４ｂは略水平方向に平行状態
に配置されている。
【００１３】（５）次に本発明装置の製造方法につい
て、図４、図５、図６及び図7を参照して説明 する。先ず、ダイパッド部に予めはんだ等が印刷された
リードフレームＡを図示しない治具等に置き、次いで該
ダイパッド部１ａ、２ａにダイオードチップＤ２、Ｄ３
及びＤ１、Ｄ４を夫々極性を異にして組み込む。次いで
リードフレームＢのダイパッド部３ａ、４ａが該ダイパ
ッド部１ａ、２ａと直交する如く該リードフレームＢを
載置する。この状態でブリッジ回路が形成され、これを
加熱によるはんだ付けで接合し一体化する。図６はこの
状態を示す。(ａ)図は平面図、(ｂ)図は側面図である。
因みにリードフレームＡ、Ｂは、半導体装置を複数個同
時に組み立てる為に、例えばＸ方向に２５個でＹ方向に
５個の１２５個分を有する構造となっている。
て、図４、図５、図６及び図7を参照して説明 する。先ず、ダイパッド部に予めはんだ等が印刷された
リードフレームＡを図示しない治具等に置き、次いで該
ダイパッド部１ａ、２ａにダイオードチップＤ２、Ｄ３
及びＤ１、Ｄ４を夫々極性を異にして組み込む。次いで
リードフレームＢのダイパッド部３ａ、４ａが該ダイパ
ッド部１ａ、２ａと直交する如く該リードフレームＢを
載置する。この状態でブリッジ回路が形成され、これを
加熱によるはんだ付けで接合し一体化する。図６はこの
状態を示す。(ａ)図は平面図、(ｂ)図は側面図である。
因みにリードフレームＡ、Ｂは、半導体装置を複数個同
時に組み立てる為に、例えばＸ方向に２５個でＹ方向に
５個の１２５個分を有する構造となっている。
【００１４】次の工程では、半導体装置は信頼性及び機
械的強度の確保等の目的で、トランスファーモールド法
等により樹脂部１６を形成するが、２枚のリードフレー
ムＡ、Ｂを重ね合わせたサイドレール切断前の状態で
は、サイドレールが二重（７、５）になっており、トラ
ンスファーモールド法で樹脂部を形成時固定しにくい、
サイドレール間に樹脂が入り込んでしまう恐れがあり、
その為、組み立て後にサイドレールの一方７を除去する
必要がある。プレス等を用いて金型で切断すると、半導
体チップに機械的ストレスを与えて接続部のはんだに亀
裂を生じるので、レーザを用いてサイドレールの一方７
を除去する。図７はこの状態を示し(ａ)図は平面図、
(ｂ)図は側面図である。
械的強度の確保等の目的で、トランスファーモールド法
等により樹脂部１６を形成するが、２枚のリードフレー
ムＡ、Ｂを重ね合わせたサイドレール切断前の状態で
は、サイドレールが二重（７、５）になっており、トラ
ンスファーモールド法で樹脂部を形成時固定しにくい、
サイドレール間に樹脂が入り込んでしまう恐れがあり、
その為、組み立て後にサイドレールの一方７を除去する
必要がある。プレス等を用いて金型で切断すると、半導
体チップに機械的ストレスを与えて接続部のはんだに亀
裂を生じるので、レーザを用いてサイドレールの一方７
を除去する。図７はこの状態を示し(ａ)図は平面図、
(ｂ)図は側面図である。
【００１５】次に樹脂封止工程でトランスファーモール
ド法等により樹脂部１６を夫々ユニット部に形成し、切
断装置等により露出する不要な枠体を除去し、個々のブ
リッジダイオードに分割する。
ド法等により樹脂部１６を夫々ユニット部に形成し、切
断装置等により露出する不要な枠体を除去し、個々のブ
リッジダイオードに分割する。
【００１６】図８は、本発明に適用するリードフレーム
の他の実施例を示す平面図で、(ａ)図 （６） はリードフレームＡ、(ｂ)図はリードフレームＢ、(ｃ)
図は半導体チップを挟持した状態を示す。この実施例で
フレームＡは前記実施例（図４）と同一形状であり(ｂ)
図において、フレームＢもＡを同一形状にしたことであ
る。この構造では同一フレーム二枚(Ａ、Ｂ)の組み合わ
せて構成される為、フレーム自体が作り易く、生産性が
向上する。尚、完成後のブリッジダイオードは平面形状
が略菱形になり、半導体チップからの発熱を均等に分散
できる。
の他の実施例を示す平面図で、(ａ)図 （６） はリードフレームＡ、(ｂ)図はリードフレームＢ、(ｃ)
図は半導体チップを挟持した状態を示す。この実施例で
フレームＡは前記実施例（図４）と同一形状であり(ｂ)
図において、フレームＢもＡを同一形状にしたことであ
る。この構造では同一フレーム二枚(Ａ、Ｂ)の組み合わ
せて構成される為、フレーム自体が作り易く、生産性が
向上する。尚、完成後のブリッジダイオードは平面形状
が略菱形になり、半導体チップからの発熱を均等に分散
できる。
【００１７】
【発明の効果】以上、本発明のブリッジ型半導体装置に
ついて説明したが、端子部が４端子以外の半導体装置で
も同様の効果が得られる。また、本発明のリードフレー
ム長さは、長尺なほど生産性が高まり、一定の長さに限
定するものではなく応用範囲が広い。又、半導体チップ
と、接続のはんだ及び略同一形状の２枚のリードフレー
ムのみで、複数個同時に組み立てでき、生産性の高いブ
リッジ型半導体装置を提供できる。樹脂部形成前の機械
的に弱い状態のリードフレームをレーザにより、ストレ
スを与えることなく、不要な部分を容易に除去できる。
ついて説明したが、端子部が４端子以外の半導体装置で
も同様の効果が得られる。また、本発明のリードフレー
ム長さは、長尺なほど生産性が高まり、一定の長さに限
定するものではなく応用範囲が広い。又、半導体チップ
と、接続のはんだ及び略同一形状の２枚のリードフレー
ムのみで、複数個同時に組み立てでき、生産性の高いブ
リッジ型半導体装置を提供できる。樹脂部形成前の機械
的に弱い状態のリードフレームをレーザにより、ストレ
スを与えることなく、不要な部分を容易に除去できる。
【図1】本発明の一実施例を示す平面図
【図2】本発明の一実施例を示す側面図
【図3】電気的等価回路図
【図4】本発明に適用するリードフレームAの構造図
【図5】本発明に適用するリードフレームBの構造図
【図6】本発明の製法を説明する工程図 （７）
【図7】本発明の製法を説明する工程図
【図8】本発明に適用するリードフレームの他の実施例
1、2，3，4 リード端子 1a、2a、3a、4a ダイパッド部 5、5a、7、7a サイドレール 6、6a、8、8a パイロット穴 AU、BU 単位ユニット D1、D2、D3、D4 半導体（ダイオード）チップ 16 樹脂
Claims (5)
- 【請求項１】 互いに平行状態に配置されると共に、間
隔を設けて２つの半導体チップを搭載するスペースを持
つダイパッド部と、これと一体の端子部を備えた金属板
ユニットをＸＹ方向に複数個連接した第１のリードフレ
ーム及び第２のリードフレームの夫々のダイパッド間に
半導体チップを挟持してはんだ付けするようにしたこと
を特徴とするブリッジ型半導体装置の製造方法。 - 【請求項２】 はんだ付けした後、樹脂封止する工程を
含む請求項１のブリッジ型半導体装置の製造方法。 - 【請求項３】 樹脂封止工程に先立って一方のリードフ
レームの一部を除去する工程を含む請求項１又は請求項
２のブリッジ型半導体装置の製造方法。 - 【請求項４】 半導体チップのはんだ付け後、第１及び
第２リードフレームをブリッジ単位ユニットに分割する
工程を含む請求項１，請求項２，又は請求項３のブリッ
ジ型半導体装置の製造方法。 - 【請求項５】 一方の平行配置されたダイパッド部に導
電極性を異にして搭載された第１、２第２の半導体チッ
プ及び第３、第４の半導体チップと、該半導体チップ上
に該ダイパッド部と略直角方向に平行配置された他方の
ダイパッド部と、該一方のダイパッド部から伸張する第
１、第２のリード端子と、他方のダイパッド部から該リ
ード端子と反対方向に伸張する第３、第４のリード端子
と、該ダイパッド部及び半導体チップと、該リード端子
の一部を封止する樹脂部を備えたブリッジ型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13449998A JPH11312781A (ja) | 1998-04-28 | 1998-04-28 | ブリッジ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13449998A JPH11312781A (ja) | 1998-04-28 | 1998-04-28 | ブリッジ型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312781A true JPH11312781A (ja) | 1999-11-09 |
Family
ID=15129760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13449998A Pending JPH11312781A (ja) | 1998-04-28 | 1998-04-28 | ブリッジ型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312781A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762067B1 (en) * | 2000-01-18 | 2004-07-13 | Fairchild Semiconductor Corporation | Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails |
| US8922015B2 (en) | 2012-04-05 | 2014-12-30 | Renesas Electronics Corporation | Semiconductor device |
-
1998
- 1998-04-28 JP JP13449998A patent/JPH11312781A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762067B1 (en) * | 2000-01-18 | 2004-07-13 | Fairchild Semiconductor Corporation | Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails |
| US8922015B2 (en) | 2012-04-05 | 2014-12-30 | Renesas Electronics Corporation | Semiconductor device |
| US9230948B2 (en) | 2012-04-05 | 2016-01-05 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252784A (en) | Electronic-parts mounting board and electronic-parts mounting board frame | |
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| JPH03102862A (ja) | 半導体装置 | |
| US20030183836A1 (en) | Method of producing a light-emitting diode | |
| US5530204A (en) | Electronic-parts mounting board and electronic-parts mounting board frame | |
| JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
| JP2002009217A (ja) | 樹脂封止型半導体装置 | |
| KR101321190B1 (ko) | Ｍｏｓｆｅｔ ｂｇａ용 절곡 프레임 캐리어 | |
| KR0175417B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH11312781A (ja) | ブリッジ型半導体装置及びその製造方法 | |
| JP2527562Y2 (ja) | 基板接続構造 | |
| JPH02156558A (ja) | 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| JPH0451056B2 (ja) | ||
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| JPH0758234A (ja) | 半導体装置の製造方法 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| CN120690771A (zh) | 一种引线框架类产品的封装模块及封装方法 | |
| JPH07147368A (ja) | 半導体集積回路装置およびその実装構造 | |
| JP2005093559A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH05291739A (ja) | 接続用端子及びこれを用いた装置の接続方法 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| A977 | Report on retrieval |
Effective date: 20061226 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Effective date: 20070509 Free format text: JAPANESE INTERMEDIATE CODE: A02 |