JPH1131364A - 記録再生制御方法及び記録再生回路 - Google Patents
記録再生制御方法及び記録再生回路Info
- Publication number
- JPH1131364A JPH1131364A JP18222897A JP18222897A JPH1131364A JP H1131364 A JPH1131364 A JP H1131364A JP 18222897 A JP18222897 A JP 18222897A JP 18222897 A JP18222897 A JP 18222897A JP H1131364 A JPH1131364 A JP H1131364A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- write
- read
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000010355 oscillation Effects 0.000 claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 リード回路のマージンの低下を防止して記録
再生回路を高速化、高集積化する。 【解決手段】 ライトシンセサイザ５は、水晶発振器５
１と、水晶発振器５１の出力の周波数を１／Ｎ及び１／
Ｎ’のいずれかに分周して出力する第１の分周器（Ａ）
５２と、第１の分周器（Ａ）５２の出力を入力してライ
トクロックｂを出力する、位相・周波数比較器５４、チ
ャージ・ポンプ（Ａ）５５、フィルタ（Ａ）５７、電圧
制御発振器（ＶＣＯ）（Ａ）５６、およびライトクロッ
クｂを入力してその周波数を１／Ｍ及び１／Ｍ’のいず
れかに分周する第２の分周器（Ｂ）５３からなる位相同
期ループと、第１及び第２の分周器の分周比を１／Ｎと
１／Ｍの組合せ、または１／Ｎ’と１／Ｍ’の組合せの
いずれかに切替える周波数切替え信号ｄとを有する。
再生回路を高速化、高集積化する。 【解決手段】 ライトシンセサイザ５は、水晶発振器５
１と、水晶発振器５１の出力の周波数を１／Ｎ及び１／
Ｎ’のいずれかに分周して出力する第１の分周器（Ａ）
５２と、第１の分周器（Ａ）５２の出力を入力してライ
トクロックｂを出力する、位相・周波数比較器５４、チ
ャージ・ポンプ（Ａ）５５、フィルタ（Ａ）５７、電圧
制御発振器（ＶＣＯ）（Ａ）５６、およびライトクロッ
クｂを入力してその周波数を１／Ｍ及び１／Ｍ’のいず
れかに分周する第２の分周器（Ｂ）５３からなる位相同
期ループと、第１及び第２の分周器の分周比を１／Ｎと
１／Ｍの組合せ、または１／Ｎ’と１／Ｍ’の組合せの
いずれかに切替える周波数切替え信号ｄとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報記録媒体への
データの記録再生制御方法及び記録再生回路に関し、特
にハードディスク装置の記録再生回路のデータシンクロ
ナイザ及びライトシンセサイザに関する。
データの記録再生制御方法及び記録再生回路に関し、特
にハードディスク装置の記録再生回路のデータシンクロ
ナイザ及びライトシンセサイザに関する。
【０００２】
【従来の技術】従来の記録再生回路の１実施例を図４に
より説明する。
より説明する。
【０００３】この記録再生回路は、磁気ディスク媒体及
びヘッドからなるディスク・エンクロージャ（以下ＤＥ
と称す）１の出力波形ｏからピークパルスａを復調する
ピークパルス復調回路２、リードクロックｂを生成する
データシンクロナイザ３、ピークパルスａとリードクロ
ックｂを入力してリードデータｐを出力するデコーダ
４、ライトクロックｃを生成するライトシンセサイザ
５、及び入力されたライトデータｒをライトクロックｃ
に同期させてライトデータｑを生成してＤＥ１に出力す
るエンコーダ６からなる。
びヘッドからなるディスク・エンクロージャ（以下ＤＥ
と称す）１の出力波形ｏからピークパルスａを復調する
ピークパルス復調回路２、リードクロックｂを生成する
データシンクロナイザ３、ピークパルスａとリードクロ
ックｂを入力してリードデータｐを出力するデコーダ
４、ライトクロックｃを生成するライトシンセサイザ
５、及び入力されたライトデータｒをライトクロックｃ
に同期させてライトデータｑを生成してＤＥ１に出力す
るエンコーダ６からなる。
【０００４】データ記録時の動作は、エンコーダ６に入
力されたインタフェースのライトデータｒは、ライトク
ロックｃに同期したライトデータｑに変換されてＤＥ１
に入力され、媒体上に書き込まれる。ライトシンセサイ
ザ５から出力されるライトクロックｃは、一般的には媒
体上に書き込まれたサーボ情報に同期して生成される
か、または水晶発振器により生成されたクロックに同期
し、かつ、その何倍かの周波数に変換されたクロックと
して生成される。
力されたインタフェースのライトデータｒは、ライトク
ロックｃに同期したライトデータｑに変換されてＤＥ１
に入力され、媒体上に書き込まれる。ライトシンセサイ
ザ５から出力されるライトクロックｃは、一般的には媒
体上に書き込まれたサーボ情報に同期して生成される
か、または水晶発振器により生成されたクロックに同期
し、かつ、その何倍かの周波数に変換されたクロックと
して生成される。
【０００５】データ再生時には、ＤＥ１から読み出され
た読み出し波形ｏがピークパルス復調回路２によって復
調されてピークパルスａとなり、データシンクロナイザ
３とデコーダ４に入力される。デコーダ４に入力された
ピークパルスａは、データシンクロナイザ３から入力さ
れるリードクロックｂによってデコードされ、リードデ
ータｐとしてインタフェースに出力される。リードクロ
ックｂを生成するデータシンクロナイザ３は、予めアイ
ドルモード中はライトシンセサイザ５から出力されるラ
イトクロックｃに同期しているが、リードモードになる
と、入力がピークパルスａに速やかに切替えられ、ピー
クパルスａに同期したリードクロックｂを出力するよう
になっている。
た読み出し波形ｏがピークパルス復調回路２によって復
調されてピークパルスａとなり、データシンクロナイザ
３とデコーダ４に入力される。デコーダ４に入力された
ピークパルスａは、データシンクロナイザ３から入力さ
れるリードクロックｂによってデコードされ、リードデ
ータｐとしてインタフェースに出力される。リードクロ
ックｂを生成するデータシンクロナイザ３は、予めアイ
ドルモード中はライトシンセサイザ５から出力されるラ
イトクロックｃに同期しているが、リードモードになる
と、入力がピークパルスａに速やかに切替えられ、ピー
クパルスａに同期したリードクロックｂを出力するよう
になっている。
【０００６】
【発明が解決しようとする課題】しかし、従来の記録再
生回路は、上述のようにリードクロックを生成するデー
タシンクロナイザとライトクロックを生成するライトシ
ンセサイザとの発振周波数が同一であり、しかも回路の
高集積化に伴ってデータシンクロナイザとライトシンセ
サイザが同一チップ上に近接して配置されるので、２つ
の発振器が互いに干渉し合い、一方で発生したノイズに
他方のクロックが同期したり、発振周波数がずれて、ラ
イト系、リード系のクロックにジッタが発生し、リード
回路のマージンが低下するという問題点があった。
生回路は、上述のようにリードクロックを生成するデー
タシンクロナイザとライトクロックを生成するライトシ
ンセサイザとの発振周波数が同一であり、しかも回路の
高集積化に伴ってデータシンクロナイザとライトシンセ
サイザが同一チップ上に近接して配置されるので、２つ
の発振器が互いに干渉し合い、一方で発生したノイズに
他方のクロックが同期したり、発振周波数がずれて、ラ
イト系、リード系のクロックにジッタが発生し、リード
回路のマージンが低下するという問題点があった。
【０００７】ここで、図５により、読み出し系のマージ
ン、すなわち、データシンクロナイザ３の出力のリード
クロックｂと、ピークパルス復調回路でリードデータｏ
から復調されたピークパルスａとの関係について説明す
る。
ン、すなわち、データシンクロナイザ３の出力のリード
クロックｂと、ピークパルス復調回路でリードデータｏ
から復調されたピークパルスａとの関係について説明す
る。
【０００８】図５において、横軸は時間を表し、縦軸は
各時間に発生するクロック、またはパルスの頻度を表
す。リードクロックｂは、周期Ｔの間隔をおいてその両
端にそれぞれ時間幅ｔ３の全く同形の分布２８ａ，２８
ｂを形成し、ピークパルスａは、リードクロックｂの２
つの分布２８ａ，２８ｂの中間略中央に、媒体に書き込
まれている読み出し信号のピークシフト等の時間軸上の
ずれによって発生する幅ｔ4 の分布２７を形成する。ピ
ークパルスａの幅ｔ4 が周期Ｔより短ければ、その残り
の時間である読み出し系のマージンｔm は、次式で表さ
れる。
各時間に発生するクロック、またはパルスの頻度を表
す。リードクロックｂは、周期Ｔの間隔をおいてその両
端にそれぞれ時間幅ｔ３の全く同形の分布２８ａ，２８
ｂを形成し、ピークパルスａは、リードクロックｂの２
つの分布２８ａ，２８ｂの中間略中央に、媒体に書き込
まれている読み出し信号のピークシフト等の時間軸上の
ずれによって発生する幅ｔ4 の分布２７を形成する。ピ
ークパルスａの幅ｔ4 が周期Ｔより短ければ、その残り
の時間である読み出し系のマージンｔm は、次式で表さ
れる。
【０００９】 ｔm ＝Ｔ−ｔ4 −ｔ3 ＝ｔ1 ＋ｔ2 ．．．． （１） ここで、書き込み系、読み出し系のクロックにジッタが
発生すると、データウィンドウ２８の分布ｔ3 がｔ3'に
増加して、読み出し系のマージンがｔm'に低下する。
発生すると、データウィンドウ２８の分布ｔ3 がｔ3'に
増加して、読み出し系のマージンがｔm'に低下する。
【００１０】本発明の目的は、上述の問題点を解消し、
リード回路のマージンの低下を防止して回路の高速化、
高集積化ができる記録再生制御方法及び記録再生回路を
提供することにある。
リード回路のマージンの低下を防止して回路の高速化、
高集積化ができる記録再生制御方法及び記録再生回路を
提供することにある。
【００１１】
【課題を解決するための手段】本発明の記録再生制御方
法は、データ読み取り時にデータシンクロナイザにライ
トクロックの周波数を所定の値だけシフトした周波数の
クロックを入力し、データシンクロナイザは周波数をシ
フトして入力された周波数のクロックを参照してリード
クロックを生成する。
法は、データ読み取り時にデータシンクロナイザにライ
トクロックの周波数を所定の値だけシフトした周波数の
クロックを入力し、データシンクロナイザは周波数をシ
フトして入力された周波数のクロックを参照してリード
クロックを生成する。
【００１２】また、ライト時のクロックからシフトする
周波数の値は、データシンクロナイザの発振周波数がラ
イトクロックの周波数から外れても読み出した情報記録
媒体の情報から生成されたピークパルスが同期可能な周
波数の範囲、すなわち、キャプチャー・レンジ以内であ
ることが望ましい。
周波数の値は、データシンクロナイザの発振周波数がラ
イトクロックの周波数から外れても読み出した情報記録
媒体の情報から生成されたピークパルスが同期可能な周
波数の範囲、すなわち、キャプチャー・レンジ以内であ
ることが望ましい。
【００１３】本発明の記録再生制御回路は、ライトシン
セサイザに、生成したライトクロックの周波数を所定の
値だけシフトした第２のライトクロックを生成する手段
と、情報記録媒体から情報を読み出すとき、第２のライ
トクロックをデータシンクロナイザに出力するクロック
切替え手段とを有する。
セサイザに、生成したライトクロックの周波数を所定の
値だけシフトした第２のライトクロックを生成する手段
と、情報記録媒体から情報を読み出すとき、第２のライ
トクロックをデータシンクロナイザに出力するクロック
切替え手段とを有する。
【００１４】また、ライトシンセサイザは、安定した発
振周波数を有する発振器と、発振器の発振周波数を１／
Ｎ及び１／Ｎ’のいずれかに分周して出力する第１の分
周手段と、出力するライトクロックを入力してその周波
数を１／Ｍ及び１／Ｍ’のいずれかに分周する第２の分
周手段を含み、第１の分周手段の出力を入力してライト
クロックを出力する位相同期ループと、第１及び第２の
分周手段の分周比を１／Ｎと１／Ｍの組合せ、または１
／Ｎ’と１／Ｍ’の組合せのいずれかに切替えるクロッ
ク切替え手段とを有するのが望ましい。
振周波数を有する発振器と、発振器の発振周波数を１／
Ｎ及び１／Ｎ’のいずれかに分周して出力する第１の分
周手段と、出力するライトクロックを入力してその周波
数を１／Ｍ及び１／Ｍ’のいずれかに分周する第２の分
周手段を含み、第１の分周手段の出力を入力してライト
クロックを出力する位相同期ループと、第１及び第２の
分周手段の分周比を１／Ｎと１／Ｍの組合せ、または１
／Ｎ’と１／Ｍ’の組合せのいずれかに切替えるクロッ
ク切替え手段とを有するのが望ましい。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１６】図１は本発明の記録再生回路の１実施例の
システム構成を示すブロック図、図２はリード／ライト
モードのクロック周波数を示す図、図３はライトクロッ
クの周波数と周期Ｔのジッタ量の関係を示す図である。
システム構成を示すブロック図、図２はリード／ライト
モードのクロック周波数を示す図、図３はライトクロッ
クの周波数と周期Ｔのジッタ量の関係を示す図である。
【００１７】図１において、本実施例の記録再生回路１
０は、ＤＥ１の出力波形ｏからピークパルスａを復調す
るピークパルス復調回路２、リードクロックｂを生成す
るデータシンクロナイザ３、ピークパルスａとリードク
ロックｂを入力してリードデータｐを出力するデコーダ
４、ライトクロックｃを生成するライトシンセサイザ
５、及び入力されたライトデータｒをライトクロックｃ
に同期させてライトデータｑを生成してＤＥ１に出力す
るエンコーダ６からなる。
０は、ＤＥ１の出力波形ｏからピークパルスａを復調す
るピークパルス復調回路２、リードクロックｂを生成す
るデータシンクロナイザ３、ピークパルスａとリードク
ロックｂを入力してリードデータｐを出力するデコーダ
４、ライトクロックｃを生成するライトシンセサイザ
５、及び入力されたライトデータｒをライトクロックｃ
に同期させてライトデータｑを生成してＤＥ１に出力す
るエンコーダ６からなる。
【００１８】データシンクロナイザ３は、リードゲート
からの信号ｎにより位相比較器３２への入力ｊをピーク
パルスａか、またはライトシンセサイザ５の出力である
ライトクロックｃのいずれかに切替える切替えスイッチ
３１と、切替えスイッチ３１の出力ｊとリードクロック
ｍとの位相を比較して、位相差に相当する幅の位相誤差
信号ｋを出力する位相比較器３２と、位相誤差信号ｋを
電流に変換して出力するチャージポンプ（Ｂ）３３と、
高域の信号をカットしてチャージポンプ（Ｂ）３３の電
流出力を制御電圧ｌに変換するフィルタ（Ｂ）３５と、
この制御電圧ｌに応じて周波数が定められるリードクロ
ックｂを出力する電圧制御発振器（以下ＶＣＯという）
（Ｂ）３４と、ＶＣＯ（Ｂ）３４の出力したリードクロ
ックｂを１／Ｍに分周してリードクロックｍを出力する
分周器（Ｃ）３６とを有する。
からの信号ｎにより位相比較器３２への入力ｊをピーク
パルスａか、またはライトシンセサイザ５の出力である
ライトクロックｃのいずれかに切替える切替えスイッチ
３１と、切替えスイッチ３１の出力ｊとリードクロック
ｍとの位相を比較して、位相差に相当する幅の位相誤差
信号ｋを出力する位相比較器３２と、位相誤差信号ｋを
電流に変換して出力するチャージポンプ（Ｂ）３３と、
高域の信号をカットしてチャージポンプ（Ｂ）３３の電
流出力を制御電圧ｌに変換するフィルタ（Ｂ）３５と、
この制御電圧ｌに応じて周波数が定められるリードクロ
ックｂを出力する電圧制御発振器（以下ＶＣＯという）
（Ｂ）３４と、ＶＣＯ（Ｂ）３４の出力したリードクロ
ックｂを１／Ｍに分周してリードクロックｍを出力する
分周器（Ｃ）３６とを有する。
【００１９】ライトシンセサイザ５は、水晶発振器５１
及び分周器（Ａ）５２と、分周器（Ｂ）５３、位相・周
波数比較器５４、チャージポンプ（Ａ）５５、ＶＣＯ
（Ａ）５６、フィルタ（Ａ）５７からなる位相同期ルー
プ（ＰＬＬ）とを有する。
及び分周器（Ａ）５２と、分周器（Ｂ）５３、位相・周
波数比較器５４、チャージポンプ（Ａ）５５、ＶＣＯ
（Ａ）５６、フィルタ（Ａ）５７からなる位相同期ルー
プ（ＰＬＬ）とを有する。
【００２０】ライトシンセサイザ５は、発振周波数の安
定な水晶発振器５１と、水晶発振器５１の出力のクロッ
クｅを１／Ｎに分周してクロックｆを出力する分周器
（Ａ）５２と、ＶＣＯ（Ａ）５６の出力のライトクロッ
クｃを１／Ｍに分周してクロックｉを出力する分周器
（Ｂ）５３と、２つの分周器（Ａ）５２、分周器（Ｂ）
５３から出力されたクロックｆとクロックｉの位相と周
波数とをそれぞれ比較して、位相差及び周波数差に相当
する幅のパルスの位相・周波数誤差信号ｇを出力する位
相・周波数比較器５４と、パルスである位相・周波数誤
差信号ｇを電流に変換するチャージポンプ（Ａ）５５
と、チャージポンプ（Ａ）５５から出力された電流の高
域の信号をカットして、ＶＣＯ（Ａ）５６の制御電圧ｈ
とするフィルタ（Ａ）５７と、制御電圧ｈに対応する周
波数のリードクロックｃを出力する電圧制御発振器
（Ａ）５６とを有する。
定な水晶発振器５１と、水晶発振器５１の出力のクロッ
クｅを１／Ｎに分周してクロックｆを出力する分周器
（Ａ）５２と、ＶＣＯ（Ａ）５６の出力のライトクロッ
クｃを１／Ｍに分周してクロックｉを出力する分周器
（Ｂ）５３と、２つの分周器（Ａ）５２、分周器（Ｂ）
５３から出力されたクロックｆとクロックｉの位相と周
波数とをそれぞれ比較して、位相差及び周波数差に相当
する幅のパルスの位相・周波数誤差信号ｇを出力する位
相・周波数比較器５４と、パルスである位相・周波数誤
差信号ｇを電流に変換するチャージポンプ（Ａ）５５
と、チャージポンプ（Ａ）５５から出力された電流の高
域の信号をカットして、ＶＣＯ（Ａ）５６の制御電圧ｈ
とするフィルタ（Ａ）５７と、制御電圧ｈに対応する周
波数のリードクロックｃを出力する電圧制御発振器
（Ａ）５６とを有する。
【００２１】ここで、分周器（Ａ）５２、分周器（Ｂ）
５３の分周比のＮとＭは、この回路外からの周波数切換
え信号ｄによって設定され、ＶＣＯ（Ａ）５６の発振周
波数は、水晶発振器５１の発振周波数のＭ／Ｎ倍とな
る。
５３の分周比のＮとＭは、この回路外からの周波数切換
え信号ｄによって設定され、ＶＣＯ（Ａ）５６の発振周
波数は、水晶発振器５１の発振周波数のＭ／Ｎ倍とな
る。
【００２２】次に、本実施例の記録再生回路の動作につ
いて、図１と図２を参照して説明する。
いて、図１と図２を参照して説明する。
【００２３】先ず、ライトシンセサイザ５の周波数を変
化させて、データシンクロナイザ３がリードモードにな
るときにライトシンセサイザ５の発振周波数とデータシ
ンクロナイザ３の発振周波数がずれても、データシンク
ロナイザ３がデータに同期可能な範囲である、キャプチ
ャー・レンジ（Δｆ’）を測定する。
化させて、データシンクロナイザ３がリードモードにな
るときにライトシンセサイザ５の発振周波数とデータシ
ンクロナイザ３の発振周波数がずれても、データシンク
ロナイザ３がデータに同期可能な範囲である、キャプチ
ャー・レンジ（Δｆ’）を測定する。
【００２４】図２は、チャネルのモードとライトシンセ
サイザ５の発振周波数の関係を示す。
サイザ５の発振周波数の関係を示す。
【００２５】チャネルがアイドルモードのとき、すなわ
ち、装置が書き込みも読み出しもしていないときは、ラ
イトシンセサイザ５の発振周波数は水晶発振器５１の発
振周波数のＭ／Ｎ倍に設定される。
ち、装置が書き込みも読み出しもしていないときは、ラ
イトシンセサイザ５の発振周波数は水晶発振器５１の発
振周波数のＭ／Ｎ倍に設定される。
【００２６】データの書き込みを行なうときは、ライト
シンセサイザ５の発振周波数はアイドルモードのときと
同一に設定する。したがって、媒体上には水晶発振器５
１の発振周波数のＭ／Ｎ倍のクロックに同期してデータ
が書き込まれる。
シンセサイザ５の発振周波数はアイドルモードのときと
同一に設定する。したがって、媒体上には水晶発振器５
１の発振周波数のＭ／Ｎ倍のクロックに同期してデータ
が書き込まれる。
【００２７】データの読み出しを行なう場合の周波数
は、周波数切換え信号ｄによって分周器（Ａ）５２、分
周器（Ｂ）５３の分周比のＮとＭを変化させてＮ’，
Ｍ’として、アイドルモードのときの周波数からキャプ
チャー・レンジ（Δｆ’）未満のΔｆだけずらした周波
数、すなわち、水晶発振器５１の発振周波数のＭ’／
Ｎ’倍に設定する。これによって、ライトシンセサイザ
５の発振周波数は、データの書き込み時とデータの読出
し時でΔｆだけずらされる。
は、周波数切換え信号ｄによって分周器（Ａ）５２、分
周器（Ｂ）５３の分周比のＮとＭを変化させてＮ’，
Ｍ’として、アイドルモードのときの周波数からキャプ
チャー・レンジ（Δｆ’）未満のΔｆだけずらした周波
数、すなわち、水晶発振器５１の発振周波数のＭ’／
Ｎ’倍に設定する。これによって、ライトシンセサイザ
５の発振周波数は、データの書き込み時とデータの読出
し時でΔｆだけずらされる。
【００２８】これによって、図５におけるデータウィン
ドウ２８の分布ｔ3 がｔ3'となって、結果的にリードマ
ージンｔm'が ｔm'＝Ｔ−ｔ4 −ｔ3'≦ｔm となることを防止することができる。
ドウ２８の分布ｔ3 がｔ3'となって、結果的にリードマ
ージンｔm'が ｔm'＝Ｔ−ｔ4 −ｔ3'≦ｔm となることを防止することができる。
【００２９】図３は、ライトシンセサイザ５のライトク
ロックｃの周波数を横軸に、その時のライトクロック周
期Ｔのジッタを縦軸として示したもので、センター周波
数からΔｆだけずらすことにより、ジッタ量が低減され
ることが判る。
ロックｃの周波数を横軸に、その時のライトクロック周
期Ｔのジッタを縦軸として示したもので、センター周波
数からΔｆだけずらすことにより、ジッタ量が低減され
ることが判る。
【００３０】
【発明の効果】上述のように本発明は、ライトシンセサ
イザからデータシンクロナイザに入力するライトクロッ
クの周波数を、データ読み出し時にはデータ書き込み時
の周波数からシフトすることにより、データシンクロナ
イザから出力されるリードクロックのジッタを低減させ
ることが可能となり、データ読出し時のマージンを低下
させることなく信頼性の高い小型で高速な装置を提供で
きる効果がある。
イザからデータシンクロナイザに入力するライトクロッ
クの周波数を、データ読み出し時にはデータ書き込み時
の周波数からシフトすることにより、データシンクロナ
イザから出力されるリードクロックのジッタを低減させ
ることが可能となり、データ読出し時のマージンを低下
させることなく信頼性の高い小型で高速な装置を提供で
きる効果がある。
【図１】本発明の記録再生回路の１実施例のシステム構
成を示すブロック図である。
成を示すブロック図である。
【図２】リード／ライトモードのクロック周波数を示す
図である。
図である。
【図３】ライトクロックの周波数と周期Ｔのジッタ量の
関係を示す図である。
関係を示す図である。
【図４】従来の記録再生回路の１実施例のシステム構成
を示すブロック図である。
を示すブロック図である。
【図５】リードマージンの説明図である。
１ ディスク・エンクロージャ、ＤＥ ２ ピークパルス復調回路 ３ データシンクロナイザ ４ デコーダ ５ ライトシンセサイザ ６ エンコーダ １０ 記録再生回路 ３１ 切替えスイッチ ３２ 位相比較器 ３３，５５ チャージポンプ ３４，５６ 電圧制御発振器、ＶＣＯ ３５，５７ フィルタ ３６，５２，５３ 分周器 ５１ 水晶発振器 ５４ 位相周波数比較器
Claims (5)
- 【請求項１】 情報記録媒体へ情報を書き込むためのラ
イトクロックをライトシンセサイザにより生成し、前記
ライトクロックを参照して情報記録媒体から情報を読み
出すためのリードクロックをデータシンクロナイザによ
り生成して情報記録媒体へ情報を書き込み、該情報記録
媒体から情報を読み出す記録再生制御方法において、 前記データシンクロナイザに前記ライトクロックの周波
数を所定の値だけシフトした周波数のクロックを入力
し、 前記データシンクロナイザは前記周波数をシフトされた
周波数のクロックを参照してリードクロックを生成する
ことを特徴とする記録再生制御方法。 - 【請求項２】 前記ライトクロックからシフトする周波
数の値は、キャプチャー・レンジともいわれる、データ
シンクロナイザの発振周波数がライトクロックの周波数
から外れても読み出した情報記録媒体の情報から生成さ
れたピークパルスが同期可能な周波数の範囲以内の値で
ある請求項１に記載の記録再生制御方法。 - 【請求項３】 情報記録媒体へ情報を書き込むためのラ
イトクロックを生成するライトシンセサイザと、入力さ
れた書き込み情報のデータを前記ライトクロックに同期
して出力するエンコーダと、情報記録媒体から読み出し
た情報のデータからピークパルスを生成するピークパル
ス復調回路と、前記ピークパルス及び前記ライトクロッ
クを参照して情報記録媒体から情報を読み出すためのリ
ードクロックを生成するデータシンクロナイザと、前記
生成したピークパルスを前記リードクロックに同期して
出力するデコーダとからなる記録再生回路において、 前記ライトシンセサイザは、前記生成したライトクロッ
クの周波数を所定の値だけシフトした第２のライトクロ
ックを生成する手段と、情報記録媒体から情報を読み出
すとき、前記第２のライトクロックを出力するクロック
切替え手段とを有することを特徴とする記録再生回路。 - 【請求項４】 前記ライトシンセサイザは、安定した発
振周波数を有する発振器と、前記発振器の発振周波数を
１／Ｎ及び１／Ｎ’のいずれかに分周して出力する第１
の分周手段と、前記第１の分周手段の出力を入力してラ
イトクロックを生成して出力する位相同期ループと、前
記位相同期ループから出力されるライトクロックを入力
してその周波数を１／Ｍ及び１／Ｍ’のいずれかに分周
して前記位相同期ループに入力する第２の分周手段と、
前記第１及び第２の分周手段の分周比を書き込み時には
１／Ｎと１／Ｍの組合せに、読み出し時には１／Ｎ’と
１／Ｍ’の組合せに切替えるクロック切替え手段とを有
する請求項３に記載の記録再生回路。 - 【請求項５】 前記分周比の値のＭ／ＮとＭ’／Ｎ’と
の差がデータシンクロナイザの発振周波数がライトクロ
ックの周波数から外れても読み出した情報記録媒体の情
報から生成されたピークパルスが同期可能な周波数の範
囲以内の値である請求項３または４に記載の記録再生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18222897A JPH1131364A (ja) | 1997-07-08 | 1997-07-08 | 記録再生制御方法及び記録再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18222897A JPH1131364A (ja) | 1997-07-08 | 1997-07-08 | 記録再生制御方法及び記録再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131364A true JPH1131364A (ja) | 1999-02-02 |
Family
ID=16114593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18222897A Pending JPH1131364A (ja) | 1997-07-08 | 1997-07-08 | 記録再生制御方法及び記録再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131364A (ja) |
-
1997
- 1997-07-08 JP JP18222897A patent/JPH1131364A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212601A (en) | Disk drive data synchronizer with window shift synthesis | |
| US4567448A (en) | Variable frequency oscillator | |
| US5579184A (en) | Playback clock signal generating circuit which uses a first and second phase lock loop | |
| KR100311445B1 (ko) | 복수개의선택가능한중심주파수를갖는복원된클럭신호를발생하는위상동기루프회로및방법 | |
| JP4487433B2 (ja) | 記録媒体記録装置 | |
| JPH0793893A (ja) | 画像情報処理装置 | |
| JPH11122099A (ja) | Ｐｌｌ回路 | |
| JPH1173645A (ja) | 光ディスク装置 | |
| US20080290916A1 (en) | System Clock Generation Circuit | |
| KR100545979B1 (ko) | Ｐｌｌ 회로 및 데이터 기록 제어 장치 | |
| USRE34317E (en) | Variable frequency oscillator | |
| JPH1131364A (ja) | 記録再生制御方法及び記録再生回路 | |
| US20080292629A1 (en) | System Clock Generation Circuit | |
| JP2952974B2 (ja) | デイスク装置 | |
| EP1342320B1 (en) | Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit | |
| JPH09326691A (ja) | 位相ロックループ回路 | |
| JP2004152361A (ja) | システムクロック発生回路 | |
| JPS59227069A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPS607417B2 (ja) | 位相同期回路 | |
| JP2004266699A (ja) | クロック再生用ｐｌｌ回路 | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
| JPH1069711A (ja) | 位相ロックループの周波数引込み方式 | |
| JPH05183431A (ja) | 位相同期回路 | |
| JPH10340544A (ja) | Ｐｌｌ回路 |