JPH1069711A - 位相ロックループの周波数引込み方式 - Google Patents
位相ロックループの周波数引込み方式Info
- Publication number
- JPH1069711A JPH1069711A JP22853296A JP22853296A JPH1069711A JP H1069711 A JPH1069711 A JP H1069711A JP 22853296 A JP22853296 A JP 22853296A JP 22853296 A JP22853296 A JP 22853296A JP H1069711 A JPH1069711 A JP H1069711A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- crystal oscillator
- frequency
- data slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 17
- 238000003708 edge detection Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000007493 shaping process Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【課題】 ディスクから読みとられる信号の変動に対し
て安定にPhaseLocked Loopの周波数引き込みができるよ
うにする。 【解決手段】 ディスクから読みとられた信号をディジ
タル信号の形態にデータスライス回路２で波形整形し、
波形整形された信号の立ち上がり立ち下がりのエッジを
エッジ検出回路９で検出した信号と電圧制御水晶発振器
４より生成されたＰＣＫ(クロック)信号５の同期をと
り、周波数引き込みを行う。
て安定にPhaseLocked Loopの周波数引き込みができるよ
うにする。 【解決手段】 ディスクから読みとられた信号をディジ
タル信号の形態にデータスライス回路２で波形整形し、
波形整形された信号の立ち上がり立ち下がりのエッジを
エッジ検出回路９で検出した信号と電圧制御水晶発振器
４より生成されたＰＣＫ(クロック)信号５の同期をと
り、周波数引き込みを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスクから読み
取られる信号を用いてクロックを作成する位相ロックル
ープ(Phase Locked Loop：以下、ＰＬＬという)での周
波数引込み方式に関するものである。
取られる信号を用いてクロックを作成する位相ロックル
ープ(Phase Locked Loop：以下、ＰＬＬという)での周
波数引込み方式に関するものである。
【０００２】
【従来の技術】図２は、従来のコンパクトディスクにお
けるＰＬＬの周波数引込み方式の一例を示すブロック図
(１)と信号波形図(２)である。
けるＰＬＬの周波数引込み方式の一例を示すブロック図
(１)と信号波形図(２)である。
【０００３】図２において、１はコンパクトディスクか
ら読みとられるＲＦ信号、２はＲＦ信号１をディジタル
信号の形態に波形整形を行うデータスライス回路、３は
データスライス回路２により波形整形されたＥＦＭ(Eig
ht to Fourteen Modulation)信号、４は電圧制御水晶発
振器、５は電圧制御水晶発振器４より作成されたクロッ
クのＰＣＫ信号、６はＥＦＭ信号３とＰＣＫ信号５の同
期を検出する回路、７はローパスフィルター、８はデー
タスライス回路２でＲＦ信号１をディジタル信号の形態
に波形整形を行うスライスレベル信号である。
ら読みとられるＲＦ信号、２はＲＦ信号１をディジタル
信号の形態に波形整形を行うデータスライス回路、３は
データスライス回路２により波形整形されたＥＦＭ(Eig
ht to Fourteen Modulation)信号、４は電圧制御水晶発
振器、５は電圧制御水晶発振器４より作成されたクロッ
クのＰＣＫ信号、６はＥＦＭ信号３とＰＣＫ信号５の同
期を検出する回路、７はローパスフィルター、８はデー
タスライス回路２でＲＦ信号１をディジタル信号の形態
に波形整形を行うスライスレベル信号である。
【０００４】図示せざるコンパクトディスクより読み取
られるＲＦ信号１から、データスライス回路２によって
ディジタル信号の形態に波形整形が行われるＥＦＭ信号
３は、２値のパルス列で構成されており、０または１の
続く長さが３から11に制限されており、３Ｔから11Ｔの
周期パルスで構成されている。
られるＲＦ信号１から、データスライス回路２によって
ディジタル信号の形態に波形整形が行われるＥＦＭ信号
３は、２値のパルス列で構成されており、０または１の
続く長さが３から11に制限されており、３Ｔから11Ｔの
周期パルスで構成されている。
【０００５】ＲＦ信号１をデータスライス回路２で生成
しているスライスレベル信号８のレベルで、ディジタル
信号の形態に波形整形されたＥＦＭ信号３の周期Ｔｎ、
ｎ＝１,２,３・・・が、同期検出回路６で２Ｔの周期を
検出した場合、ＰＣＫ信号５を速くする。また12Ｔの周
期を検出した場合、ＰＣＫ信号５を遅くするように電圧
制御水晶発振器４を制御しており、ＥＦＭ信号３の周期
が正規の３Ｔから11Ｔになるように、ＰＬＬの引き込み
を行っている。
しているスライスレベル信号８のレベルで、ディジタル
信号の形態に波形整形されたＥＦＭ信号３の周期Ｔｎ、
ｎ＝１,２,３・・・が、同期検出回路６で２Ｔの周期を
検出した場合、ＰＣＫ信号５を速くする。また12Ｔの周
期を検出した場合、ＰＣＫ信号５を遅くするように電圧
制御水晶発振器４を制御しており、ＥＦＭ信号３の周期
が正規の３Ｔから11Ｔになるように、ＰＬＬの引き込み
を行っている。
【０００６】
【発明が解決しようとする課題】しかしながら従来のコ
ンパクトディスクのＰＬＬの周波数引込み方式では、ス
ライスレベル信号８のレベルが変動すると、ＥＦＭ信号
３で、短い周期の２Ｔが無くなってしまうケースがあ
り、同期検出回路６でＰＣＫ信号５を速くするように電
圧制御水晶発振器４を制御できないという問題があっ
た。
ンパクトディスクのＰＬＬの周波数引込み方式では、ス
ライスレベル信号８のレベルが変動すると、ＥＦＭ信号
３で、短い周期の２Ｔが無くなってしまうケースがあ
り、同期検出回路６でＰＣＫ信号５を速くするように電
圧制御水晶発振器４を制御できないという問題があっ
た。
【０００７】本発明は、上記問題を解決しディスクから
読み取られる信号の変動に対して、安定に電圧制御水晶
発振器の制御を行うことを目的とする。
読み取られる信号の変動に対して、安定に電圧制御水晶
発振器の制御を行うことを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため、ディスクから読み取られらた信号をディジタ
ル信号の形態に波形整形し、この波形整形された信号の
立ち上がり，立ち下がりのエッジを検出した信号と、電
圧制御水晶発振器より生成されたクロック信号の同期を
とり、周波数引き込みを行うものであり、ディスクから
読み取られる信号の変動に対して安定に電圧制御水晶発
振器の制御を行うことができるという作用を有する。
するため、ディスクから読み取られらた信号をディジタ
ル信号の形態に波形整形し、この波形整形された信号の
立ち上がり，立ち下がりのエッジを検出した信号と、電
圧制御水晶発振器より生成されたクロック信号の同期を
とり、周波数引き込みを行うものであり、ディスクから
読み取られる信号の変動に対して安定に電圧制御水晶発
振器の制御を行うことができるという作用を有する。
【０００９】
【発明の実施の形態】本発明の実施の形態は、ディスク
から読み取られた信号をディジタル信号に波形整形を行
うデータスライス回路と、前記データスライス回路で波
形整形された信号の立ち上がり，立ち下がりのエッジを
検出する回路と、前記エッジ検出回路で検出した信号と
電圧制御水晶発振器より生成されたクロック信号の同期
をとる同期検出回路とを有する。
から読み取られた信号をディジタル信号に波形整形を行
うデータスライス回路と、前記データスライス回路で波
形整形された信号の立ち上がり，立ち下がりのエッジを
検出する回路と、前記エッジ検出回路で検出した信号と
電圧制御水晶発振器より生成されたクロック信号の同期
をとる同期検出回路とを有する。
【００１０】以下、本発明の実施の形態について、図１
を用いて説明する。図１は本発明の実施形態におけるＰ
ＬＬの周波数引込み方式のブロック図(１)と信号波形図
(２)であり、これはコンパクトディスクに実施した場合
である。
を用いて説明する。図１は本発明の実施形態におけるＰ
ＬＬの周波数引込み方式のブロック図(１)と信号波形図
(２)であり、これはコンパクトディスクに実施した場合
である。
【００１１】図１において、９はＥＦＭ信号３の立ち上
がり，立ち下がりのエッジを検出する回路、10はエッジ
検出回路９で生成されたエッジ検出信号である。その
他、前記従来例の図２に示すブロック，信号で同じもの
には、同じ符号を付してある。
がり，立ち下がりのエッジを検出する回路、10はエッジ
検出回路９で生成されたエッジ検出信号である。その
他、前記従来例の図２に示すブロック，信号で同じもの
には、同じ符号を付してある。
【００１２】以上のように構成された図１の動作を説明
すると、ＲＦ信号１をスライスレベル信号８のレベルで
ディジタル信号の形態に波形整形し得られたＥＦＭ信号
３の立ち上がり，立ち下がりのエッジをエッジ検出回路
９で検出してエッジ検出信号10を生成する。このエッジ
検出信号の周期Ｔｎ、ｎ＝１，２，３・・・が、１Ｔ→
４Ｔまたは２Ｔ→３Ｔまたは３Ｔ→２Ｔまたは４Ｔ→１
Ｔと連続で検出した場合、ＰＣＫ信号５を速くする。ま
た12Ｔの周期を検出した場合、ＰＣＫ信号５を遅くする
ように電圧制御水晶発振器４を制御して、ＥＦＭ信号３
の周期が正規の３Ｔから11Ｔになるように、ＰＬＬの引
き込みを行う。
すると、ＲＦ信号１をスライスレベル信号８のレベルで
ディジタル信号の形態に波形整形し得られたＥＦＭ信号
３の立ち上がり，立ち下がりのエッジをエッジ検出回路
９で検出してエッジ検出信号10を生成する。このエッジ
検出信号の周期Ｔｎ、ｎ＝１，２，３・・・が、１Ｔ→
４Ｔまたは２Ｔ→３Ｔまたは３Ｔ→２Ｔまたは４Ｔ→１
Ｔと連続で検出した場合、ＰＣＫ信号５を速くする。ま
た12Ｔの周期を検出した場合、ＰＣＫ信号５を遅くする
ように電圧制御水晶発振器４を制御して、ＥＦＭ信号３
の周期が正規の３Ｔから11Ｔになるように、ＰＬＬの引
き込みを行う。
【００１３】または、ＲＦ信号１をスライスレベル信号
８のレベルで、ディジタル信号の形態に波形整形された
ＥＦＭ信号３の立ち上がり，立ち下がりのエッジで生成
されたエッジ検出信号10の周期Ｔｎ、ｎ＝１，２，３・
・・が、１Ｔ→４Ｔまたは２Ｔ→３Ｔまたは３Ｔ→２Ｔ
または４Ｔ→１Ｔと連続で検出した場合、ＰＣＫ信号５
を速くする。11Ｔ，12Ｔまたは10Ｔ，13Ｔまたは12Ｔ，
11Ｔまたは13Ｔ，10Ｔの周期を検出した場合、ＰＣＫ信
号５を遅くするように電圧制御水晶発振器４を制御し
て、ＥＦＭ信号３の周期が正規の３Ｔから11Ｔになるよ
うに、ＰＬＬの引込みを行う。
８のレベルで、ディジタル信号の形態に波形整形された
ＥＦＭ信号３の立ち上がり，立ち下がりのエッジで生成
されたエッジ検出信号10の周期Ｔｎ、ｎ＝１，２，３・
・・が、１Ｔ→４Ｔまたは２Ｔ→３Ｔまたは３Ｔ→２Ｔ
または４Ｔ→１Ｔと連続で検出した場合、ＰＣＫ信号５
を速くする。11Ｔ，12Ｔまたは10Ｔ，13Ｔまたは12Ｔ，
11Ｔまたは13Ｔ，10Ｔの周期を検出した場合、ＰＣＫ信
号５を遅くするように電圧制御水晶発振器４を制御し
て、ＥＦＭ信号３の周期が正規の３Ｔから11Ｔになるよ
うに、ＰＬＬの引込みを行う。
【００１４】このようにすることによって、スライスレ
ベル信号のレベルが変動することによるＰＣＫ信号を速
くする制御を安定に行うことができる。
ベル信号のレベルが変動することによるＰＣＫ信号を速
くする制御を安定に行うことができる。
【００１５】
【発明の効果】以上説明したように本発明によれば、デ
ータスライス回路で波形整形されたディジタル信号のエ
ッジを検出する回路を有し、このエッジ検出信号を用い
てデータースライス回路のスライスレベル変動に対して
安定に電圧制御水晶発振器の制御を行うことができるも
のである。
ータスライス回路で波形整形されたディジタル信号のエ
ッジを検出する回路を有し、このエッジ検出信号を用い
てデータースライス回路のスライスレベル変動に対して
安定に電圧制御水晶発振器の制御を行うことができるも
のである。
【図１】本発明の実施の形態におけＰＬＬの周波数引込
み方式のブロック図(１)および信号波形図(２)である。
み方式のブロック図(１)および信号波形図(２)である。
【図２】従来のＰＬＬの周波数引込み方式の一例のブロ
ック図(１)および信号波形図(２)である。
ック図(１)および信号波形図(２)である。
１…ＲＦ信号、 ２…データースライス回路、 ３…Ｅ
ＦＭ信号、 ４…電圧制御水晶発振器、 ５…ＰＣＫ信
号、 ６…同期検出回路、 ７…ローパスフィルタ、
８…スライスレベル信号、 ９…エッジ検出回路、 10
…エッジ検出信号。
ＦＭ信号、 ４…電圧制御水晶発振器、 ５…ＰＣＫ信
号、 ６…同期検出回路、 ７…ローパスフィルタ、
８…スライスレベル信号、 ９…エッジ検出回路、 10
…エッジ検出信号。
Claims (3)
- 【請求項１】 ディスクから読み取られた信号をディジ
タル信号の形態に波形整形し、この波形整形された信号
の立ち上がり，立ち下がりのエッジを検出した信号と、
電圧制御水晶発振器より生成されたクロック信号の同期
をとり、周波数引き込みを行うことを特徴とする位相ロ
ックループの周波数引込み方式。 - 【請求項２】 ディスクから読み取られた信号をディジ
タル信号に波形整形を行うデータスライス回路と、前記
データスライス回路で波形整形された信号の立ち上が
り，立ち下がりのエッジを検出する回路と、前記エッジ
検出回路で検出した信号と電圧制御水晶発振器より生成
されたクロック信号の同期をとる同期検出回路とを有す
ることを特徴とする請求項１記載の位相ロックループの
周波数引込み方式。 - 【請求項３】 ディスクから読み取られた信号をディジ
タル信号に波形整形を行うデータスライス回路と、前記
データスライス回路で波形整形された信号の立ち上が
り，立ち下がりのエッジを検出する回路とを有し、前記
エッジ検出回路で検出した信号の周期変化により電圧制
御水晶発振器を制御することを特徴とする位相ロックル
ープの周波数引込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22853296A JPH1069711A (ja) | 1996-08-29 | 1996-08-29 | 位相ロックループの周波数引込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22853296A JPH1069711A (ja) | 1996-08-29 | 1996-08-29 | 位相ロックループの周波数引込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1069711A true JPH1069711A (ja) | 1998-03-10 |
Family
ID=16877889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22853296A Pending JPH1069711A (ja) | 1996-08-29 | 1996-08-29 | 位相ロックループの周波数引込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1069711A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN121151565A (zh) * | 2025-09-09 | 2025-12-16 | 南京威翔科技有限公司 | 一种自适应视频低延迟硬解码显示方法及系统 |
-
1996
- 1996-08-29 JP JP22853296A patent/JPH1069711A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN121151565A (zh) * | 2025-09-09 | 2025-12-16 | 南京威翔科技有限公司 | 一种自适应视频低延迟硬解码显示方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795985A (en) | Digital phase lock loop | |
| US5579184A (en) | Playback clock signal generating circuit which uses a first and second phase lock loop | |
| US4831338A (en) | Synchronizing clock signal generator | |
| US5550878A (en) | Phase comparator | |
| EP0240232A2 (en) | Digital phase lock loop | |
| JPH10503342A (ja) | フェーズロックループ、該フェーズロックループ用位相比較器、及び該フェーズロックループを含む再生装置 | |
| JP2000230947A (ja) | デジタル位相制御ループにおける周波数検出方法 | |
| JPH1069711A (ja) | 位相ロックループの周波数引込み方式 | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JPS6058620B2 (ja) | 位相同期回路 | |
| JP2698455B2 (ja) | ビット同期回路 | |
| JPS607417B2 (ja) | 位相同期回路 | |
| JPS61265934A (ja) | ビツト同期回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH06338790A (ja) | 同期クロック再生回路 | |
| JPH0247653Y2 (ja) | ||
| JPS5850054B2 (ja) | Ｐｌｌ回路 | |
| JP2669068B2 (ja) | Ｐｌｌ回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPH0526273B2 (ja) | ||
| JPS5989052A (ja) | ビツト同期回路 | |
| JPS609223A (ja) | 位相同期回路 | |
| JP3907807B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |