JPH11316626A - マイクロコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 既存回路を大幅に変更することなく、効果的
に消費電力の低減を図ることができるマイクロコントロ
ーラを提供する。 【解決手段】 入出力機能に関連する動作を行う入出力
機能部（５０−１〜５０−４）と、前記複数の入出力機
能部の各々に対応して設けられ、書き込まれた制御デー
タに基づいて該対応する入出力機能部を動作状態または
非動作状態にする制御信号を出力する複数の制御レジス
タ（４１〜４４）と、複数の入出力機能部の各々を動作
状態または非動作状態にするための制御データを複数の
制御レジスタに書き込む制御手段７０とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコントロ
ーラに係り、特に内蔵する各種入出力機能部について、
それらを選択的に動作状態または非動作状態にするよう
に制御する回路を有するマイクロコントローラに関す
る。

【０００２】

【従来の技術】マイクロコントローラの設計に際し、低
電力動作への意識がさほど高くなかった従来では、入出
力回路（以下、Ｉ／Ｏ回路と記す。）内部に供給される
システムクロックによって、Ｉ／Ｏ回路内部の一部の回
路が入出力機能とは無関係に常に動作している場合等が
あり、電力消費を増加させる一因となる場合があった。

【０００３】

【発明が解決しようとする課題】マイクロコントローラ
及びＩ／Ｏ回路の低電力化設計に際しては回路構成の変
更、機能的な変更、プロセス的な変更等、多くの工数を
必要とすることが多い。

【０００４】そこで従来のマイクロコントローラ内の既
存回路に大幅な変更を施すことなく、かつ効果的に低電
力化を図ることが要求されている。

【０００５】本発明はこのような事情に鑑みてなされた
ものであり、既存回路を大幅に変更することなく、効果
的に消費電力の低減を図ることができるマイクロコント
ローラを提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、入出力機能に関連する動作
を行う複数の入出力機能部と、各々前記複数の入出力機
能部の各々に対応して設けられ、書き込まれた制御デー
タに基づいて該対応する入出力機能部を動作状態または
非動作状態にする制御信号を出力する複数の制御レジス
タと、前記複数の入出力機能部の各々を動作状態または
非動作状態にするための制御データを前記複数の制御レ
ジスタの少なくとも１つに書き込む制御手段とを有する
ことを特徴とする。

【０００７】請求項１に記載のマイクロコントローラで
は、制御手段によりユーザの選択に応じて複数の入出力
機能部の各々を動作状態または非動作状態にするための
制御データが複数の入出力機能部の各々に対応して設け
られた前記複数の制御レジスタの少なくとも１つに書き
込まれる。制御データが書き込まれた制御レジスタから
は書き込まれた制御データに応じて前記複数の入出力機
能部の各々を動作状態または非動作状態にする制御信号
が複数の入出力機能部の各々に対して出力される。

【０００８】したがって、請求項１に記載のマイクロコ
ントローラによれば、マイクロコントローラが内蔵する
複数の入出力機能部からなるＩ／Ｏ回路のうちユーザが
必要な入出力機能部を複数の入出力機能部の各々に対応
して設けられた各制御レジスタにより選択可能にしたの
で、不要な入出力機能部については非動作状態にするこ
とができ、即ちソフトウェア的に入出力機能を分離可能
とすることができ、それ故既存回路を大幅に変更するこ
となく効果的に消費電力の低減が図れると共に、ユーザ
の用途に柔軟に対応することができる。

【０００９】請求項２に記載の発明は、請求項１に記載
のマイクロコントローラにおいて、前記制御手段は、前
記制御レジスタに前記制御データを書き込む際に該制御
データが書き込まれる制御レジスタに対応する前記複数
の入出力機能部を初期化することを特徴とする。

【００１０】請求項２に記載のマイクロコントローラで
は複数の制御レジスタに複数の入出力機能部の各々を動
作状態または非動作状態にする制御データを書き込む際
に制御手段よりリセット信号が出力され、該制御データ
が書き込まれる制御レジスタに対応する前記複数の入出
力機能部が初期化される。

【００１１】したがって、請求項２に記載のマイクロコ
ントローラによれば、請求項１に記載の発明により得ら
れる効果に加えて、動作中の入出力機能部及び動作開始
時の入出力機能部を初期化することができる。

【００１２】請求項３に記載の発明は、入出力機能に関
連する動作を行う複数の入出力機能部と、各々前記複数
の入出力機能部の各々に対応して設けられ、書き込まれ
た第１の制御データに基づいて該対応する入出力機能部
を動作状態または非動作状態にする制御信号を出力する
複数の制御レジスタと、各々前記複数の入出力機能部の
各々に対応して設けられ、該対応する入出力機能部に対
して、書き込まれた第２の制御データに基づいて初期化
を有効または無効にする制御信号を出力する複数のリセ
ット制御レジスタと、前記複数の入出力機能部の各々を
動作状態または非動作状態にするための前記第１の制御
データを前記複数の制御レジスタの少なくとも１つに書
き込み、かつ前記複数の入出力機能部に対する初期化を
有効または無効にするための前記第２の制御データを前
記複数のリセット制御レジスタの少なくとも１つに書き
込むと共に、前記複数の入出力機能部の各々に対して初
期化を行うためのリセット信号を出力する制御手段とを
有することを特徴とする。

【００１３】請求項３に記載のマイクロコントローラで
は、制御手段により複数の入出力機能部の各々を動作状
態または非動作状態にするための第１の制御データが複
数の制御レジスタの少なくとも１つに書き込まれ、かつ
前記複数の入出力機能部の各々に対する初期化を有効ま
たは無効にするための第２の制御データが複数のリセッ
ト制御レジスタの少なくとも１つに書き込まれると共
に、前記複数の入出力機能部の各々に対して初期化を行
うためのリセット信号が出力される。

【００１４】また前記複数の入出力機能部の各々に対応
して設けられた複数の制御レジスタは、対応する入出力
機能部を書き込まれた第１の制御データに基づいて動作
状態または非動作状態にする制御信号を複数の入出力機
能部の各々に対して出力し、前記複数の入出力機能部の
各々に対応して設けられた複数のリセット制御レジスタ
は、対応する入出力機能部に対して、書き込まれた第２
の制御データに基づいて初期化を有効または無効にする
制御信号を出力する。

【００１５】したがって、請求項３に記載のマイクロコ
ントローラによれば、選択した入出力機能部を使用しな
いときは、消費電力の低減が図れるだけでなく、動作中
の入出力機能部及び動作開始時の入出力機能部を選択的
に初期化することができる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。本発明の第１の実施の形態
に係るマイクロコントローラの構成を図１に示す。本実
施の形態に係るマイクロコントローラはＣＰＵ１０と、
ＲＯＭ２０と、ＲＡＭ３０とＩ／Ｏレジスタブロック４
０、Ｉ／Ｏ回路を構成する複数の入出力機能部としての
タイマー５０−１、入出力ポート（ＰＯＲＴ）５０−
２、シリアルＩ／Ｏ（ＳＩＯ）インターフェース５０−
３、アナログ／ディジタル（Ａ／Ｄ）変換部５０−４、
…を有しており、これらは内部バス６０を介して相互に
接続されている。

【００１７】Ｉ／Ｏレジスタブロック４０は、タイマ５
０−１、入出力ポート５０−２、シリアルＩ／Ｏインタ
ーフェース５０−３、アナログ／ディジタル変換部５０
−４、…にそれぞれ対応して設けられ、これらを動作状
態または非動作状態になるように制御するタイマ制御レ
ジスタ４１、入出力ポート制御レジスタ４２、シリアル
Ｉ／Ｏインターフェース制御レジスタ（以下、ＳＩＯ制
御レジスタと記す。）４３、Ａ／Ｄ制御レジスタ４４、
…と、制御回路７０とを有している。

【００１８】またタイマ制御レジスタ４１、入出力ポー
ト制御レジスタ４２、ＳＩＯ制御レジスタ４３、Ａ／Ｄ
制御レジスタ４４、…はアンドゲート８０、８２、８
４、８６を介してタイマー５０−１、入出力ポート５０
−２、シリアルＩ／Ｏインターフェース５０−３、アナ
ログ／ディジタル変換部５０−４、…に接続されてい
る。タイマ制御レジスタ４１、入出力ポート制御レジス
タ４２、ＳＩＯ制御レジスタ４３、Ａ／Ｄ制御レジスタ
４４、…はアンドゲート８０、８２、８４、８６の一方
の入力端に接続されており、アンドゲート８０、８２、
８４、８６の他方の入力端にはシステムクロックが入力
されるようになっている。タイマ制御レジスタ４１、入
出力ポート制御レジスタ４２、ＳＩＯ制御レジスタ４
３、Ａ／Ｄ制御レジスタ４４、…は本発明の制御レジス
タに相当する。

【００１９】制御回路７０はＣＰＵ１０からの信号を受
けてＩ／Ｏ回路を構成する複数の入出力機能部の各々を
動作状態または非動作状態にする制御データを、入出力
機能部の各々に対応する制御レジスタに書き込む。ここ
で本実施の形態では入出力機能部の各々を動作状態にす
る制御データは「１」，非動作状態にする制御データは
「０」であるものとする。この制御回路７０は本発明の
制御手段に相当する。各制御レジスタでは、制御データ
「１」が設定された場合にはハイレベルの信号が、制御
データ「０」が設定された場合にはローレベルの信号
が、それぞれ出力されるようになっている。

【００２０】上記構成において、ＣＰＵ１０がＲＯＭ２
０に格納されているプログラムを読み出し、実行するこ
とにより入出力に関連する制御機能の設定、またはその
設定の変更が行われる。その際にＣＰＵ１０より制御回
路７０にＩ／Ｏ回路を構成する入出力機能部として例え
ば、タイマ５０−１、入出力ポート５０−２、シリアル
Ｉ／Ｏインターフェース５０−３、アナログ／ディジタ
ル変換部５０−４を選択し、そのうちタイマー５０−
１、アナログ／ディジタル変換部５０−４を非動作状態
にするように指令が出されると、制御回路７０はタイマ
制御レジスタ４１、Ａ／Ｄ制御レジスタ４４に制御デー
タ「０」を、入出力ポート制御レジスタ４２、ＳＩＯ制
御レジスタ４３に制御データ「１」を設定する。

【００２１】この結果、タイマ制御レジスタ４１、Ａ／
Ｄ制御レジスタ４４の出力はローレベルとなり、アンド
ゲート８０、８６を介してシステムクロックがタイマー
５０−１、アナログ／ディジタル変換部５０−４には供
給されないので、タイマー５０−１、アナログ／ディジ
タル変換部５０−４は非動作状態になる。

【００２２】また入出力ポート制御レジスタ４２、ＳＩ
Ｏ制御レジスタ４３の出力はハイレベルとなり、アンド
ゲート８２、８４を介してシステムクロックが入出力ポ
ート５０−２、シリアルＩ／Ｏインターフェース５０−
３に供給され、入出力ポート５０−２、シリアルＩ／Ｏ
インターフェース５０−３は動作状態になる。

【００２３】このように本発明の第１の実施の形態に係
るマイクロコントローラによれば、マイクロコントロー
ラが内蔵する複数の入出力機能部からなるＩ／Ｏ回路の
うちユーザが必要な入出力機能部を複数の入出力機能部
の各々に対応して設けられた各制御レジスタにより選択
可能にしたので、不要な入出力機能部については非動作
状態にすることができ、即ちソフトウェア的に入出力機
能を分離可能とすることができ、それ故既存回路を大幅
に変更することなく効果的に消費電力の低減が図れると
共に、ユーザの用途に柔軟に対応することができる。

【００２４】また本実施の形態では入出力機能部の各々
を動作状態または非動作状態にするための制御データを
対応する制御レジスタに書き込む際に入出力機能部の各
々を初期化しないようにしたので、入出力機能部を動作
状態から非動作状態に、またはその逆の状態に変更させ
た際のその前後で入出力機能の状態は変化せず、例え
ば、タイマ等において動作を中断したときの状態から動
作を再開させることができる。

【００２５】次に本発明の第２の実施の形態に係るマイ
クロコントローラの構成を図２に示す。本実施の形態が
第１の実施の形態と構成上、異なるのは制御回路７０が
入出力機能部を動作状態または非動作状態にする制御デ
ータを上記入出力機能部に対応する制御レジスタに書き
込む際に制御データが書き込まれる制御レジスタに対応
する入出力機能部を初期化するようにした点であり、そ
の他の構成は第１の実施の形態に係るマイクロコントロ
ーラと同一であるので、重複する説明は省略する。

【００２６】図２に示すように制御回路７０から直接、
初期化するためのリセット信号を供給するようにＩ／Ｏ
回路を構成するタイマ５０−１、入出力ポート５０−
２、シリアルＩ／Ｏインターフェース５０−３、アナロ
グ／ディジタル変換部５０−４、…は制御回路７０のリ
セット信号が出力される出力端と直接、接続されてい
る。

【００２７】上記構成において、例えば、動作中のシリ
アルＩ／Ｏインターフェース５０−３を非動作状態にす
るために制御回路７０によりＳＩＯ制御レジスタ４３に
制御データ「０」が書き込まれる際に、同時に制御回路
７０よりシリアルＩ／Ｏインターフェース５０−３にリ
セット信号が出力され、シリアルＩ／Ｏインターフェー
ス５０−３は初期化される。

【００２８】また非動作状態の入出力機能部を動作状態
にするために制御回路７０により対応する制御レジスタ
に制御データ「１」を書き込む場合にも同様に該当する
入出力機能部が初期化される。

【００２９】このように本発明の第２の実施の形態に係
るマイクロコントローラによれば、第１の実施の形態に
係るマイクロコントローラにより得られる効果に加え
て、動作中の入出力機能部及び動作開始時の入出力機能
部を初期化することができる。

【００３０】本発明の第３の実施の形態に係るマイクロ
コントローラの構成を図３に示す。本実施の形態に係る
マイクロコントローラが本発明の第２の実施の形態に係
るマイクロコントローラと構成上、異なるのは、第１、
第２の実施の形態においてＩ／Ｏ回路を構成する各入出
力機能部を動作状態または非動作状態にするための複数
の制御レジスタとは別に、複数の入出力機能部に対応し
て制御回路７０により書き込まれた制御データに基づい
て複数の入出力機能部の各々の初期化を有効または無効
にするための制御信号を出力する複数のリセット制御レ
ジスタを設け、入出力機能部の各々の初期化を選択的に
行うことができるようにした点であり、他の構成は同一
であるので重複する説明は省略する。図３では説明の便
宜上、煩雑を避けるためＩ／Ｏ回路を構成する入出力機
能部として、タイマ５０−１、シリアルＩ／Ｏインター
フェース５０−３のみを図示してあるが、これらに限ら
ず、他の入出力機能部にも適用されるものである。

【００３１】図３において、本実施の形態に係るマイク
ロコントローラは、Ｉ／Ｏレジスタブロック４０に、入
出力機能部としてのタイマ５０−１、シリアルＩ／Ｏイ
ンターフェース５０−３、…に対応してこれらの入出力
機能部の初期化を有効または無効にするための制御信号
を出力するタイマリセット制御レジスタ４１０、ＳＩＯ
リセット制御レジスタ４３０、…が設けられている。タ
イマリセット制御レジスタ４１０、ＳＩＯリセット制御
レジスタ４３０、…は本発明のリセット制御レジスタに
相当する。

【００３２】タイマリセット制御レジスタ４１０、ＳＩ
Ｏリセット制御レジスタ４３０には制御回路７０より初
期化を有効とするための制御データ「１」、または初期
化を無効とするための制御データ「０」が書き込まれる
ようになっており、タイマリセット制御レジスタ４１
０、ＳＩＯリセット制御レジスタ４３０に制御データ
「１」が書き込まれた場合にはハイレベルの信号が、制
御データ「０」が書き込まれた場合にはローレベルの信
号が出力されるようになっている。

【００３３】また制御回路７０から各入出力機能部に対
して出力される初期化するためのリセット信号と、タイ
マリセット制御レジスタ４１０、ＳＩＯリセット制御レ
ジスタ４３０の出力信号との論理積をとるアンドゲート
９０、９２が設けられている。

【００３４】本実施の形態ではＣＰＵ１０が、例えば、
タイマ５０−１には頻繁に動作／停止を繰り返し行わせ
（その都度、リセットさせない。）、かつシリアルＩ／
Ｏインターフェース５０−３には例えば、受信エラー検
出等による動作初期化をさせるようなプログラムを実行
するものとする。

【００３５】上記構成において、ＣＰＵ１０がプログラ
ムの実行を開始することにより制御回路７０によりタイ
マリセット制御レジスタ４１０にタイマ５０−１の初期
化を無効とするための制御データ「０」が、またＳＩＯ
リセット制御レジスタ４３０にはシリアルＩ／Ｏインタ
ーフェース５０−３の初期化を有効にするための制御デ
ータ「１」が書き込まれる。

【００３６】次いで制御回路７０によりタイマ制御レジ
スタ４１、ＳＩＯ制御レジスタ４３に制御データ「１」
が書き込まれ、タイマ５０−１及びシリアルＩ／Ｏイン
ターフェース５０−３を動作状態にする。この結果、タ
イマ５０−１及びシリアルＩ／Ｏインターフェース５０
−３は動作を開始する。

【００３７】ＣＰＵ１０がプログラムの実行中に制御回
路７０によりタイマ制御レジスタ４１に制御データ
「１」、または「０」を書き込むことにより、タイマ５
０−１を動作状態にし、または動作停止、すなわち非動
作状態にする。このとき、タイマリセット制御レジスタ
４１０には既に制御データ「０」が書き込まれているた
めにタイマ制御レジスタ４１への制御データの書き込み
によりアンドゲート９０に制御回路７０よりリセット信
号が出力されるが、タイマリセット制御レジスタ４１０
の出力がローレベルであるためにタイマ５０−１は初期
化が行われない。このために次の動作開始時には前回の
動作停止時の状態から再開される。

【００３８】一方、シリアルＩ／Ｏインターフェース５
０−３では受信エラー発生時にＣＰＵ１０のプログラム
の実行により制御回路７０によりＳＩＯ制御レジスタ４
３に制御データ「０」が書き込まれ、シリアルＩ／Ｏイ
ンターフェース５０−３にはシステムクロックの供給が
停止されるためにシリアルＩ／Ｏインターフェース５０
−３は動作を停止する。このとき制御回路７０よりアン
ドゲート９２にリセッット信号が出力され、しかも既に
ＳＩＯリセット制御レジスタ４３０に制御データ「１」
が書き込まれているので、シリアルＩ／Ｏインターフェ
ース５０−３にリセット信号が入力され、シリアルＩ／
Ｏインターフェース５０−３の初期化が行われる。

【００３９】以上のように本発明の第３の実施の形態に
係るマイクロコントローラによれば、選択した入出力機
能部を使用しないときは、消費電力の低減を図れるだけ
でなく、動作中の入出力機能部及び動作開始時の入出力
機能部を選択的に初期化することができ、上述したよう
なプログラムの実行に対応できる。

【００４０】次に本発明の第４の実施の形態に係るマイ
クロコントローラの構成を図４に示す。本実施の形態に
係るマイクロコントローラが第１の実施の形態に係るマ
イクロコントローラと構成上、異なるのは、各入出力機
能部のうち動作状態にするのにシステムクロックを必要
としない非同期回路を含む入出力機能部に対して、その
非同期回路に直接、その入出力機能部に対応して設けら
れた制御レジスタより非動作状態にするための制御信号
を供給するように構成した点であり、その他の構成は同
一であるので、重複する説明は省略する。尚、図４では
説明の便宜上、非同期回路を含む入出力機能部としてタ
イマ５０−１のみを例にとり、示し、これに対応してＩ
／Ｏレジスタブロック４０内の制御レジスタもタイマ制
御レジスタ４１のみを示し、その他の要素は省略してい
る。

【００４１】図４において、システムクロックはアンド
ゲート８０の一方の入力端に入力されるようになってお
り、タイマ制御レジスタ４１の出力は、アンドゲート８
０の他方の入力端を介してタイマ５０−１内の同期回路
１００に入力されると共に、直接、非同期回路１０２に
入力されるようになっている。

【００４２】上記構成において、ＣＰＵ１０がプログラ
ムを実行することにより制御回路７０によりタイマ制御
レジスタ４１にタイマ５０−１を非動作状態にする制御
データ「０」が書き込まれると、タイマ制御レジスタ４
１の出力はローレベルとなりタイマ５０−１内の同期回
路１００へのシステムクロックの供給が停止され、かつ
非同期回路１０２に直接、該非同期回路１０２を非動作
状態にするローレベルの信号が入力されるので、同期回
路１００及び非同期回路１０２が同時に動作を停止す
る。

【００４３】本発明の第４の実施の形態に係るマイクロ
コントローラによれば、システムクロックを必要としな
い非同期回路を含む入出力機能部についても使用しない
ときは消費電力の低減が図れる。

【００４４】尚、本実施の形態では入出力機能部を初期
化するように構成されていないが、必要に応じて図３に
示した第３の実施の形態のように入出力機能部を選択的
に初期化できるように構成してもよい。

【００４５】

【発明の効果】以上に説明したように請求項１に記載の
マイクロコントローラによれば、マイクロコントローラ
が内蔵する複数の入出力機能部からなるＩ／Ｏ回路のう
ちユーザが必要な入出力機能部を複数の入出力機能部の
各々に対応して設けられた各制御レジスタにより選択可
能にしたので、不要な入出力機能部については非動作状
態にすることができ、ソフトウェア的に入出力機能を分
離可能とすることができ、それ故既存回路を大幅に変更
することなく効果的に消費電力の低減が図れると共に、
ユーザの用途に柔軟に対応することができる。

【００４６】また請求項１に記載のマイクロコントロー
ラによれば、入出力機能部の各々を動作状態または非動
作状態にするための制御データを対応する制御レジスタ
に書き込む際に複数の入出力機能部の各々を初期化しな
いようにしたので、入出力機能部を動作状態から非動作
状態に、またはその逆の状態に変更させた際のその前後
で入出力機能の状態は変化せず、例えば、タイマ等にお
いて動作を中断したときの状態から動作を再開させるこ
とができる。

【００４７】請求項２に記載のマイクロコントローラに
よれば、複数の制御レジスタに複数の入出力機能部の各
々を動作状態または非動作状態にする制御データを書き
込む際に制御手段よりリセット信号が出力され、該制御
データが書き込まれる制御レジスタに対応する前記複数
の入出力機能部が初期化されるようにしたので、請求項
１に記載の発明により得られる効果に加えて、動作中の
入出力機能部及び動作開始時の入出力機能部を初期化す
ることができる。

【００４８】請求項３に記載のマイクロコントローラに
よれば、複数の入出力機能部の各々を動作状態または非
動作状態にするための複数の制御レジスタとは別に、複
数の入出力機能部に対応して制御手段により書き込まれ
た制御データに基づいて複数の入出力機能部の各々の初
期化を有効または無効にするための制御信号を出力する
複数のリセット制御レジスタを設け、複数の入出力機能
部の各々の初期化を選択的に行うようにしたので、選択
した入出力機能部を使用しないときは、消費電力の低減
が図れるだけでなく、動作中の入出力機能部及び動作開
始時の入出力機能部を選択的に初期化することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るマイクロコン
トローラの構成を示すブロック図。

【図２】本発明の第２の実施の形態に係るマイクロコン
トローラの構成を示すブロック図。

【図３】本発明の第３の実施の形態に係るマイクロコン
トローラの構成を示すブロック図。

【図４】本発明の第４の実施の形態に係るマイクロコン
トローラの構成を示すブロック図。

【符号の説明】

１０ ＣＰＵ ２０ ＲＯＭ ３０ ＲＡＭ ４０ Ｉ／Ｏレジスタブロック ４１ タイマ制御レジスタ ４２ 入出力ポート制御レジスタ ４３ ＳＩＯ制御レジスタ ４４ Ａ／Ｄ制御レジスタ ５０−１ タイマ ５０−２ 入出力ポート ５０−３ シリアルＩ／Ｏインターフェース ５０−４ アナログ／ディジタル変換部 ６０ 内部バス ７０ 制御回路 １００ 同期回路 １０２ 非同期回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入出力機能に関連する動作を行う複数の
   入出力機能部と、 各々前記複数の入出力機能部の各々に対応して設けら
   れ、書き込まれた制御データに基づいて該対応する入出
   力機能部を動作状態または非動作状態にする制御信号を
   出力する複数の制御レジスタと、 前記複数の入出力機能部の各々を動作状態または非動作
   状態にするための制御データを前記複数の制御レジスタ
   の少なくとも１つに書き込む制御手段と、 を有することを特徴とするマイクロコントローラ。
2. 【請求項２】 前記制御手段は、前記複数の制御レジス
   タに前記制御データを書き込む際に該制御データが書き
   込まれる制御レジスタに対応する前記複数の入出力機能
   部を初期化することを特徴とする請求項１に記載のマイ
   クロコントローラ。
3. 【請求項３】 入出力機能に関連する動作を行う複数の
   入出力機能部と、 各々前記複数の入出力機能部の各々に対応して設けら
   れ、書き込まれた第１の制御データに基づいて該対応す
   る入出力機能部を動作状態または非動作状態にする制御
   信号を出力する複数の制御レジスタと、 各々前記複数の入出力機能部の各々に対応して設けら
   れ、該対応する入出力機能部に対して、書き込まれた第
   ２の制御データに基づいて初期化を有効または無効にす
   る制御信号を出力する複数のリセット制御レジスタと、 前記複数の入出力機能部の各々を動作状態または非動作
   状態にするための前記第１の制御データを前記複数の制
   御レジスタの少なくとも１つに書き込み、かつ前記複数
   の入出力機能部に対する初期化を有効または無効にする
   ための前記第２の制御データを前記複数のリセット制御
   レジスタの少なくとも１つに書き込むと共に、前記複数
   の入出力機能部の各々に対して初期化を行うためのリセ
   ット信号を出力する制御手段と、 を有することを特徴とするマイクロコントローラ。