JPS6043757A - １チツプのマイクロコンピユ−タ - Google Patents
１チツプのマイクロコンピユ−タInfo
- Publication number
- JPS6043757A JPS6043757A JP58151553A JP15155383A JPS6043757A JP S6043757 A JPS6043757 A JP S6043757A JP 58151553 A JP58151553 A JP 58151553A JP 15155383 A JP15155383 A JP 15155383A JP S6043757 A JPS6043757 A JP S6043757A
- Authority
- JP
- Japan
- Prior art keywords
- area
- program
- external memory
- memory
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、１チツプのマイクロコンピュータに関する
もので、例えば、そのプログラムエリアの拡張に有効な
技術に関するものである。
もので、例えば、そのプログラムエリアの拡張に有効な
技術に関するものである。
内蔵のＲＯＭ （リード・オンリー・メモリ）に書込ま
れたプログラムに従って所定の情報処理を行う１チツプ
のマイクロコンピュータが、例えば、■日立製作所から
販売されている商品名ｒＨＤ６８０１」等によって公知
である。
れたプログラムに従って所定の情報処理を行う１チツプ
のマイクロコンピュータが、例えば、■日立製作所から
販売されている商品名ｒＨＤ６８０１」等によって公知
である。
このような１チツプのマイクロコンピュータにあっては
、内蔵のＲＯＭの記憶容量には限りがあるため、多くの
プログラムステフプ数を要する情報処理に用いることが
できない。そこで、より大くのメモリエリアを確保する
ため、外部に設けられたＲＯＭ （又はＲＡＭ （ラン
ダム・アクセス・メモリ）〕を用いることが考えられる
。しかし、外部メモリのみを使用するようにすると、内
蔵のＲＯＭが全く無駄になってしまう。また、内蔵のＲ
ＯＭと、外部メモリを用いると、内蔵のＲＯＭと重なる
外部メモリのメモリエリアが使用できないので、外部メ
モリの使用効率が悪くなってしまう。
、内蔵のＲＯＭの記憶容量には限りがあるため、多くの
プログラムステフプ数を要する情報処理に用いることが
できない。そこで、より大くのメモリエリアを確保する
ため、外部に設けられたＲＯＭ （又はＲＡＭ （ラン
ダム・アクセス・メモリ）〕を用いることが考えられる
。しかし、外部メモリのみを使用するようにすると、内
蔵のＲＯＭが全く無駄になってしまう。また、内蔵のＲ
ＯＭと、外部メモリを用いると、内蔵のＲＯＭと重なる
外部メモリのメモリエリアが使用できないので、外部メ
モリの使用効率が悪くなってしまう。
この発明の目的は、簡単な構成によりプログラムエリア
の拡張を行うことのできる１チツプのマイクロコンピュ
ータを提供することにある。
の拡張を行うことのできる１チツプのマイクロコンピュ
ータを提供することにある。
この発明の他の目的は、内蔵ＲＯＭと外部メモリとを共
に有効に使用することのできる１チツプのマイクロコン
ピュータを提供することにある。
に有効に使用することのできる１チツプのマイクロコン
ピュータを提供することにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明１書の記述および添付図面から明らかになるであ
ろう。
この明１書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち？を表的なものの概
要を簡単に説明すれば、下記の通りである。
要を簡単に説明すれば、下記の通りである。
すなわち、内蔵のＲＯＭを分割して、その一方のメモリ
エリアのプログラムに従って他方のメモリエリアと外部
メモリとを選択的に切り換えて使用することによって、
プログラムエリアの拡張を達成するものである。
エリアのプログラムに従って他方のメモリエリアと外部
メモリとを選択的に切り換えて使用することによって、
プログラムエリアの拡張を達成するものである。
第１図には、この発明が適用された１チツプのマイクロ
コンピュータの一実施例のブロック図が示されている。
コンピュータの一実施例のブロック図が示されている。
同図において、破線で囲まれた部分の各回路ブロックは
、特に制限されないが、全体としてｌチップマイクロコ
ンピュータμＣＯＭを構成しており、公知の半導体集積
回路の製造技術によって単結晶シリコンのような１個の
半導体基板上において形成される。
、特に制限されないが、全体としてｌチップマイクロコ
ンピュータμＣＯＭを構成しており、公知の半導体集積
回路の製造技術によって単結晶シリコンのような１個の
半導体基板上において形成される。
記号ＣＰＵで示されているのは、マイクロプロセッサで
あり、その主要構成プロ・ツクが代表として例示的に示
されている。すなわち、Ａはアキュムレータ、Ｘはイン
デックスレジスタ、ＣＣはコンディションコードレジス
タ、ＳＰはスタックポインタ、ＰＣＬ、ＰＣＨはプログ
ラムカウンタ、 ・ＣＰＵ−Ｃ０ＮＴはＣＰＵコントロ
ーラ、ＡＬＵハ算術論理ユニットである。これらのマイ
クロプロセッサＣＰＵの構成は、公知であるので、その
詳細な説明を省略する。
あり、その主要構成プロ・ツクが代表として例示的に示
されている。すなわち、Ａはアキュムレータ、Ｘはイン
デックスレジスタ、ＣＣはコンディションコードレジス
タ、ＳＰはスタックポインタ、ＰＣＬ、ＰＣＨはプログ
ラムカウンタ、 ・ＣＰＵ−Ｃ０ＮＴはＣＰＵコントロ
ーラ、ＡＬＵハ算術論理ユニットである。これらのマイ
クロプロセッサＣＰＵの構成は、公知であるので、その
詳細な説明を省略する。
記号Ｉ１０で示されているのは、入出力ボートであり、
内部のデータ方向レジスタに従ってデータ出力回路又は
データ入力回路として使用される。
内部のデータ方向レジスタに従ってデータ出力回路又は
データ入力回路として使用される。
また、記号Ｉで示されているのは、入力専用ボートであ
る。
る。
記号Ｏ８Ｃで示されているのは、発振回路であり、特に
制限されないが、外付される水晶振動子Ｘ ｔａｌを利
用して高精度の基準周波数信号を形成する。この基準周
波数信号により、マイクロプロセッサＣＰＵにおいて必
要とされるクロックパルスが形成される。また、上記基
準周波数信号は、タイマーの基準稜間パルスとしても用
いられる。
制限されないが、外付される水晶振動子Ｘ ｔａｌを利
用して高精度の基準周波数信号を形成する。この基準周
波数信号により、マイクロプロセッサＣＰＵにおいて必
要とされるクロックパルスが形成される。また、上記基
準周波数信号は、タイマーの基準稜間パルスとしても用
いられる。
このタイマーは、カウンタＣ０ＵＮＴ、プリスケーラＰ
Ｒ及びコントローラＣ０ＮＴとによって構成される。
Ｒ及びコントローラＣ０ＮＴとによって構成される。
記号ＲＡＭで示されているのは、ランダム・アクセス・
メモリであり、主として一時データの記憶回路として用
いられる。
メモリであり、主として一時データの記憶回路として用
いられる。
記号ＲＯＭで示されているのは、ＲＯＭであり情報処理
のためのプログラムが書込まれている。
のためのプログラムが書込まれている。
以上の各回路ブロックは、マイクロプロセッサＣＰＵを
中心とし内部バスＢυＳによって相互に接続される。同
図に示されている内部バスＢＵＳは、内部データバスで
あり、アドレスバスは省略されている。
中心とし内部バスＢυＳによって相互に接続される。同
図に示されている内部バスＢＵＳは、内部データバスで
あり、アドレスバスは省略されている。
この実施例では、プログラムエリアを拡張するため次の
回路が設けられる。すなわち、内部データバスＢＵＳは
、マルチプレクサＭＰＸの一方に入力側に接続される。
回路が設けられる。すなわち、内部データバスＢＵＳは
、マルチプレクサＭＰＸの一方に入力側に接続される。
また、このマルチプレクサＭＰＸの他方の入力端には、
外部バスに接続される外部端子に接続される。そして、
マルチプレクサＭＰＸの出力側は、マイクロプロセッサ
ＣＰＵのデータ入力端子に接続される。なお、マイクロ
プロセッサＣＰＵのデータ出力端子は、上記内部データ
バスＢＵＳに接続される。
外部バスに接続される外部端子に接続される。そして、
マルチプレクサＭＰＸの出力側は、マイクロプロセッサ
ＣＰＵのデータ入力端子に接続される。なお、マイクロ
プロセッサＣＰＵのデータ出力端子は、上記内部データ
バスＢＵＳに接続される。
したがって、マイクロプロセッサＣＰＵには、マルチプ
レクサＭＰＸの切り換えにより図示しな ′い外部メモ
リ装置、例えばＲＯＭからのデータ（プログラム）と内
部データバスＢＵＳに接続されたＲＯＭ等のデータ（プ
ログラム）とを選択的に供給することができる。なお１
．特に制限されないが、内部データバスの清報の直接外
ＢＩＳデータバス等に送出するため、出力バッファＯＢ
が設けられる。この出カバソファＯＢは、３状態（トラ
イステート）出力機能を持ち、例えば、上記のように外
部メモリ装置からのデータを取り込むため、その制御信
号Ｃ２によって出力ハイインピーダンス状態にされる。
レクサＭＰＸの切り換えにより図示しな ′い外部メモ
リ装置、例えばＲＯＭからのデータ（プログラム）と内
部データバスＢＵＳに接続されたＲＯＭ等のデータ（プ
ログラム）とを選択的に供給することができる。なお１
．特に制限されないが、内部データバスの清報の直接外
ＢＩＳデータバス等に送出するため、出力バッファＯＢ
が設けられる。この出カバソファＯＢは、３状態（トラ
イステート）出力機能を持ち、例えば、上記のように外
部メモリ装置からのデータを取り込むため、その制御信
号Ｃ２によって出力ハイインピーダンス状態にされる。
第２図には、この実施例のマイクロコンピュータにおけ
るアドレス空間を示すブロック図が示され°ζいる。
るアドレス空間を示すブロック図が示され°ζいる。
アドレス空間のうち内Ｍ ＲＯＭのアドレス空間がメモ
リエリアＡＩ、Ａ２のように分割される。
リエリアＡＩ、Ａ２のように分割される。
この分割されたメモリエリアの内、一方のメモリエリア
Ａ１は、共通エリアとし、て利用される。これに対して
、他方のメモリエリアＡ２は、後述する外部メモリと選
択的に切り換えられて使用されるエリアとして使用され
る。また、残りのアドレス空間Ａ３は、ＲＡＭ、ボート
及び外部のアドレス等のアドレスが割り当てられる。
Ａ１は、共通エリアとし、て利用される。これに対して
、他方のメモリエリアＡ２は、後述する外部メモリと選
択的に切り換えられて使用されるエリアとして使用され
る。また、残りのアドレス空間Ａ３は、ＲＡＭ、ボート
及び外部のアドレス等のアドレスが割り当てられる。
この実施例では、外部に設けられるＲ ＯＭ等のメモリ
装置のアドレス空間は、上記内蔵のＲＯＭと同じアドレ
スが割り当てられる。したがって、外部メモリにおける
内蔵のＲＯＭと臣なることとなったメモリエリアＡＩ’
は、使用されなく、残りのメモリエリアＡ２°が内蔵
のメモリエリアＡ２と選択的に切り換えられる。
装置のアドレス空間は、上記内蔵のＲＯＭと同じアドレ
スが割り当てられる。したがって、外部メモリにおける
内蔵のＲＯＭと臣なることとなったメモリエリアＡＩ’
は、使用されなく、残りのメモリエリアＡ２°が内蔵
のメモリエリアＡ２と選択的に切り換えられる。
上記内蔵ＲＯＭのメモリエリアと外部メモリのメモリエ
リアＡ２’ との切り換え動作を次に説明する。例えば
、メモリエリアＡ２に書込まれたプログラムに従って情
報処理の実行の途中から外部メモリに切り換えるとき、
上記共通エリアＡ１に書込まれた切り換えプログラムに
ジャンプ（Ｊｌ）させる。そして、この共通エリアＡ１
に書込まれたプログラム中の特定の命令語の実行により
形成された切り換え信号Ｃ１によ−て、マル・チブレ
７１ξ、フサＭＰＸが外部メモリ側に切り換えられる。
リアＡ２’ との切り換え動作を次に説明する。例えば
、メモリエリアＡ２に書込まれたプログラムに従って情
報処理の実行の途中から外部メモリに切り換えるとき、
上記共通エリアＡ１に書込まれた切り換えプログラムに
ジャンプ（Ｊｌ）させる。そして、この共通エリアＡ１
に書込まれたプログラム中の特定の命令語の実行により
形成された切り換え信号Ｃ１によ−て、マル・チブレ
７１ξ、フサＭＰＸが外部メモリ側に切り換えられる。
これにより、以後のアドレス設定動作に対しては、外部
メモリからのデータがマルチプレクサＭＰＸを通して入
力される。したがって、そのプログラムのジャンプ（Ｊ
２）により外部メモリのメモリエリアＡ２°に書込まれ
たプログラムの実行が行われる。
メモリからのデータがマルチプレクサＭＰＸを通して入
力される。したがって、そのプログラムのジャンプ（Ｊ
２）により外部メモリのメモリエリアＡ２°に書込まれ
たプログラムの実行が行われる。
また、逆に、外部メモリでのプログラムから内蔵のＲＯ
Ｍのプログラムに移行する場合には、上記共通エリアＡ
１のアドレス設定によって内蔵のＲＯＭ側に自動的にマ
ルチプレクサＭ Ｐ Ｘが切り換えられる。そしてその
プログラムの実行により上記メモリエリアＡ２のプログ
ラムを実行する時には、上記マルチプレクサＭＰＸを内
蔵のＲＯＭ側に切り換えたままとするものである。
Ｍのプログラムに移行する場合には、上記共通エリアＡ
１のアドレス設定によって内蔵のＲＯＭ側に自動的にマ
ルチプレクサＭ Ｐ Ｘが切り換えられる。そしてその
プログラムの実行により上記メモリエリアＡ２のプログ
ラムを実行する時には、上記マルチプレクサＭＰＸを内
蔵のＲＯＭ側に切り換えたままとするものである。
上記のような外部メモリ装置へのマルチプレクサＭＰＸ
の切り換えは、上記特定のアドレス設定と特定の命令語
を用いることの伯、レジスタ等の記憶手段の内容を書き
換えることによって実行するものであってもよい。すな
わち、レジスタ等の記憶手段の記憶情報を“０”とした
とき、マルチプレクサＭＰＸを内部側とし、６１′とし
たとき、マルチプレクサＭＰＸを外部側とするように切
り換えるものである。
の切り換えは、上記特定のアドレス設定と特定の命令語
を用いることの伯、レジスタ等の記憶手段の内容を書き
換えることによって実行するものであってもよい。すな
わち、レジスタ等の記憶手段の記憶情報を“０”とした
とき、マルチプレクサＭＰＸを内部側とし、６１′とし
たとき、マルチプレクサＭＰＸを外部側とするように切
り換えるものである。
（１）内蔵のＲＯＭのメモリエリアを共通エリアと切り
換えエリアのように分割するとともに、外部に内蔵のＲ
ＯＭと同じアドレス空間が割り当てられたＲＯＭ等のメ
モリ装置を設けておいて、上記共通エリアのプログラム
を利用して相互に切り換えることによって、プログラム
エリアを拡張することができる。
換えエリアのように分割するとともに、外部に内蔵のＲ
ＯＭと同じアドレス空間が割り当てられたＲＯＭ等のメ
モリ装置を設けておいて、上記共通エリアのプログラム
を利用して相互に切り換えることによって、プログラム
エリアを拡張することができる。
（２）共通エリアを措成するメモリ空間を必要最小に設
定すること、言い換えれば、マルチプレクサＭＰＸの切
り換えプログラムのみを収容することによって、アドレ
ス信号のピント数を増加させることなく、実質的にＲＯ
Ｍエリアを約２倍程度に拡張できるという効果が得られ
る。
定すること、言い換えれば、マルチプレクサＭＰＸの切
り換えプログラムのみを収容することによって、アドレ
ス信号のピント数を増加させることなく、実質的にＲＯ
Ｍエリアを約２倍程度に拡張できるという効果が得られ
る。
（３）上記（１）ないしく２）により、プログラムステ
ップ数が大きくできるから、より複雑な情報処理も実行
できるという効果が得られる。
ップ数が大きくできるから、より複雑な情報処理も実行
できるという効果が得られる。
（４）内蔵のＲＯＭと外部メモリとの切り換えがソフト
ウェアにより行えるため、その応用範囲を広くできると
いう効果が得られる。
ウェアにより行えるため、その応用範囲を広くできると
いう効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、内蔵のＲＡＭ
等と同じアドレス空間に対しても外部メモリを設けて上
記切り換えて使用するようにするものであってもよい。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、内蔵のＲＡＭ
等と同じアドレス空間に対しても外部メモリを設けて上
記切り換えて使用するようにするものであってもよい。
また、外部メモリからの読み出し動作は、ボートを利用
するものであってもい。このように、マイクロコンピュ
ータのシステム構成は、種々の実施形態を採ることがで
きるものである。
するものであってもい。このように、マイクロコンピュ
ータのシステム構成は、種々の実施形態を採ることがで
きるものである。
この発明は、内蔵のＲＯｒ、４を有する１チツプのマイ
クロコンピュータに広く利用できるものである。
クロコンピュータに広く利用できるものである。
第１図は、この発明が適用された１チツプマイクロコン
ピユータの一実施例を示すブロック図、第２図は、アド
レス空間を説明するためのブロック図である。 μＣＯＭ・・マイクロコンピュータ、ＣＰＵ・・マイク
ロプロセンナ、ＣＰＵ−Ｃ０ＮＴ・・ＣＰ Ｕコントロ
ーラ、ＡＬＵ・・算術論理ユニット、Ａ・・アキュムレ
ータ、Ｘ・・インデックスレジスフ、ＣＧ・・コンディ
ションコードレジスタ、ＳＰ・・スタソクンＪζインタ
、ｐ（’；Ｌ、））ＣＨ・・プログラムカウンタ、ＰＰ
Ｃ・・補助プログラムカウンタ、ＲＡＭ・・ランダパｒ
クセス・メモリ、ＲＯＰ、４・・リード・オンリー・メ
モリ、Ｉｌｏ・・入出力ボート、工・・入力専用ボート
、Ｏ２０・・完工回路、Ｃ０ＵＮＴ・・カウンタ、ｃｏ
ＮＴ・−コンｌ−ｉコーラ、ＰＲ・・プリスケーラ、Ｂ
Ｕ Ｓ −・ ノマス
ピユータの一実施例を示すブロック図、第２図は、アド
レス空間を説明するためのブロック図である。 μＣＯＭ・・マイクロコンピュータ、ＣＰＵ・・マイク
ロプロセンナ、ＣＰＵ−Ｃ０ＮＴ・・ＣＰ Ｕコントロ
ーラ、ＡＬＵ・・算術論理ユニット、Ａ・・アキュムレ
ータ、Ｘ・・インデックスレジスフ、ＣＧ・・コンディ
ションコードレジスタ、ＳＰ・・スタソクンＪζインタ
、ｐ（’；Ｌ、））ＣＨ・・プログラムカウンタ、ＰＰ
Ｃ・・補助プログラムカウンタ、ＲＡＭ・・ランダパｒ
クセス・メモリ、ＲＯＰ、４・・リード・オンリー・メ
モリ、Ｉｌｏ・・入出力ボート、工・・入力専用ボート
、Ｏ２０・・完工回路、Ｃ０ＵＮＴ・・カウンタ、ｃｏ
ＮＴ・−コンｌ−ｉコーラ、ＰＲ・・プリスケーラ、Ｂ
Ｕ Ｓ −・ ノマス
Claims (1)
- 【特許請求の範囲】 １、メモリエリアが分割きれた内蔵ＲＯＭと、この分割
されたメモリエリアの内、一方のメモリエリアに書込ま
れたプログラムに従ηて他方のメモリエリアと同じアド
レスが割り当てられた外部メモリ装置とを選択的に切り
換えて指定する機能とを具備することを特徴とする１チ
ツプのマイクロコンピュータ。 ２、上記外部メモリ装置は、プログラムが書込まれるＲ
ＯＭであることを特徴とする特許請求の範囲第１項記載
の１チツプのマイクロコンピュータ。 ３、上記内蔵ＲＯＭと外部メモリ装置との切り換えは、
特定の命令語により行われるものであることを特徴とす
る特許請求の範囲第１又は第２項記載の１チツプのマイ
クロコンピュータ。 ４、上記内蔵ＲＯＭと外部メモリ装置との切り換えは、
所定の記憶手段の出力信号により行われるものであるこ
とを特徴とする特許請求の範囲第１又は第２項記載の１
チツプのマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151553A JPS6043757A (ja) | 1983-08-22 | 1983-08-22 | １チツプのマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151553A JPS6043757A (ja) | 1983-08-22 | 1983-08-22 | １チツプのマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043757A true JPS6043757A (ja) | 1985-03-08 |
Family
ID=15521034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151553A Pending JPS6043757A (ja) | 1983-08-22 | 1983-08-22 | １チツプのマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043757A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642031A (en) * | 1987-06-24 | 1989-01-06 | Olympus Optical Co Ltd | Fully automatic camera |
| JPH01116860A (ja) * | 1987-10-30 | 1989-05-09 | Yokogawa Hewlett Packard Ltd | マイクロプロセッサ |
| JPH0476682A (ja) * | 1990-05-30 | 1992-03-11 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
-
1983
- 1983-08-22 JP JP58151553A patent/JPS6043757A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642031A (en) * | 1987-06-24 | 1989-01-06 | Olympus Optical Co Ltd | Fully automatic camera |
| JPH01116860A (ja) * | 1987-10-30 | 1989-05-09 | Yokogawa Hewlett Packard Ltd | マイクロプロセッサ |
| JPH0476682A (ja) * | 1990-05-30 | 1992-03-11 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288170B1 (ko) | 레지스터 화일군을 공유하는 연산 유닛을 갖춘 데이타 처리기 | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| US5317750A (en) | Microcontroller peripheral expansion bus for access to internal special function registers | |
| Otero et al. | A modular peripheral to support self-reconfiguration in SoCs | |
| EP0020972A1 (en) | Program controlled microprocessing apparatus | |
| JPS58158759A (ja) | 情報処理装置 | |
| JPH053015B2 (ja) | ||
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JP3704927B2 (ja) | プログラマブルコントローラ | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JPH02163862A (ja) | ディジタル信号処理プロセッサ | |
| JPH01205339A (ja) | マイクロコンピュータシステム | |
| JPH0240760A (ja) | 情報処理装置 | |
| JPH04359350A (ja) | ワークステーション統合手段用のレジスタ制御装置 | |
| JPS588366A (ja) | メモリモジユ−ルシステム | |
| JPS62224855A (ja) | デ−タ処理装置 | |
| JPH04262450A (ja) | プロセッサ | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JPS6348688A (ja) | メモリ装置 | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPS6354630A (ja) | デ−タ処理装置 | |
| JPH02244487A (ja) | 記憶装置 |