JPH11317428A5 - - Google Patents
Info
- Publication number
- JPH11317428A5 JPH11317428A5 JP1998124536A JP12453698A JPH11317428A5 JP H11317428 A5 JPH11317428 A5 JP H11317428A5 JP 1998124536 A JP1998124536 A JP 1998124536A JP 12453698 A JP12453698 A JP 12453698A JP H11317428 A5 JPH11317428 A5 JP H11317428A5
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor chip
- tape
- mounting
- user area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
【００１５】
（１）絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられ、前記インナーリードに接続される半導体チップを搭載する領域と前記リードとを含むユーザーエリアを有している半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの外側にスリットを設けてなることを特徴とする。
（１）絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられ、前記インナーリードに接続される半導体チップを搭載する領域と前記リードとを含むユーザーエリアを有している半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの外側にスリットを設けてなることを特徴とする。
【００１６】
（２）絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられ、前記インナーリードに接続される半導体チップを搭載する領域と前記リードとを含むユーザーエリアを有している半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの外側にブリッジで分割された複数のスリットを設けてなることを特徴とする。
（２）絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられ、前記インナーリードに接続される半導体チップを搭載する領域と前記リードとを含むユーザーエリアを有している半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの外側にブリッジで分割された複数のスリットを設けてなることを特徴とする。
【００１７】
（３）絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられている半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの入力アウターリードとテストパッドとの間にスリットを設けてなることを特徴とする。
（３）絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられている半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの入力アウターリードとテストパッドとの間にスリットを設けてなることを特徴とする。
【００１８】
（４）前記（１）乃至（３）に記載の半導体チップ搭載用テープキャリアのうちいずれか１つのテープキャリアの前記半導体チップを搭載領域に半導体チップが搭載され、該半導体チップの外部電極とインナーリードとが電気的に接続され、少なくとも前記半導体チップの主面を封止体で封止してなることを特徴とする。
（４）前記（１）乃至（３）に記載の半導体チップ搭載用テープキャリアのうちいずれか１つのテープキャリアの前記半導体チップを搭載領域に半導体チップが搭載され、該半導体チップの外部電極とインナーリードとが電気的に接続され、少なくとも前記半導体チップの主面を封止体で封止してなることを特徴とする。
【００１９】
（５）絶縁性の可撓性テープ表面に銅箔膜のインナーリードとアウターリードとからなるリードが形成され、前記絶縁性の可撓性テープの中央部に半導体チップを固定するデバイスホールが形成され、前記デバイスホールと前記リードとでユーザーエリアを構成し、前記ユーザーエリアの外側にスリットもしくはブリッジで分割された複数のスリットが形成された半導体チップ搭載用テープを準備する工程と、前記リードと半導体チップの外部端子とを突起電極を介して接続する工程と、少なくとも前記半導体チップの主面を封止体で封止する工程とを備えたことを特徴とする。
（５）絶縁性の可撓性テープ表面に銅箔膜のインナーリードとアウターリードとからなるリードが形成され、前記絶縁性の可撓性テープの中央部に半導体チップを固定するデバイスホールが形成され、前記デバイスホールと前記リードとでユーザーエリアを構成し、前記ユーザーエリアの外側にスリットもしくはブリッジで分割された複数のスリットが形成された半導体チップ搭載用テープを準備する工程と、前記リードと半導体チップの外部端子とを突起電極を介して接続する工程と、少なくとも前記半導体チップの主面を封止体で封止する工程とを備えたことを特徴とする。
【００２０】
（６）前記（５）に記載の半導体装置の製造方法において、前記半導体チップ搭載用テープは、長尺形状に形成され、前記スリットは前記の長さ方向を横切るように形成されていることを特徴とする。
（７）前記（５）又は６に記載の半導体装置の製造方法において、前記半導体チップ搭載用テープは、長尺形状に形成され、前記スリットは前記テープの長さ方向に沿って形成されていることを特徴とする。
（８）絶縁性の可撓性テープ表面に銅箔膜のインナーリードとアウターリードとからなるリードが形成され、前記絶縁性の可撓性テープの中央部に半導体チップを固定するデバイスホールが形成され、前記デバイスホールと前記リードとでユーザーエリアを構成し、前記ユーザーエリアの外側で前記アウターリードの外側に形成されたスリットを有する半導体チップ搭載用テープを準備する工程と、前記リードと半導体チップの外部端子とを突起電極を介して接続する工程と、少なくとも前記半導体チップの主面を封止体で封止する工程とを備えたことを特徴とする。
（６）前記（５）に記載の半導体装置の製造方法において、前記半導体チップ搭載用テープは、長尺形状に形成され、前記スリットは前記の長さ方向を横切るように形成されていることを特徴とする。
（７）前記（５）又は６に記載の半導体装置の製造方法において、前記半導体チップ搭載用テープは、長尺形状に形成され、前記スリットは前記テープの長さ方向に沿って形成されていることを特徴とする。
（８）絶縁性の可撓性テープ表面に銅箔膜のインナーリードとアウターリードとからなるリードが形成され、前記絶縁性の可撓性テープの中央部に半導体チップを固定するデバイスホールが形成され、前記デバイスホールと前記リードとでユーザーエリアを構成し、前記ユーザーエリアの外側で前記アウターリードの外側に形成されたスリットを有する半導体チップ搭載用テープを準備する工程と、前記リードと半導体チップの外部端子とを突起電極を介して接続する工程と、少なくとも前記半導体チップの主面を封止体で封止する工程とを備えたことを特徴とする。
Claims (8)
- 絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられ、前記インナーリードに接続される半導体チップを搭載する領域と前記リードとを含むユーザーエリアを有している半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの外側にスリットを設けてなることを特徴とする半導体チップ搭載用テープキャリア。
- 絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられ、前記インナーリードに接続される半導体チップを搭載する領域と前記リードとを含むユーザーエリアを有している半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの外側にブリッジで分割された複数のスリットを設けてなることを特徴とする半導体チップ搭載用テープキャリア。
- 絶縁性の可撓性テープにインナーリードとアウターリードを有するリードが設けられている半導体チップ搭載用テープキャリアであって、前記半導体チップが搭載されるユーザーエリアの入力アウターリードとテストパッドとの間にスリットを設けてなることを特徴とする半導体チップ搭載用テープキャリア。
- 請求項１乃至３に記載の半導体チップ搭載用テープキャリアのうちいずれか１つのテープキャリアの前記半導体チップを搭載領域に半導体チップが搭載され、該半導体チップの外部電極とインナーリードとが電気的に接続され、少なくとも前記半導体チップの主面を封止体で封止してなることを特徴とする半導体装置。
- 絶縁性の可撓性テープ表面に銅箔膜のインナーリードとアウターリードとからなるリードが形成され、前記絶縁性の可撓性テープの中央部に半導体チップを固定するデバイスホールが形成され、前記デバイスホールと前記リードとでユーザーエリアを構成し、前記ユーザーエリアの外側にスリットもしくはブリッジで分割された複数のスリットが形成された半導体チップ搭載用テープを準備する工程と、前記リードと半導体チップの外部端子とを突起電極を介して接続する工程と、少なくとも前記半導体チップの主面を封止体で封止する工程とを備えたことを特徴とする半導体装置の製造方法。
- 前記半導体チップ搭載用テープは、長尺形状に形成され、前記スリットは前記の長さ方向を横切るように形成されていることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記半導体チップ搭載用テープは、長尺形状に形成され、前記スリットは前記テープの長さ方向に沿って形成されていることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
- 絶縁性の可撓性テープ表面に銅箔膜のインナーリードとアウターリードとからなるリードが形成され、前記絶縁性の可撓性テープの中央部に半導体チップを固定するデバイスホールが形成され、前記デバイスホールと前記リードとでユーザーエリアを構成し、前記ユーザーエリアの外側で前記アウターリードの外側に形成されたスリットを有する半導体チップ搭載用テープを準備する工程と、前記リードと半導体チップの外部端子とを突起電極を介して接続する工程と、少なくとも前記半導体チップの主面を封止体で封止する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10124536A JPH11317428A (ja) | 1998-05-07 | 1998-05-07 | テープキャリア、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10124536A JPH11317428A (ja) | 1998-05-07 | 1998-05-07 | テープキャリア、半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317428A JPH11317428A (ja) | 1999-11-16 |
| JPH11317428A5 true JPH11317428A5 (ja) | 2005-02-10 |
Family
ID=14887912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10124536A Pending JPH11317428A (ja) | 1998-05-07 | 1998-05-07 | テープキャリア、半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11317428A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713637B1 (ko) * | 2000-02-21 | 2007-05-02 | 엘지.필립스 엘시디 주식회사 | 테이프 캐리어 팩키지 필름 |
| JP2005183720A (ja) | 2003-12-19 | 2005-07-07 | Brother Ind Ltd | 素子実装基板の製造方法及びプリント基板 |
| KR100684793B1 (ko) | 2004-12-07 | 2007-02-20 | 삼성에스디아이 주식회사 | 릴상의 테이프 캐리어 패키지와 이를 적용한 플라즈마디스플레이 장치 |
| KR100793068B1 (ko) * | 2005-03-07 | 2008-01-10 | 엘지전자 주식회사 | 더미 패턴을 이용한 티씨피 제조 방법 및 그 더미 패턴 필름 |
-
1998
- 1998-05-07 JP JP10124536A patent/JPH11317428A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400965B2 (ja) | 積層化半導体パッケージ及びその製造方法 | |
| KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH09312375A5 (ja) | ||
| SG77704A1 (en) | Semiconductor device and method of fabricating the same | |
| JPH10261756A5 (ja) | ||
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JP2564771B2 (ja) | 放熱板付き半導体装置及びその製造方法 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JPH02133942A (ja) | セラミックチップキャリア型半導体装置 | |
| CA2017080A1 (en) | Semiconductor device package structure | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPS62154769A (ja) | 半導体装置 | |
| JPH10242362A5 (ja) | ||
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS635253Y2 (ja) | ||
| JPS62169461A (ja) | 半導体装置 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPS5949695B2 (ja) | ガラス封止半導体装置の製法 | |
| JP3405718B2 (ja) | 半導体装置 | |
| JP2841831B2 (ja) | チップキャリア | |
| JPS6263935U (ja) | ||
| JPH01171251A (ja) | ピングリッドアレーパッケージ | |
| JPH0737931A (ja) | テープキャリア型半導体装置 |