JPH11326872A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH11326872A
JPH11326872A JP13881798A JP13881798A JPH11326872A JP H11326872 A JPH11326872 A JP H11326872A JP 13881798 A JP13881798 A JP 13881798A JP 13881798 A JP13881798 A JP 13881798A JP H11326872 A JPH11326872 A JP H11326872A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
segment
electrode
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13881798A
Other languages
English (en)
Other versions
JP3874930B2 (ja
Inventor
Koji Numao
孝次 沼尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Government
Sharp Corp
Original Assignee
UK Government
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Government, Sharp Corp filed Critical UK Government
Priority to JP13881798A priority Critical patent/JP3874930B2/ja
Priority to GB9911492A priority patent/GB2337627B/en
Publication of JPH11326872A publication Critical patent/JPH11326872A/ja
Application granted granted Critical
Publication of JP3874930B2 publication Critical patent/JP3874930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 液晶、特に強誘電性液晶を用いた表示装置に
おける配向の劣化および表示品位劣化を防止する。 【解決手段】 電源遮断時に、アナログスイッチアレイ
３ｂへ付与される駆動電圧ＶC0〜ＶC2およびアナログ電
源電圧ＶC+・ＶC-と、アナログスイッチアレイ４ｃへ付
与される駆動電圧ＶS0〜ＶS2およびアナログ電源電圧Ｖ
S+・ＶS-とを同一電位（ＶC0）にする。このときは、ま
だ、デジタル電源電圧ＶD1・ＶD2が接地電位になってお
らず安定しているので、論理制御部３ａ・４ｄの動作は
安定している。それゆえ、アナログスイッチアレイ３ｂ
・４ｃにおけるアナログスイッチＳＷC0〜ＳＷC2・ＳＷ
S0〜ＳＷS2がハイインピーダンス状態に陥ることはない
し、コモン電極Ｌおよびセグメント電極Ｓの総ての電位
が同電位に維持される。その後、デジタル電源電圧ＶD1
・ＶD2をデジタル電源７のＧＮＤ電位にして電源遮断操
作を完了する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配向の劣化および
表示品位の劣化が改善された液晶表示装置、特に強誘電
性液晶を用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置は、一般に、第１電極と第
２電極とをそれぞれ備えた、対向する一対の基板の間に
液晶が封入されている構造をなしている。このような液
晶表示装置、特に液晶として強誘電性液晶を用いた表示
装置には、配向の劣化および表示品位の劣化が存在す
る。
【０００３】このような問題を解決する対策として、従
来、以下のような３つの方法が知られている。その方法
とは、（１）第１電極および第２電極に付与される駆動
信号の平均電位を等しくする方法（特開平６−８２７５
５号公報等）、（２）同電位になるように第１電極と第
２電極とを短絡する方法（特開平５−２７２１２号公報
等）および（３）電源遮断時に強制的に表示内容を初期
化した後、同電位になるように第１電極と第２電極とを
短絡する方法（特開平６−４０４７号、特開平３−１４
１３２１号公報等）である。
【０００４】具体的には、特開平６−８２７５５号公報
に開示されている（１）の方法では、図１２に示すよう
に、振幅および持続時間が等しい正負の電圧を電極へ印
加している。この方法によれば、強誘電性液晶へ印加さ
れる電圧から直流成分が除かれるので、液晶の劣化が防
止される。これは、ＤＣ電圧印加による液晶の劣化を防
止するために行われる操作である。
【０００５】また、特開平５−２７２１２号公報に開示
されている（２）の方法では、図１３に示すように、強
誘電性液晶５１に電圧を印加する電極５２・５３間に蓄
積された電荷を取り除くように、電極５２・５３を短絡
するか、またはスイッチ５４によって電極５２・５３の
電位を同電位にした後で電源を遮断することによって液
晶の劣化を防止している。これは、電源遮断時に液晶の
配向状態を破壊する残留電荷や強いＤＣ電圧が印加され
るのを防止するための操作である。
【０００６】さらに、特開平６−４０４７号公報や特開
平３−１４１３２１号公報に開示されている（３）の方
法では、図１４および図１５に示すように、コモン電極
およびセグメント電極の電位を同電位（コモンおよびセ
グメント駆動電圧の平均電位ＶC ）にし、続いて強誘電
性液晶の配向状態を一方の状態に揃えるようにセグメン
ト電極の電位のみを電圧Ｖ4 とし、さらに再び両電極を
同電位にした後に電源を遮断している。これは、電源を
投入したときに、強誘電性液晶の双安定性によって以前
の電源遮断時に記憶された表示内容が現れることを防ぐ
こと、および電源遮断後の強誘電性液晶の自発分極の影
響をパネル全面で均一にすることで、配向性等をパネル
内で均一にし（初期化）、表示品位の劣化を防止するた
めの操作である。
【０００７】
【発明が解決しようとする課題】しかしながら、強誘電
性液晶へ印加される電圧から直流成分を除去する（１）
の方法（特開平６−８２７５５号公報）、および強誘電
性液晶の両端を同電位とし、その後電源を遮断する
（２）の方法（特開平５−２７２１２号公報）の両方を
適用しても配向劣化や表示品位の劣化が起こる場合があ
る。また、（３）の方法（特開平６−４０４７号公報や
特開平３−１４１３２１号公報）では、図１５に示すよ
うに、強誘電性液晶の配向状態を一方の状態に揃えるよ
うに電源遮断前にセグメント電極のみに電圧Ｖ4 を印加
するので、この初期化期間にコモン電極とセグメント電
極との間にＤＣ電圧が印加されることが液晶の特性劣化
の原因となる場合がある。
【０００８】本発明は、上記の不都合が生じる原因を解
析し、液晶の配向劣化および表示品位劣化を防止する液
晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の請求項１に記載
の液晶表示装置は、上記の課題を解決するために、互い
に並行に配された複数のコモン電極と、互いに並行に配
されるとともに該コモン電極と間隔をおいて交差するよ
うに配される複数のセグメント電極と、上記コモン電極
へコモン電極用駆動電圧を印加するコモン側駆動回路
と、上記セグメント電極へセグメント電極用駆動電圧を
印加するセグメント側駆動回路と、上記コモン電極と上
記セグメント電極との間に介在する液晶層とを備えた液
晶表示装置において、以下の手段を講じていることを特
徴としている。
【００１０】すなわち、上記液晶表示装置は、上記コモ
ン側駆動回路が、外部から付与される上記コモン電極用
駆動電圧を上記コモン電極へ出力する第１アナログ回路
部と、該第１アナログ回路部の出力動作を制御する第１
デジタル回路部とを有する一方、上記セグメント側駆動
回路が、外部から付与される上記セグメント電極用駆動
電圧を上記セグメント電極へ出力する第２アナログ回路
部と、該第２アナログ回路部の出力動作を制御する第２
デジタル回路部とを有しており、電源遮断時に、上記第
１および第２アナログ回路部へそれぞれ付与される、上
記両駆動電圧と第１および第２アナログ電源電圧とを同
一電位にした後、上記第１および第２デジタル回路部に
それぞれ付与される第１および第２デジタル電源電圧を
上記第１および第２デジタル回路部の接地電位にするよ
うに上記コモン側駆動回路および上記セグメント側駆動
回路への上記各電圧の付与を制御する制御手段を備えて
いる。
【００１１】上記の構成において電源が遮断される際に
は、制御手段が、コモン側駆動回路およびセグメント側
駆動回路への上記各電圧の付与を制御することによっ
て、まず、両駆動電圧と第１および第２アナログ電源電
圧とが同一電位になる。このときは、まだ、第１および
第２デジタル電源電圧が接地電位になっておらず安定し
ているので、第１および第２デジタル回路部の動作は安
定している。
【００１２】それゆえ、一般に第１および第２デジタル
回路部によってその出力動作が制御される第１および第
２アナログ回路部を構成する、同一の出力端子に接続さ
れたアナログスイッチが同時にハイインピーダンス状態
に陥ることはないし、もし陥ったとしても、コモン側お
よびセグメント側の総ての駆動電圧および第１および第
２アナログ電源電圧（アナログスイッチを駆動するアナ
ログ系電源電圧）が同一電位に保持される。したがっ
て、コモン電極およびセグメント電極の総ての電位が同
電位に維持される。そして、この状態から、第１および
第２デジタル電源電圧が記第１および第２デジタル回路
部の接地電位になると、電源遮断の操作が完了する。
【００１３】上記の構成によれば、不要な電荷がコモン
電極とセグメント電極との間に残存しなくなるので、液
晶の配向乱れが生じなくなる。
【００１４】上記液晶表示装置においては、請求項２に
記載のように、上記制御手段が、上記コモン電極用駆動
電圧、上記セグメント電極用駆動電圧、ならびに上記第
１および第２アナログ電源電圧を所定電位にした後、該
所定電位を上記第１および第２デジタル回路部の接地電
位にしてから、上記第１および第２デジタル電源電圧を
上記接地電位にすることが好ましい。
【００１５】この構成による電源遮断操作においては、
第１および第２デジタル電源電圧を接地電位にする前
に、コモン電極用駆動電圧、セグメント電極用駆動電
圧、ならびに上記第１および第２アナログ電源電圧が第
１および第２デジタル回路部の接地電位になるので、第
１および第２デジタル電源電圧が接地電位になったとき
には、第１および第２アナログ電源電圧出力がすでに接
地電位に安定している。それゆえ、アナログスイッチが
ハイインピーダンス状態に陥ることはなし、もし陥った
としても、コモン側およびセグメント側の総ての駆動電
圧ならびに第１および第２アナログ電源電圧（アナログ
スイッチを駆動するアナログ系電源電圧）が総て接地電
位に安定しているので、アナログスイッチの動作を制御
する第１および第２デジタル回路部からの制御信号が乱
れても、コモン電極およびセグメント電極の総ての電位
が接地電位に維持される。
【００１６】請求項１または２に記載の液晶表示装置に
おいては、請求項３に記載のように、上記制御手段が、
上記コモン電極用駆動電圧、上記セグメント電極用駆動
電圧、ならびに上記第１および第２アナログ電源電圧を
所定電位にするとき、上記コモン電極用駆動電圧および
上記セグメント電極用駆動電圧を上記所定電位にした
後、上記第１および第２アナログ電源電圧を上記所定電
位にすることが好ましい。
【００１７】一般に、コモン側駆動回路およびセグメン
ト側駆動回路はドライバＩＣによって構成される。この
ドライバＩＣ内部では、第１および第２アナログ回路部
（アナログスイッチ）の動作を制御するＯＮ／ＯＦＦ電
位と、第１および第２デジタル電源電圧でそれぞれ動作
する第１および第２デジタル回路部のＯＮ／ＯＦＦ電位
とが一致しない。したがって、両電位を一致させるため
に、第１アナログ回路部と第１デジタル回路部との間、
および第２アナログ回路部と第２デジタル回路部との間
にレベルシフタを設ける必要がある。このレベルシフタ
は、多くの場合、アナログ電源（第１および第２アナロ
グ電源電圧）で動作するので、アナログ電源のＯＦＦ時
に、同一の出力端子に接続されたアナログスイッチのい
ずれがＯＮするかが不確定になる。
【００１８】これに対しては、上記のように、アナログ
電源のＯＦＦに先立って、コモン電極用駆動電圧および
セグメント電極用駆動電圧を所定電位（同一電位）にし
ておき、続いて第１および第２アナログ電源電圧を所定
電位にすることが有効である。つまり、アナログ電源の
ＯＦＦ時に、同一の出力端子に接続されたアナログスイ
ッチが同時にハイインピーダンス状態に陥っても、すで
に各アナログスイッチの前後段の電位が等しくなってい
るので、その影響を受けない。また、あるアナログスイ
ッチがＯＮした場合でも、各アナログスイッチの前後段
の電位が等しくなっているので、余分なＤＣ電圧をコモ
ン電極とセグメント電極とに印加することがない。
【００１９】本発明の請求項４に記載の液晶表示装置
は、上記の課題を解決するために、互いに並行に配され
た複数のコモン電極と、互いに並行に配されるとともに
該コモン電極と間隔をおいて交差するように配される複
数のセグメント電極と、上記コモン電極と上記セグメン
ト電極との間に介在する液晶層とを備えた液晶表示装置
において、以下の手段を講じていることを特徴としてい
る。
【００２０】すなわち、上記液晶表示装置は、電源遮断
時に、上記セグメント電極へ印加されるセグメント電極
用駆動電圧を、上記コモン電極へ印加されるコモン電極
用駆動電圧の平均値と等しい電位にした後、上記コモン
電極用駆動電圧を上記平均値と等しい電圧にするように
上記両電極への上記各電圧の付与を制御する制御手段を
備えている。
【００２１】上記の構成において電源が遮断される際に
は、制御手段が、両電極への上記各電圧の付与を制御す
ることによって、まず、セグメント電極用駆動電圧がコ
モン電極用駆動電圧の平均値と等しい電位になる。この
とき、液晶分子が一方のメモリ状態に安定することによ
って画面が一様な表示状態になる。
【００２２】請求項４に記載の液晶表示装置において
は、請求項５に記載のように、上記コモン電極用駆動電
圧の値と持続時間との積が、上記平均値を基準として、
この基準に対する正の領域と負の領域とにおいて所定周
期期間毎で等しく（ＤＣバランスをとり）、かつ上記コ
モン電極用駆動電圧の絶対値が上記正の領域と負の領域
とで異なる（非対象となる）ように上記コモン電極用駆
動電圧を発生する駆動電圧発生手段をさらに備えている
ことが好ましい。
【００２３】このような構成では、コモン電極用電圧
が、例えば２種類のパルス状の電圧、すなわち液晶の安
定状態を切り換える（現在の表示状態を書き換える）た
めのストローブパルスと、液晶の安定状態を所定の一方
の状態に切り換える（現在の表示状態を消去する）ブラ
ンキングパルスとを有する場合、ＤＣバランスをとりな
がらストローブパルスの電圧を低下させると、液晶の安
定状態が、ストローブパルスによって切り換わらなくな
った後、ブランキングパルスでも切り換わらなくなる。
【００２４】本発明の請求項６に記載の液晶表示装置
は、上記の課題を解決するために、互いに並行に配され
た複数のコモン電極と、互いに並行に配されるとともに
該コモン電極と間隔をおいて交差するように配される複
数のセグメント電極と、上記コモン電極へコモン電極用
駆動電圧を印加するコモン側駆動回路と、上記セグメン
ト電極へセグメント電極用駆動電圧を印加するセグメン
ト側駆動回路と、上記コモン電極と上記セグメント電極
との間に介在する液晶層とを備えた液晶表示装置におい
て、以下の手段を講じていることを特徴としている。
【００２５】すなわち、上記の液晶表示装置は、電源遮
断時に、上記コモン側駆動回路における上記コモン電極
用駆動電圧の出力端がハイインピーダンス状態になった
とき、最も低い抵抗を介して該出力端へ付与される電位
を上記コモン電極用駆動電圧の平均値と等しい電位にす
るとともに、上記セグメント側駆動回路における上記セ
グメント電極用駆動電圧の出力端がハイインピーダンス
状態になったとき、最も低い抵抗を介して該出力端へ付
与される電位を上記セグメント電極用駆動電圧の平均値
と等しい電位にする平均電位付与手段を備えている。
【００２６】上記の構成においては、平均電位付与手段
によって、コモン側駆動回路およびセグメント側駆動回
路の上記出力端が最も低い抵抗を介して付与される電位
が、コモン電極用駆動電圧の平均値およびセグメント電
極用駆動電圧の平均値になるので、該電位が接地電位に
近づくことがなくなる。
【００２７】請求項１ないし６に記載の液晶表示装置に
おいては、請求項７に記載のように、上記液晶層が強誘
電性液晶を含む材料からなることが好ましい。双安定性
を有する強誘電性液晶は、請求項１ないし６に記載の液
晶表示装置における操作に適しており、配向劣化および
表示品位劣化を効果的に防止することができる。
【００２８】請求項７に記載の液晶表示装置において
は、請求項８に記載のように、上記コモン電極と上記セ
グメント電極とがそれぞれの上に形成される１対の基板
と上記液晶層との界面近傍における上記液晶層内の液晶
分子が、上記液晶層を構成するスメクティック層が折れ
曲がる向きに上記界面に対し所定の角度をもって立ち上
がるように配向されていることが好ましい。このような
配向状態は、いわゆるＣ２配向状態と呼ばれ、液晶分子
がスメクティック層が折れ曲がる向きと反対の向きに立
ち上がるＣ１配向状態よりも、スイッチング速度が高
い。
【００２９】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１１に基づいて説明すれば、以下の通りであ
る。
【００３０】〔強誘電性液晶ディスプレイの構成〕ま
ず、本発明の実施対象である強誘電性液晶ディスプレイ
（以降、ＦＬＣＤと称する）の構成について説明する。
なお、以降の説明においては、強誘電性液晶をＦＬＣと
称する。
【００３１】図２に示すように、本ＦＬＣＤ１は、ＦＬ
Ｃパネル２と、コモン側駆動回路（以降、コモンドライ
バと称する）３と、セグメント側駆動回路（以降、セグ
メントドライバと称する）４とを備えている。
【００３２】図３に示す断面構造を有するＦＬＣパネル
２は、２枚のガラス基板１１・１２が互いに対向されて
配置され、一方のガラス基板１１の表面には、インジウ
ム錫酸化物（以降、ＩＴＯと称する）等からなる透明な
セグメント電極Ｓが複数本互いに平行に配置されてい
る。その上を被覆する絶縁膜１３は、ＳｉＯ2 等の透明
な材料で形成されている。
【００３３】セグメント電極Ｓと対向するもう一方のガ
ラス基板１２の表面には、ＩＴＯ等からなる透明なコモ
ン電極Ｌがセグメント電極Ｓと直交する向きに複数本互
いに平行に配置されている。その上を被覆する絶縁膜１
４は、絶縁膜１３と同様、ＳｉＯ2 等の透明な材料で形
成されている。絶縁膜１３・１４の上にはラビング処理
などが施されたポリビニルアルコール等からなる透明の
配向膜１５・１６が各々形成されている。
【００３４】上記の２枚のガラス基板１１・１２は、一
部に注入口を残してシール剤１８で貼り合わされてお
り、それらの間にＦＬＣ材料が封入されることによって
液晶層１７が形成されている。ＦＬＣ材料は、シール剤
１８により形成されるシール壁に設けられた注入口から
配向膜１５・１６で挟まれる空間内に真空注入等によっ
て注入された後、上記注入口が封止剤で封止されること
によって封入される。ＦＬＣパネル２における配向膜１
５・１６間の間隔、すなわちセルギャップは、約１．０
〜１．５μｍに設定されている。
【００３５】前述のようにして貼り合わされた２枚のガ
ラス基板１１・１２は、互いに偏光軸が直交するように
配置された２枚の偏光板１９・２０で挟まれている。
【００３６】本実施の形態では、上記の液晶層１７を構
成する液晶材料として、メルク社製のＳＣＥ−８と以下
の構造式で示される化合物とを９：１の割合でブレンド
したＦＬＣ組成物Ａ（特開平６−４３４３３号公報参
照）を用いるとともに、配向膜１５・１６をチッソ社製
の配向膜材料ＰＳＩ−Ａ−２１０１によって形成してい
る。このＦＬＣ組成物Ａの誘電異方性Δεは負である。
また、上記の化合物をＦＬＣ組成物Ａに混入することに
よって、後述する負の誘電異方性Δεによる効果を高
め、後述するメモリパルス幅τが最小値τmin になると
きの電圧Ｖmin を上記の化合物が混入されないＳＣＥ−
８を液晶材料として用いた場合のそれより低くすること
ができる。これによって、実用的な低い電圧で液晶を駆
動することができる。
【００３７】
【化１】
【００３８】図２に示すように、コモンドライバ３は本
ＦＬＣパネル２のコモン電極Ｌに接続され、セグメント
ドライバ４はセグメント電極Ｓに接続されている。な
お、図１では、説明を簡単にするために、１６本のコモ
ン電極Ｌと、１６本のセグメント電極Ｓを備え、これら
のコモン電極Ｌおよびセグメント電極Ｓによって１６×
１６の画素が構成されている例を示している。また、図
２においては、符号Ｌに添字ｉ（ｉ＝Ｏ〜Ｆ）を付加す
ることによって各コモン電極Ｌを区別し、符号Ｓに添字
ｊ（ｊ＝Ｏ〜Ｆ）を付加することによって各セグメント
電極Ｓを区別している。さらに、以降の説明では、任意
のコモン電極Ｌi と任意のセグメント電極Ｓj とが交差
する部分である画素に符号Ａijを充てる。
【００３９】コモンドライバ３は、コモン電極Ｌに駆動
電圧を印加するための回路であり、シフトレジスタ（論
理制御部）３ａおよびアナログスイッチアレイ３ｂから
構成されている。アナログスイッチアレイ３ｂは、コモ
ン電極Ｌへ電圧を印加する第１アナログ回路部としての
機能を有し、シフトレジスタ３ａは、第１アナログ回路
部を制御する第１デジタル回路部として機能している。
【００４０】このコモンドライバ３では、１ビットの入
力データＹＩがクロックＹＣＫに基づいてシフトレジス
タ３ａによって転送されるとともに、シフトレジスタ３
ａの各出力端から出力された値に応じた電圧が、その出
力端に対応するコモン電極Ｌにアナログスイッチアレイ
３ｂを介して印加される。具体的には、出力値が“１”
のとき、コモン電極Ｌi には選択電圧ＶC1が印加され、
出力値が“０”のとき、コモン電極Ｌk （ｋ≠ｉ）には
非選択電圧ＶC0が印加され、出力値が“２”のとき、コ
モン電極Ｌh （ｈ≠ｋ，ｈ≠ｉ）には消去電圧ＶC2が印
加される。
【００４１】一方、セグメントドライバ４は、セグメン
ト電極Ｓに駆動電圧を印加するための回路であり、シフ
トレジスタ４ａ、ラッチ４ｂおよびアナログスイッチア
レイ４ｃから構成されている。アナログスイッチアレイ
４ｃは、セグメント電極Ｓへ電圧を印加する第２アナロ
グ回路部としての機能を有し、シフトレジスタ４ａおよ
びラッチ４ｂは、第２アナログ回路部を制御する第２デ
ジタル回路部としての機能を有しており、論理制御部４
ｄを構成している。
【００４２】このセグメントドライバ４では、入力デー
タＸＩが、クロックＸＣＫに基づいてシフトレジスタ４
ａによって転送され、シフトレジスタ４ａの各出力端か
ら出力されて、さらに負論理のラッチパルスＬＰに同期
してラッチ４ｂで保持される。また、このセグメントド
ライバ４では、ラッチ４ｂに保持された入力データＸＩ
の値に応じた電圧が、その出力端に対応するセグメント
電極Ｓにアナログスイッチアレイ４ｃを介して印加され
る。具体的には、入力データＸＩの値が“２”のとき、
セグメント電極Ｓj に書換電圧ＶS2が印加され、入力デ
ータＸＩの値が“１”のとき、セグメント電極Ｓf （ｆ
≠ｊ）に保持電圧ＶS1が印加され、入力データＸＩの値
が“０”のとき、セグメント電極Ｓg （ｇ≠ｊ，ｇ≠
ｆ）に非書換電圧ＶS0が印加される。
【００４３】ところで、図４（ｂ）に示すように、画素
Ａijに含まれるＦＬＣ分子２１は、分子の長軸方向と垂
直な方向の自発分極Ｐs を持っている。このＦＬＣ分子
２１は、コモン電極Ｌとセグメント電極Ｓとの電位差か
ら生成される電界Ｅと自発分極Ｐs とのベクトル積に比
例した力を受け、２倍のチルト角２θの頂角を持った円
錐２４の表面上を移動する。ＦＬＣパネル２において
は、前述のように狭いセルギャップ（約１．０〜１．５
μｍ）が設定されることによって、ＦＬＣ分子２１が、
図４（ａ）に示す双安定状態Ｐ1 ・Ｐ2 をとり、図４
（ｂ）に示す電界Ｅにより軸２２まで移動させられると
安定状態Ｐ1 となり、電界Ｅにより軸２３まで移動させ
られると安定状態Ｐ2 となる性質を持つ。また、ＦＬＣ
分子２１には、その与えられた安定状態が変化しない限
り、電界Ｅにより動かされても元の安定状態へ戻ろうと
する復元力が働く。
【００４４】したがって、このＦＬＣ分子２１の一方の
メモリ状態と前述の偏光板１９・２０の偏光軸を一致さ
せれば、一方のメモリ状態にあるＦＬＣ分子２１から構
成される画素Ａijは暗く見え、他方のメモリ状態にある
ＦＬＣ分子２１から構成される画素Ａijは明るく見え
る。
【００４５】〔ＦＬＣＤの駆動法〕次に、誘電異方性が
負であるＦＬＣ組成物Ａを含んだＦＬＣＤ１の駆動法を
説明する。
【００４６】誘電異方性が負のＦＬＣ分子２１には、こ
の他に分子の長軸方向と短軸方向との誘電率の差（誘電
異方性）Δε、および電界Ｅの二乗に比例した力が働
く。すなわち、ＦＬＣ分子に働く力Ｆは、次式により表
される。 Ｆ＝Ｋ0 ×Ｐs ×Ｅ＋Ｋ1 ×Δε×Ｅ2 となる。
【００４７】なお、上式において、Ｋ0 およびＫ1 は定
数である。
【００４８】そこで、この誘電異方性Δεが負のＦＬＣ
材料をＦＬＣパネル２ヘ封入すれば、電界Ｅの増加とと
もに、負の誘電異方性の効果による力の増加が自発分極
Ｐsによる力の増加よりも大きくなるので、ある電界Ｅ
min でＦＬＣ分子２１に働く力は最大になる。また、メ
モリパルス幅τはＦＬＣ分子２１に働く力に逆比例する
と考えられるから、メモリパルス幅τはその電界Ｅmin
で最小になる。
【００４９】この現象を利用したＦＬＣＤ１の駆動方法
としては、例えば、Ferroelectrics, 1991, Vol. 122,
pp.63-79の“The JOERS/ALVEY Ferroelectric Multiple
xingScheme"に記載されているＪ／Ａ駆動方法がある。
【００５０】図５に、本実施の形態で用いるＦＬＣ組成
物Ａの電圧対メモリパルス幅を示す。図５に示す曲線α
は、図６（ｂ）に示すように、±７．５Ｖのバイアス電
圧を重畳しながら測定したデータであり、図５に示す曲
線βは、図６（ａ）に示すように、±０Ｖのバイアス電
圧を重畳しながら測定したデータである。
【００５１】上記の論文では、Ｊ／Ａ駆動方法が、１画
面の書き換えを２フィールドかけて行い、第１のフィー
ルドで図７（ａ）に示す駆動波形を付与し、第２のフィ
ールドで図７（ｂ）に示す駆動波形を付与することが記
載されている。
【００５２】具体的には、画素Ａijを構成するＦＬＣ分
子２１の安定状態を一方の安定状態へ切り換える場合
は、図７（ａ）に示すように、第１のフィールドでコモ
ン電極Ｌi へ選択電圧ＶCAを印加し、セグメント電極Ｓ
j へ電圧ＶSCを印加する。このとき、図７（ａ）に示す
電圧ＶA-C が画素Ａij内のＦＬＣ分子２１へ印加され、
これによって、そのＦＬＣ分子２１の安定状態が一方の
安定状態に切り換えられる。また、図７（ｂ）に示すよ
うに、第２のフィールドでコモン電極Ｌi へ選択電圧Ｖ
CEを印加し、セグメント電極Ｓj へ電圧ＶSHを印加す
る。このとき、図７（ｂ）に示す電圧ＶE-H が画素Ａij
内のＦＬＣ分子２１へ印加され、これによって、そのＦ
ＬＣ分子２１の安定状態が保持される。
【００５３】画素Ａijを構成するＦＬＣ分子２１の安定
状態をもう一方の安定状態へ切り換える場合は、図７
（ａ）に示すように、第１のフィールドでコモン電極Ｌ
i へ選択電圧ＶCAを印加し、セグメント電極Ｓj へ電圧
ＶSGを印加する。このとき、図７（ａ）に示す電圧Ｖ
A-G が画素Ａij内のＦＬＣ分子２１へ印加されるので、
そのＦＬＣ分子２１の安定状態は変化しない。また、図
７（ｂ）に示すように、第２のフィールドでコモン電極
Ｌi へ選択電圧ＶCEを印加し、セグメント電極Ｓjへ電
圧ＶSDを印加する。このとき、図７（ｂ）に示す電圧Ｖ
E-D が画素Ａij内のＦＬＣ分子２１へ印加され、そのＦ
ＬＣ分子の安定状態がもう一方の安定状態へ切り換えら
れる。
【００５４】他の画素Ａkj（ｋ≠１）を構成するＦＬＣ
分子２１の安定状態を切り換えているときには、次のよ
うに電圧を印加する。まず、図７（ａ）に示すように、
第１のフィールドでコモン電極Ｌi へ非選択電圧ＶCBを
印加し、セグメント電極Ｓjへは電圧ＶSCまたはＶSGを
印加する。これにより、画素Ａijを構成するＦＬＣ分子
２１へは電圧ＶSCまたはＶSGが印加されるので、そのＦ
ＬＣ分子２１の安定状態は変化しない。続いて、図７
（ｂ）に示すように、第２のフィールドではコモン電極
Ｌi へ非選択電圧ＶCFを印加し、セグメント電極Ｓj へ
は電圧ＶSDまたはＶSHを印加する。これにより、画素Ａ
ij内のＦＬＣ分子２１へは電圧ＶF-D またはＶF-H が印
加されるので、そのＦＬＣ分子２１の安定状態を変化さ
せない。
【００５５】このように、Ｊ／Ａ駆動方法では、１画面
の書き換えを２フィールドかけて行い、第１のフィール
ドで図７（ａ）に示す駆動波形を付与し、第２のフィー
ルドで図７（ｂ）に示す駆動波形を付与する。しかしな
がら、SID '92 において“Colour Digital Ferroelectr
ic Liquid Crystal Displays For Laptop Application
s" として発表されたブランキング駆動法は、これとは
異なる駆動波形を付与する。このブランキング駆動方法
は、図８に示すように、選択電圧ＶS ＋ＶC0を１スロッ
ト期間（図７（ａ）（ｂ）に示す時間ｔｓ）にコモン電
極Ｌへ付与する７スロット期間前から６スロット期間前
の間に電圧−ＶS ／２＋ＶC0のブランキングパルスＢＰ
を付与する。
【００５６】このブランキングパルスＢＰをコモン電極
Ｌi へ付与することで、セグメント電極Ｓj へ図７
（ｂ）に示す電圧ＶSDまたはＶSHを印加しても、画素Ａ
ijを構成するＦＬＣ分子２１へは図８に示す電圧（画素
印加電圧）が印加される。これにより、セグメント電極
Ｓj へ印加される電圧に関係なく、強制的にそのＦＬＣ
分子２１の安定状態が一方の安定状態へ切り換えられ
る。その後、図７（ｂ）に示すように、コモン電極Ｌi
へ選択電圧ＶCEを印加し、セグメント電極Ｓj へ印加す
る電圧を電圧ＶSDまたはＶSHとすることで、選択的にＦ
ＬＣ分子２１の安定状態をもう一方の安定状態に切り換
えるか、そのまま一方の安定状態に保持することが可能
になる。
【００５７】〔実施の形態１〕ここで、前述の図２に示
すＦＬＣＤ１に上記のブランキング駆動法を適用した例
について説明する。
【００５８】まず、この例に係るＦＬＣＤ１の詳細な構
成について説明する。
【００５９】本ＦＬＣＤ１は、図１に示すように、ＦＬ
Ｃパネル２、コモンドライバ３およびセグメントドライ
バ４の他に、駆動電圧発生回路５、アナログ電源６、デ
ジタル電源７および制御部８を備えている。
【００６０】駆動電圧発生回路５は、前述の非選択電圧
ＶC0、選択電圧ＶC1、消去電圧ＶC2、非書換電圧ＶS0、
書換電圧ＶS2および保持電圧ＶS1を出力する回路であ
る。この駆動電圧発生回路５は、一般の単純マトリクス
型液晶表示装置に用いられる駆動電圧発生回路と同様
に、複数の電圧を発生するために、分圧抵抗回路などを
有している。また、駆動電圧発生回路５は、デジタル電
源７のＧＮＤ端子と接続されており、上記の電圧ＶC0〜
ＶC2および電圧ＶS0〜ＶS2の出力端をデジタル電源７の
ＧＮＤ電位（接地電位）にするように、電圧出力経路を
切り換える出力切換回路（図示せず）を有している。出
力切換回路の動作は、後述する制御部８によって制御さ
れる。
【００６１】アナログ電源６は、アナログスイッチアレ
イ３ｂに２種類（正負極性）のアナログ電源電圧ＶC+・
ＶC-（第１アナログ電源電圧）を付与するとともに、ア
ナログスイッチアレイ４ｃに２種類（正負極性）のアナ
ログ電源電圧ＶS+・ＶS-（第２アナログ電源電圧）を付
与する回路である。また、アナログ電源６は、図示はし
ないが、ブランキング駆動法のための電圧Ｖs ・Ｖd も
発生する。このアナログ電源６は、駆動電圧発生回路５
からの非選択電圧ＶC0が入力されるとともに、後述する
デジタル電源７のＧＮＤ端子と接続されており、上記の
アナログ電源電圧ＶC+・ＶC-・ＶS+・ＶS-の出力端の電
位を非選択電圧ＶC0またはデジタル電源７のＧＮＤ電位
にするように、電圧出力経路を切り換える出力切換回路
（図示せず）を有している。出力切換回路の動作は、後
述する制御部８によって制御される。
【００６２】デジタル電源７は、前述の論理制御部（シ
フトレジスタ）３ａにデジタル電源電圧ＶD1（第１デジ
タル電源電圧）を付与し、前述の論理制御部４ｄにデジ
タル電源電圧ＶD2（第２デジタル電源電圧）を付与する
とともに、両論理制御部３ａ・４ｄにＧＮＤ電位を付与
する。また、デジタル電源７は、デジタル電源電圧ＶD1
・ＶD2の出力端の電位をＧＮＤ電位にするように、電圧
出力経路を切り換える出力切換回路（図示せず）を有し
ている。出力切換回路の動作は、後述する制御部８によ
って制御される。
【００６３】制御部８は、ＣＰＵなどのプロセッサを含
んでおり、ＦＬＣＤ１の各部の動作を制御する回路であ
る。この制御部８は、アナログ電源６およびデジタル電
源７の投入および遮断を制御する機能を有している。ま
た、制御部８は、駆動電圧発生回路５、アナログ電源６
およびデジタル電源７における出力切換回路の動作を後
述する手順にしたがって制御する。さらに、制御部８
は、論理制御部３ａに付与すべき入力データＹＩおよび
クロックＹＣＫと、論理制御部４ｄに付与すべき入力デ
ータＸＩおよびクロックＸＣＫとを出力する。
【００６４】アナログスイッチアレイ３ｂは、電圧ＶC0
〜ＶC2のそれぞれの出力を選択するアナログスイッチＳ
ＷC0〜ＳＷC2を有している。アナログスイッチＳＷC0〜
ＳＷC2の出力端子は、１本のコモン電極Ｌに接続されて
いる。アナログスイッチアレイ４ｃは、電圧ＶS0〜ＶS2
のそれぞれの出力を選択するアナログスイッチＳＷS0〜
ＳＷS2を有している。アナログスイッチＳＷS0〜ＳＷS2
の出力端は、１本のセグメント電極Ｓに接続されてい
る。
【００６５】また、アナログスイッチアレイ３ｂは、出
力保護用のダイオードＤ1 ・Ｄ2 を有している。ダイオ
ードＤ1 のアノードと、ダイオードＤ2 のカソードは、
ともにアナログスイッチＳＷC0〜ＳＷC2の出力端に接続
されている。ダイオードＤ1のカソードには電源電圧Ｖ
C+が印加され、ダイオードＤ2 のアノードには電源電圧
ＶC-が印加されている。
【００６６】一方、アナログスイッチアレイ４ｃは、出
力保護用のダイオードＤ3 ・Ｄ4 を有している。ダイオ
ードＤ3 のアノードと、ダイオードＤ4 のカソードは、
ともにアナログスイッチＳＷS0〜ＳＷS2の出力端に接続
されている。ダイオードＤ3のカソードには電源電圧Ｖ
S+が印加され、ダイオードＤ4 のアノードには電源電圧
ＶS-が印加されている。
【００６７】上記の構成においては、図７（ｂ）の選択
電圧ＶCE，非選択電圧ＶCFをそれぞれコモンドライバ３
の選択電圧ＶC1（＝Ｖs ＋ＶC0），非選択電圧ＶC0とし
て印加し、図８のブランキングパルスＢＰ（−ＶS ／２
＋ＶC0）をコモンドライバ３の消去電圧ＶC2として印加
する。そして、コモンドライバ３の入力データＹＩとし
て“…０，２，０，０，１，０…”をクロックＹＣＫと
同期させて入力することで、図８に示すコモン電極電圧
（コモン電極用駆動電圧）を作成する。また、図７
（ｂ）の電圧ＶSD，ＶSH，ＶCFをそれぞれセグメントド
ライバ４の書換電圧ＶS2，保持電圧ＶS1，非書換電圧Ｖ
S0として印加することで、図８のセグメント電極電圧
（セグメント電極用駆動電圧）を作成する。
【００６８】このときの駆動条件は、１スロット期間＝
３０μｓ、電圧Ｖs ＝３５Ｖ，電圧Ｖd ＝６Ｖである。
また、セグメント電極Ｓj へ図７（ｂ）の電圧ＶSHを印
加させ、偏光板１９・２０の偏光軸を互いに直交させた
ままＦＬＣパネル２に対し回転させ、最も暗くなるよう
に偏光板１９・２０を配置している。これによって、こ
のＦＬＣＤ１では、ブランキングパルスＢＰを付与した
後のＦＬＣ分子２１が一方のメモリ状態になる。
【００６９】さらに、この駆動状態から、従来の（２）
の方法（特開平５−２７２１２号公報）と同様に、コモ
ン電極Ｌとセグメント電極Ｓとの短絡後または両電極Ｌ
・Ｓの電位を同電位にした後に電源を遮断する。以下
に、本実施の形態の比較例として、その具体的手順を説
明する。なお、以降の説明では、非選択電圧ＶC0、選択
電圧ＶC1、消去電圧ＶC2、非書換電圧ＶS0、保持電圧Ｖ
S1および書換電圧ＶS2をまとめて言及する場合には、駆
動電圧と称する。
【００７０】まず、 (i)セグメントドライバ４に印加す
る駆動電圧ＶS0〜ＶS2をコモンドライバ３に印加する非
選択電圧ＶC0と同電位にし、(ii)コモンドライバ３の駆
動電圧ＶC0〜ＶC2を上記の非選択電圧ＶC0と同電位にす
る。次に、(iii) セグメントドライバ４におけるアナロ
グスイッチアレイ４ｃに印加するアナログ電源電圧ＶS+
・ＶS-ならびにシフトレジスタ４ａおよびラッチ４ｂに
印加するデジタル電源電圧ＶD2と、コモンドライバ３に
おけるアナログスイッチアレイ３ｂに印加するアナログ
電源電圧Ｖc+・ＶC-およびシフトレジスタ３ａに印加す
るデジタル電源電圧ＶD1と、非選択電圧ＶC0とをＧＮＤ
電位にする。
【００７１】電源投入時には、逆に、(iv)コモンドライ
バ３のためのアナログ電源電圧Ｖc+・ＶC-およびデジタ
ル電源電圧ＶD1と、セグメントドライバ４ためののアナ
ログ電源電圧ＶS+・ＶS-およびデジタル電源電圧Ｖ
D2と、非選択電圧ＶC0とを印加し、(v) 駆動電圧ＶC0〜
ＶC2を印加し、(vi)駆動電圧ＶS0〜ＶS2を印加する。
【００７２】しかしながら、図８のコモン電極電圧をコ
モン電極Ｌi へ印加するとともに、図７（ｂ）の電圧Ｖ
SDまたはＶSHをセグメント電極Ｓj へ印加して、ＦＬＣ
パネル２を観察したところ、上記の手順による操作を行
っても、電源の投入および遮断を繰り返すうちに徐々に
パネル周辺部に配向の乱れ（表示状態が白くなってＦＬ
Ｃ分子２１がスイッチングしていないと考えられる配向
状態）が出現する。
【００７３】続いて、このＦＬＣパネル２をＦＬＣ組成
物Ａがネマチック相を示す温度まで加熱した後、ＦＬＣ
組成物ＡがスメクチックＣ相を示す温度まで徐冷すると
いう再配向を施し、さらにＦＬＣＤ１への電源投入を上
記の(iv)と異なる操作を含む以下の手順で行う。
【００７４】まず、(iv-a)両ドライバ３・４のためのデ
ジタル電源電圧ＶD1・ＶD2のみを印加し、コモンドライ
バ３のためのアナログ電源電圧ＶC+・ＶC-および駆動電
圧ＶC0〜ＶC2と、セグメントドライバ４のためのアナロ
グ電源電圧ＶS+・ＶS-および駆動電圧ＶS0〜ＶS2とを総
てＧＮＤ電位にする。次に、(iv-b)アナログ電源電圧Ｖ
C+・ＶC-および駆動電圧ＶC0〜ＶC2と、アナログ電源電
圧ＶS+・ＶS-および駆動電圧ＶS0〜ＶS2とを総て非選択
電圧ＶC0と同電位にする。さらに、(iv-c)アナログ電源
電圧ＶC+・ＶC-およびアナログ電源電圧ＶS+・ＶS-を印
加するとともに、駆動電圧ＶC0〜ＶC2および駆動電圧Ｖ
S0〜ＶS2を非選択電圧ＶC0と同電位にした状態を維持す
る。その後は、前述の(v) および(vi)と同様に、駆動電
圧ＶC0〜ＶC2を印加し、駆動電圧ＶS0〜ＶS2を印加す
る。
【００７５】そして、再度、前記のコモン電極電圧をコ
モン電極Ｌi へ印加し、セグメント電極Ｓj へ図７
（ｂ）の電圧ＶSDまたはＶSHを印加した状態でＦＬＣパ
ネル２を観察した。このとき、先の電源投入の操作手順
の結果見られた配向の乱れおよび表示品位の劣化が消え
ていることが確認された。
【００７６】この駆動状態から、上記の電源投入操作の
手順とは逆に図９に示すフローチャートにしたがった手
順で制御部８によって電源遮断を行う。
【００７７】まず、外部から与えられた電源遮断要求を
検出すると（Ｓ１）、バックライトを消灯する（Ｓ
２）。この状態で、セグメントドライバ４の駆動電圧Ｖ
S0〜ＶS2をコモンドライバ３の駆動電圧の平均電圧であ
る非選択電圧ＶC0と同電位にする（Ｓ３）。また、コモ
ンドライバ３の駆動電圧ＶC0〜ＶC2を上記の非選択電圧
ＶC0と同電位にする（Ｓ４）。このとき、セグメントド
ライバ４にはアナログ電源電圧ＶS+・ＶS-が印加され、
コモンドライバ３にはアナログ電源電圧ＶC+・ＶC-が印
加されている。
【００７８】次に、駆動電圧ＶC0〜ＶC2および駆動電圧
ＶS0〜ＶS2に加えて、アナログ電源電圧ＶC+・ＶC-およ
びアナログ電源電圧ＶS+・ＶS-も非選択電位ＶC0と同電
位にする（Ｓ５）。続いて、駆動電圧ＶC0〜ＶC2、駆動
電圧ＶS0〜ＶS2、アナログ電源電圧ＶC+・ＶC-およびア
ナログ電源電圧ＶS+・ＶS-を総てデジタル電源７のＧＮ
Ｄ電位にし（Ｓ６）、最後に、コモンドライバ３および
セグメントドライバ４のデジタル電源電圧ＶD1・ＶD2D
をＧＮＤ電位にする。
【００７９】この手順で電源の投入および遮断を繰り返
したが、前述のパネル周辺部における配向の乱れは出現
しなくなった。
【００８０】ここで、前述の(iii) の電源遮断時におけ
るセグメントドライバ４の出力端電位およびコモンドラ
イバ３の出力端電位をＦＥＴプローブを用いて観察し
た。その結果、コモンドライバ３の出力端電位とセグメ
ントドライバ４の出力端電位とでは非選択電圧ＶC0から
ＧＮＤ電位に低下する速度に違いがあることが判った。
【００８１】これは、デジタル電源電圧ＶD1・ＶD2が低
下し始めたとき、コモンドライバ３およびセグメントド
ライバ４におけるアナログスイッチＳＷC0〜ＳＷC2およ
びアナログスイッチＳＷS0〜ＳＷS2のＯＮ／ＯＦＦを制
御するロジック信号が不安定になり、アナログスイッチ
ＳＷC0〜ＳＷC2およびアナログスイッチＳＷS0〜ＳＷS2
が途中でハイインピーダンス状態に陥ること、およびそ
のタイミングにコモンドライバ３とセグメントドライバ
４とでずれがあることによると考えられる。
【００８２】アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0
〜ＳＷS2が途中でハイインピーダンス状態に陥ると、こ
れらにそれぞれ繋がる電極Ｌ・Ｓの電位が非選択電圧Ｖ
C0からＧＮＤ電位へ低下する途中の電位にとどまるの
で、電荷が残ってしまう。また、その電荷を放出する放
電特性がコモンドライバ３とセグメントドライバ４とで
異なることもロジック信号を不安定にする原因と考えら
れる。
【００８３】特に、ＦＬＣを備えたパネルでは、駆動さ
れていない状態のパネルを静電気を帯びた手で触れるだ
けでＦＬＣの配向が破壊されることがある。したがっ
て、アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2
が途中でハイインピーダンス状態に陥ることにより、コ
モン電極Ｌとセグメント電極Ｓとの間に残存する電荷が
配向乱れを引き起こすと考えられる。
【００８４】一方、アナログ電源６を遮断する際のＳ５
の操作では、コモンドライバ３およびセグメントドライ
バ４の出力端電位は、ともに非選択電圧ＶC0のままであ
り、Ｓ６の操作のときも、コモンドライバ３およびセグ
メントドライバ４の出力端電位は、ともに同電位を保ち
ながら非選択電圧ＶC0からＧＮＤ電位ヘ低下し、さらに
Ｓ７のデジタル電源遮断時では、コモンドライバ３およ
びセグメントドライバ４の出力端電位は、ともにＧＮＤ
電位で安定していることが判った。これは、以下の理由
によると考えられる。
【００８５】第１に、Ｓ５およびＳ６のアナログ電源遮
断時は、デジタル電源７が安定していることでアナログ
スイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2を制御する論
理制御部３ｂ・４ｄの動作が安定しているので、アナロ
グスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2がハイイン
ピーダンス状態に陥ることはないし、かつ総てのアナロ
グスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2とそれぞれ
繋がる両電極Ｌ・Ｓに付与される電圧ＶC0が共通の駆動
電圧発生回路５から出力されており、このとき、総ての
電極Ｌ・Ｓの電位が同電位に維持される。第２に、Ｓ７
のデジタル電源遮断時は、アナログ電源６の出力がすで
にＧＮＤ電位に安定しているので、アナログスイッチＳ
ＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2がハイインピーダンス状
態に陥ることはない。
【００８６】コモンドライバ３およびセグメントドライ
バ４は、通常、後述の実施の形態２で挙げたドライバＩ
Ｃによって構成される。このようなドライバＩＣ内部で
は、アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2
の動作を制御する前記のロジック信号のＯＮ／ＯＦＦ電
位と、論理制御部３ａ・４ｄのＯＮ／ＯＦＦ電位とが一
致しない。このため、両電位を一致させるように、アナ
ログスイッチＳＷC0〜ＳＷC2と論理制御部３ａとの間、
およびアナログスイッチＳＷS0〜ＳＷS2と論理制御部４
ｄとの間にそれぞれレベルシフタ（図示せず）が設けら
れている。
【００８７】通常、このレベルシフタは、アナログ電源
電圧ＶC+・ＶC-およびアナログ電源電圧ＶS+・ＶS-で動
作する。このため、アナログ電源６が遮断される際、同
一の出力端子に接続されたアナログスイッチＳＷC0〜Ｓ
ＷC2またはアナログスイッチＳＷS0〜ＳＷS2のいずれが
ＯＮするかが不確定になる。
【００８８】これに対し、前述のように、Ｓ４およびＳ
５の操作の後にＳ６の操作を行うようにすれば、アナロ
グスイッチＳＷC0〜ＳＷC2またはアナログスイッチＳＷ
S0〜ＳＷS2が同時にハイインピーダンス状態に陥ったと
しても、アナログスイッチＳＷC0〜ＳＷC2またはアナロ
グスイッチＳＷS0〜ＳＷS2の前後段の電位が等しいの
で、その影響を受けない。また、あるアナログスイッチ
ＳＷCi（ｉ＝０〜２）またはアナログスイッチＳＷ
Sj（ｊ＝０〜２）がＯＮしても、アナログスイッチＳＷ
CiまたはアナログスイッチＳＷSjの前後段の電位が等し
いので、余分なＤＣ電圧をコモン電極Ｌまたはセグメン
ト電極Ｓに印加することはない。
【００８９】本実施の形態では、前述のＪ／Ａ駆動法を
用いており、メモリパルス幅を最小にするパルス電圧よ
り大きな値のパルス電圧を駆動電圧として用いているの
で、前述のように、アナログ電源遮断時の電荷残存が大
きな問題となる。これに対し、Ｓ５の操作において、ア
ナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2がハイ
インピーダンス状態に陥いることが回避されるので、特
に、液晶材料としてＦＬＣを用いる場合、不要な電荷が
コモン電極Ｌとセグメント電極Ｓとの間に残存しなくな
る結果、配向劣化が解消されると考えられる。
【００９０】なお、本実施の形態のＦＬＣパネル２にお
ける液晶層１７の配向状態をラビング方向とシェブロン
構造をなすスメクティック層の傾きとの関係で特定した
ところ、図１０（ｃ）に示すＣ２配向状態が得られた。
【００９１】このＣ２配向状態は、図１０（ａ）に示す
Ｃ１Ｕ（C1-Uniform) 配向状態や図１０（ｂ）に示すＣ
１Ｔ（C1-Twisted) 配向状態と比べ電界によるダメージ
を受けやすいようである。Ｃ１配向状態では、図１０
（ａ）および図１０（ｂ）に示すように、ＦＬＣ分子２
１が基板２６・２６と液晶層１７との界面に対し所定の
角度をもって立ち上がる方向（プレチルトの方向）とシ
ェブロン構造をなすスメクティック層２５の折れ曲がり
の向きとが逆になる。Ｃ２配向状態では、図１０（ｃ）
に示すように、ＦＬＣ分子２１が上記界面に対するプレ
チルトの方向とスメクティック層２５の折れ曲がりの向
きとが同じになる。
【００９２】Ｃ１配向状態の場合、配向膜１５・１６の
近傍のＦＬＣ分子２１は、配向膜１５・１６とスメクチ
ック層２５との界面の影響を受けにくいので動きやす
い。このため、スメクチック層２５においてＦＬＣ分子
２１が全て動くことになり、スイッチングに遅れが生じ
やすくなる。これに対し、Ｃ２配向状態の場合、配向膜
１５・１６の近傍の液晶分子は、配向膜１５・１６とス
メクチック層２５との界面の影響を受けるので動かない
かあるいは僅かしか動かない。このため、スメクチック
層２５において動くのは界面近傍の部位以外の液晶分子
となり、スイッチング速度をＣ１配向の場合より高める
ことができる。
【００９３】また、意図せざることであったが、Ｓ３に
おいて、セグメントドライバ４の駆動電圧ＶS0〜ＶS2を
非選択電圧ＶC0と同電位にすると、本実施例では画面が
一様に薄明るくなる表示状態が得られた。これは、ノン
バイアス印加時の一方のメモリ状態であると考えられ
る。具体的には、本実施の形態のように誘電異方性が負
のＦＬＣ組成物Ａへ図６（ａ）のようなバイアス電圧を
印加した場合の方が、図６（ｂ）のようなノンバイアス
電圧を印加した場合より、図４（ａ）のメモリ角２ωが
広がっているため、前述のようにバイアス印加時に配置
位置が定められた偏光板１９・２０を通して観察する
と、ノンバイアス印加時の一方のメモリ状態が薄明るく
見えると考えられる。
【００９４】したがって、本実施の形態の電源切断操作
を用いれば、セグメント電極Ｓj の電位を非選択電圧Ｖ
C0と同電位にすることで表示内容を初期化することがで
きる。それゆえ、従来の（３）の方法（特開平６−４０
４７号公報および特開平３−１４１３２１号公報）のよ
うに、電源遮断直前にセグメント電極のみに電圧Ｖ4を
印加してＦＬＣの配向状態を一方の状態に揃える操作が
不要になる。
【００９５】これは、本実施の形態では、前述のブラン
キング駆動法を用いているので、液晶層１７へ付与され
るパルスの波形が非対称になるからであると考えられ
る。すなわち、セグメント電極Ｓj の電位を非選択電位
ＶC0にし、１走査期間内でのＤＣバランスをとりながら
図８のコモン電極電圧における電圧Ｖs を低くすると、
選択期間におけるストローブパルスＳＰによってＦＬＣ
組成物Ａがスイッチングしなくなった後、ブランキング
パルスＢＰでスイッチングしなくなるからである。勿
論、液晶材料や駆動条件を変えれば、ブランキングパル
スＢＰでスイッチングしなくなった後、ストローブパル
スＳＰでＦＬＣ組成物Ａがスイッチングしなくなること
もありうる。しかしながら、いずれの場合でもパネルの
表示状態が均一となるので初期化ができることに変わり
はない。
【００９６】特に、強誘電性液晶が自発分極およびメモ
リ性を有することから、ＦＬＣを用いる場合には表示履
歴が生じるので、このような初期化が重要である。しか
しながら、本実施の形態では、コモン電極Ｌとセグメン
ト電極Ｓとの間に余分なＤＣ電圧を印加することなく表
示状態を初期化することができるので、従来の技術での
ようにＤＣ電圧の印加によって液晶の特性劣化が引き起
こされるおそれはない。
【００９７】〔実施の形態２〕前述の実施の形態１で挙
げた比較例では、(iii) の電源遮断時にアナログスイッ
チが途中でハイインピーダンス状態に陥った後、そのア
ナログスイッチと繋がる電極の電位が徐々にＧＮＤ電位
ヘ低下する現象が観察された。
【００９８】そこで、駆動時にハイインピーダンス状態
となった電極の電位がどのように推移するかを次の方法
によって検討した。すなわち、セグメントドライバ４に
おいて非書込電圧ＶS0が付与される端子をオープン状態
にし、入力データＸＩの値を強制的に“０”として全セ
グメント電極Ｓをハイインピーダンス状態にし、セグメ
ントドライバ４の出力端電位をＦＥＴプローブを用いて
観察した。
【００９９】このとき、セグメント電極Ｓは液晶層１７
を介して対向するコモン電極Ｌと容量性結合しているこ
とから、ハイインピーダンス状態となったセグメント電
極Ｓは、コモン電極Ｌの平均電位である非選択電圧ＶC0
になるという予想に反し、実際には徐々にＧＮＤ電位に
低下していくことが確認された。これは、セグメントド
ライバ４であるドライバＩＣの出力端がハイインピーダ
ンス状態になったとき、その出力端が最も低い抵抗で結
合している電位に近づくためと考えられる。ただし、そ
の出力端の抵抗は、低いとはいえ１端子当たり数十ＭΩ
以上である。
【０１００】なお、本実施の形態において、上記のドラ
イバＩＣは、Supertex社のＨＶ２２７を用いて組まれた
ディスクリート基板である。ＨＶ２２７は、１つのシフ
トレジスタと複数の高耐圧出力のアナログスイッチとを
含むデバイスであり、さらに、シフトレジスタとアナロ
グスイッチとの間に配置される前述のレベルシフタをア
ナログスイッチと同数備えている。
【０１０１】次に、コモンドライバ３において非選択電
圧ＶC0が付与される端子をオープン状態にし、入力デー
タＹＩの値を強制的に“０”にして全コモン電極Ｌをハ
イインピーダンス状態とし、の出力端電位をＦＥＴプロ
ーブを用いて観察した。
【０１０２】このとき、コモンドライバ３の出力端電位
は、セグメント電極電圧と同期して振動しながら、徐々
にＧＮＤ電位に低下していくことが確認された。これ
は、コモンドライバ３であるドライバＩＣの出力端がハ
イインピーダンス状態になったとき、その出力端が最も
低い抵抗で結合している電位へ近づくことに加え、セグ
メントドライバ４から付与される電圧が液晶層１７を介
して影響しているためであると考えられる。
【０１０３】さらに、再度、図８のコモン電極電圧が出
力されるように、コモンドライバ３において非選択電圧
ＶC0が付与される端子に非選択電圧ＶC0を付与して通常
通り駆動した。このとき、シフトレジスタ３ａの出力値
が変化する度にコモンドライバ３の出力端の電位がやや
ＧＮＤ電位に引き込まれているように観察された。これ
は、コモンドライバ３のアナログスイッチＳＷC0〜ＳＷ
C2のターンＯＮ／ＯＦＦ時間が２〜５μｓと遅いことに
基づいて、シフトレジスタ３ａの出力値が変化する度
に、アナログスイッチＳＷC0〜ＳＷC2のターンＯＮ／Ｏ
ＦＦ時間の差によるハイインピーダンス状態が発生し、
コモン電極Ｌの電位が最も低い抵抗で結合しているＧＮ
Ｄ電位へ近づくためと考えられる。
【０１０４】本実施の形態では、非選択電位ＶC0とＧＮ
Ｄ電位とが等しくないので、この現象がＦＬＣパネル２
の駆動マージンに影響を及ぼして表示品位を劣化させて
いると考えられる。
【０１０５】これに対し、本実施の形態のＦＬＣＤ１で
は、図１１に示すように、コモンドライバ３およびセグ
メントドライバ４にそれぞれ抵抗Ｒ1 ・Ｒ2 が付加され
ている。抵抗Ｒ1 の一端はコモンドライバ３の出力端と
コモン電極Ｌとの間に接続され、他端には非選択電位Ｖ
C0が付与されている。このように構成されたＦＬＣパネ
ル２の表示品位を観察したところ、それまでやや白っぽ
く見えていた画素が明瞭に見えるようになった。
【０１０６】なお、抵抗Ｒ1 の抵抗値は、５０Ω程度で
ある前記のドライバＩＣの出力抵抗を上記の効果が得ら
れる７．８〜６００倍して得られた３９０Ω〜３ｋΩの
範囲に設定される。
【０１０７】一方、抵抗Ｒ2 の一端はセグメントドライ
バ４の出力端とセグメント電極Ｓとの間に接続され、他
端には非書換電圧ＶS0が付与されている。このように構
成でも、画素が明瞭に見えるようになった。また、抵抗
Ｒ2 の抵抗値も、抵抗Ｒ1 の抵抗値と同様に設定され
る。
【０１０８】前記のドライバＩＣは、ＤＭＯＳ構成のア
ナログスイッチＳＷC0〜ＳＷC2を有しているので、通常
のＣＭＯＳ構成のドライバＩＣに比べて極端に抵抗が低
い。このことから、例えば、本実施の形態でコモンドラ
イバ３として用いたドライバＩＣには、１端子当たり数
十ｋΩ程度の低抵抗を介してアナログスイッチアレイ３
ｂのＧＮＤ電位が付与されていると考えられる。
【０１０９】したがって、コモンドライバ３のアナログ
スイッチＳＷC0〜ＳＷC2またはセグメントドライバ４の
アナログスイッチＳＷS0〜ＳＷS2がハイインピーダンス
状態になったとき、最も低い抵抗値で結合している電源
の電位がコモン電極電圧の平均電位（ＶC0）またはセグ
メント電極電圧の平均電位（ＶS0＝ＶC0）であった方
が、それ以外の場合より駆動波形の乱れが少なくなり、
ＦＬＣパネル２の表示品位を向上することができる。特
に、ＦＬＣを用いる場合、その高速応答性のために数μ
Ｓの駆動電圧の乱れでも駆動特性に影響を与えるので、
このような条件を守ることが表示品位を向上させる上で
非常に有効である。
【０１１０】なお、前記の抵抗Ｒ1 ・Ｒ2 は、ドライバ
ＩＣにおいてディスクリート部品として組み込まれる
が、ドライバＩＣをカスタムＩＣとして作製する場合、
前述のダイオードＤ1 〜Ｄ4 などとともにドライバＩＣ
内部に形成されていてもよい。
【０１１１】
【発明の効果】以上のように、本発明の請求項１に係る
液晶表示装置は、コモン側駆動回路が、外部から付与さ
れる上記コモン電極用駆動電圧をコモン電極へ出力する
第１アナログ回路部と、該第１アナログ回路部の出力動
作を制御する第１デジタル回路部とを有する一方、セグ
メント側駆動回路が、外部から付与される上記セグメン
ト電極用駆動電圧をセグメント電極へ出力する第２アナ
ログ回路部と、該第２アナログ回路部の出力動作を制御
する第２デジタル回路部とを有しており、電源遮断時
に、上記第１および第２アナログ回路部へそれぞれ付与
される、上記両駆動電圧と第１および第２アナログ電源
電圧とを同一電位にした後、上記第１および第２デジタ
ル回路部にそれぞれ付与される第１および第２デジタル
電源電圧を上記第１および第２デジタル回路部の接地電
位にするように上記コモン側駆動回路および上記セグメ
ント側駆動回路への上記各電圧の付与を制御する制御手
段を備えている構成である。
【０１１２】これにより、両駆動電圧と第１および第２
アナログ電源電圧とが同一電位になるときには、まだ、
第１および第２デジタル電源電圧が接地電位になってお
らず安定しているので、第１および第２デジタル回路部
の動作は安定している。それゆえ、第１および第２アナ
ログ回路部を構成するアナログスイッチがハイインピー
ダンス状態に陥ることはないし、コモン電極およびセグ
メント電極の総ての電位が同電位に維持される。それゆ
え、不要な電荷がコモン電極とセグメント電極との間に
残存しなくなるので、液晶の配向乱れが生じなくなる。
したがって、液晶の配向劣化および表示品位劣化を防止
することができるという効果を奏する。
【０１１３】本発明の請求項２に係る液晶表示装置は、
請求項１に係る液晶表示装置において、上記制御手段
が、上記コモン電極用駆動電圧、上記セグメント電極用
駆動電圧、および上記第１および第２アナログ電源電圧
を所定電位にした後、該所定電位を上記第１および第２
デジタル回路部の接地電位にしてから、上記第１および
第２デジタル電源電圧を上記接地電位にする構成である
ので、第１および第２デジタル電源電圧が接地電位にな
ったとには、第１および第２アナログ電源電圧出力がす
でに接地電位に安定している。それゆえ、アナログスイ
ッチがハイインピーダンス状態に陥ることはない。した
がって、液晶の配向乱れをより確実に防止することがで
きるという効果を奏する。
【０１１４】本発明の請求項３に係る液晶表示装置は、
請求項１または２に係る液晶表示装置において、上記制
御手段が、上記コモン電極用駆動電圧、上記セグメント
電極用駆動電圧、ならびに上記第１および第２アナログ
電源電圧を所定電位にするとき、上記コモン電極用駆動
電圧および上記セグメント電極用駆動電圧を上記所定電
位にした後、上記第１および第２アナログ電源電圧を上
記所定電位にする構成である。
【０１１５】これにより、アナログ電源の遮断時に、第
１および第２アナログ回路部における、同一の出力端子
に接続されたアナログスイッチが同時にハイインピーダ
ンス状態に陥っても、すでに各アナログスイッチの前後
段の電位が等しいので、その影響を受けない。また、あ
るアナログスイッチがＯＮした場合でも、各アナログス
イッチの前後段の電位が等しいので、余分なＤＣ電圧を
コモン電極とセグメント電極とに印加することがない。
したがって、より実用に適した形態で液晶の配向乱れを
防止することができるという効果を奏する。
【０１１６】本発明の請求項４に係る液晶表示装置は、
電源遮断時に、セグメント電極へ印加されるセグメント
電極用駆動電圧を、コモン電極へ印加されるコモン電極
用駆動電圧の平均値と等しい電位にした後、コモン電極
用駆動電圧を上記平均値と等しい電圧にするように両電
極への上記各電圧の付与を制御する制御手段を備えてい
るので、セグメント電極用駆動電圧が上記平均値と等し
い電位になったとき、液晶分子が一方のメモリ状態に安
定することによって画面が一様な表示状態になる。した
がって、従来の技術のようにＤＣ電圧を印加することな
く、液晶の配向状態を一様に揃え（初期化し）、自発分
極の偏在等によるスイッチング履歴の影響を抑えること
ができるという効果を奏する。
【０１１７】本発明の請求項５に係る液晶表示装置は、
請求項４に係る液晶表示装置において、上記コモン電極
用駆動電圧の値と持続時間との積が、上記平均値を基準
として、この基準に対する正の領域と負の領域とにおい
て所定周期期間毎で等しく、かつ上記コモン電極用駆動
電圧の絶対値が上記正の領域と負の領域とで異なるよう
に上記コモン電極用駆動電圧を発生する駆動電圧発生手
段をさらに備えているので、コモン電極用駆動電圧がス
トローブパルスとブランキングパルスとを有するパルス
電圧である場合、ＤＣバランスをとりながらストローブ
パルスの電圧を低下させると、液晶の安定状態が、両パ
ルスによって切り換わらなくなる。したがって、液晶の
安定状態を一方に揃えるための操作を不要にすることが
できるという効果を奏する。
【０１１８】本発明の請求項６に係る液晶表示装置は、
電源遮断時に、コモン側駆動回路におけるコモン電極用
駆動電圧の出力端がハイインピーダンス状態になったと
き、最も低い抵抗を介して該出力端へ付与される電位を
上記コモン電極用駆動電圧の平均値と等しい電位にする
とともに、セグメント側駆動回路におけるセグメント電
極用駆動電圧の出力端がハイインピーダンス状態になっ
たとき、最も低い抵抗を介して該出力端へ付与される電
位を上記セグメント電極用駆動電圧の平均値と等しい電
位にする平均電位付与手段を備えている構成であるの
で、コモン側駆動回路およびセグメント側駆動回路の上
記出力端が最も低い抵抗を介して付与される電位が接地
電位に近づくことがなくなる。したがって、駆動電圧の
乱れを減少させることができるとともに、駆動マージン
を改善することができるとう効果を奏する。
【０１１９】本発明の請求項７に係る液晶表示装置は、
請求項１ないし６のいずれかに係る液晶表示装置におい
てコモン電極とセグメント電極との間に有する液晶層が
強誘電性液晶を含む材料からなるので、双安定性を有す
る強誘電性液晶の配向劣化および表示品位劣化を効果的
に防止することができる。それゆえ、表示品位の良好な
強誘電性液晶液晶表示装置を提供することができるとい
う効果を奏する。
【０１２０】本発明の請求項８に係る液晶表示装置は、
請求項７に係る液晶表示装置において、上記コモン電極
と上記セグメント電極とがそれぞれの上に形成される１
対の基板と上記液晶層との界面近傍における上記液晶層
内の液晶分子が、上記液晶層を構成するスメクティック
層が折れ曲がる向きに上記界面に対し所定の角度をもっ
て立ち上がるように配向されているので、スメクティッ
ク層が逆向きに折れ曲がるＣ１配向状態よりも、スイッ
チング速度が高い。したがって、応答性の高い液晶表示
装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るＦＬＣＤの要部の
構成を示すブロック図である。
【図２】本発明の実施の形態１および２に共通するＦＬ
Ｃパネルの構成を示す断面図である。
【図３】上記ＦＬＣパネルを含むＦＬＣＤの概略的な構
成を示す平面である。
【図４】（ａ）はガラス基板側から見たＦＬＣ分子のメ
モリ状態を示す概念図であり、（ｂ）はスメクチックＣ
相におけるＦＬＣ分子の状態を示す斜視概念図である。
【図５】上記ＦＬＣパネルの印加電圧対スイッチングパ
ルス幅特性を示すグラフである。
【図６】（ａ）は図５の曲線αの特性を測定するために
上記ＦＬＣパネルに付与するパルスの波形を示す波形図
であり、（ｂ）は図５の曲線βの特性を測定するために
上記ＦＬＣパネルに付与するパルスの波形を示す波形図
である。
【図７】本発明の実施の形態１および２のＦＬＣパネル
に適用したＪ／Ａ駆動法を示す波形図である。
【図８】本発明の実施の形態１および２のＦＬＣパネル
に適用したブランキング駆動法を示す波形図である。
【図９】本発明の実施の形態１のＦＬＣパネルにおいて
強誘電性液晶の初期化を行う電源遮断の操作手順を示す
フローチャートである。
【図１０】（ａ）（ｂ）はシェブロン構造をなす強誘電
性液晶のＣ１配向状態を示す概念図であり、（ｃ）は本
発明の実施の形態１のＦＬＣパネルにおいて得られる強
誘電性液晶のＣ２配向状態を示す概念図である。
【図１１】本発明の実施の形態２に係るＦＬＣＤの要部
の構成を示すブロック図である。
【図１２】従来の表示品位劣化防止方法において強誘電
性液晶へ印加される電圧から直流成分を除いて液晶の劣
化を防止する駆動波形を示す波形図である。
【図１３】従来の他の表示品位劣化防止方法において強
誘電性液晶の両側の電極を短絡することで蓄積された電
荷を除去するための装置を示す構成図である。
【図１４】従来のさらに他の表示品位劣化防止方法にお
いて強誘電性液晶の初期化を行う電源遮断操作の手順を
示すフローチャートである。
【図１５】図１４の電源遮断操作における各信号を示す
タイミングチャートである。
【符号の説明】 ３ コモン側駆動回路 ３ａ シフトレジスタ（第１デジタル回路部） ３ｂ アナログスイッチアレイ（第１アナログ
回路部） ４ セグメント側駆動回路 ４ａ シフトレジスタ ４ｂ ラッチ ４ｃ アナログスイッチアレイ（第２アナログ
回路部） ４ｄ 論理制御部（第２デジタル回路部） ５ 駆動電圧発生回路（駆動電圧発生手段） ６ アナログ電源 ７ デジタル電源 ８ 制御部 Ｌ コモン電極 Ｓ セグメント電極 Ｒ 抵抗（平均電位付与手段） ＶC+・ＶC- アナログ電源電圧（第１アナログ電源電
圧） ＶS+・ＶS- アナログ電源電圧（第２アナログ電源電
圧） ＶD1 デジタル電源電圧（第１デジタル電源電
圧） ＶD2 デジタル電源電圧（第２デジタル電源電
圧）
───────────────────────────────────────────────────── フロントページの続き (71)出願人 390040604 イギリス国 ＴＨＥ ＳＥＣＲＥＴＡＲＹ ＯＦ ＳＴ ＡＴＥ ＦＯＲ ＤＥＦＥＮＣＥ ＩＮ ＨＥＲ ＢＲＩＴＡＮＮＩＣ ＭＡＪＥＳ ＴＹ’Ｓ ＧＯＶＥＲＮＭＥＮＴ ＯＦ ＴＨＥ ＵＮＥＴＥＤ ＫＩＮＧＤＯＭ ＯＦ ＧＲＥＡＴ ＢＲＩＴＡＩＮ ＡＮ Ｄ ＮＯＲＴＨＥＲＮ ＩＲＥＬＡＮＤ イギリス国 ハンプシャー ジーユー14 ０エルエックス ファーンボロー アイヴ ェリー ロード（番地なし） ディフェン ス エヴァリュエイション アンド リサ ーチ エージェンシー (72)発明者 沼尾 孝次 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】互いに並行に配された複数のコモン電極
    と、互いに並行に配されるとともに該コモン電極と間隔
    をおいて交差するように配される複数のセグメント電極
    と、上記コモン電極へコモン電極用駆動電圧を印加する
    コモン側駆動回路と、上記セグメント電極へセグメント
    電極用駆動電圧を印加するセグメント側駆動回路と、上
    記コモン電極と上記セグメント電極との間に介在する液
    晶層とを備えた液晶表示装置において、 上記コモン側駆動回路が、外部から付与される上記コモ
    ン電極用駆動電圧を上記コモン電極へ出力する第１アナ
    ログ回路部と、該第１アナログ回路部の出力動作を制御
    する第１デジタル回路部とを有する一方、上記セグメン
    ト側駆動回路が、外部から付与される上記セグメント電
    極用駆動電圧を上記セグメント電極へ出力する第２アナ
    ログ回路部と、該第２アナログ回路部の出力動作を制御
    する第２デジタル回路部とを有しており、 電源遮断時に、上記第１および第２アナログ回路部へそ
    れぞれ付与される、上記両駆動電圧と第１および第２ア
    ナログ電源電圧とを同一電位にした後、上記第１および
    第２デジタル回路部にそれぞれ付与される第１および第
    ２デジタル電源電圧を上記第１および第２デジタル回路
    部の接地電位にするように上記コモン側駆動回路および
    上記セグメント側駆動回路への上記各電圧の付与を制御
    する制御手段を備えていることを特徴とする液晶表示装
    置。
  2. 【請求項２】上記制御手段が、上記コモン電極用駆動電
    圧、上記セグメント電極用駆動電圧、および上記第１お
    よび第２アナログ電源電圧を所定電位にした後、該所定
    電位を上記第１および第２デジタル回路部の接地電位に
    してから、上記第１および第２デジタル電源電圧を上記
    接地電位にすることを特徴とする請求項１に記載の液晶
    表示装置。
  3. 【請求項３】上記制御手段が、上記コモン電極用駆動電
    圧、上記セグメント電極用駆動電圧、ならびに上記第１
    および第２アナログ電源電圧を所定電位にするとき、上
    記コモン電極用駆動電圧および上記セグメント電極用駆
    動電圧を上記所定電位にした後、上記第１および第２ア
    ナログ電源電圧を上記所定電位にすることを特徴とする
    請求項１または２に記載の液晶表示装置。
  4. 【請求項４】互いに並行に配された複数のコモン電極
    と、互いに並行に配されるとともに該コモン電極と間隔
    をおいて交差するように配される複数のセグメント電極
    と、上記コモン電極と上記セグメント電極との間に介在
    する液晶層とを備えた液晶表示装置において、 電源遮断時に、上記セグメント電極へ印加されるセグメ
    ント電極用駆動電圧を、上記コモン電極へ印加されるコ
    モン電極用駆動電圧の平均値と等しい電位にした後、上
    記コモン電極用駆動電圧を上記平均値と等しい電圧にす
    るように上記両電極への上記各電圧の付与を制御する制
    御手段を備えていることを特徴とする液晶表示装置。
  5. 【請求項５】上記コモン電極用駆動電圧の値と持続時間
    との積が、上記平均値を基準として、この基準に対する
    正の領域と負の領域とにおいて所定周期期間毎で等し
    く、かつ上記コモン電極用駆動電圧の絶対値が上記正の
    領域と負の領域とで異なるように上記コモン電極用駆動
    電圧を発生する駆動電圧発生手段をさらに備えているこ
    とを特徴とする請求項４に記載の液晶表示装置。
  6. 【請求項６】互いに並行に配された複数のコモン電極
    と、互いに並行に配されるとともに該コモン電極と間隔
    をおいて交差するように配される複数のセグメント電極
    と、上記コモン電極へコモン電極用駆動電圧を印加する
    コモン側駆動回路と、上記セグメント電極へセグメント
    電極用駆動電圧を印加するセグメント側駆動回路と、上
    記コモン電極と上記セグメント電極との間に介在する液
    晶層とを備えた液晶表示装置において、 電源遮断時に、上記コモン側駆動回路における上記コモ
    ン電極用駆動電圧の出力端がハイインピーダンス状態に
    なったとき、最も低い抵抗を介して該出力端へ付与され
    る電位を上記コモン電極用駆動電圧の平均値と等しい電
    位にするとともに、上記セグメント側駆動回路における
    上記セグメント電極用駆動電圧の出力端がハイインピー
    ダンス状態になったとき、最も低い抵抗を介して該出力
    端へ付与される電位を上記セグメント電極用駆動電圧の
    平均値と等しい電位にする平均電位付与手段を備えてい
    ることを特徴とする液晶表示装置。
  7. 【請求項７】上記液晶層が強誘電性液晶を含む材料から
    なることを特徴とする請求項１ないし６のいずれかに記
    載の液晶表示装置。
  8. 【請求項８】上記コモン電極と上記セグメント電極とが
    それぞれの上に形成される１対の基板と上記液晶層との
    界面近傍における上記液晶層内の液晶分子が、上記液晶
    層を構成するスメクティック層が折れ曲がる向きに上記
    界面に対し所定の角度をもって立ち上がるように配向さ
    れていることを特徴とする請求項７に記載の液晶表示素
    子。
JP13881798A 1998-05-20 1998-05-20 液晶表示装置 Expired - Fee Related JP3874930B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13881798A JP3874930B2 (ja) 1998-05-20 1998-05-20 液晶表示装置
GB9911492A GB2337627B (en) 1998-05-20 1999-05-19 Liquid crystal display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13881798A JP3874930B2 (ja) 1998-05-20 1998-05-20 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH11326872A true JPH11326872A (ja) 1999-11-26
JP3874930B2 JP3874930B2 (ja) 2007-01-31

Family

ID=15230937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13881798A Expired - Fee Related JP3874930B2 (ja) 1998-05-20 1998-05-20 液晶表示装置

Country Status (2)

Country Link
JP (1) JP3874930B2 (ja)
GB (1) GB2337627B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023136A (ja) * 2000-06-30 2002-01-23 Sony Corp 液晶表示素子の駆動方法
WO2004061811A1 (ja) * 2002-12-26 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、半導体装置の駆動方法及び半導体装置の検査方法
JP2010217876A (ja) * 2009-03-18 2010-09-30 Keiho Kagi Yugenkoshi 不揮発性表示モジュール及び不揮発性表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69021499T2 (de) * 1989-10-27 1996-02-22 Canon Kk Flüssigkristall-Anzeigegerät mit kontrollierter Abschaltung.
JPH0744134A (ja) * 1991-07-09 1995-02-14 Nec Corp 液晶ディスプレイ駆動電源供給制限回路
JPH10333642A (ja) * 1997-05-27 1998-12-18 Internatl Business Mach Corp <Ibm> 液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023136A (ja) * 2000-06-30 2002-01-23 Sony Corp 液晶表示素子の駆動方法
WO2004061811A1 (ja) * 2002-12-26 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、半導体装置の駆動方法及び半導体装置の検査方法
US7132842B2 (en) 2002-12-26 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method and inspection method thereof
US7586324B2 (en) 2002-12-26 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method and inspection method thereof
CN1732501B (zh) 2002-12-26 2010-09-29 株式会社半导体能源研究所 半导体装置、半导体装置的驱动方法及半导体装置的检查方法
JP2010217876A (ja) * 2009-03-18 2010-09-30 Keiho Kagi Yugenkoshi 不揮発性表示モジュール及び不揮発性表示装置
US8643639B2 (en) 2009-03-18 2014-02-04 Pervasive Display Co., Ltd. Non-volatile display module and non-volatile display apparatus

Also Published As

Publication number Publication date
JP3874930B2 (ja) 2007-01-31
GB2337627A (en) 1999-11-24
GB9911492D0 (en) 1999-07-14
GB2337627B (en) 2003-01-29

Similar Documents

Publication Publication Date Title
KR100272148B1 (ko) 액정표시장치및그구동방법
JPS6261931B2 (ja)
EP0542518B1 (en) Liquid crystal element and driving method thereof
JPH0453405B2 (ja)
US6323850B1 (en) Driving method for liquid crystal device
WO2000023848A1 (en) Ferroelectric liquid crystal display, and its driving method
EP0528685B1 (en) A method of driving a ferroelectric liquid crystal display
US6351256B1 (en) Addressing method and apparatus
JP2805253B2 (ja) 強誘電性液晶装置
JP3874930B2 (ja) 液晶表示装置
US6573879B2 (en) Plasma-addressed liquid crystal display device
JP2542851B2 (ja) 光学変調素子
JPH09325319A (ja) 単純マトリクス型液晶表示装置およびその駆動回路
KR100324438B1 (ko) 액정 디바이스 및 액정 디바이스의 어드레스 방법
JP2000019485A (ja) 液晶素子の駆動方法
JPH1054976A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
JPH0448366B2 (ja)
JPH11231286A (ja) 反強誘電性液晶表示素子の駆動方法
JPH0422493B2 (ja)
JPH0823636B2 (ja) 光学変調素子の駆動法
JPH1144873A (ja) 液晶表示装置の駆動方法
JPS6348531A (ja) 光学変調素子の駆動法
JPH0453294B2 (ja)
JPH07122706B2 (ja) 光学変調素子
JP2000111876A (ja) 液晶素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061025

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees