JPH11328385A - データ読出制御装置、方法および印刷制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＭＡのアドレス設定時間を減らし、印字デ
ータの読み出し時間を削減することができるデータ読出
制御装置を提供する。 【解決手段】 画像形成部２０４内で受信データ記憶部
２０３へのＤＭＡによる読み出し動作を行う部分は、Ａ
ＮＤ（論理積）回路５０１、５０２、インバータ回路５
０３、レジスタ５０４、５０５、セレクタ回路５０６な
どで構成されている。受信データ記憶部２０３へのＤＭ
Ａによる読み出し動作を行う際、画像形成部２０４は、
画像処理制御部２０１により指定されたアドレスをアド
レスバス５１３に出力し、さらにアドレスリクエスト信
号５１０を出力する。連続的な印字データと単発的な印
字データを読み出す際、連続アドレスレジスタ５０４に
ラッチされたアドレスと単発アドレスレジスタ５０５に
ラッチされたアドレスとを選択してアビターへのアドレ
スバス５１９に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホストコンピュー
タなどの情報処理装置から受信する印字データをコント
ローラ内の記憶装置に記憶し、画像形成に必要な印字デ
ータを、その度毎にダイレクトメモリアクセス（ＤＭ
Ａ）により記憶装置から読み出し、印字可能なビットマ
ップイメージに展開して処理する場合などに用いられる
データ読出制御装置、方法および印刷制御装置に関す
る。

【０００２】

【従来の技術】従来、印刷制御装置（コントローラ）
は、ホストコンピュータなどから印字データを受け取
り、受け取った印字データをコントローラ内の記憶装置
に記憶し、画像形成に必要な印字データをその度毎にＤ
ＭＡにより記憶装置から読み出し、印字可能なビットマ
ップイメージに展開して処理していた。

【０００３】この印字処理の際、画像形成に必要な印字
データが格納されている記憶装置のアドレスが変化した
場合、アドレスを設定し直してＤＭＡによりデータを読
み出していた。

【０００４】

【発明が解決しようとする課題】このように従来の印刷
制御装置では、コントローラ内の記憶装置に印字データ
が連続的に格納され、その連続的な印字データの読み出
し中に、別のアドレスに格納されている単発的な印字デ
ータを必要とした場合、ＤＭＡのアドレス設定をその度
毎に行い、そして単発的な印字データを読み出した後に
連続的に格納されている印字データのアドレスに設定し
直さなければならないため、印字データの読み出しに時
間がかかってしまうという問題があった。

【０００５】そこで、本発明は、上記問題点を解決する
ためになされたものであり、ＤＭＡのアドレス設定時間
を減らし、印字データの読み出し時間を削減することが
できるデータ読出制御装置、方法および印刷制御装置を
提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に記載のデータ読出制御装置は、
データを記憶する記憶手段と、該記憶されたデータを、
指定されたアドレスにしたがってダイレクトメモリアク
セスにより１つのチャネルから読み出す読出手段とを備
えたデータ読出制御装置において、前記指定されるアド
レスを複数設定するアドレス設定手段と、該設定された
複数のアドレスのうちの１つを選択するアドレス選択手
段とを備えたことを特徴とする。

【０００７】請求項２に記載の印刷制御装置は、情報処
理装置から受信した印字データを記憶する記憶手段と、
該記憶された印字データを、指定されたアドレスにした
がってダイレクトメモリアクセスにより１つのチャネル
から読み出す読出手段とを備え、該読み出された印字デ
ータをビットマップイメージに展開する印刷制御装置に
おいて、前記指定されるアドレスを複数設定するアドレ
ス設定手段と、該設定された複数のアドレスのうち１つ
のアドレスを選択するアドレス選択手段とを備えたこと
を特徴とする。

【０００８】請求項３に記載の印刷制御装置では、請求
項２に係る印刷制御装置において前記アドレス設定手段
は２つのアドレスレジスタからなり、該２つのアドレス
レジスタは連続印字データ用アドレスレジスタと単発印
字データ用アドレスレジスタとに分けて使用されること
を特徴とする。

【０００９】請求項４に記載のデータ読出制御方法は、
データを記憶しておき、該記憶されたデータを、指定さ
れたアドレスにしたがってダイレクトメモリアクセスに
より１つのチャネルから読み出すデータ読出制御方法に
おいて、前記指定されるアドレスを複数設定しておき、
該設定された複数のアドレスのうちの１つを選択するこ
とを特徴とする。

【００１０】

【発明の実施の形態】本発明のデータ読出制御装置、方
法および印刷制御装置の実施の形態について説明する。
図１は実施の形態における印刷制御装置が適用された印
刷システムの構成を示すブロック図である。印刷システ
ムでは、インターフェースケーブル１００を介してホス
トコンピュータ１０００および画像処理装置２０００が
接続されている。

【００１１】ホストコンピュータ１０００と画像処理装
置２０００とを接続するインターフェースケーブル１０
０は、画像データや制御コマンドなどを送受信するため
のケーブルである。

【００１２】画像処理装置２０００はケーブル３００を
介して接続された画像処理部２００および印刷部４００
を有する。画像処理部２００はホストコンピュータ１０
００から出力された画像データに対して画像処理を行
う。

【００１３】画像処理部２００と印刷部４００とを接続
するケーブル３００は、画像処理部２００で処理された
画像データを印刷部４００に出力するためのケーブルで
ある。

【００１４】尚、本実施形態では、画像処理部２００と
印刷部４００を、別体に構成しているが、画像処理部２
００と印刷部４００を単一のプリント基板上に構成する
場合、画像処理部２００と印刷部４００とを配線パター
ンで接続した構成としてもよい。

【００１５】印刷部４００は、画像処理部２００から出
力されたビットマップイメージを印刷用のビットマップ
イメージデータに変換して記録媒体である記録用紙に出
力する。

【００１６】画像処理部２００は、画像処理制御部２０
１、ホストインターフェース（Ｉ／Ｆ）部２０２、受信
データ記憶部２０３、画像形成部２０４、画像メモリ２
０５および印刷部インターフェース（Ｉ／Ｆ）部２０６
を有する。

【００１７】画像処理制御部２０１は画像処理部２００
全体を制御するものであり、ＣＰＵ、ＲＯＭ、ＲＡＭ等
で構成されている。

【００１８】ホストＩ／Ｆ（インターフェース）部２０
２は、ホストコンピュータ１０００と画像処理装置２０
００とを接続するためのインターフェース部であり、ホ
ストＩ／Ｆ部２０２にはセントロニクスやＲＳ２３２Ｃ
が用いられる。

【００１９】受信データ記憶部２０３は、ページ記述言
語で記述された画像データの情報をホストコンピュータ
１０００から受け取って格納する。

【００２０】画像形成部２０４は、受信データ記憶部２
０３に格納されたページ記述言語で記述された画像デー
タの情報を、ダイレクトメモリアクセス（ＤＭＡ）によ
り読み出し、解析を行って画像メモリ２０５にビットマ
ップイメージデータとして展開する。

【００２１】画像メモリ２０５は、画像形成部２０４に
よって解析されて展開されたビットマップイメージデー
タを格納する。

【００２２】印刷部インターフェース（Ｉ／Ｆ）部２０
６は、画像処理部２００と印刷部４００とを接続するイ
ンターフェース部であり、画像メモリ２０５に格納され
たビットマップイメージデータを印刷部４００に出力す
るものである。ビットマップイメージデータの出力はシ
リアル転送あるいはパラレル転送のどちらの出力でもよ
い。

【００２３】バス２０７は、画像処理制御部２０１、ホ
ストＩ／Ｆ部２０２、受信データ記憶部２０３、画像形
成部２０４、画像メモリ２０５および印刷部Ｉ／Ｆ部２
０６の各部を相互に接続する。

【００２４】図２は画像形成部２０４内で受信データ記
憶部２０３へのＤＭＡによる読み出し動作を行う部分の
構成を示す回路図である。尚、ＤＭＡ回路はアビターを
内蔵する１チャネルの周知のものであり、図において省
略されている。

【００２５】５０１、５０２はＡＮＤ（論理積）回路、
５０３はインバータ回路、５０４、５０５はレジスタ、
５０６はセレクタ回路、５１０はアドレスリクエスト信
号、５１１はアドレスセットセレクト信号、５１３はア
ドレスバス、５１８はアドレスセレクト信号、５１９は
ＤＭＡ回路内のアビター（図示せず）へのアドレスバス
である。

【００２６】このような構成を有する画像形成部２０４
の受信データ記憶部２０３へのＤＭＡによる読み出し動
作について説明する。

【００２７】まず、画像形成部２０４は、画像処理制御
部２０１により指定されたアドレスをアドレスバス５１
３に出力し、さらにアドレスリクエスト信号５１０を出
力する。その際、該当するアドレスのデータが連続的に
続く場合にはアドレスセットセレクト信号５１１をＬｏ
ｗ信号にして出力する。

【００２８】そして、アドレスセットセレクト信号５１
１をインバータ回路５０３で反転させた連続アドレスセ
ット信号５１２とアドレスリクエスト信号５１０との論
理積をＡＮＤ回路５０１で行い、連続アドレスラッチ信
号５１４として出力し、そのアドレスを連続アドレスレ
ジスタ５０４にラッチする。

【００２９】また、該当するアドレスのデータが連続的
に続かない場合、アドレスセットセレクト信号５１１を
Ｈｉｇｈ信号にして出力する。そして、アドレスセット
セレクト信号５１１とアドレスリクエスト信号５１０と
の論理積をＡＮＤ回路５０２で行い、単発アドレスラッ
チ信号５１５として出力し、そのアドレスを単発アドレ
スレジスタ５０５にラッチする。

【００３０】さらに、印字データを読み出す際、データ
リクエストと同時にデータが連続的に続く場合、アドレ
スセレクト信号５１８をＬｏｗ信号にして出力する。そ
して、セレクタ回路５０６で連続アドレスバス５１６を
セレクトし、アビターへのアドレスバス５１９に出力す
る。

【００３１】一方、データが連続的に続かない場合、ア
ドレスセレクト信号５１８をＨｉｇｈ信号にして出力す
る。そして、セレクタ回路５０６で単発アドレスバス５
１７をセレクトし、アビターへのアドレスバス５１９に
出力する。

【００３２】さらに、ＤＭＡによるリード動作が終了し
た際、そのリード動作が連続アドレスレジスタ５０４か
らのアドレスであった場合にはアドレスセットセレクト
信号５１１をＬｏｗ信号にして出力し、アドレスバス５
１３に次のアドレスを出力し、かつアドレスリクエスト
信号５１０を出力して連続アドレスレジスタ５０４にア
ドレスをラッチする。

【００３３】一方、ＤＭＡによるリード動作が終了した
際、単発アドレスレジスタ５０５からのアドレスであっ
た場合、アドレスセットセレクト信号５１１をＨｉｇｈ
信号にして出力し、アドレスバス５１３に次のアドレス
を出力し、かつアドレスリクエスト信号５１０を出力し
て単発アドレスレジスタ５０５にアドレスをラッチす
る。

【００３４】このように、本実施形態では、連続アドレ
スレジスタ５０４にラッチされたアドレスと単発アドレ
スレジスタ５０５にラッチされたアドレスとを選択して
アビターへのアドレスバス５１９に出力することで、連
続的な印字データの読み出し中に、画像形成部２０４が
別に単発的なアドレスの印字データを必要とした場合、
単発的なアドレスを設定してその印字データを読み出し
た後に連続的に格納されているアドレスにＤＭＡのアド
レスを設定し直す必要がなくなり、印字データを効率よ
く読み出すことができる。

【００３５】

【発明の効果】本発明の請求項１に記載のデータ読出制
御装置によれば、記憶手段によりデータを記憶してお
き、該記憶されたデータを、読出手段により指定された
アドレスにしたがってダイレクトメモリアクセスにより
１つのチャネルから読み出す際、アドレス設定手段によ
り前記指定されるアドレスを複数設定し、アドレス選択
手段により該設定された複数のアドレスのうちの１つを
選択するので、ＤＭＡにより読み出されるデータのアド
レスが変化する場合、その度毎にＤＭＡのアドレスを設
定し直すことを回避でき、ＤＭＡのアドレス設定時間を
減らし、データの読み出し時間を削減することができ
る。

【００３６】請求項２に記載の印刷制御装置によれば、
記憶手段により情報処理装置から受信した印字データを
記憶しておき、該記憶された印字データを、読出手段に
より指定されたアドレスにしたがってダイレクトメモリ
アクセスにより１つのチャネルから読み出し、該読み出
された印字データをビットマップイメージに展開する
際、アドレス設定手段により前記指定されるアドレスを
複数設定しておき、アドレス選択手段により該設定され
た複数のアドレスのうち１つのアドレスを選択するの
で、特に印字データの読出時間を削減することができ、
印字処理効率を高めることができる。

【００３７】請求項３に記載の印刷制御装置によれば、
前記アドレス設定手段は２つのアドレスレジスタからな
り、該２つのアドレスレジスタは連続印字データ用アド
レスレジスタと単発印字データ用アドレスレジスタとに
分けて使用されるので、連続的に印字データを出力して
いる途中で発生する単発的な印字データを効率良く処理
することができる。

【００３８】請求項４に記載のデータ読出制御方法によ
れば、データを記憶しておき、該記憶されたデータを、
指定されたアドレスにしたがってダイレクトメモリアク
セスにより１つのチャネルから読み出すデータ読出制御
方法において、前記指定されるアドレスを複数設定して
おき、該設定された複数のアドレスのうちの１つを選択
するので、請求項１に記載のデータ読出制御装置と同
様、ＤＭＡにより読み出されるデータのアドレスが変化
する場合、その度毎にＤＭＡのアドレスを設定し直すこ
とを回避でき、ＤＭＡのアドレス設定時間を減らし、デ
ータの読み出し時間を削減することができる。

【図面の簡単な説明】

【図１】実施の形態における印刷制御装置が適用された
印刷システムの構成を示すブロック図である。

【図２】画像形成部２０４内で受信データ記憶部２０３
へのＤＭＡによる読み出し動作を行う部分の構成を示す
回路図である。

【符号の説明】

２０３ 受信データ記憶部 ２０４ 画像形成部 ５０４、５０５ レジスタ ５０６ セレクタ回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 データを記憶する記憶手段と、 該記憶されたデータを、指定されたアドレスにしたがっ
   てダイレクトメモリアクセスにより１つのチャネルから
   読み出す読出手段とを備えたデータ読出制御装置におい
   て、 前記指定されるアドレスを複数設定するアドレス設定手
   段と、 該設定された複数のアドレスのうちの１つを選択するア
   ドレス選択手段とを備えたことを特徴とするデータ読出
   制御装置。
2. 【請求項２】 情報処理装置から受信した印字データを
   記憶する記憶手段と、 該記憶された印字データを、指定されたアドレスにした
   がってダイレクトメモリアクセスにより１つのチャネル
   から読み出す読出手段とを備え、 該読み出された印字データをビットマップイメージに展
   開する印刷制御装置において、 前記指定されるアドレスを複数設定するアドレス設定手
   段と、 該設定された複数のアドレスのうち１つのアドレスを選
   択するアドレス選択手段とを備えたことを特徴とする印
   刷制御装置。
3. 【請求項３】 前記アドレス設定手段は２つのアドレス
   レジスタからなり、 該２つのアドレスレジスタは連続印字データ用アドレス
   レジスタと単発印字データ用アドレスレジスタとに分け
   て使用されることを特徴とする請求項２記載の印刷制御
   装置。
4. 【請求項４】 データを記憶しておき、 該記憶されたデータを、指定されたアドレスにしたがっ
   てダイレクトメモリアクセスにより１つのチャネルから
   読み出すデータ読出制御方法において、 前記指定されるアドレスを複数設定しておき、 該設定された複数のアドレスのうちの１つを選択するこ
   とを特徴とするデータ読出制御方法。