JPH11330075A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11330075A JPH11330075A JP10140584A JP14058498A JPH11330075A JP H11330075 A JPH11330075 A JP H11330075A JP 10140584 A JP10140584 A JP 10140584A JP 14058498 A JP14058498 A JP 14058498A JP H11330075 A JPH11330075 A JP H11330075A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- semiconductor device
- gas
- carbon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/68—Organic materials, e.g. photoresists
- H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
- H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
- H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
- H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
- H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
- H10P14/6506—Formation of intermediate materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 Ｃｕを配線材料として用いる場合に、絶縁膜
へのＣｕの拡散を抑えること。 【解決手段】 ＣＦ膜２１〜２４により絶縁膜を形成
し、このＣＦ膜２１〜２４の上に、Ｔｉ層とＴｉＣ層と
からなる密着層２９を介してＣｕ配線層２５，２６を形
成する。ＣｕはＣＦ膜２１〜２４へは拡散していかない
ので、ＣＦ膜２１〜２４へのＣｕの拡散が原因となる素
子のダメ−ジが抑えられ、半導体装置の質を向上させる
ことができる。
へのＣｕの拡散を抑えること。 【解決手段】 ＣＦ膜２１〜２４により絶縁膜を形成
し、このＣＦ膜２１〜２４の上に、Ｔｉ層とＴｉＣ層と
からなる密着層２９を介してＣｕ配線層２５，２６を形
成する。ＣｕはＣＦ膜２１〜２４へは拡散していかない
ので、ＣＦ膜２１〜２４へのＣｕの拡散が原因となる素
子のダメ−ジが抑えられ、半導体装置の質を向上させる
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、層間絶縁膜をフッ
素添加カ−ボン膜により形成すると共に、配線層を銅に
より形成した半導体装置に関する。
素添加カ−ボン膜により形成すると共に、配線層を銅に
より形成した半導体装置に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図るため
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術がある。多層配線構造をとるためには、ｎ層目の配
線層と（ｎ＋１）番目の配線層の間を導電層で接続する
と共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜
が形成される。
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術がある。多層配線構造をとるためには、ｎ層目の配
線層と（ｎ＋１）番目の配線層の間を導電層で接続する
と共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜
が形成される。
【０００３】この際、一般的に層間絶縁膜としてはＳｉ
Ｏ2 膜が用いられ、配線層としてはアルミニウム（Ａ
ｌ）層が用いられている。ところがＡｌの配線を用いる
と、パタ−ンの微細化に伴なって抵抗が増大するため電
源線の電位降下やクロック信号の遅延のばらつきを招
き、誤動作を生じさせてしまうという問題や、配線に流
れる電流密度が増加するため、エレクトロマイグレ−シ
ョンによって断線が起こり、信頼性が悪くなるという問
題がある。
Ｏ2 膜が用いられ、配線層としてはアルミニウム（Ａ
ｌ）層が用いられている。ところがＡｌの配線を用いる
と、パタ−ンの微細化に伴なって抵抗が増大するため電
源線の電位降下やクロック信号の遅延のばらつきを招
き、誤動作を生じさせてしまうという問題や、配線に流
れる電流密度が増加するため、エレクトロマイグレ−シ
ョンによって断線が起こり、信頼性が悪くなるという問
題がある。
【０００４】このためＡｌよりも低抵抗であり、エレク
トロマイグレ−ションに強い銅（Ｃｕ）を配線材料とし
て用いることが検討されている。この場合Ｃｕはエッチ
ングが困難であるため、例えば化学的機械研磨（ＣＭ
Ｐ）法を利用したプロセス、つまり絶縁膜上に形成され
たホ−ルや溝にＣｕを堆積し、次いでＣＭＰを行って絶
縁膜の表面を平坦することによりパタ−ン配線が形成さ
れている。
トロマイグレ−ションに強い銅（Ｃｕ）を配線材料とし
て用いることが検討されている。この場合Ｃｕはエッチ
ングが困難であるため、例えば化学的機械研磨（ＣＭ
Ｐ）法を利用したプロセス、つまり絶縁膜上に形成され
たホ−ルや溝にＣｕを堆積し、次いでＣＭＰを行って絶
縁膜の表面を平坦することによりパタ−ン配線が形成さ
れている。
【０００５】
【発明が解決しようとしている課題】しかしながらＣｕ
はシリコン及び酸化膜中に拡散しやすいので、絶縁膜と
してＳｉＯ2 膜、配線材料としてＣｕを用いる場合に
は、Ｃｕの絶縁膜中への拡散により、デバイスの接合リ
−クやゲ−ト酸化膜の絶縁破壊、ＭＯＳしきい値電圧の
変動などを招き、半導体デバイスの性能に悪影響を与え
ることとなる。
はシリコン及び酸化膜中に拡散しやすいので、絶縁膜と
してＳｉＯ2 膜、配線材料としてＣｕを用いる場合に
は、Ｃｕの絶縁膜中への拡散により、デバイスの接合リ
−クやゲ−ト酸化膜の絶縁破壊、ＭＯＳしきい値電圧の
変動などを招き、半導体デバイスの性能に悪影響を与え
ることとなる。
【０００６】このためＣｕを配線に使用する場合には、
デバイスへのＣｕ拡散を防ぐために例えば図１７に示す
ように、絶縁膜１１とＣｕ配線層１２との間に例えば２
００オングストローム程度の厚さのバリア膜１３を形成
することが検討されている。このバリア膜の材料として
は、Ｔａ，Ｗ，ＴｉＷ，ＴｉＳｉ2 ，ＴｉＮ，Ｔａ
2Ｎ，Ｗ2 Ｎ，Ｎｉ0.6 Ｎｂ0.4 ，アモルファスＴａ−
Ｓｉ−Ｎ等を用いることが考えられているが、バリア膜
１３を形成する場合には製造工程が複雑化してしまうと
いう問題や、バリア膜１３の材料にはいずれも一長一短
があり、その選定が困難であるという問題がある。
デバイスへのＣｕ拡散を防ぐために例えば図１７に示す
ように、絶縁膜１１とＣｕ配線層１２との間に例えば２
００オングストローム程度の厚さのバリア膜１３を形成
することが検討されている。このバリア膜の材料として
は、Ｔａ，Ｗ，ＴｉＷ，ＴｉＳｉ2 ，ＴｉＮ，Ｔａ
2Ｎ，Ｗ2 Ｎ，Ｎｉ0.6 Ｎｂ0.4 ，アモルファスＴａ−
Ｓｉ−Ｎ等を用いることが考えられているが、バリア膜
１３を形成する場合には製造工程が複雑化してしまうと
いう問題や、バリア膜１３の材料にはいずれも一長一短
があり、その選定が困難であるという問題がある。
【０００７】一方バリア膜を形成する代わりに、Ｃｕが
拡散しにくい材料を用いて絶縁膜を形成することも検討
されている。層間絶縁膜としては、ＳｉＯ2 膜の他、Ｓ
ｉＯＦ膜や、ポリイミド膜、ＰＳＩ（Polyimide Siloxa
ne）膜、ＰＡＥ（Polyaryleneethers ）膜、ＨＳＱ（Hy
drogen Silsesquioxanes（Ｈ8 Ｓｉ8 Ｏ12））膜、ＢＣ
Ｂ（Benzocyclobutene）膜などが用いられている。
拡散しにくい材料を用いて絶縁膜を形成することも検討
されている。層間絶縁膜としては、ＳｉＯ2 膜の他、Ｓ
ｉＯＦ膜や、ポリイミド膜、ＰＳＩ（Polyimide Siloxa
ne）膜、ＰＡＥ（Polyaryleneethers ）膜、ＨＳＱ（Hy
drogen Silsesquioxanes（Ｈ8 Ｓｉ8 Ｏ12））膜、ＢＣ
Ｂ（Benzocyclobutene）膜などが用いられている。
【０００８】これらの絶縁膜のうち、ＢＣＢ高分子より
なるＢＣＢ膜にはＣｕが拡散しないと言われているが、
ＳｉＯ2 膜、ＳｉＯＦ膜、ポリイミド膜、ＰＳＩ膜には
Ｃｕが拡散することが確認されている。なおＰＡＥ膜、
ＨＳＱ膜へのＣｕの拡散の有無については確認されてい
ない。
なるＢＣＢ膜にはＣｕが拡散しないと言われているが、
ＳｉＯ2 膜、ＳｉＯＦ膜、ポリイミド膜、ＰＳＩ膜には
Ｃｕが拡散することが確認されている。なおＰＡＥ膜、
ＨＳＱ膜へのＣｕの拡散の有無については確認されてい
ない。
【０００９】ところで近年デバイスの動作についてより
一層の高速化を図るために層間絶縁膜の比誘電率を低く
することが要求されている。前記ＢＣＢ膜の比誘電率は
２．７程度であり、本発明者らはこれよりも比誘電率が
小さく、かつＣｕが拡散しない材質を絶縁膜して用いる
ことに注目している。
一層の高速化を図るために層間絶縁膜の比誘電率を低く
することが要求されている。前記ＢＣＢ膜の比誘電率は
２．７程度であり、本発明者らはこれよりも比誘電率が
小さく、かつＣｕが拡散しない材質を絶縁膜して用いる
ことに注目している。
【００１０】本発明はこのような事情の下になされたも
のであり、その目的は、フッ素添加カ−ボン膜（以下
「ＣＦ膜」という）により絶縁膜を形成することによっ
て、配線材料であるＣｕの絶縁膜への拡散を抑えた半導
体装置を提供することにある。
のであり、その目的は、フッ素添加カ−ボン膜（以下
「ＣＦ膜」という）により絶縁膜を形成することによっ
て、配線材料であるＣｕの絶縁膜への拡散を抑えた半導
体装置を提供することにある。
【００１１】
【課題を解決するための手段】このため本発明の半導体
装置は、基板上に形成されたフッ素添加カ−ボン膜から
なる絶縁膜と、このフッ素添加カ−ボン膜の上に形成さ
れた銅からなる配線層と、を備えたことを特徴とする。
ここで前記配線層がフッ素添加カ−ボン膜から剥離する
のを防止するためにフッ素添加カ−ボン膜と配線層との
間に密着層を形成するようにしてもよく、この場合密着
層は、例えばチタン層等の金属層と炭素と前記金属を含
む化合物とを含む層により構成される。
装置は、基板上に形成されたフッ素添加カ−ボン膜から
なる絶縁膜と、このフッ素添加カ−ボン膜の上に形成さ
れた銅からなる配線層と、を備えたことを特徴とする。
ここで前記配線層がフッ素添加カ−ボン膜から剥離する
のを防止するためにフッ素添加カ−ボン膜と配線層との
間に密着層を形成するようにしてもよく、この場合密着
層は、例えばチタン層等の金属層と炭素と前記金属を含
む化合物とを含む層により構成される。
【００１２】このような半導体装置では前記フッ素添加
カ−ボン膜は非晶質であることが望ましい。また銅の拡
散防止性をより高めるためには前記フッ素添加カ−ボン
膜は、膜密度が１．５０ｇ／ｃｍ3 であることが望まし
く、膜中に含まれる酸素の濃度が３原子％以下であるこ
とが望ましく、膜中に含まれるホウ素の濃度が１０ｐｐ
ｍ以上１原子％以下であることが望ましい。さらに硬度
や耐熱性を向上させるためには、窒素添加も有効である
が前記フッ素添加カ−ボン膜は、膜中に含まれる窒素の
濃度が３原子％以下であることが望ましい。
カ−ボン膜は非晶質であることが望ましい。また銅の拡
散防止性をより高めるためには前記フッ素添加カ−ボン
膜は、膜密度が１．５０ｇ／ｃｍ3 であることが望まし
く、膜中に含まれる酸素の濃度が３原子％以下であるこ
とが望ましく、膜中に含まれるホウ素の濃度が１０ｐｐ
ｍ以上１原子％以下であることが望ましい。さらに硬度
や耐熱性を向上させるためには、窒素添加も有効である
が前記フッ素添加カ−ボン膜は、膜中に含まれる窒素の
濃度が３原子％以下であることが望ましい。
【００１３】
【発明の実施の形態】本発明の半導体装置は、絶縁膜と
してＣＦ膜を用い、配線層をＣｕにより形成することを
特徴とするものである。このような半導体装置の具体的
構造について図１を参照して説明する。この図は半導体
装置の一例の一部を示すものであり、図１（ａ）は当該
半導体装置の正面側の断面図、図１（ｂ）は当該半導体
装置の側面側の断面図を夫々示している。図中２１〜２
４はＣＦ膜からなり、例えば７０００オングストロ−ム
程度の厚さの層間絶縁膜であり、２５，２６は例えば７
０００オングストロ−ム程度の厚さのＣｕ層からなる配
線層、２７，２８はＷ層よりなり、Ｃｕ配線層２５，２
６の間を接続する接続線である。またこの例では、ＣＦ
膜２１とＣｕ配線層２５との間や、Ｗ層２７とＣｕ配線
層２５との間等には例えば２００オングストロ−ム程度
の厚さの密着層２９が形成されており、図１中この密着
層２９は便宜上１本の太線により表わされている。
してＣＦ膜を用い、配線層をＣｕにより形成することを
特徴とするものである。このような半導体装置の具体的
構造について図１を参照して説明する。この図は半導体
装置の一例の一部を示すものであり、図１（ａ）は当該
半導体装置の正面側の断面図、図１（ｂ）は当該半導体
装置の側面側の断面図を夫々示している。図中２１〜２
４はＣＦ膜からなり、例えば７０００オングストロ−ム
程度の厚さの層間絶縁膜であり、２５，２６は例えば７
０００オングストロ−ム程度の厚さのＣｕ層からなる配
線層、２７，２８はＷ層よりなり、Ｃｕ配線層２５，２
６の間を接続する接続線である。またこの例では、ＣＦ
膜２１とＣｕ配線層２５との間や、Ｗ層２７とＣｕ配線
層２５との間等には例えば２００オングストロ−ム程度
の厚さの密着層２９が形成されており、図１中この密着
層２９は便宜上１本の太線により表わされている。
【００１４】続いてこのような半導体装置の製造方法の
一例について図２〜図４を参照して説明する。先ず図２
（ａ）に示すように、基板３１の表面に例えば７０００
オングストロ−ムのＣＦ膜３２ａを形成する。このＣＦ
膜３２ａは例えば後述するＥＣＲ（電子サイクロトロン
共鳴）を利用したＥＣＲプラズマ装置（図５参照）にお
いて、例えばプラズマガスとしてＡｒ（アルゴン）ガ
ス、成膜ガスとしてＣ4Ｆ8 ガス及びＣ2 Ｈ4 ガスを用
い、当該成膜ガスをプラズマ化することにより形成され
る。
一例について図２〜図４を参照して説明する。先ず図２
（ａ）に示すように、基板３１の表面に例えば７０００
オングストロ−ムのＣＦ膜３２ａを形成する。このＣＦ
膜３２ａは例えば後述するＥＣＲ（電子サイクロトロン
共鳴）を利用したＥＣＲプラズマ装置（図５参照）にお
いて、例えばプラズマガスとしてＡｒ（アルゴン）ガ
ス、成膜ガスとしてＣ4Ｆ8 ガス及びＣ2 Ｈ4 ガスを用
い、当該成膜ガスをプラズマ化することにより形成され
る。
【００１５】続いてＣＦ膜３２ａにＷの配線を形成する
ための処理を行うが、この処理では先ず図２（ｂ）に示
すように、ＣＦ膜３２ａ表面のＷの配線を形成しようと
する部分にＷを埋め込むためのホ−ル３３ａを形成す
る。このホ−ル３３ａはＣＦ膜３２ａの表面に所定のパ
タ−ンを形成し、図示しないエッチング装置においてエ
ッチング処理を行うことにより形成される。
ための処理を行うが、この処理では先ず図２（ｂ）に示
すように、ＣＦ膜３２ａ表面のＷの配線を形成しようと
する部分にＷを埋め込むためのホ−ル３３ａを形成す
る。このホ−ル３３ａはＣＦ膜３２ａの表面に所定のパ
タ−ンを形成し、図示しないエッチング装置においてエ
ッチング処理を行うことにより形成される。
【００１６】この後図２（ｃ）に示すように、ＣＦ膜３
２ａの表面にＨ2 のプラズマを照射する。つまり例えば
後述するプラズマ処理装置（図６参照）において、Ａｒ
ガスとＨ2 ガスを導入してＨ2 ガスをプラズマ化し、当
該Ｈ2 のプラズマを例えば５秒程度照射する。ここでＡ
ｒガスを導入するのはＨ2 のプラズマを生成しやすくす
ると共に、当該プラズマの安定化を図るためである。こ
のようにＨ2 のプラズマを照射すると、ＣＦ膜３２ａで
は図４に示すように、表層部のフッ素（Ｆ）がＨと反応
しＨＦとなってＣＦ膜３２ａから飛散していく。このた
め当該表層部ではＦが低減するが、炭素（Ｃ）は残存す
るのでＣの濃度が高い状態となる。
２ａの表面にＨ2 のプラズマを照射する。つまり例えば
後述するプラズマ処理装置（図６参照）において、Ａｒ
ガスとＨ2 ガスを導入してＨ2 ガスをプラズマ化し、当
該Ｈ2 のプラズマを例えば５秒程度照射する。ここでＡ
ｒガスを導入するのはＨ2 のプラズマを生成しやすくす
ると共に、当該プラズマの安定化を図るためである。こ
のようにＨ2 のプラズマを照射すると、ＣＦ膜３２ａで
は図４に示すように、表層部のフッ素（Ｆ）がＨと反応
しＨＦとなってＣＦ膜３２ａから飛散していく。このた
め当該表層部ではＦが低減するが、炭素（Ｃ）は残存す
るのでＣの濃度が高い状態となる。
【００１７】こうしてＨ2 のプラズマを照射した後、図
２（ｄ）に示すように、ＣＦ膜３２ａの表面全体に例え
ば２００オングストロ−ムの厚さのＴｉ（チタン）層３
４を形成する。つまり例えば後述するスパッタ装置（図
７参照）において、例えば装置内を３００℃程度に加熱
した状態で、先ずＡｒガスを導入してタ−ゲットのＴｉ
をスパッタし、こうしてＣＦ膜３２ａの表面全体にホ−
ル３３ａの内壁面も含めてＴｉ層３４を形成する。
２（ｄ）に示すように、ＣＦ膜３２ａの表面全体に例え
ば２００オングストロ−ムの厚さのＴｉ（チタン）層３
４を形成する。つまり例えば後述するスパッタ装置（図
７参照）において、例えば装置内を３００℃程度に加熱
した状態で、先ずＡｒガスを導入してタ−ゲットのＴｉ
をスパッタし、こうしてＣＦ膜３２ａの表面全体にホ−
ル３３ａの内壁面も含めてＴｉ層３４を形成する。
【００１８】このように基板３１を加熱しながら当該Ｃ
Ｆ膜３２ａの表面に例えばＴｉ層３４を形成すると、図
４に示すように、ＣＦ膜３２ａとＴｉ層３４との界面で
は、ＣＦ膜３２の表層部のＣとＴｉが反応して例えば５
０オングストロ−ムの厚さのＴｉＣ（ＴｉとＣとを含む
化合物）層３５が形成される。この実施の形態ではＴｉ
層３４とＴｉＣ層３５とにより密着層が構成されてい
る。
Ｆ膜３２ａの表面に例えばＴｉ層３４を形成すると、図
４に示すように、ＣＦ膜３２ａとＴｉ層３４との界面で
は、ＣＦ膜３２の表層部のＣとＴｉが反応して例えば５
０オングストロ−ムの厚さのＴｉＣ（ＴｉとＣとを含む
化合物）層３５が形成される。この実施の形態ではＴｉ
層３４とＴｉＣ層３５とにより密着層が構成されてい
る。
【００１９】ここでＴｉＣ層３５を形成するためにはタ
−ゲットのＴｉとＣＦ膜表面との両方を加熱することが
必要であるので、上述の例ではスパッタ装置の内部を３
００℃以上に加熱した状態でＴｉ層３４を成膜している
が、この方法の代わりにＴｉ層３４を例えば３００℃程
度の温度で成膜してから、当該Ｔｉ層３４が形成された
基板３１に対して４００℃以上の温度でアニ−ル処理を
行うようにしてもよい。
−ゲットのＴｉとＣＦ膜表面との両方を加熱することが
必要であるので、上述の例ではスパッタ装置の内部を３
００℃以上に加熱した状態でＴｉ層３４を成膜している
が、この方法の代わりにＴｉ層３４を例えば３００℃程
度の温度で成膜してから、当該Ｔｉ層３４が形成された
基板３１に対して４００℃以上の温度でアニ−ル処理を
行うようにしてもよい。
【００２０】次いで図２（ｅ）に示すように、Ｔｉ層３
４等の表面にＷ層３６を形成して、ホ−ル３３ａにＷを
埋め込む処理を行った後、図２（ｆ）に示すように、図
示しないＣＭＰ装置においてＣＭＰ処理（研磨処理）を
行ない、ＣＦ膜３２ａの表面の不要なＴｉ層３４つまり
ホ−ル３３ａの内壁面以外のＴｉ層３４を研磨して除去
する。こうしてＣＦ膜３２ａに形成されたホ−ル３３ａ
にＴｉ層３４を介してＷを埋め込み、Ｗ層３６よりなる
接続線を形成する。
４等の表面にＷ層３６を形成して、ホ−ル３３ａにＷを
埋め込む処理を行った後、図２（ｆ）に示すように、図
示しないＣＭＰ装置においてＣＭＰ処理（研磨処理）を
行ない、ＣＦ膜３２ａの表面の不要なＴｉ層３４つまり
ホ−ル３３ａの内壁面以外のＴｉ層３４を研磨して除去
する。こうしてＣＦ膜３２ａに形成されたホ−ル３３ａ
にＴｉ層３４を介してＷを埋め込み、Ｗ層３６よりなる
接続線を形成する。
【００２１】続いてこのようにＷの接続線が形成された
ＣＦ膜３２ａの表面にＣｕ配線層を形成するための処理
を行う。この処理では先ず図３（ａ）に示すように、Ｗ
の接続線が形成されたＣＦ膜３２ａの表面に図２（ａ）
と同様の方法で厚さ７０００オングストロームのＣＦ３
２ｂを形成し、次に図３（ｂ）に示すように、Ｃｕの配
線を形成しようとするＣＦ膜３２ｂの表面に図２（ｂ）
と同様の方法で溝３３ｂをエッチングにより形成する。
次いでこの表面にＨ2 のプラズマを照射するがこの処理
は例えば図２（ｃ）に示す工程と同様に行われ、Ｈ2 の
プラズマが例えば５秒程度照射される。
ＣＦ膜３２ａの表面にＣｕ配線層を形成するための処理
を行う。この処理では先ず図３（ａ）に示すように、Ｗ
の接続線が形成されたＣＦ膜３２ａの表面に図２（ａ）
と同様の方法で厚さ７０００オングストロームのＣＦ３
２ｂを形成し、次に図３（ｂ）に示すように、Ｃｕの配
線を形成しようとするＣＦ膜３２ｂの表面に図２（ｂ）
と同様の方法で溝３３ｂをエッチングにより形成する。
次いでこの表面にＨ2 のプラズマを照射するがこの処理
は例えば図２（ｃ）に示す工程と同様に行われ、Ｈ2 の
プラズマが例えば５秒程度照射される。
【００２２】続いて図３（ｃ）に示すように、ＣＦ膜３
２ｂの表面全体にＴｉ層３７を形成する。この処理は例
えば図２（ｄ）に示す工程と同様に行われ、例えば２０
０オングストロ−ムの厚さのＴｉ層３７が形成される。
この後図３（ｄ）に示すように、Ｔｉ層３７の表面に例
えば７０００オングストロ−ム程度の厚さのＣｕ層（Ｃ
ｕ配線層）３８を形成し、更に図３（ｅ）のように図示
しないＣＭＰ装置で研磨し、こうして多層配線構造の半
導体デバイスが製造される。
２ｂの表面全体にＴｉ層３７を形成する。この処理は例
えば図２（ｄ）に示す工程と同様に行われ、例えば２０
０オングストロ−ムの厚さのＴｉ層３７が形成される。
この後図３（ｄ）に示すように、Ｔｉ層３７の表面に例
えば７０００オングストロ−ム程度の厚さのＣｕ層（Ｃ
ｕ配線層）３８を形成し、更に図３（ｅ）のように図示
しないＣＭＰ装置で研磨し、こうして多層配線構造の半
導体デバイスが製造される。
【００２３】続いてＥＣＲプラズマ処理が行われるＥＣ
Ｒプラズマ装置と、Ｈ2 プラズマの照射が行われるプラ
ズマ処理装置と、Ｔｉ層の形成が行われるスパッタ装置
とについて図５〜図７を用いて夫々簡単に説明する。先
ず図５に示すＥＣＲプラズマ装置では、プラズマ室４Ａ
と成膜室４Ｂとからなる真空容器４の内部には、高周波
電源部４１から導波管４２及び透過窓４３を介して例え
ば２．４５ＧＨｚの高周波（マイクロ波）Ｍが供給され
ると共に、プラズマ室４Ａの周囲と成膜室４Ｂの下部側
に夫々設けられた主電磁コイル４４ａと補助電磁コイル
４４ｂとにより、プラズマ室４Ａから成膜室４Ｂに向か
い、ＥＣＲポイントＰ付近にて磁場の強さが８７５ガウ
スとなる磁場Ｂが形成される。こうして磁場Ｂとマイク
ロ波Ｍとの相互作用により前記ＥＣＲポイントＰにて電
子サイクロトロン共鳴が生じる。
Ｒプラズマ装置と、Ｈ2 プラズマの照射が行われるプラ
ズマ処理装置と、Ｔｉ層の形成が行われるスパッタ装置
とについて図５〜図７を用いて夫々簡単に説明する。先
ず図５に示すＥＣＲプラズマ装置では、プラズマ室４Ａ
と成膜室４Ｂとからなる真空容器４の内部には、高周波
電源部４１から導波管４２及び透過窓４３を介して例え
ば２．４５ＧＨｚの高周波（マイクロ波）Ｍが供給され
ると共に、プラズマ室４Ａの周囲と成膜室４Ｂの下部側
に夫々設けられた主電磁コイル４４ａと補助電磁コイル
４４ｂとにより、プラズマ室４Ａから成膜室４Ｂに向か
い、ＥＣＲポイントＰ付近にて磁場の強さが８７５ガウ
スとなる磁場Ｂが形成される。こうして磁場Ｂとマイク
ロ波Ｍとの相互作用により前記ＥＣＲポイントＰにて電
子サイクロトロン共鳴が生じる。
【００２４】この装置でＣＦ膜を形成するときには、成
膜室４Ｂに設けられた載置台４５に基板をなす半導体ウ
エハ（以下「ウエハ」という）１０を載置すると共に、
当該載置台４５に高周波電源部４６よりバイアス電圧を
印加する。そして真空容器４内を排気管４７を介して排
気しながら、プラズマ室４Ａにプラズマガス供給管４８
を介してプラズマガスであるＡｒガスを導入すると共
に、成膜室４Ｂに成膜ガス供給部４９を介して成膜ガス
を導入し、成膜ガスを前記電子サイクロトロン共鳴によ
りプラズマ化する。なおこの装置ではＨ2 のプラズマを
照射することもでき、この場合にはプラズマ室４Ａ内に
Ｈ2 ガスとＡｒガスとを導入して、Ｈ2 ガスを前記電子
サイクロトロン共鳴によりプラズマ化する。
膜室４Ｂに設けられた載置台４５に基板をなす半導体ウ
エハ（以下「ウエハ」という）１０を載置すると共に、
当該載置台４５に高周波電源部４６よりバイアス電圧を
印加する。そして真空容器４内を排気管４７を介して排
気しながら、プラズマ室４Ａにプラズマガス供給管４８
を介してプラズマガスであるＡｒガスを導入すると共
に、成膜室４Ｂに成膜ガス供給部４９を介して成膜ガス
を導入し、成膜ガスを前記電子サイクロトロン共鳴によ
りプラズマ化する。なおこの装置ではＨ2 のプラズマを
照射することもでき、この場合にはプラズマ室４Ａ内に
Ｈ2 ガスとＡｒガスとを導入して、Ｈ2 ガスを前記電子
サイクロトロン共鳴によりプラズマ化する。
【００２５】また図６に示す装置は平行平板型のプラズ
マ処理装置であり、図中５１は処理室、５２は高周波電
源部５３に接続された下部電極をなす載置台、５４は載
置台５２と対向するように設けられ、ア−スされた上部
電極である。この装置ではＨ2 のプラズマの照射が行わ
れるが、この際載置台５２上にウエハ１０を載置し、載
置台５２と上部電極５３との間に高周波電力を印加して
プラズマを発生させる。一方排気管５５を介して排気し
ながら、ガス導入管５６を介してＨ2 ガスとＡｒガスを
夫々所定の流量で供給してＨ2 ガスをプラズマ化し、こ
のプラズマをウエハ１０に形成されたＣＦ膜の表面に例
えば５秒程度照射する。
マ処理装置であり、図中５１は処理室、５２は高周波電
源部５３に接続された下部電極をなす載置台、５４は載
置台５２と対向するように設けられ、ア−スされた上部
電極である。この装置ではＨ2 のプラズマの照射が行わ
れるが、この際載置台５２上にウエハ１０を載置し、載
置台５２と上部電極５３との間に高周波電力を印加して
プラズマを発生させる。一方排気管５５を介して排気し
ながら、ガス導入管５６を介してＨ2 ガスとＡｒガスを
夫々所定の流量で供給してＨ2 ガスをプラズマ化し、こ
のプラズマをウエハ１０に形成されたＣＦ膜の表面に例
えば５秒程度照射する。
【００２６】図７に示す装置は平行平板型のスパッタ装
置であり、図中６１は処理室、６２はア−スされた下部
電極をなす載置台、６３は高周波電源部６４に接続さ
れ、下部電極６２に対向するように設けられた上部電
極、６５は上部電極６３の下面には設けられたＴｉのタ
−ゲットである。
置であり、図中６１は処理室、６２はア−スされた下部
電極をなす載置台、６３は高周波電源部６４に接続さ
れ、下部電極６２に対向するように設けられた上部電
極、６５は上部電極６３の下面には設けられたＴｉのタ
−ゲットである。
【００２７】この装置ではＴｉの成膜が行われるが、こ
の際処理室６１内を例えば３００℃に加熱した状態で、
載置台６２と上部電極６３との間に高周波電力を印加し
てプラズマを発生させる。一方排気管６６を介して排気
しながら、ガス導入管６７を介してＡｒガスを夫々所定
の流量で供給して当該Ａｒガスをプラズマ化し、このプ
ラズマによりタ−ゲット６５をスパッタして、これによ
り載置台６２上に載置されたウエハ１０のＣＦ膜上にＴ
ｉを成膜する。
の際処理室６１内を例えば３００℃に加熱した状態で、
載置台６２と上部電極６３との間に高周波電力を印加し
てプラズマを発生させる。一方排気管６６を介して排気
しながら、ガス導入管６７を介してＡｒガスを夫々所定
の流量で供給して当該Ａｒガスをプラズマ化し、このプ
ラズマによりタ−ゲット６５をスパッタして、これによ
り載置台６２上に載置されたウエハ１０のＣＦ膜上にＴ
ｉを成膜する。
【００２８】このようにして製造された半導体装置で
は、後述の実験結果から明らかなようにＣｕはＣＦ膜へ
拡散していかないので、Ｃｕにより配線層３８を形成し
ても絶縁膜であるＣＦ膜３２への拡散が抑えられる。こ
のため絶縁膜へのＣｕの拡散が原因となる素子のダメ−
ジが抑えられ、半導体装置の信頼性が高められて、半導
体装置の質が向上する。
は、後述の実験結果から明らかなようにＣｕはＣＦ膜へ
拡散していかないので、Ｃｕにより配線層３８を形成し
ても絶縁膜であるＣＦ膜３２への拡散が抑えられる。こ
のため絶縁膜へのＣｕの拡散が原因となる素子のダメ−
ジが抑えられ、半導体装置の信頼性が高められて、半導
体装置の質が向上する。
【００２９】またＣｕがＣＦ膜３２へ拡散していかない
ことから、絶縁膜へのＣｕの拡散を防止するためのバリ
ア層が不要となるか、バリア層を設ける場合でも極めて
薄いもので足りることとなる。さらにＣＦ膜３２は、後
述の実験結果から比誘電率が２．５と低いので、このＣ
Ｆ膜３２を絶縁膜として用いることにより、微細化及び
高速化に対応した半導体装置を得ることができる。
ことから、絶縁膜へのＣｕの拡散を防止するためのバリ
ア層が不要となるか、バリア層を設ける場合でも極めて
薄いもので足りることとなる。さらにＣＦ膜３２は、後
述の実験結果から比誘電率が２．５と低いので、このＣ
Ｆ膜３２を絶縁膜として用いることにより、微細化及び
高速化に対応した半導体装置を得ることができる。
【００３０】さらにまた本発明の半導体装置では、Ｃｕ
配線層３８とＣＦ膜３２との間に密着層を形成している
ので、ＣＦ膜３２とＣｕ配線層３８との間の密着性が高
くなり、ＣＦ膜３２からのＣｕ配線層３８の剥離を抑え
ることができる。ここでＣＦ膜に直接金属層を形成した
場合には、ＣＦ膜中のＦと金属とが反応してＣＦ膜と金
属層の界面に金属のフッ化物が形成されてしまい、この
金属のフッ化物は一般に昇華点や融点が低いので、後の
プロセスで基板が前記昇華点や融点以上の温度に加熱さ
れた場合に前記金属のフッ化物の融解や昇華が起こって
当該金属のフッ化物がＣＦ膜から剥がれるおそれがあ
る。
配線層３８とＣＦ膜３２との間に密着層を形成している
ので、ＣＦ膜３２とＣｕ配線層３８との間の密着性が高
くなり、ＣＦ膜３２からのＣｕ配線層３８の剥離を抑え
ることができる。ここでＣＦ膜に直接金属層を形成した
場合には、ＣＦ膜中のＦと金属とが反応してＣＦ膜と金
属層の界面に金属のフッ化物が形成されてしまい、この
金属のフッ化物は一般に昇華点や融点が低いので、後の
プロセスで基板が前記昇華点や融点以上の温度に加熱さ
れた場合に前記金属のフッ化物の融解や昇華が起こって
当該金属のフッ化物がＣＦ膜から剥がれるおそれがあ
る。
【００３１】一方ＣＦ膜３２とＣｕ配線層３８との間に
密着層を形成すると、Ｔｉ層３４とＣＦ膜３２との間の
界面に形成されたＴｉＣ層３５は融点が３２５７℃と高
いので、基板３１が高温に加熱されるプロセスにおいて
も、ＴｉＣは気化あるいは融解が起こらず安定してお
り、このためＣＦ膜３２からＴｉＣ層３５が剥離してし
まうことはない。またＴｉ層３４とＣｕ配線層３８やＷ
層３６とは金属層同士なので剥離しにくい。このため結
果としてＣＦ膜３２とＣｕ配線層３８やＷ層３６との剥
離が抑えられ、信頼性の高い半導体装置を得ることがで
きる。
密着層を形成すると、Ｔｉ層３４とＣＦ膜３２との間の
界面に形成されたＴｉＣ層３５は融点が３２５７℃と高
いので、基板３１が高温に加熱されるプロセスにおいて
も、ＴｉＣは気化あるいは融解が起こらず安定してお
り、このためＣＦ膜３２からＴｉＣ層３５が剥離してし
まうことはない。またＴｉ層３４とＣｕ配線層３８やＷ
層３６とは金属層同士なので剥離しにくい。このため結
果としてＣＦ膜３２とＣｕ配線層３８やＷ層３６との剥
離が抑えられ、信頼性の高い半導体装置を得ることがで
きる。
【００３２】またＴｉＣ層３５の導電率は６１μΩ・ｃ
ｍであるため、ＣＦ膜３２とＣｕ配線層３８やＷ層３６
との間にＴｉＣ層３５が存在してもＣｕ配線層３８とＷ
層３６とは電気的に接合されており、Ｃｕ配線層３８や
Ｗ層３６を形成するときに剥がさなくても良い。ここで
密着層を形成するための金属としては、Ｔｉ以外にＷや
Ｍｏ（モリブデン），Ｃｒ（クロム），Ｃｏ（コバル
ト），Ｔａ（タンタル），Ｎｂ（ニオブ），Ｚｒ（ジル
コニウム）等を用いることができる。ＷやＭｏのフッ化
物の融点は２０℃以下、ＣｒやＣｏのフッ化物の融点は
１００℃付近以下であるのに対し、これらの金属の炭素
化合物の融点はおよそ２０００℃〜４０００℃であり、
また同様にＴａ，Ｎｂ，Ｚｒの炭素化合物の融点もかな
り高いからである。
ｍであるため、ＣＦ膜３２とＣｕ配線層３８やＷ層３６
との間にＴｉＣ層３５が存在してもＣｕ配線層３８とＷ
層３６とは電気的に接合されており、Ｃｕ配線層３８や
Ｗ層３６を形成するときに剥がさなくても良い。ここで
密着層を形成するための金属としては、Ｔｉ以外にＷや
Ｍｏ（モリブデン），Ｃｒ（クロム），Ｃｏ（コバル
ト），Ｔａ（タンタル），Ｎｂ（ニオブ），Ｚｒ（ジル
コニウム）等を用いることができる。ＷやＭｏのフッ化
物の融点は２０℃以下、ＣｒやＣｏのフッ化物の融点は
１００℃付近以下であるのに対し、これらの金属の炭素
化合物の融点はおよそ２０００℃〜４０００℃であり、
また同様にＴａ，Ｎｂ，Ｚｒの炭素化合物の融点もかな
り高いからである。
【００３３】続いてＣＦ膜へのＣｕの拡散の有無を確認
するために行った実験例について説明する。先ず実験で
用いたサンプルの構造を説明すると、当該サンプルは図
８（ａ）に示すように、シリコン基板上に５０００オン
グストロ−ムの厚さのＣＦ膜と、５００オングストロ−
ムの厚さのＴｉ層と、２０００オングストロ−ムの厚さ
のＣｕ層をこの順に成膜したものである（実施例１）。
するために行った実験例について説明する。先ず実験で
用いたサンプルの構造を説明すると、当該サンプルは図
８（ａ）に示すように、シリコン基板上に５０００オン
グストロ−ムの厚さのＣＦ膜と、５００オングストロ−
ムの厚さのＴｉ層と、２０００オングストロ−ムの厚さ
のＣｕ層をこの順に成膜したものである（実施例１）。
【００３４】ここでＣＦ膜とＴｉ層とは次のように製造
した。先ず上述のＥＣＲプラズマ装置において、Ａｒガ
ス，Ｃ4 Ｆ8 ガス，Ｃ2 Ｈ4 ガスを夫々１５０ｓｃｃ
ｍ，４０ｓｃｃｍ，３０ｓｃｃｍの流量で導入し、マイ
クロ波電力（高周波電源部４１）２．７ｋＷ，バイアス
電力（高周波電源部４６）１．５ｋＷ，基板温度４００
℃の下で、シリコン基板上にＣＦ膜を形成した。次いで
当該ＥＣＲプラズマ装置において、Ｈ2 ガスとＡｒガス
とを夫々３００ｓｃｃｍ，３０ｓｃｃｍの流量で導入し
てＣＦ膜の表面にＨ2 のプラズマを５秒間照射した。こ
のときマイクロ波電力は２７００Ｗ、バイアス電力は０
Ｗとした。この後図７に示す装置を用い、３００℃の温
度の下、Ａｒガスを５０ｓｃｃｍの流量で導入してＣＦ
膜の表面にＴｉ層を成膜した。このとき高周波電源部６
４の電力は１２００Ｗとした。
した。先ず上述のＥＣＲプラズマ装置において、Ａｒガ
ス，Ｃ4 Ｆ8 ガス，Ｃ2 Ｈ4 ガスを夫々１５０ｓｃｃ
ｍ，４０ｓｃｃｍ，３０ｓｃｃｍの流量で導入し、マイ
クロ波電力（高周波電源部４１）２．７ｋＷ，バイアス
電力（高周波電源部４６）１．５ｋＷ，基板温度４００
℃の下で、シリコン基板上にＣＦ膜を形成した。次いで
当該ＥＣＲプラズマ装置において、Ｈ2 ガスとＡｒガス
とを夫々３００ｓｃｃｍ，３０ｓｃｃｍの流量で導入し
てＣＦ膜の表面にＨ2 のプラズマを５秒間照射した。こ
のときマイクロ波電力は２７００Ｗ、バイアス電力は０
Ｗとした。この後図７に示す装置を用い、３００℃の温
度の下、Ａｒガスを５０ｓｃｃｍの流量で導入してＣＦ
膜の表面にＴｉ層を成膜した。このとき高周波電源部６
４の電力は１２００Ｗとした。
【００３５】こうして得られたサンプルについてＳＩＭ
Ｓ（Ｓｅｃｏｎｄａｒｙ ＩｏｎＭａｓｓ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）によりＣｕ，Ｔｉ，ＣＦ，Ｓｉの量の
分析を行なった。またサンプルに対して４２５℃にて１
時間アニ−ル処理を行なった後についても同様にＳＩＭ
Ｓにより分析を行なった。さらに比較実験として、図９
（ａ）に示すように、シリコン基板上に５０００オング
ストロ−ムの厚さのＳｉＯ2 膜と、５００オングストロ
−ムの厚さのＴｉ層と、２０００オングストロ−ムの厚
さのＣｕ層をこの順に成膜したサンプル（比較例１）に
ついても同様の実験を行った。
Ｓ（Ｓｅｃｏｎｄａｒｙ ＩｏｎＭａｓｓ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）によりＣｕ，Ｔｉ，ＣＦ，Ｓｉの量の
分析を行なった。またサンプルに対して４２５℃にて１
時間アニ−ル処理を行なった後についても同様にＳＩＭ
Ｓにより分析を行なった。さらに比較実験として、図９
（ａ）に示すように、シリコン基板上に５０００オング
ストロ−ムの厚さのＳｉＯ2 膜と、５００オングストロ
−ムの厚さのＴｉ層と、２０００オングストロ−ムの厚
さのＣｕ層をこの順に成膜したサンプル（比較例１）に
ついても同様の実験を行った。
【００３６】この結果を実施例１について図８（図８
（ｂ）は成膜後のＳＩＭＳ分析結果，図８（ｃ）はアニ
−ル処理後のＳＩＭＳ分析結果）に、比較例２について
図９（図９（ｂ）は成膜後のＳＩＭＳ分析結果，図９
（ｃ）はアニ−ル処理後のＳＩＭＳ分析結果）に夫々示
す。図中横軸はサンプルの深さ、縦軸はＣｕ等のイオン
の数を夫々示している。この結果、実施例１の場合には
アニ−ル処理後ではＣｕ層とＴｉ層に相当する深さにお
いてＣｕとＴｉとが存在するが、ＣＦ膜に相当する深さ
ではＣとＦのみが存在し、Ｃｕが存在していないという
分析結果が得られた。これによりＣｕとＴｉとの間では
相互に拡散が起こるが、ＣｕとＣＦ膜との間では拡散は
起こらず、結局ＣｕはＴｉ層へは拡散するもののＣＦ膜
へは拡散しないことが認められた。
（ｂ）は成膜後のＳＩＭＳ分析結果，図８（ｃ）はアニ
−ル処理後のＳＩＭＳ分析結果）に、比較例２について
図９（図９（ｂ）は成膜後のＳＩＭＳ分析結果，図９
（ｃ）はアニ−ル処理後のＳＩＭＳ分析結果）に夫々示
す。図中横軸はサンプルの深さ、縦軸はＣｕ等のイオン
の数を夫々示している。この結果、実施例１の場合には
アニ−ル処理後ではＣｕ層とＴｉ層に相当する深さにお
いてＣｕとＴｉとが存在するが、ＣＦ膜に相当する深さ
ではＣとＦのみが存在し、Ｃｕが存在していないという
分析結果が得られた。これによりＣｕとＴｉとの間では
相互に拡散が起こるが、ＣｕとＣＦ膜との間では拡散は
起こらず、結局ＣｕはＴｉ層へは拡散するもののＣＦ膜
へは拡散しないことが認められた。
【００３７】一方比較例１の場合には、成膜後ではＣＦ
層に相当する深さにおいてＳｉとＯの量に比べてＣｕの
量が少ないが、アニ−ル処理後ではＳｉ，Ｏ，Ｃｕ，Ｔ
ｉが混在する状態となるという分析結果が得られ、これ
によりＣｕはＴｉ層を拡散し、さらにＳｉＯ2 膜に拡散
していくことが認められた。
層に相当する深さにおいてＳｉとＯの量に比べてＣｕの
量が少ないが、アニ−ル処理後ではＳｉ，Ｏ，Ｃｕ，Ｔ
ｉが混在する状態となるという分析結果が得られ、これ
によりＣｕはＴｉ層を拡散し、さらにＳｉＯ2 膜に拡散
していくことが認められた。
【００３８】また実施例１のサンプルについて、Ｃｕ層
の上面にテ−プを貼って当該テ−プを剥がし、テ−プを
剥がすときにＣＦ膜とＴｉ層との間で剥離が起こるかど
うかを目視で確認したところ剥離が認められなかった。
また実施例１のサンプルのＣＦ膜の比誘電率を測定した
ところ２．５であり、４程度であるＳｉＯ2 膜や２．７
程度であるＢＣＢ膜よりも低いことが確認された。
の上面にテ−プを貼って当該テ−プを剥がし、テ−プを
剥がすときにＣＦ膜とＴｉ層との間で剥離が起こるかど
うかを目視で確認したところ剥離が認められなかった。
また実施例１のサンプルのＣＦ膜の比誘電率を測定した
ところ２．５であり、４程度であるＳｉＯ2 膜や２．７
程度であるＢＣＢ膜よりも低いことが確認された。
【００３９】続いて半導体装置の電気特性を確認するた
めに行った実験例について説明する。先ず実験で用いた
サンプルの構造を説明すると、当該サンプルは、図１０
に示すように、シリコン基板上に５０００オングストロ
−ムの厚さのＣＦ膜と、５０オングストロ−ムの厚さの
Ｔｉ層と、２０００オングストロ−ムの厚さのＣｕ層
と、２００オングストロ−ムの厚さのＴｉＮ層とをこの
順に成膜したものである（実施例２）。
めに行った実験例について説明する。先ず実験で用いた
サンプルの構造を説明すると、当該サンプルは、図１０
に示すように、シリコン基板上に５０００オングストロ
−ムの厚さのＣＦ膜と、５０オングストロ−ムの厚さの
Ｔｉ層と、２０００オングストロ−ムの厚さのＣｕ層
と、２００オングストロ−ムの厚さのＴｉＮ層とをこの
順に成膜したものである（実施例２）。
【００４０】このサンプルのシリコン基板とＴｉＮ層の
間を図１０に示すように電気的に接続し、シリコン基板
を２７５℃に加熱した状態で当該サンプルに１ＭＶ／ｃ
ｍの電圧を印加して、ＣＦ膜が短絡するまでの時間
（０．１Ａ／ｃｍ2 になるまでの時間（以下「ＭＴＴ
Ｆ」という））を測定した。ここで図中７１は電力供給
部、７２は電流計を夫々示しており、シリコン基板と電
力供給部７１との間でア−スに接続した。
間を図１０に示すように電気的に接続し、シリコン基板
を２７５℃に加熱した状態で当該サンプルに１ＭＶ／ｃ
ｍの電圧を印加して、ＣＦ膜が短絡するまでの時間
（０．１Ａ／ｃｍ2 になるまでの時間（以下「ＭＴＴ
Ｆ」という））を測定した。ここで図中７１は電力供給
部、７２は電流計を夫々示しており、シリコン基板と電
力供給部７１との間でア−スに接続した。
【００４１】また比較実験として、シリコン基板上に５
０００オングストロ−ムの厚さのＳｉＯ2 膜と、５０オ
ングストロ−ムの厚さのＴｉ層と、２０００オングスト
ロ−ムの厚さのＣｕ層と、２００オングストロ−ムの厚
さのＴｉＮ層とをこの順に成膜したサンプル（比較例
２）についても同様の実験を行った。
０００オングストロ−ムの厚さのＳｉＯ2 膜と、５０オ
ングストロ−ムの厚さのＴｉ層と、２０００オングスト
ロ−ムの厚さのＣｕ層と、２００オングストロ−ムの厚
さのＴｉＮ層とをこの順に成膜したサンプル（比較例
２）についても同様の実験を行った。
【００４２】ここでＭＴＴＦの長さは、絶縁膜であるＣ
Ｆ膜やＳｉＯ2 膜へのＣｕの拡散の程度に依存し、ＭＴ
ＴＦが長ければ絶縁膜へのＣｕの拡散量が少なく、Ｃｕ
の拡散防止性が高いということを意味している。またＣ
ｕ層の上面にＴｉＮ層を形成したのは、Ｃｕ層の酸化を
防止するためである。
Ｆ膜やＳｉＯ2 膜へのＣｕの拡散の程度に依存し、ＭＴ
ＴＦが長ければ絶縁膜へのＣｕの拡散量が少なく、Ｃｕ
の拡散防止性が高いということを意味している。またＣ
ｕ層の上面にＴｉＮ層を形成したのは、Ｃｕ層の酸化を
防止するためである。
【００４３】この結果実施例２のＭＴＴＦは１．９２ｈ
ｒであるのに対し、比較例２の実施例２のＭＴＴＦは
０．２５ｈｒであることから、絶縁膜としてＣＦ膜を用
いた場合には、ＳｉＯ2 膜を用いた場合に比べてＭＴＴ
Ｆがかなり長くなることが確認され、この実験からもＣ
ｕはＳｉＯ2 膜には拡散しやすいが、ＣＦ膜へはかなり
拡散しにくいことが認められた。
ｒであるのに対し、比較例２の実施例２のＭＴＴＦは
０．２５ｈｒであることから、絶縁膜としてＣＦ膜を用
いた場合には、ＳｉＯ2 膜を用いた場合に比べてＭＴＴ
Ｆがかなり長くなることが確認され、この実験からもＣ
ｕはＳｉＯ2 膜には拡散しやすいが、ＣＦ膜へはかなり
拡散しにくいことが認められた。
【００４４】また上述の実施例１と同様の組成のＣＦ膜
の結晶性を確認するためにＸ線回折を測定したところ、
結晶質の存在を示すブラッグピ−クを検出することはで
きず、当該ＣＦ膜は非晶質であることが確認された。こ
こで非晶質とは結晶子サイズが５０〜１００オングスト
ロ−ム未満の微結晶をいう。このことから本発明の半導
体装置では、絶縁膜であるＣＦ膜が非晶質であって、５
０〜１００オングストロ−ム未満の微結晶により形成さ
れているため、Ｃｕが通り抜けにくく、Ｃｕの拡散防止
性が高いと推察される。
の結晶性を確認するためにＸ線回折を測定したところ、
結晶質の存在を示すブラッグピ−クを検出することはで
きず、当該ＣＦ膜は非晶質であることが確認された。こ
こで非晶質とは結晶子サイズが５０〜１００オングスト
ロ−ム未満の微結晶をいう。このことから本発明の半導
体装置では、絶縁膜であるＣＦ膜が非晶質であって、５
０〜１００オングストロ−ム未満の微結晶により形成さ
れているため、Ｃｕが通り抜けにくく、Ｃｕの拡散防止
性が高いと推察される。
【００４５】以上において本発明の半導体装置では、Ｃ
ｕの拡散防止性をより大きくするために、絶縁膜である
ＣＦ膜の膜密度を１．５０ｇ／ｃｍ3 以上にすることが
望ましい。即ち本発明者らは上述のＥＣＲプラズマ装置
において基板３１へ印加するバイアス電力を変えること
によりＣＦ膜の密度を高くするプロセスを検討してお
り、この結果バイアス電力の大きさと形成されるＣＦ膜
の密度との間には図１１（ａ）に示す関係があり、バイ
アス電力が大きくなるとＣＦ膜の緻密性が高くなること
が認められた。
ｕの拡散防止性をより大きくするために、絶縁膜である
ＣＦ膜の膜密度を１．５０ｇ／ｃｍ3 以上にすることが
望ましい。即ち本発明者らは上述のＥＣＲプラズマ装置
において基板３１へ印加するバイアス電力を変えること
によりＣＦ膜の密度を高くするプロセスを検討してお
り、この結果バイアス電力の大きさと形成されるＣＦ膜
の密度との間には図１１（ａ）に示す関係があり、バイ
アス電力が大きくなるとＣＦ膜の緻密性が高くなること
が認められた。
【００４６】ここで成膜条件は、Ａｒガス１５０ｓｃｃ
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷとした。一方夫々のバ
イアス電力で得られたＣＦ膜のＭＴＴＦを測定したとこ
ろ、図１１（ｂ）に示す結果が得られ、バイアス電力を
３００ｗ以上にした場合にはＭＴＴＦが１．６３ｈｒ以
上と長くなることが認められた。
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷとした。一方夫々のバ
イアス電力で得られたＣＦ膜のＭＴＴＦを測定したとこ
ろ、図１１（ｂ）に示す結果が得られ、バイアス電力を
３００ｗ以上にした場合にはＭＴＴＦが１．６３ｈｒ以
上と長くなることが認められた。
【００４７】これらの結果によりＣＦ膜の膜密度が１．
５０ｇ／ｃｍ3 以上の場合にはＭＴＴＦが長くなり、Ｃ
ｕの拡散防止性が高くなるので、このようなＣＦ膜を絶
縁膜として用いることは有効であることが理解される。
このようにＣＦ膜の膜密度が１．５０ｇ／ｃｍ3 以上の
場合にＭＴＴＦが長くなるのは、ＣＦ膜の膜密度が大き
くなって膜が緻密になると、Ｃｕが通りにくくなり、Ｃ
ｕの拡散防止性が高くなるためと推察される。
５０ｇ／ｃｍ3 以上の場合にはＭＴＴＦが長くなり、Ｃ
ｕの拡散防止性が高くなるので、このようなＣＦ膜を絶
縁膜として用いることは有効であることが理解される。
このようにＣＦ膜の膜密度が１．５０ｇ／ｃｍ3 以上の
場合にＭＴＴＦが長くなるのは、ＣＦ膜の膜密度が大き
くなって膜が緻密になると、Ｃｕが通りにくくなり、Ｃ
ｕの拡散防止性が高くなるためと推察される。
【００４８】また本発明の半導体装置では、Ｃｕの拡散
防止性をより大きくするために、絶縁膜であるＣＦ膜中
の酸素（Ｏ2 ）量を３ａｔｏｍｉｃ％（原子％）以下に
することが望ましい。即ち本発明者らは半導体装置の耐
圧性を向上させるためにＣＦ膜にＯ2 を添加するプロセ
スを検討しており、この結果上述のＥＣＲプラズマ装置
において成膜中にＯ2 ガスを添加することによって、得
られるＣＦ膜中のＯ2量を制御することができ、図１２
（ａ）に示すように添加したＯ2 ガス量が多いと形成さ
れたＣＦ膜中のＯ2 量が多くなることが認められた。
防止性をより大きくするために、絶縁膜であるＣＦ膜中
の酸素（Ｏ2 ）量を３ａｔｏｍｉｃ％（原子％）以下に
することが望ましい。即ち本発明者らは半導体装置の耐
圧性を向上させるためにＣＦ膜にＯ2 を添加するプロセ
スを検討しており、この結果上述のＥＣＲプラズマ装置
において成膜中にＯ2 ガスを添加することによって、得
られるＣＦ膜中のＯ2量を制御することができ、図１２
（ａ）に示すように添加したＯ2 ガス量が多いと形成さ
れたＣＦ膜中のＯ2 量が多くなることが認められた。
【００４９】ここで成膜条件は、Ａｒガス１５０ｓｃｃ
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５
ｋＷとし、Ｏ2 ガスは成膜ガス供給部４９から導入し
た。一方添加したＯ2 ガスの量と得られたＣＦ膜のＭＴ
ＴＦとの関係を調べたところ図１２（ｂ）に示す結果が
得られ、Ｏ2 ガスの添加量が３ｓｃｃｍ以下の場合には
ＭＴＴＦが１．９０ｈｒ以上に長くなることが認められ
た。
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５
ｋＷとし、Ｏ2 ガスは成膜ガス供給部４９から導入し
た。一方添加したＯ2 ガスの量と得られたＣＦ膜のＭＴ
ＴＦとの関係を調べたところ図１２（ｂ）に示す結果が
得られ、Ｏ2 ガスの添加量が３ｓｃｃｍ以下の場合には
ＭＴＴＦが１．９０ｈｒ以上に長くなることが認められ
た。
【００５０】これらの結果によりＣＦ膜中のＯ2 量が３
ａｔｏｍｉｃ％以下の場合にはＭＴＴＦが長くなり、Ｃ
ｕの拡散防止性がより高くなるので、このようなＣＦ膜
を絶縁膜として用いることは有効であることが理解され
る。
ａｔｏｍｉｃ％以下の場合にはＭＴＴＦが長くなり、Ｃ
ｕの拡散防止性がより高くなるので、このようなＣＦ膜
を絶縁膜として用いることは有効であることが理解され
る。
【００５１】このようにＣＦ膜中のＯ2 量が３ａｔｏｍ
ｉｃ％以下の場合にＭＴＴＦが長くなるのは、プロセス
中にＯ2 を添加すると、炭素間の二重結合（Ｃ＝Ｃ）の
一部が酸素により切断されるので電流が流れにくくなっ
てＭＴＴＦが長くなるが、逆にＣＦ膜中のＯ2 量が多く
なり過ぎると、ＯがＣｕＯを形成しようとしてＣＦ膜中
にＣｕを引き込んでしまい、結果としてＣｕがＣＦ膜へ
拡散しやすくなってしまうためと推察される。
ｉｃ％以下の場合にＭＴＴＦが長くなるのは、プロセス
中にＯ2 を添加すると、炭素間の二重結合（Ｃ＝Ｃ）の
一部が酸素により切断されるので電流が流れにくくなっ
てＭＴＴＦが長くなるが、逆にＣＦ膜中のＯ2 量が多く
なり過ぎると、ＯがＣｕＯを形成しようとしてＣＦ膜中
にＣｕを引き込んでしまい、結果としてＣｕがＣＦ膜へ
拡散しやすくなってしまうためと推察される。
【００５２】さらに本発明の半導体装置では、硬度及び
耐熱性を大きくするために絶縁膜であるＣＦ膜中の窒素
（Ｎ2 ）を添加することが有効であるが、その添加量を
３ａｔｏｍｉｃ％以下にすることが望ましい。即ち本発
明者らはＣＦ膜の硬度及び耐熱性を向上させるためにＣ
Ｆ膜にＮ2 を添加するプロセスを検討しており、この結
果上述のＥＣＲプラズマ装置において、成膜中にＮ2 ガ
スを添加することにより得られるＣＦ膜中のＮ2 量を制
御することができ、添加したＮ2 ガス量が多いと形成さ
れたＣＦ膜中のＮ2 量が多くなることが認められた（図
１３（ａ）参照）。
耐熱性を大きくするために絶縁膜であるＣＦ膜中の窒素
（Ｎ2 ）を添加することが有効であるが、その添加量を
３ａｔｏｍｉｃ％以下にすることが望ましい。即ち本発
明者らはＣＦ膜の硬度及び耐熱性を向上させるためにＣ
Ｆ膜にＮ2 を添加するプロセスを検討しており、この結
果上述のＥＣＲプラズマ装置において、成膜中にＮ2 ガ
スを添加することにより得られるＣＦ膜中のＮ2 量を制
御することができ、添加したＮ2 ガス量が多いと形成さ
れたＣＦ膜中のＮ2 量が多くなることが認められた（図
１３（ａ）参照）。
【００５３】ここで成膜条件は、Ａｒガス１５０ｓｃｃ
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５
ｋＷとし、Ｎ2 ガスは成膜ガス供給部４９から導入し
た。一方添加したＮ2 ガスの量と得られたＣＦ膜のＭＴ
ＴＦとの関係を調べたところ、図１３（ｂ）に示す結果
が得られ、Ｎ2 ガスの添加量が２ｓｃｃｍ以下の場合に
はＭＴＴＦが１．５５ｈｒ以上に長くなることが認めら
れた。
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５
ｋＷとし、Ｎ2 ガスは成膜ガス供給部４９から導入し
た。一方添加したＮ2 ガスの量と得られたＣＦ膜のＭＴ
ＴＦとの関係を調べたところ、図１３（ｂ）に示す結果
が得られ、Ｎ2 ガスの添加量が２ｓｃｃｍ以下の場合に
はＭＴＴＦが１．５５ｈｒ以上に長くなることが認めら
れた。
【００５４】これらの結果によりＣＦ膜中のＮ2 量が３
ａｔｏｍｉｃ％以下の場合にはＭＴＴＦが長く、Ｃｕの
拡散防止性が高いことが理解される。またＣＦ膜中のＮ
2 量が０ａｔｏｍｉｃ％の場合には耐熱温度が４５０℃
程度であるのに対して、Ｎ2量が３ａｔｏｍｉｃ％の場
合には耐熱温度が５９０℃程度であり、さらにＣＦ膜中
のＮ2 量が０ａｔｏｍｉｃ％の場合には硬度が２．０Ｇ
ｐａ程度であるのに対して、Ｎ2 量が３ａｔｏｍｉｃ％
の場合には硬度が２．８Ｇｐａ程度であった。（硬度の
定義はＪｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌｓ Ｒ
ｅｓｅａｒｃｈ、ｖｏｌ７、Ｎｕｍｂｅｒ６、１９９２
に従った。） このことからＮ2 を添加することによって耐熱性や硬度
が大きいＣＮ膜が一部に形成され、全体として絶縁膜の
耐熱性や硬度を大きくすることができ、このような絶縁
膜を用いることは有効であることが認められた。
ａｔｏｍｉｃ％以下の場合にはＭＴＴＦが長く、Ｃｕの
拡散防止性が高いことが理解される。またＣＦ膜中のＮ
2 量が０ａｔｏｍｉｃ％の場合には耐熱温度が４５０℃
程度であるのに対して、Ｎ2量が３ａｔｏｍｉｃ％の場
合には耐熱温度が５９０℃程度であり、さらにＣＦ膜中
のＮ2 量が０ａｔｏｍｉｃ％の場合には硬度が２．０Ｇ
ｐａ程度であるのに対して、Ｎ2 量が３ａｔｏｍｉｃ％
の場合には硬度が２．８Ｇｐａ程度であった。（硬度の
定義はＪｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌｓ Ｒ
ｅｓｅａｒｃｈ、ｖｏｌ７、Ｎｕｍｂｅｒ６、１９９２
に従った。） このことからＮ2 を添加することによって耐熱性や硬度
が大きいＣＮ膜が一部に形成され、全体として絶縁膜の
耐熱性や硬度を大きくすることができ、このような絶縁
膜を用いることは有効であることが認められた。
【００５５】ここでＣＦ膜中のＮ2 量が３ａｔｏｍｉｃ
％以下の場合にＭＴＴＦが長くなるのは、Ｃ＝Ｃ結合が
Ｎで切られ−Ｃ−Ｎとなるので電流が流れにくくなるた
めと考えられ、ＣＦ膜中のＮ2 量が多くなり過ぎるとＭ
ＴＴＦが短くなるのは、過剰なＮ2 添加で−Ｃ−Ｃ−の
ネットワークのかなりの部分の結合が阻害され、Ｃのダ
ングリングボンド（未結合部）が増加、これによりＣｕ
−ＣというようにダングリングボンドがＣｕを寄せつけ
るので、ＣｕがＣＦ膜へ拡散しやすくなるためと推察さ
れる。なおＣＮ膜はＣＦ膜よりも比誘電率が高く、ＣＮ
膜の量が多くなると絶縁膜全体の比誘電率も高くなって
しまうので、この点からもＣＦ膜中のＮ2 の量は３ａｔ
ｏｍｉｃ％以下であることが望ましい。
％以下の場合にＭＴＴＦが長くなるのは、Ｃ＝Ｃ結合が
Ｎで切られ−Ｃ−Ｎとなるので電流が流れにくくなるた
めと考えられ、ＣＦ膜中のＮ2 量が多くなり過ぎるとＭ
ＴＴＦが短くなるのは、過剰なＮ2 添加で−Ｃ−Ｃ−の
ネットワークのかなりの部分の結合が阻害され、Ｃのダ
ングリングボンド（未結合部）が増加、これによりＣｕ
−ＣというようにダングリングボンドがＣｕを寄せつけ
るので、ＣｕがＣＦ膜へ拡散しやすくなるためと推察さ
れる。なおＣＮ膜はＣＦ膜よりも比誘電率が高く、ＣＮ
膜の量が多くなると絶縁膜全体の比誘電率も高くなって
しまうので、この点からもＣＦ膜中のＮ2 の量は３ａｔ
ｏｍｉｃ％以下であることが望ましい。
【００５６】さらにまた本発明の半導体装置では、半導
体装置の耐圧性を向上させるために絶縁膜であるＣＦ膜
中のホウ素（Ｂ）量を１０ｐｐｍ以上１ａｔｏｍｉｃ％
以下にすることが望ましい。即ち本発明者らは、半導体
装置の耐圧性を向上させるためにＣＦ膜にＢを添加する
プロセスを検討しており、この結果上述のＥＣＲプラズ
マ装置において、成膜中にＢＦ3 ガスを添加することに
より、得られるＣＦ膜中のＢ量を制御することができ、
図１４（ａ）に示すように添加したＢＦ3 ガス量が多い
と形成されたＣＦ膜中のＢ量が多くなることが認められ
た。
体装置の耐圧性を向上させるために絶縁膜であるＣＦ膜
中のホウ素（Ｂ）量を１０ｐｐｍ以上１ａｔｏｍｉｃ％
以下にすることが望ましい。即ち本発明者らは、半導体
装置の耐圧性を向上させるためにＣＦ膜にＢを添加する
プロセスを検討しており、この結果上述のＥＣＲプラズ
マ装置において、成膜中にＢＦ3 ガスを添加することに
より、得られるＣＦ膜中のＢ量を制御することができ、
図１４（ａ）に示すように添加したＢＦ3 ガス量が多い
と形成されたＣＦ膜中のＢ量が多くなることが認められ
た。
【００５７】ここで成膜条件は、Ａｒガス１５０ｓｃｃ
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５
ｋＷとし、ＢＦ3 ガスは成膜ガス供給部４９から導入し
た。一方ＢＦ3 ガスの添加量と得られたＣＦ膜のＭＴＴ
Ｆとの関係を調べたところ図１４（ｂ）に示す結果が得
られ、ＢＦ3 ガスの添加量が１０ｓｃｃｍ以下の場合、
特にＢＦ3 ガスの添加量が０．２ｓｃｃｍ以上１０ｓｃ
ｃｍ以下の場合にＭＴＴＦが長くなることが認められ
た。
ｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃｍ，Ｃ2 Ｈ4 ガス３０ｓｃ
ｃｍ，マイクロ波電力２．７ｋＷ，バイアス電力１．５
ｋＷとし、ＢＦ3 ガスは成膜ガス供給部４９から導入し
た。一方ＢＦ3 ガスの添加量と得られたＣＦ膜のＭＴＴ
Ｆとの関係を調べたところ図１４（ｂ）に示す結果が得
られ、ＢＦ3 ガスの添加量が１０ｓｃｃｍ以下の場合、
特にＢＦ3 ガスの添加量が０．２ｓｃｃｍ以上１０ｓｃ
ｃｍ以下の場合にＭＴＴＦが長くなることが認められ
た。
【００５８】これらの結果によりＣＦ膜中のＢ量が１ａ
ｔｏｍｉｃ％以下の場合、特に１０ｐｐｍ以上１ａｔｏ
ｍｉｃ％以下の場合にはＭＴＴＦが２．３５ｈｒ以上に
長くなり、Ｃｕの拡散防止性がより高くなるので、この
ような絶縁膜を用いることは有効であることが理解され
る。
ｔｏｍｉｃ％以下の場合、特に１０ｐｐｍ以上１ａｔｏ
ｍｉｃ％以下の場合にはＭＴＴＦが２．３５ｈｒ以上に
長くなり、Ｃｕの拡散防止性がより高くなるので、この
ような絶縁膜を用いることは有効であることが理解され
る。
【００５９】このようにＣＦ膜中のＢ量が１ａｔｏｍｉ
ｃ％以下の場合にＭＴＴＦが長くなる理由は次のように
考えられる。つまりＣＦ膜中にダングリングボンドを持
ったＣが存在するとこのダングリングボンドによりＣｕ
が電気的に引き込まれやすく、結果としてＣｕがＣＦ膜
に拡散されやすくなる。これを抑えるためにＣＦ膜中に
Ｂを添加すると、ダングリングボンドを持ったＣはＢと
結合するのでダングリングボンドの量が減少し、この結
果Ｃｕが拡散しにくくなってＭＴＴＦが長くなるが、Ｃ
Ｆ膜中のＢ量が多くなり過ぎるとリ−ク電流が多くなる
ので、ＣＦ膜が導電性になってＭＴＴＦが短くなってし
まうと推察される。
ｃ％以下の場合にＭＴＴＦが長くなる理由は次のように
考えられる。つまりＣＦ膜中にダングリングボンドを持
ったＣが存在するとこのダングリングボンドによりＣｕ
が電気的に引き込まれやすく、結果としてＣｕがＣＦ膜
に拡散されやすくなる。これを抑えるためにＣＦ膜中に
Ｂを添加すると、ダングリングボンドを持ったＣはＢと
結合するのでダングリングボンドの量が減少し、この結
果Ｃｕが拡散しにくくなってＭＴＴＦが長くなるが、Ｃ
Ｆ膜中のＢ量が多くなり過ぎるとリ−ク電流が多くなる
ので、ＣＦ膜が導電性になってＭＴＴＦが短くなってし
まうと推察される。
【００６０】またこのようにＢが添加されたＣＦ膜につ
いてＳＩＭＳによりＣ，Ｆ，Ｓｉ，Ｂ，Ｏの量の分析を
行なった。この実験で用いたサンプルは、シリコン基板
上に５０００オングストロ−ムの厚さのＣＦ膜を成膜し
たものであり、ＣＦ膜はＢＦ3 ガスを１ｓｃｃｍの流量
で添加したもの（実施例３）と５ｓｃｃｍの流量で添加
したもの（実施例４）とした。なおＣＦ膜の成膜条件
は、Ａｒガス１５０ｓｃｃｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃ
ｍ，Ｃ2 Ｈ4 ガスを３０ｓｃｃｍ，マイクロ波電力２．
７ｋＷ，バイアス電力１．５ｋＷとした。
いてＳＩＭＳによりＣ，Ｆ，Ｓｉ，Ｂ，Ｏの量の分析を
行なった。この実験で用いたサンプルは、シリコン基板
上に５０００オングストロ−ムの厚さのＣＦ膜を成膜し
たものであり、ＣＦ膜はＢＦ3 ガスを１ｓｃｃｍの流量
で添加したもの（実施例３）と５ｓｃｃｍの流量で添加
したもの（実施例４）とした。なおＣＦ膜の成膜条件
は、Ａｒガス１５０ｓｃｃｍ，Ｃ4 Ｆ8 ガス４０ｓｃｃ
ｍ，Ｃ2 Ｈ4 ガスを３０ｓｃｃｍ，マイクロ波電力２．
７ｋＷ，バイアス電力１．５ｋＷとした。
【００６１】この結果を実施例３について図１５（ａ）
に、実施例４について図１５（ｂ）に夫々示す。図中横
軸はサンプルの深さ、縦軸はＣｕ等のイオンの数を夫々
示している。この結果により実施例３よりも実施例４の
方がＣＦ膜中のＢの量が多く、ＣＢ結合が多く形成され
ていることが認められ、これによって実施例４の方がＭ
ＴＴＦが長くなることが理解された。
に、実施例４について図１５（ｂ）に夫々示す。図中横
軸はサンプルの深さ、縦軸はＣｕ等のイオンの数を夫々
示している。この結果により実施例３よりも実施例４の
方がＣＦ膜中のＢの量が多く、ＣＢ結合が多く形成され
ていることが認められ、これによって実施例４の方がＭ
ＴＴＦが長くなることが理解された。
【００６２】以上において本発明の半導体装置は図１６
のように構成してもよい。この装置では、図中８１〜８
４はＣＦ膜からなる層間絶縁膜、８５，８６はＣｕ配線
層であって、Ｃｕ配線層２５，２６の間を接続する接続
線もＣｕ層８７，８８により形成されている。なお図中
８９はＣＦ膜８１とＣｕ配線層８５との間等に形成され
た密着層である。また本発明の半導体装置ではＣＦ膜と
Ｃｕ配線層を密着させる手法があれば、密着層は設けな
くてもよい。
のように構成してもよい。この装置では、図中８１〜８
４はＣＦ膜からなる層間絶縁膜、８５，８６はＣｕ配線
層であって、Ｃｕ配線層２５，２６の間を接続する接続
線もＣｕ層８７，８８により形成されている。なお図中
８９はＣＦ膜８１とＣｕ配線層８５との間等に形成され
た密着層である。また本発明の半導体装置ではＣＦ膜と
Ｃｕ配線層を密着させる手法があれば、密着層は設けな
くてもよい。
【００６３】さらに本発明の半導体装置の製造方法で
は、上述のＨ2 のプラズマ照射は例えば図５に示すＥＣ
Ｒプラズマ装置等で行うようにしてもよい。またＴｉ層
はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）等により成膜してもよい。この場合成膜ガ
スとしてＴｉＣｌ4 ガスとＨ2 ガスとを用いることによ
り、ＴｉＣｌ4 ＋Ｈ2 →Ｔｉ＋ＨＣｌの化学反応により
ＣＦ膜の表面にＴｉ層が形成される。
は、上述のＨ2 のプラズマ照射は例えば図５に示すＥＣ
Ｒプラズマ装置等で行うようにしてもよい。またＴｉ層
はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）等により成膜してもよい。この場合成膜ガ
スとしてＴｉＣｌ4 ガスとＨ2 ガスとを用いることによ
り、ＴｉＣｌ4 ＋Ｈ2 →Ｔｉ＋ＨＣｌの化学反応により
ＣＦ膜の表面にＴｉ層が形成される。
【００６４】
【発明の効果】以上のように本発明によれば、絶縁膜を
フッ素添加カ−ボン膜により形成しているので、配線層
を銅により形成しても、銅の絶縁膜への拡散を抑えるこ
とができる。
フッ素添加カ−ボン膜により形成しているので、配線層
を銅により形成しても、銅の絶縁膜への拡散を抑えるこ
とができる。
【図１】本発明の半導体装置の一例の構造の一部を示す
断面図である。
断面図である。
【図２】本発明の半導体装置を製造する場合の具体的な
工程を説明するための工程図である。
工程を説明するための工程図である。
【図３】本発明の半導体装置を製造する場合の具体的な
工程を説明するための工程図である。
工程を説明するための工程図である。
【図４】本発明の半導体デバイスの製造方法の概要を説
明するための工程図である。
明するための工程図である。
【図５】ＣＦ膜の成膜処理を行うためのＥＣＲプラズマ
装置を示す断面図である。
装置を示す断面図である。
【図６】Ｈ2 のプラズマ照射処理を行うための平行平板
型プラズマ処理装置を示す断面図である。
型プラズマ処理装置を示す断面図である。
【図７】Ｔｉ層の成膜処理を行うためのスパッタ装置を
示す断面図である。
示す断面図である。
【図８】半導体装置のＳＩＭＳ分析の結果を示す特性図
である。
である。
【図９】半導体装置のＳＩＭＳ分析の結果を示す特性図
である。
である。
【図１０】半導体装置の電気的特性を調べるための実験
方法を説明するための説明図である。
方法を説明するための説明図である。
【図１１】ＣＦ膜の膜密度とバイアス電力との関係を示
す特性図と、ＣＦ膜の膜密度とＭＴＴＦとの関係を示す
特性図である。
す特性図と、ＣＦ膜の膜密度とＭＴＴＦとの関係を示す
特性図である。
【図１２】プロセス中に添加したＯ2 量とＣＦ膜中のＯ
2 量との関係を示す特性図と、プロセス中に添加したＯ
2 量とＭＴＴＦとの関係を示す特性図である。
2 量との関係を示す特性図と、プロセス中に添加したＯ
2 量とＭＴＴＦとの関係を示す特性図である。
【図１３】プロセス中に添加したＮ2 量とＣＦ膜中のＮ
2 量との関係を示す特性図と、プロセス中に添加したＮ
2 量とＭＴＴＦとの関係を示す特性図である。
2 量との関係を示す特性図と、プロセス中に添加したＮ
2 量とＭＴＴＦとの関係を示す特性図である。
【図１４】プロセス中に添加したＢＦ3 量とＣＦ膜中の
Ｂ量との関係を示す特性図と、プロセス中に添加したＢ
Ｆ3 量とＭＴＴＦとの関係を示す特性図である。
Ｂ量との関係を示す特性図と、プロセス中に添加したＢ
Ｆ3 量とＭＴＴＦとの関係を示す特性図である。
【図１５】半導体装置のＳＩＭＳ分析の結果を示す特性
図である。
図である。
【図１６】本発明の半導体装置の他の例の構造の一部を
示す断面図である。
示す断面図である。
【図１７】従来の半導体装置の一部を示す断面図であ
る。
る。
１０ 半導体ウエハ ２１〜２４，３２，８１〜８４ ＣＦ膜 ２９ 密着層 ３４ Ｔｉ層 ３５ ＴｉＣ層 ２７，２８，３６ Ｗ層 ２５，２６，３８ Ｃｕ配線層
【手続補正書】
【提出日】平成１０年６月１９日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正内容】
【図１６】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正内容】
【図１７】
Claims (9)
- 【請求項１】 基板上に形成されたフッ素添加カ−ボン
膜からなる絶縁膜と、 このフッ素添加カ−ボン膜の上
に形成された銅からなる配線層と、を備えたことを特徴
とする半導体装置。 - 【請求項２】 基板上に形成されたフッ素添加カ−ボン
膜からなる絶縁膜と、 このフッ素添加カ−ボン膜の上
に形成された銅からなる配線層と、 前記配線層がフッ素添加カ−ボン膜から剥離するのを防
止するためにフッ素添加カ−ボン膜と配線層との間に形
成された密着層と、を備えたことを特徴とする半導体装
置。 - 【請求項３】 前記密着層は、金属層と、炭素と前記金
属を含む化合物とを含むことを特徴とする請求項２記載
の半導体装置。 - 【請求項４】 前記金属層はチタン層であることを特徴
とする請求項３記載の半導体装置。 - 【請求項５】 前記フッ素添加カ−ボン膜は非晶質であ
ることを特徴とする請求項１，２，３又は４記載の半導
体装置。 - 【請求項６】 前記フッ素添加カ−ボン膜は、膜密度が
１．５０ｇ／ｃｍ3以上であることを特徴とする請求項
１，２，３，４又は５記載の半導体装置。（膜密度は単
位があるのでしょうか。あれば教えてください。） - 【請求項７】 前記フッ素添加カ−ボン膜は、膜中に含
まれる酸素の濃度が３原子％以下であることを特徴とす
る請求項１，２，３，４，５又は６記載の半導体装置。 - 【請求項８】 前記フッ素添加カ−ボン膜は、膜中に含
まれる窒素の濃度が３原子％以下であることを特徴とす
る請求項１，２，３，４，５，６又は７記載の半導体装
置。 - 【請求項９】 前記フッ素添加カ−ボン膜は、膜中に含
まれるホウ素の濃度が１０ｐｐｍ以上１原子％以下であ
ることを特徴とする請求項１，２，３，４，５，６，７
又は８記載の半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14058498A JP4355039B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置及び半導体装置の製造方法 |
| TW088107295A TW403942B (en) | 1998-05-07 | 1999-05-05 | Semiconductor device |
| PCT/JP1999/002363 WO1999057760A1 (fr) | 1998-05-07 | 1999-05-06 | Dispositif a semiconducteurs |
| IL13953299A IL139532A0 (en) | 1998-05-07 | 1999-05-06 | Semiconductor device |
| EP99918319A EP1077486B1 (en) | 1998-05-07 | 1999-05-06 | Semiconductor device |
| KR10-2000-7012346A KR100397314B1 (ko) | 1998-05-07 | 1999-05-06 | 반도체 장치 |
| US09/660,884 US6720659B1 (en) | 1998-05-07 | 2000-09-12 | Semiconductor device having an adhesion layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14058498A JP4355039B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330075A true JPH11330075A (ja) | 1999-11-30 |
| JP4355039B2 JP4355039B2 (ja) | 2009-10-28 |
Family
ID=15272098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14058498A Expired - Fee Related JP4355039B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置及び半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6720659B1 (ja) |
| EP (1) | EP1077486B1 (ja) |
| JP (1) | JP4355039B2 (ja) |
| KR (1) | KR100397314B1 (ja) |
| IL (1) | IL139532A0 (ja) |
| TW (1) | TW403942B (ja) |
| WO (1) | WO1999057760A1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005017990A1 (ja) * | 2003-08-15 | 2005-02-24 | Tokyo Electron Limited | 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| JP2005354041A (ja) * | 2004-05-11 | 2005-12-22 | Tokyo Electron Ltd | 基板の処理方法及び電子装置 |
| US7148571B1 (en) | 1999-07-30 | 2006-12-12 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2008060415A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 半導体装置 |
| WO2008056748A1 (fr) * | 2006-11-09 | 2008-05-15 | National University Corporation Tohoku University | Pellicule isolante intercouche, structure de circuit, dispositif électronique et procédé de fabrication de la pellicule isolante intercouche, de la structure de circuit et du dispositif électronique |
| JP2008262996A (ja) * | 2007-04-10 | 2008-10-30 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2009295992A (ja) * | 2009-07-29 | 2009-12-17 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置 |
| US7776736B2 (en) | 2004-05-11 | 2010-08-17 | Tokyo Electron Limited | Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same |
| JP2012518276A (ja) * | 2009-02-17 | 2012-08-09 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| WO2015151733A1 (ja) * | 2014-03-31 | 2015-10-08 | 東京エレクトロン株式会社 | 成膜方法、半導体装置製造方法及び半導体装置 |
| JP7200436B1 (ja) * | 2021-05-18 | 2023-01-06 | キヤノンアネルバ株式会社 | 積層体及び積層体の製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
| US7531417B2 (en) * | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
| US8178435B2 (en) * | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US6759275B1 (en) * | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| DE10241154A1 (de) | 2002-09-05 | 2004-03-11 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Zwischenmaterialien und zugehörige Komponenten |
| US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
| US7355282B2 (en) | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
| US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| CN1901162B (zh) | 2005-07-22 | 2011-04-20 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
| JP5194393B2 (ja) * | 2006-06-23 | 2013-05-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US7585758B2 (en) * | 2006-11-06 | 2009-09-08 | International Business Machines Corporation | Interconnect layers without electromigration |
| US7902641B2 (en) * | 2008-07-24 | 2011-03-08 | Tokyo Electron Limited | Semiconductor device and manufacturing method therefor |
| KR20250036964A (ko) | 2020-04-01 | 2025-03-14 | 캐논 아네르바 가부시키가이샤 | 성막 장치, 성막 장치의 제어 장치 및 성막 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US4960751A (en) * | 1987-04-01 | 1990-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit having superconducting multilayered structure and manufacturing method for same |
| JPH0574960A (ja) * | 1991-03-25 | 1993-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05234987A (ja) * | 1992-02-24 | 1993-09-10 | Fujitsu Ltd | フッ素樹脂膜の形成方法 |
| US5559367A (en) * | 1994-07-12 | 1996-09-24 | International Business Machines Corporation | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
| JP2748879B2 (ja) * | 1995-02-23 | 1998-05-13 | 日本電気株式会社 | フッ素化非晶質炭素膜材料の製造方法 |
| US5942328A (en) * | 1996-02-29 | 1999-08-24 | International Business Machines Corporation | Low dielectric constant amorphous fluorinated carbon and method of preparation |
| JP2956571B2 (ja) * | 1996-03-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置 |
| JP3228183B2 (ja) * | 1996-12-02 | 2001-11-12 | 日本電気株式会社 | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 |
| KR100295380B1 (ko) * | 1997-04-02 | 2001-08-07 | 가네꼬 히사시 | 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법 |
| JPH10335461A (ja) * | 1997-04-02 | 1998-12-18 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| JP3031301B2 (ja) * | 1997-06-25 | 2000-04-10 | 日本電気株式会社 | 銅配線構造およびその製造方法 |
| US6296780B1 (en) * | 1997-12-08 | 2001-10-02 | Applied Materials Inc. | System and method for etching organic anti-reflective coating from a substrate |
| US6159862A (en) * | 1997-12-27 | 2000-12-12 | Tokyo Electron Ltd. | Semiconductor processing method and system using C5 F8 |
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
-
1998
- 1998-05-07 JP JP14058498A patent/JP4355039B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-05 TW TW088107295A patent/TW403942B/zh not_active IP Right Cessation
- 1999-05-06 KR KR10-2000-7012346A patent/KR100397314B1/ko not_active Expired - Fee Related
- 1999-05-06 IL IL13953299A patent/IL139532A0/xx not_active IP Right Cessation
- 1999-05-06 WO PCT/JP1999/002363 patent/WO1999057760A1/ja not_active Ceased
- 1999-05-06 EP EP99918319A patent/EP1077486B1/en not_active Expired - Lifetime
-
2000
- 2000-09-12 US US09/660,884 patent/US6720659B1/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148571B1 (en) | 1999-07-30 | 2006-12-12 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| WO2005017990A1 (ja) * | 2003-08-15 | 2005-02-24 | Tokyo Electron Limited | 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム |
| US8119518B2 (en) | 2003-08-15 | 2012-02-21 | Tokyo Electron Limited | Noble metal barrier for fluorine-doped carbon films |
| US7875549B2 (en) | 2003-08-15 | 2011-01-25 | Tokyo Electron Limited | Fluorine doped carbon films produced by modification by radicals |
| JP2005354041A (ja) * | 2004-05-11 | 2005-12-22 | Tokyo Electron Ltd | 基板の処理方法及び電子装置 |
| US7776736B2 (en) | 2004-05-11 | 2010-08-17 | Tokyo Electron Limited | Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same |
| US7659626B2 (en) | 2004-06-03 | 2010-02-09 | Panasonic Corporation | Semiconductor device including a barrier metal film |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| JP2008060415A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 半導体装置 |
| WO2008056748A1 (fr) * | 2006-11-09 | 2008-05-15 | National University Corporation Tohoku University | Pellicule isolante intercouche, structure de circuit, dispositif électronique et procédé de fabrication de la pellicule isolante intercouche, de la structure de circuit et du dispositif électronique |
| US7923819B2 (en) | 2006-11-09 | 2011-04-12 | National Iniversity Corporation Tohoku University | Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same |
| JP5320570B2 (ja) * | 2006-11-09 | 2013-10-23 | 国立大学法人東北大学 | 層間絶縁膜、配線構造および電子装置と、それらの製造方法 |
| JP2008262996A (ja) * | 2007-04-10 | 2008-10-30 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2012518276A (ja) * | 2009-02-17 | 2012-08-09 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| JP2009295992A (ja) * | 2009-07-29 | 2009-12-17 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置 |
| WO2015151733A1 (ja) * | 2014-03-31 | 2015-10-08 | 東京エレクトロン株式会社 | 成膜方法、半導体装置製造方法及び半導体装置 |
| KR20160138078A (ko) | 2014-03-31 | 2016-12-02 | 니폰 제온 가부시키가이샤 | 성막 방법, 반도체 장치 제조 방법 및 반도체 장치 |
| JP7200436B1 (ja) * | 2021-05-18 | 2023-01-06 | キヤノンアネルバ株式会社 | 積層体及び積層体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4355039B2 (ja) | 2009-10-28 |
| EP1077486A1 (en) | 2001-02-21 |
| KR100397314B1 (ko) | 2003-09-06 |
| EP1077486B1 (en) | 2011-08-03 |
| KR20010043347A (ko) | 2001-05-25 |
| WO1999057760A1 (fr) | 1999-11-11 |
| US6720659B1 (en) | 2004-04-13 |
| TW403942B (en) | 2000-09-01 |
| IL139532A0 (en) | 2001-11-25 |
| EP1077486A4 (en) | 2003-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4355039B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6150270A (en) | Method for forming barrier layer for copper metallization | |
| US7425506B1 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| US9112004B2 (en) | Barrier layer for copper interconnect | |
| US5893752A (en) | Process for forming a semiconductor device | |
| US6436825B1 (en) | Method of copper barrier layer formation | |
| US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
| US6794755B2 (en) | Surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement | |
| US8124532B2 (en) | Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer | |
| US7443029B2 (en) | Adhesion of copper and etch stop layer for copper alloy | |
| US20050277292A1 (en) | Method for fabricating low resistivity barrier for copper interconnect | |
| US7223692B2 (en) | Multi-level semiconductor device with capping layer for improved adhesion | |
| JP3266492B2 (ja) | 半導体装置の製造方法 | |
| WO1999035684A1 (en) | Semiconductor device having insulating film of fluorine-added carbon film and method of producing the same | |
| US7365003B2 (en) | Carbon nanotube interconnects in porous diamond interlayer dielectrics | |
| JP2003282571A (ja) | 半導体装置の製造方法 | |
| US20040157443A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3890722B2 (ja) | 半導体装置の銅配線 | |
| US7164207B2 (en) | Wiring structure for semiconductor device | |
| JPH04350937A (ja) | 銅配線の処理方法 | |
| US20030216040A1 (en) | Method of forming copper wire on semiconductor device | |
| JPH1126461A (ja) | 半導体装置及びその製造方法 | |
| JPWO1999035684A1 (ja) | フッ素添加カーボン膜からなる絶縁膜を備えた半導体デバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150807 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |