JPH11330228A5 - - Google Patents
Info
- Publication number
- JPH11330228A5 JPH11330228A5 JP1999118718A JP11871899A JPH11330228A5 JP H11330228 A5 JPH11330228 A5 JP H11330228A5 JP 1999118718 A JP1999118718 A JP 1999118718A JP 11871899 A JP11871899 A JP 11871899A JP H11330228 A5 JPH11330228 A5 JP H11330228A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- isolation trenches
- planarizing
- process wafer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Description
【特許請求の範囲】
【請求項１】半導体基板において、隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの第１の層を通り前記半導体基板内に達する分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、前記分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、前記第２の層の凹所及び前記分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所内の第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記分離トレンチ内に第１の材料を残しつつ、前記インプロセス・ウェーハを少なくとも第１の層まで全面的に平坦化するステップと、
を有する方法。
【請求項２】前記インプロセス・ウェーハを少なくとも第１の層までの全面的に平坦化するステップの後に、前記第１の層を取り除くステップをさらに有する、請求項１に記載の方法。
【請求項３】前記分離トレンチに隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項１に記載の方法。
【請求項４】半導体基板において、隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの第１の層を通り前記半導体基板に達する複数の分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、対応する分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、前記第２の層の凹所及び分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所の少なくとも１つに第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記少なくとも１つの第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記分離トレンチ内に第１の材料を残しつつ、前記インプロセス・ウェーハを少なくとも第１の層まで全面的に平坦化するステップと、
を有する方法。
【請求項５】前記インプロセス・ウェーハを少なくとも第１の層までの全面的に平坦化するステップの後に、前記第１の層を取り除くステップをさらに有する、請求項４に記載の方法。
【請求項６】前記分離トレンチの間に隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項４に記載の方法。
【請求項７】半導体基板において、それぞれが隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの複数の第１の層を通り前記半導体基板に達する複数の分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記複数の分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、それぞれが複数の分離トレンチのうちの対応する１つと整列した複数の凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、それぞれが前記第２の層の複数の凹所及び前記分離トレンチのうちの対応する１つと整列した複数の凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所のうちの少なくとも１つの凹所に第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記少なくとも１つの第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記複数の分離トレンチのそれぞれに第１の材料を残しつつ、前記インプロセス・ウェーハを前記複数の第１の層の少なくとも１つまで全面的に平坦化するステップと、
を有する方法。
【請求項８】前記インプロセス・ウェーハを前記複数の第１の層の少なくとも１つまで全面的に平坦化するステップの後に、前記複数の第１の層のうち少なくとも１つの層を取り除くステップをさらに有する、請求項７に記載の方法。
【請求項９】前記分離トレンチの間に隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項７に記載の方法。
【請求項１】半導体基板において、隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの第１の層を通り前記半導体基板内に達する分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、前記分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、前記第２の層の凹所及び前記分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所内の第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記分離トレンチ内に第１の材料を残しつつ、前記インプロセス・ウェーハを少なくとも第１の層まで全面的に平坦化するステップと、
を有する方法。
【請求項２】前記インプロセス・ウェーハを少なくとも第１の層までの全面的に平坦化するステップの後に、前記第１の層を取り除くステップをさらに有する、請求項１に記載の方法。
【請求項３】前記分離トレンチに隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項１に記載の方法。
【請求項４】半導体基板において、隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの第１の層を通り前記半導体基板に達する複数の分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、対応する分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、前記第２の層の凹所及び分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所の少なくとも１つに第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記少なくとも１つの第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記分離トレンチ内に第１の材料を残しつつ、前記インプロセス・ウェーハを少なくとも第１の層まで全面的に平坦化するステップと、
を有する方法。
【請求項５】前記インプロセス・ウェーハを少なくとも第１の層までの全面的に平坦化するステップの後に、前記第１の層を取り除くステップをさらに有する、請求項４に記載の方法。
【請求項６】前記分離トレンチの間に隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項４に記載の方法。
【請求項７】半導体基板において、それぞれが隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの複数の第１の層を通り前記半導体基板に達する複数の分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記複数の分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、それぞれが複数の分離トレンチのうちの対応する１つと整列した複数の凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、それぞれが前記第２の層の複数の凹所及び前記分離トレンチのうちの対応する１つと整列した複数の凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所のうちの少なくとも１つの凹所に第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記少なくとも１つの第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記複数の分離トレンチのそれぞれに第１の材料を残しつつ、前記インプロセス・ウェーハを前記複数の第１の層の少なくとも１つまで全面的に平坦化するステップと、
を有する方法。
【請求項８】前記インプロセス・ウェーハを前記複数の第１の層の少なくとも１つまで全面的に平坦化するステップの後に、前記複数の第１の層のうち少なくとも１つの層を取り除くステップをさらに有する、請求項７に記載の方法。
【請求項９】前記分離トレンチの間に隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US071,051 | 1998-04-30 | ||
| US09/071,051 US6033961A (en) | 1998-04-30 | 1998-04-30 | Isolation trench fabrication process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330228A JPH11330228A (ja) | 1999-11-30 |
| JPH11330228A5 true JPH11330228A5 (ja) | 2006-04-13 |
Family
ID=22098939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11118718A Withdrawn JPH11330228A (ja) | 1998-04-30 | 1999-04-26 | 分離トレンチを形成するための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6033961A (ja) |
| EP (1) | EP0954023A1 (ja) |
| JP (1) | JPH11330228A (ja) |
| KR (1) | KR100613939B1 (ja) |
| SG (1) | SG74095A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157385B2 (en) * | 2003-09-05 | 2007-01-02 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry |
| EP0929098A1 (en) * | 1998-01-13 | 1999-07-14 | STMicroelectronics S.r.l. | Process for selectively implanting dopants into the bottom of a deep trench |
| US6528389B1 (en) * | 1998-12-17 | 2003-03-04 | Lsi Logic Corporation | Substrate planarization with a chemical mechanical polishing stop layer |
| US6284560B1 (en) * | 1998-12-18 | 2001-09-04 | Eastman Kodak Company | Method for producing co-planar surface structures |
| US6300219B1 (en) * | 1999-08-30 | 2001-10-09 | Micron Technology, Inc. | Method of forming trench isolation regions |
| US6849518B2 (en) * | 2002-05-07 | 2005-02-01 | Intel Corporation | Dual trench isolation using single critical lithographic patterning |
| US7125815B2 (en) * | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
| US7053010B2 (en) * | 2004-03-22 | 2006-05-30 | Micron Technology, Inc. | Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells |
| US7235459B2 (en) | 2004-08-31 | 2007-06-26 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7217634B2 (en) * | 2005-02-17 | 2007-05-15 | Micron Technology, Inc. | Methods of forming integrated circuitry |
| US7510966B2 (en) * | 2005-03-07 | 2009-03-31 | Micron Technology, Inc. | Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines |
| US8012847B2 (en) * | 2005-04-01 | 2011-09-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry |
| US8105956B2 (en) * | 2009-10-20 | 2012-01-31 | Micron Technology, Inc. | Methods of forming silicon oxides and methods of forming interlevel dielectrics |
| CN104103571B (zh) * | 2013-04-15 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229316A (en) * | 1992-04-16 | 1993-07-20 | Micron Technology, Inc. | Semiconductor processing method for forming substrate isolation trenches |
| US5665202A (en) * | 1995-11-24 | 1997-09-09 | Motorola, Inc. | Multi-step planarization process using polishing at two different pad pressures |
| US5933748A (en) * | 1996-01-22 | 1999-08-03 | United Microelectronics Corp. | Shallow trench isolation process |
| KR100213196B1 (ko) * | 1996-03-15 | 1999-08-02 | 윤종용 | 트렌치 소자분리 |
| US5926713A (en) * | 1996-04-17 | 1999-07-20 | Advanced Micro Devices, Inc. | Method for achieving global planarization by forming minimum mesas in large field areas |
| US5712185A (en) * | 1996-04-23 | 1998-01-27 | United Microelectronics | Method for forming shallow trench isolation |
| JPH1022374A (ja) * | 1996-07-08 | 1998-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5721172A (en) * | 1996-12-02 | 1998-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers |
| US5923992A (en) * | 1997-02-11 | 1999-07-13 | Advanced Micro Devices, Inc. | Integrated circuit formed with shallow isolation structures having nitride placed on the trench dielectric |
| US5817567A (en) * | 1997-04-07 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Shallow trench isolation method |
| US5728621A (en) * | 1997-04-28 | 1998-03-17 | Chartered Semiconductor Manufacturing Pte Ltd | Method for shallow trench isolation |
| US5930644A (en) * | 1997-07-23 | 1999-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a shallow trench isolation using oxide slope etching |
| US5945352A (en) * | 1997-12-19 | 1999-08-31 | Advanced Micro Devices | Method for fabrication of shallow isolation trenches with sloped wall profiles |
-
1998
- 1998-04-30 US US09/071,051 patent/US6033961A/en not_active Expired - Fee Related
- 1998-10-30 SG SG9804384A patent/SG74095A1/en unknown
-
1999
- 1999-04-26 JP JP11118718A patent/JPH11330228A/ja not_active Withdrawn
- 1999-04-29 EP EP99303359A patent/EP0954023A1/en not_active Ceased
- 1999-04-29 KR KR1019990015356A patent/KR100613939B1/ko not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5851899A (en) | Gapfill and planarization process for shallow trench isolation | |
| WO2004059808A3 (en) | Methods of forming semiconductor devices including mesa structures and multiple passivation layers and related devices | |
| JPH11330228A5 (ja) | ||
| EP1209738A3 (en) | Method for fabricating an air gap shallow trench isolation (STI) structure | |
| TW344866B (en) | Method for forming damage free patterned layers adjoining the edges of high step height apertures | |
| US8012847B2 (en) | Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry | |
| JPH11251550A5 (ja) | ||
| JPH1126757A5 (ja) | ||
| JPH10214894A5 (ja) | ||
| WO2002101818A3 (en) | Method for isolating semiconductor devices | |
| EP1168434A3 (en) | Method of making metallization and contact structures in an integrated circuit | |
| CN112802796B (zh) | 浅沟槽隔离结构及其形成方法、掩膜结构 | |
| WO2000041224A3 (en) | Lithographic method for creating damascene metallization layers | |
| JP2006128673A5 (ja) | ||
| TWI266368B (en) | Method of forming an STI feature to avoid electrical charge leakage | |
| JP4843129B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11243195A5 (ja) | ||
| US6703318B1 (en) | Method of planarizing a semiconductor die | |
| JP2000003961A5 (ja) | ||
| WO2002013240A3 (en) | Method for forming aluminum lines over aluminum-filled vias in a semiconductor substrate | |
| JPS61228650A (ja) | 半導体装置の製造方法 | |
| JP2009065151A (ja) | 半導体素子及びその製造方法 | |
| TW200713458A (en) | Method for forming a capping layer on a semiconductor device | |
| US8525188B2 (en) | Shallow trench isolation structure and method for forming the same | |
| KR100742961B1 (ko) | 반도체 소자의 평탄화 방법 |