JPH11338507A - 機器制御システム - Google Patents
機器制御システムInfo
- Publication number
- JPH11338507A JPH11338507A JP14758598A JP14758598A JPH11338507A JP H11338507 A JPH11338507 A JP H11338507A JP 14758598 A JP14758598 A JP 14758598A JP 14758598 A JP14758598 A JP 14758598A JP H11338507 A JPH11338507 A JP H11338507A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control system
- processing
- device control
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 38
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000001914 filtration Methods 0.000 abstract description 15
- 238000001514 detection method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000004043 responsiveness Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】
【課題】 フィルタ処理等の処理を施されたデータと前
記処理の施されていないデータとの間の出力に時間的ず
れがあったとしても、機器にとって適切な制御を行なう
ことのできる機器制御システムを提供すること。 【解決手段】 各種センサ等からなる複数のデータ検出
手段１〜４と、これらデータ検出手段１〜４よりデータ
を取り込んで機器の制御を行なう制御手段６〜９とを備
え、データ検出手段１、２と制御手段６〜９とがフィル
タ処理手段１１を介して接続された機器制御システムに
おいて、フィルタ処理手段１１によって処理の施された
データとそれ以外のデータとを同期をとって制御手段６
〜９へ出力するための同期手段１０を装備する。
記処理の施されていないデータとの間の出力に時間的ず
れがあったとしても、機器にとって適切な制御を行なう
ことのできる機器制御システムを提供すること。 【解決手段】 各種センサ等からなる複数のデータ検出
手段１〜４と、これらデータ検出手段１〜４よりデータ
を取り込んで機器の制御を行なう制御手段６〜９とを備
え、データ検出手段１、２と制御手段６〜９とがフィル
タ処理手段１１を介して接続された機器制御システムに
おいて、フィルタ処理手段１１によって処理の施された
データとそれ以外のデータとを同期をとって制御手段６
〜９へ出力するための同期手段１０を装備する。
Description
【０００１】
【発明の属する技術分野】本発明は、各種センサ等から
なる複数のデータ検出手段と、これらデータ検出手段よ
りデータを取り込んで機器の制御を行なう制御手段とを
備え、これらデータ検出手段のうちの少なくとも一つの
データ検出手段と前記制御手段とがフィルタ処理等の処
理を施す処理手段を介して接続された機器制御システム
に関し、より詳細には、前記処理手段によって処理の施
されたデータとそれ以外のデータとの間に生じるデータ
転送の時間的ずれを解決する機器制御システムに関す
る。
なる複数のデータ検出手段と、これらデータ検出手段よ
りデータを取り込んで機器の制御を行なう制御手段とを
備え、これらデータ検出手段のうちの少なくとも一つの
データ検出手段と前記制御手段とがフィルタ処理等の処
理を施す処理手段を介して接続された機器制御システム
に関し、より詳細には、前記処理手段によって処理の施
されたデータとそれ以外のデータとの間に生じるデータ
転送の時間的ずれを解決する機器制御システムに関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】図８
は、従来の機器制御システムの要部を概略的に示したブ
ロック図である。図中１〜４は、各種センサ等からなる
データ検出手段を示している。機器制御システムが車載
用である場合、データ検出手段１〜４より検出されるデ
ータとしては、エンジン回転数や車速等が挙げられる。
は、従来の機器制御システムの要部を概略的に示したブ
ロック図である。図中１〜４は、各種センサ等からなる
データ検出手段を示している。機器制御システムが車載
用である場合、データ検出手段１〜４より検出されるデ
ータとしては、エンジン回転数や車速等が挙げられる。
【０００３】データ検出手段１〜４より各種データを取
り込んで機器の制御を行なう制御手段６〜９は、入力回
路６ａと、ＣＰＵ、ＲＯＭ、及びＲＡＭ等からなるマイ
コン６ｂと、出力回路６ｃとを含んで構成されている。
また、データ検出手段１、２と制御手段６〜９とはフィ
ルタ処理手段５を介して接続されている。
り込んで機器の制御を行なう制御手段６〜９は、入力回
路６ａと、ＣＰＵ、ＲＯＭ、及びＲＡＭ等からなるマイ
コン６ｂと、出力回路６ｃとを含んで構成されている。
また、データ検出手段１、２と制御手段６〜９とはフィ
ルタ処理手段５を介して接続されている。
【０００４】検出されたデータを制御手段６〜９に送る
場合、ノイズ除去等の理由でフィルタ処理を施すのが一
般的であり、図８に示したように、データ検出手段１、
２と制御手段６〜９との接続をフィルタ処理手段５を介
して行なっている。
場合、ノイズ除去等の理由でフィルタ処理を施すのが一
般的であり、図８に示したように、データ検出手段１、
２と制御手段６〜９との接続をフィルタ処理手段５を介
して行なっている。
【０００５】一方、データの中には、フィルタ処理等の
処理を施さないで、そのままのデータ（以下、生データ
とも記す）を制御手段６〜９に送る場合もある。制御手
段６〜９の下流につながる制御手段や機器が多くなるほ
ど、この傾向は強くなっている。
処理を施さないで、そのままのデータ（以下、生データ
とも記す）を制御手段６〜９に送る場合もある。制御手
段６〜９の下流につながる制御手段や機器が多くなるほ
ど、この傾向は強くなっている。
【０００６】しかしながら、フィルタ処理の施されたデ
ータ（以下、処理後データとも記す）と生データとの２
種類のデータを制御手段６〜９や、さらに下流の制御手
段や機器へ送る場合、これらデータ間には転送の時間的
ずれが生じているために、制御手段６〜９やその下流の
制御手段や機器へ何らかの影響を与えることが考えられ
る。
ータ（以下、処理後データとも記す）と生データとの２
種類のデータを制御手段６〜９や、さらに下流の制御手
段や機器へ送る場合、これらデータ間には転送の時間的
ずれが生じているために、制御手段６〜９やその下流の
制御手段や機器へ何らかの影響を与えることが考えられ
る。
【０００７】本発明は上記課題に鑑みなされたものであ
って、フィルタ処理等の処理を施されたデータと生デー
タとの間の出力に時間的ずれがあったとしても、機器に
とって適切な制御を行なうことのできる機器制御システ
ムを提供することを目的としている。
って、フィルタ処理等の処理を施されたデータと生デー
タとの間の出力に時間的ずれがあったとしても、機器に
とって適切な制御を行なうことのできる機器制御システ
ムを提供することを目的としている。
【０００８】
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る機器制御システム（１）
は、各種センサ等からなる複数のデータ検出手段と、こ
れらデータ検出手段よりデータを取り込んで機器の制御
を行なう制御手段とを備え、これらデータ検出手段のう
ちの少なくとも一つのデータ検出手段と前記制御手段と
がフィルタ処理等の処理を施す処理手段を介して接続さ
れた機器制御システムにおいて、前記処理手段によって
処理の施されたデータとそれ以外のデータとを同期をと
って前記制御手段へ出力するための同期手段を備えてい
ることを特徴としている。
達成するために本発明に係る機器制御システム（１）
は、各種センサ等からなる複数のデータ検出手段と、こ
れらデータ検出手段よりデータを取り込んで機器の制御
を行なう制御手段とを備え、これらデータ検出手段のう
ちの少なくとも一つのデータ検出手段と前記制御手段と
がフィルタ処理等の処理を施す処理手段を介して接続さ
れた機器制御システムにおいて、前記処理手段によって
処理の施されたデータとそれ以外のデータとを同期をと
って前記制御手段へ出力するための同期手段を備えてい
ることを特徴としている。
【０００９】上記機器制御システム（１）によれば、処
理後データと生データとの間の出力に時間的ずれがあっ
たとしても、前記同期手段においてこれらデータの同期
をとって前記制御手段へ出力するように構成されている
ので、前記制御手段への入力には時間的ずれはなくな
り、該ずれによって生じる不具合を解消することができ
る。
理後データと生データとの間の出力に時間的ずれがあっ
たとしても、前記同期手段においてこれらデータの同期
をとって前記制御手段へ出力するように構成されている
ので、前記制御手段への入力には時間的ずれはなくな
り、該ずれによって生じる不具合を解消することができ
る。
【００１０】また、本発明に係る機器制御システム
（２）は、上記機器制御システム（１）において、前記
処理手段によって処理の施されないデータ内に同期をと
るのに要した時間を書き込むための第１の書込手段を備
えると共に、前記データがそのデータ内に前記時間を書
き込むことができるようになっているものであることを
特徴としている。
（２）は、上記機器制御システム（１）において、前記
処理手段によって処理の施されないデータ内に同期をと
るのに要した時間を書き込むための第１の書込手段を備
えると共に、前記データがそのデータ内に前記時間を書
き込むことができるようになっているものであることを
特徴としている。
【００１１】上記機器制御システム（２）によれば、同
期をとるのに要した時間、すなわち処理後データと生デ
ータとの２種類のデータの間に生じていた出力時間のず
れが書き込まれたデータを前記制御手段へ出力するよう
に構成されているので、該制御手段で適確に前記出力時
間のずれを把握することが可能となるので、制御をより
適切に行なうことができるようになる。
期をとるのに要した時間、すなわち処理後データと生デ
ータとの２種類のデータの間に生じていた出力時間のず
れが書き込まれたデータを前記制御手段へ出力するよう
に構成されているので、該制御手段で適確に前記出力時
間のずれを把握することが可能となるので、制御をより
適切に行なうことができるようになる。
【００１２】また、本発明に係る機器制御システム
（３）は、上記機器制御システム（１）又は（２）にお
いて、データの内容等に応じて、同期処理を施す場合と
施さない場合とを切り替えるための切替手段を備えてい
ることを特徴としている。
（３）は、上記機器制御システム（１）又は（２）にお
いて、データの内容等に応じて、同期処理を施す場合と
施さない場合とを切り替えるための切替手段を備えてい
ることを特徴としている。
【００１３】上記機器制御システム（３）によれば、デ
ータの内容に応じて、同期処理を施さないようにするこ
とができるので、例えば、応答性の要求されるデータの
場合には、同期処理を施さずに直ちに前記制御手段へデ
ータを出力することができるようになる。
ータの内容に応じて、同期処理を施さないようにするこ
とができるので、例えば、応答性の要求されるデータの
場合には、同期処理を施さずに直ちに前記制御手段へデ
ータを出力することができるようになる。
【００１４】また、本発明に係る機器制御システム
（４）は、上記機器制御システム（１）〜（３）のいず
れかにおいて、前記制御手段が複数存在する場合、前記
制御手段のタイプ等に応じて、同期処理を施す場合と施
さない場合とを切り替えるための第２の切替手段を備え
ていることを特徴としている。
（４）は、上記機器制御システム（１）〜（３）のいず
れかにおいて、前記制御手段が複数存在する場合、前記
制御手段のタイプ等に応じて、同期処理を施す場合と施
さない場合とを切り替えるための第２の切替手段を備え
ていることを特徴としている。
【００１５】上記機器制御システム（４）によれば、前
記制御手段のタイプに応じて、同期処理を施さないよう
にすることができるので、例えば、データの応答性を要
求している制御手段に対しては、同期処理を施さずに直
ちに前記データ検出手段からのデータを入力することが
できるようになる。
記制御手段のタイプに応じて、同期処理を施さないよう
にすることができるので、例えば、データの応答性を要
求している制御手段に対しては、同期処理を施さずに直
ちに前記データ検出手段からのデータを入力することが
できるようになる。
【００１６】また、本発明に係る機器制御システム
（５）は、上記機器制御システム（３）又は（４）にお
いて、同期処理を施したか否かの情報をデータ内に書き
込むための第２の書込手段を備えると共に、前記データ
がそのデータ内に前記情報を書き込むことができるよう
になっているものであることを特徴としている。
（５）は、上記機器制御システム（３）又は（４）にお
いて、同期処理を施したか否かの情報をデータ内に書き
込むための第２の書込手段を備えると共に、前記データ
がそのデータ内に前記情報を書き込むことができるよう
になっているものであることを特徴としている。
【００１７】上記機器制御システム（５）によれば、送
られてきたデータが同期処理が施されたものであるのか
否かを前記制御手段で把握することができるので、制御
をより適切に行なうことができるようになる。
られてきたデータが同期処理が施されたものであるのか
否かを前記制御手段で把握することができるので、制御
をより適切に行なうことができるようになる。
【００１８】また、本発明に係る機器制御システム
（６）は、上記機器制御システム（３）〜（５）のいず
れかにおいて、前記処理手段によって処理の施されたデ
ータ内に前記処理に要した時間を書き込むための第３の
書込手段を備えると共に、前記データがそのデータ内に
前記時間を書き込むことができるようになっているもの
であることを特徴としている。
（６）は、上記機器制御システム（３）〜（５）のいず
れかにおいて、前記処理手段によって処理の施されたデ
ータ内に前記処理に要した時間を書き込むための第３の
書込手段を備えると共に、前記データがそのデータ内に
前記時間を書き込むことができるようになっているもの
であることを特徴としている。
【００１９】上記機器制御システム（６）によれば、前
記処理手段における処理に要した時間、すなわち処理後
データと生データとの２種類のデータの間に生じていた
出力時間のずれが書き込まれたデータを前記制御手段へ
出力するように構成されているので、該制御手段で適確
に前記処理時間に要した時間に基づくずれを把握するこ
とが可能となり、制御をより適切に行なうことができる
ようになる。
記処理手段における処理に要した時間、すなわち処理後
データと生データとの２種類のデータの間に生じていた
出力時間のずれが書き込まれたデータを前記制御手段へ
出力するように構成されているので、該制御手段で適確
に前記処理時間に要した時間に基づくずれを把握するこ
とが可能となり、制御をより適切に行なうことができる
ようになる。
【００２０】
【発明の実施の形態】以下、本発明に係る機器制御シス
テムの実施の形態を図面に基づいて説明する。図１は、
実施の形態に係る機器制御システム（１）の要部を概略
的に示したブロック図である。ここでは、図８に示した
従来の機器制御システムと同様の構成については、その
説明を省略する。
テムの実施の形態を図面に基づいて説明する。図１は、
実施の形態に係る機器制御システム（１）の要部を概略
的に示したブロック図である。ここでは、図８に示した
従来の機器制御システムと同様の構成については、その
説明を省略する。
【００２１】図中１０は、同期手段を示しており、同期
手段１０はフィルタ処理手段１１、バッファメモリ１
２、及びＣＰＵ１３から構成され、ＣＰＵ１３とフィル
タ処理手段１１及びバッファメモリ１２とがそれぞれ接
続されている。
手段１０はフィルタ処理手段１１、バッファメモリ１
２、及びＣＰＵ１３から構成され、ＣＰＵ１３とフィル
タ処理手段１１及びバッファメモリ１２とがそれぞれ接
続されている。
【００２２】また、データ検出手段１、２と制御手段６
〜９とはフィルタ処理手段１１を介して接続され、デー
タ検出手段３、４と制御手段６〜９とはバッファメモリ
１２を介して接続されている。
〜９とはフィルタ処理手段１１を介して接続され、デー
タ検出手段３、４と制御手段６〜９とはバッファメモリ
１２を介して接続されている。
【００２３】データ検出手段１、２において検出された
データは、フィルタ処理手段１１でフィルタ処理を施さ
れ、制御手段６〜９へ出力されるようになっており、一
方、データ検出手段３、４において検出されたデータ
は、バッファメモリ１２で一時記憶され、制御手段６〜
９へ出力されるようになっている。
データは、フィルタ処理手段１１でフィルタ処理を施さ
れ、制御手段６〜９へ出力されるようになっており、一
方、データ検出手段３、４において検出されたデータ
は、バッファメモリ１２で一時記憶され、制御手段６〜
９へ出力されるようになっている。
【００２４】実施の形態に係る機器制御システム（１）
におけるＣＰＵ１３の動作を図２に示したフローチャー
トに基づいて説明する。まず、ステップ１において、デ
ータ検出手段３、４において検出されたデータをバッフ
ァメモリ１２へ記憶させ、ステップ２に進み、データ検
出手段１、２において検出されたデータのフィルタ処理
をフィルタ処理手段１１で開始させる。
におけるＣＰＵ１３の動作を図２に示したフローチャー
トに基づいて説明する。まず、ステップ１において、デ
ータ検出手段３、４において検出されたデータをバッフ
ァメモリ１２へ記憶させ、ステップ２に進み、データ検
出手段１、２において検出されたデータのフィルタ処理
をフィルタ処理手段１１で開始させる。
【００２５】次にステップ３において、フィルタ処理が
終了したか否かを判断する。終了していれば、ステップ
４に移り、処理後データと生データとを同時に制御手段
６〜９へ出力させる。一方、終了していなければ、ステ
ップ３へ戻る。
終了したか否かを判断する。終了していれば、ステップ
４に移り、処理後データと生データとを同時に制御手段
６〜９へ出力させる。一方、終了していなければ、ステ
ップ３へ戻る。
【００２６】上記実施の形態に係る機器制御システム
（１）によれば、フィルタ処理等の処理を施さないデー
タ、すなわち生データをバッファメモリ１２で一時記憶
させておいて、処理後データと同時に制御手段６〜９へ
出力するように構成されているので、従来において処理
後データと生データとの２種類のデータの間に生じてい
た制御手段６〜９に対するデータ入力の時間的ずれをな
くすことができる。
（１）によれば、フィルタ処理等の処理を施さないデー
タ、すなわち生データをバッファメモリ１２で一時記憶
させておいて、処理後データと同時に制御手段６〜９へ
出力するように構成されているので、従来において処理
後データと生データとの２種類のデータの間に生じてい
た制御手段６〜９に対するデータ入力の時間的ずれをな
くすことができる。
【００２７】また、上記実施の形態に係る機器制御シス
テム（１）において、フィルタ処理手段１１によって処
理の施されないデータ内に同期をとるのに要した時間を
書き込むための第１の書込手段をＣＰＵ１３に装備する
と共に、そのデータ内に前記時間を書き込むことができ
るように前記データを構成することも可能である。
テム（１）において、フィルタ処理手段１１によって処
理の施されないデータ内に同期をとるのに要した時間を
書き込むための第１の書込手段をＣＰＵ１３に装備する
と共に、そのデータ内に前記時間を書き込むことができ
るように前記データを構成することも可能である。
【００２８】これにより、同期をとるのに要した時間、
すなわち処理後データと生データとの２種類のデータの
間に生じていた出力時間のずれが書き込まれたデータが
制御手段６〜９へ出力されるので、制御手段６〜９で適
確に前記出力時間のずれを把握することが可能となり、
制御をより適切に行なうことができるようになる。図３
は、同期をとるのに要した時間が書き込まれたデータフ
ォーマットの一例である。
すなわち処理後データと生データとの２種類のデータの
間に生じていた出力時間のずれが書き込まれたデータが
制御手段６〜９へ出力されるので、制御手段６〜９で適
確に前記出力時間のずれを把握することが可能となり、
制御をより適切に行なうことができるようになる。図３
は、同期をとるのに要した時間が書き込まれたデータフ
ォーマットの一例である。
【００２９】次に、実施の形態に係る機器制御システム
（２）について説明する。該機器制御システム（２）
は、上記実施の形態に係る機器制御システム（１）にお
いて、データの内容等に応じて、同期処理を施す場合と
施さない場合とを切り替えるための第１の切替手段をＣ
ＰＵ１３に装備したものである。
（２）について説明する。該機器制御システム（２）
は、上記実施の形態に係る機器制御システム（１）にお
いて、データの内容等に応じて、同期処理を施す場合と
施さない場合とを切り替えるための第１の切替手段をＣ
ＰＵ１３に装備したものである。
【００３０】実施の形態に係る機器制御システム（２）
におけるＣＰＵ１３の動作を図４に示したフローチャー
トに基づいて説明する。まず、ステップ１１において、
データ検出手段３、４において検出されたデータをバッ
ファメモリ１２へ記憶させ、ステップ１２に進み、デー
タ検出手段１、２において検出されたデータのフィルタ
処理をフィルタ処理手段１１で開始させる。
におけるＣＰＵ１３の動作を図４に示したフローチャー
トに基づいて説明する。まず、ステップ１１において、
データ検出手段３、４において検出されたデータをバッ
ファメモリ１２へ記憶させ、ステップ１２に進み、デー
タ検出手段１、２において検出されたデータのフィルタ
処理をフィルタ処理手段１１で開始させる。
【００３１】次にステップ１３において、バッファメモ
リ１２に記憶されているデータから内容コードを取り込
み、ステップ１４に進み、内容コードから同期処理の必
要なデータであるか否かを判断する。同期処理が必要で
あると判断すれば、ステップ１５に移り、フィルタ処理
が終了したか否かを判断する。終了していれば、ステッ
プ１６に移り、処理後データと生データとを同時に制御
手段６〜９へ出力させ、終了していなければ、ステップ
１５へ戻る。
リ１２に記憶されているデータから内容コードを取り込
み、ステップ１４に進み、内容コードから同期処理の必
要なデータであるか否かを判断する。同期処理が必要で
あると判断すれば、ステップ１５に移り、フィルタ処理
が終了したか否かを判断する。終了していれば、ステッ
プ１６に移り、処理後データと生データとを同時に制御
手段６〜９へ出力させ、終了していなければ、ステップ
１５へ戻る。
【００３２】一方、同期処理が必要でないと判断すれ
ば、ステップ１７に移り、直ちに生データを制御手段６
〜９へ出力させ、ステップ１８に進む。ステップ１８で
は、フィルタ処理が終了したか否かを判断する。終了し
ていれば、ステップ１９に移り、処理後データを制御手
段６〜９へ出力させ、終了していなければ、ステップ１
８へ戻る。
ば、ステップ１７に移り、直ちに生データを制御手段６
〜９へ出力させ、ステップ１８に進む。ステップ１８で
は、フィルタ処理が終了したか否かを判断する。終了し
ていれば、ステップ１９に移り、処理後データを制御手
段６〜９へ出力させ、終了していなければ、ステップ１
８へ戻る。
【００３３】上記実施の形態に係る機器制御システム
（２）によれば、データの内容に応じて、同期処理を施
さないようにすることができるので、例えば、応答性の
要求されるデータの場合には、同期処理を施さずに直ち
に制御手段６〜９へデータを出力することができるよう
になる。
（２）によれば、データの内容に応じて、同期処理を施
さないようにすることができるので、例えば、応答性の
要求されるデータの場合には、同期処理を施さずに直ち
に制御手段６〜９へデータを出力することができるよう
になる。
【００３４】続いて、実施の形態に係る機器制御システ
ム（３）について説明する。該機器制御システム（３）
は上記実施の形態に係る機器制御システム（１）におい
て、制御手段６〜９のタイプに応じて、同期処理を施す
場合と施さない場合とを切り替えるための第２の切替手
段をＣＰＵ１３に装備したものである。
ム（３）について説明する。該機器制御システム（３）
は上記実施の形態に係る機器制御システム（１）におい
て、制御手段６〜９のタイプに応じて、同期処理を施す
場合と施さない場合とを切り替えるための第２の切替手
段をＣＰＵ１３に装備したものである。
【００３５】実施の形態に係る機器制御システム（３）
におけるＣＰＵ１３の動作を図５に示したフローチャー
トに基づいて説明する。但し、ここでは制御手段８、９
がデータの応答性を要求しているものとする。まず、ス
テップ２１において、データ検出手段３、４において検
出されたデータをバッファメモリ１２へ記憶させ、ステ
ップ２２に進み、データ検出手段１、２において検出さ
れたデータのフィルタ処理をフィルタ処理手段１１で開
始させ、ステップ２３に進む。
におけるＣＰＵ１３の動作を図５に示したフローチャー
トに基づいて説明する。但し、ここでは制御手段８、９
がデータの応答性を要求しているものとする。まず、ス
テップ２１において、データ検出手段３、４において検
出されたデータをバッファメモリ１２へ記憶させ、ステ
ップ２２に進み、データ検出手段１、２において検出さ
れたデータのフィルタ処理をフィルタ処理手段１１で開
始させ、ステップ２３に進む。
【００３６】ステップ２３では、生データを制御手段
８、９へ出力させ、ステップ２４に進み、ステップ２４
では、フィルタ処理が終了したか否かを判断する。終了
していれば、ステップ２５に移り、処理後データを制御
手段８、９へ出力させ、ステップ２６に進み、処理後デ
ータと生データとを同時に制御手段６、７へ出力させ
る。一方、終了していなければ、ステップ２４へ戻る。
８、９へ出力させ、ステップ２４に進み、ステップ２４
では、フィルタ処理が終了したか否かを判断する。終了
していれば、ステップ２５に移り、処理後データを制御
手段８、９へ出力させ、ステップ２６に進み、処理後デ
ータと生データとを同時に制御手段６、７へ出力させ
る。一方、終了していなければ、ステップ２４へ戻る。
【００３７】上記実施の形態に係る機器制御システム
（３）によれば、制御手段６〜９のタイプに応じて、同
期処理を施さないようにすることができるので、例え
ば、データの応答性を要求している制御手段８、９に対
しては、同期処理を施さずに直ちにデータ検出手段３、
４からのデータを入力することができるようになる。
（３）によれば、制御手段６〜９のタイプに応じて、同
期処理を施さないようにすることができるので、例え
ば、データの応答性を要求している制御手段８、９に対
しては、同期処理を施さずに直ちにデータ検出手段３、
４からのデータを入力することができるようになる。
【００３８】また、上記実施の形態に係る機器制御シス
テム（２）又は（３）において、同期処理を施したか否
かの情報をデータ内に書き込むための第２の書込手段を
ＣＰＵ１３に装備すると共に、そのデータ内に前記情報
を書き込むことができるように前記データを構成する。
テム（２）又は（３）において、同期処理を施したか否
かの情報をデータ内に書き込むための第２の書込手段を
ＣＰＵ１３に装備すると共に、そのデータ内に前記情報
を書き込むことができるように前記データを構成する。
【００３９】これにより、送られてきたデータが同期処
理を施されたものであるのか否かを制御手段６〜９で把
握することができるので、制御をより適切に行なうこと
ができるようになる。図６は、同期処理の有無が書き込
まれたデータフォーマットの一例である。
理を施されたものであるのか否かを制御手段６〜９で把
握することができるので、制御をより適切に行なうこと
ができるようになる。図６は、同期処理の有無が書き込
まれたデータフォーマットの一例である。
【００４０】また、上記実施の形態に係る機器制御シス
テム（２）又は（３）において、フィルタ処理手段１１
によって処理の施されたデータ内に前記処理に要した時
間を書き込むための第３の書込手段をＣＰＵ１３に装備
すると共に、そのデータ内に前記時間を書き込むことが
できるように前記データを構成する。
テム（２）又は（３）において、フィルタ処理手段１１
によって処理の施されたデータ内に前記処理に要した時
間を書き込むための第３の書込手段をＣＰＵ１３に装備
すると共に、そのデータ内に前記時間を書き込むことが
できるように前記データを構成する。
【００４１】これにより、フィルタ処理手段１１におけ
る処理に要した時間、すなわち処理後データと生データ
との２種類のデータの間に生じていた出力時間のずれが
書き込まれたデータが制御手段６〜９へ出力されるの
で、制御手段６〜９で適確に前記処理に要した時間に基
づくずれを把握することが可能となり、制御をより適切
に行なうことができるようになる。図７は、フィルタ処
理を施すのに要した時間が書き込まれたデータフォーマ
ットの一例である。
る処理に要した時間、すなわち処理後データと生データ
との２種類のデータの間に生じていた出力時間のずれが
書き込まれたデータが制御手段６〜９へ出力されるの
で、制御手段６〜９で適確に前記処理に要した時間に基
づくずれを把握することが可能となり、制御をより適切
に行なうことができるようになる。図７は、フィルタ処
理を施すのに要した時間が書き込まれたデータフォーマ
ットの一例である。
【図１】本発明の実施の形態に係る機器制御システム
（１）の要部を概略的に示したブロック図である。
（１）の要部を概略的に示したブロック図である。
【図２】実施の形態に係る機器制御システム（１）にお
けるＣＰＵの動作を示したフローチャートである。
けるＣＰＵの動作を示したフローチャートである。
【図３】同期をとるのに要した時間が書き込まれたデー
タフォーマットの一例である。
タフォーマットの一例である。
【図４】実施の形態に係る機器制御システム（２）にお
けるＣＰＵの動作を示したフローチャートである。
けるＣＰＵの動作を示したフローチャートである。
【図５】実施の形態に係る機器制御システム（３）にお
けるＣＰＵの動作を示したフローチャートである。
けるＣＰＵの動作を示したフローチャートである。
【図６】同期処理の有無が書き込まれたデータフォーマ
ットの一例である。
ットの一例である。
【図７】フィルタ処理を施すのに要した時間が書き込ま
れたデータフォーマットの一例である。
れたデータフォーマットの一例である。
【図８】従来の機器制御システムの要部を概略的に示し
たブロック図である。
たブロック図である。
１、２、３、４ データ検出手段 ５、１１ フィルタ処理手段 ６、７、８、９ 制御手段 ６ａ 入力回路 ６ｂ マイコン ６ｃ 出力回路 １０ 同期手段 １２ バッファメモリ １３ ＣＰＵ
Claims (6)
- 【請求項１】 各種センサ等からなる複数のデータ検出
手段と、これらデータ検出手段よりデータを取り込んで
機器の制御を行なう制御手段とを備え、これらデータ検
出手段のうちの少なくとも一つのデータ検出手段と前記
制御手段とがフィルタ処理等の処理を施す処理手段を介
して接続された機器制御システムにおいて、 前記処理手段によって処理の施されたデータとそれ以外
のデータとを同期をとって前記制御手段へ出力するため
の同期手段を備えていることを特徴とする機器制御シス
テム。 - 【請求項２】 前記処理手段によって処理の施されない
データ内に同期をとるのに要した時間を書き込むための
第１の書込手段を備えると共に、前記データがそのデー
タ内に前記補正時間を書き込むことができるようになっ
ているものであることを特徴とする請求項１記載の機器
制御システム。 - 【請求項３】 データの内容等に応じて、同期処理を施
す場合と施さない場合とを切り替えるための第１の切替
手段を備えていることを特徴とする請求項１又は請求項
２記載の機器制御システム。 - 【請求項４】 前記制御手段が複数存在する場合、前記
制御手段のタイプ等に応じて、同期処理を施す場合と施
さない場合とを切り替えるための第２の切替手段を備え
ていることを特徴とする請求項１〜３のいずれかの項に
記載の機器制御システム。 - 【請求項５】 同期処理を施したか否かの情報をデータ
内に書き込むための第２の書込手段を備えると共に、前
記データがそのデータ内に前記情報を書き込むことがで
きるようになっているものであることを特徴とする請求
項３又は請求項４記載の機器制御システム。 - 【請求項６】 前記処理手段によって処理の施されたデ
ータ内に前記処理に要した時間を書き込むための第３の
書込手段を備えると共に、前記データがそのデータ内に
前記時間を書き込むことができるようになっているもの
であることを特徴とする請求項３〜５のいずれかの項に
記載の機器制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14758598A JP4148331B2 (ja) | 1998-05-28 | 1998-05-28 | 機器制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14758598A JP4148331B2 (ja) | 1998-05-28 | 1998-05-28 | 機器制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11338507A true JPH11338507A (ja) | 1999-12-10 |
| JP4148331B2 JP4148331B2 (ja) | 2008-09-10 |
Family
ID=15433685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14758598A Expired - Fee Related JP4148331B2 (ja) | 1998-05-28 | 1998-05-28 | 機器制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4148331B2 (ja) |
-
1998
- 1998-05-28 JP JP14758598A patent/JP4148331B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4148331B2 (ja) | 2008-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517325A (en) | Direct memory access (DMA) controller with programmable bus release period for timing DMA transfers | |
| JPH11338507A (ja) | 機器制御システム | |
| JP3680446B2 (ja) | パイプライン制御装置およびデータ処理方法 | |
| JP2518517B2 (ja) | 通信バス監視装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP3627545B2 (ja) | Ｃｐｕの異常検出方法 | |
| KR20250160191A (ko) | 복수의 데이터 소스에서 하나의 데이터 싱크로 데이터를 전송하기 위한 방법 | |
| JPH0670035U (ja) | 二重化バス制御装置 | |
| JP3234608B2 (ja) | データ処理装置 | |
| JPH0619706A (ja) | パイプライン処理回路 | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 | |
| JP2003058245A (ja) | 監視制御装置 | |
| JPH01315864A (ja) | 情報処理システムのデータ制御回路 | |
| JPS60254846A (ja) | Ｃｄｔ装置の回線切替方式 | |
| JPH06197152A (ja) | 多重冗長回路信号入力方式 | |
| JP2001073863A (ja) | 車両用制御装置およびそれを用いた車両 | |
| JPS59142661A (ja) | デユアルタイプの演算処理装置 | |
| JPH02108359A (ja) | 画像データ送出装置および画像形成装置 | |
| JPH02272667A (ja) | 入出力信号処理方式 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH0244842A (ja) | 通信制御装置 | |
| JPS59142659A (ja) | デユアルタイプの演算処理装置 | |
| JPH05233485A (ja) | 伝送制御システム | |
| JPH0528101A (ja) | バス通信方式 | |
| JPH044340U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080618 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140704 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |