JPH0619706A - パイプライン処理回路 - Google Patents
パイプライン処理回路Info
- Publication number
- JPH0619706A JPH0619706A JP17700092A JP17700092A JPH0619706A JP H0619706 A JPH0619706 A JP H0619706A JP 17700092 A JP17700092 A JP 17700092A JP 17700092 A JP17700092 A JP 17700092A JP H0619706 A JPH0619706 A JP H0619706A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- common bus
- processing
- functional
- functional blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 処理速度の向上と消費電力の減少を図ること
を目的とする。 【構成】 複数個の機能ブロックがカスケード接続され
たパイプライン処理回路において、処理が行われない機
能ブロックをバイパスする手段２〜２００、９および８
を備えたことを特徴とする。
を目的とする。 【構成】 複数個の機能ブロックがカスケード接続され
たパイプライン処理回路において、処理が行われない機
能ブロックをバイパスする手段２〜２００、９および８
を備えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、パイプライン方式を用
いた集積回路に利用する。特に、効果的なデータ転送を
可能にするバス制御手段に関する。
いた集積回路に利用する。特に、効果的なデータ転送を
可能にするバス制御手段に関する。
【０００２】
【従来の技術】従来のパイプライン方式を用いた集積回
路は、図３に示すように、複数の機能回路がシリアルに
接続され、データ処理の時系列な順序は機能ブロック
１、機能ブロック１０そして機能ブロック１００とな
る。ここで、機能ブロック１０の処理が不用になり入力
と同じものを出力する場合に、従来方式では、機能ブロ
ックで処理し、続く機能ブロックへと処理が進んで行
く。この場合の処理とは、入力に対し何も演算しないと
いう場合と機能ブロック１０では何も処理しない場合と
がある。いずれにせよ、機能ブロック１０を省略するこ
となしにデータ処理を実行せねばならない。
路は、図３に示すように、複数の機能回路がシリアルに
接続され、データ処理の時系列な順序は機能ブロック
１、機能ブロック１０そして機能ブロック１００とな
る。ここで、機能ブロック１０の処理が不用になり入力
と同じものを出力する場合に、従来方式では、機能ブロ
ックで処理し、続く機能ブロックへと処理が進んで行
く。この場合の処理とは、入力に対し何も演算しないと
いう場合と機能ブロック１０では何も処理しない場合と
がある。いずれにせよ、機能ブロック１０を省略するこ
となしにデータ処理を実行せねばならない。
【０００３】
【発明が解決しようとする課題】このように、従来方式
では、ある機能回路で処理する必要が無くても物理的に
機能回路を通らなければならず、処理速度の低下および
消費電力の増加をまねく欠点があった。
では、ある機能回路で処理する必要が無くても物理的に
機能回路を通らなければならず、処理速度の低下および
消費電力の増加をまねく欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、処理が行われなかった機能ブロックをバイパスでき
るパイプライン処理回路を提供することを目的とする。
で、処理が行われなかった機能ブロックをバイパスでき
るパイプライン処理回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、データ信号が
転送される信号線を介してカスケード接続された複数個
の機能ブロックを備えたパイプライン処理回路おいて、
上記信号線を介して転送されるデータ信号を転送しうる
共通バスと、上記機能ブロック毎に対応して設けられ，
与えられるコントロール信号に応じて自回路に対応する
機能ブロックを上記共通バスに接続する入出力回路と、
上記機能ブロックの処理結果に基づき処理がなされた機
能ブロックを検出し、この処理がなされた機能ブロック
に対応する入出力回路にコントロール信号を与える制御
回路とを備えたことを特徴とする。
転送される信号線を介してカスケード接続された複数個
の機能ブロックを備えたパイプライン処理回路おいて、
上記信号線を介して転送されるデータ信号を転送しうる
共通バスと、上記機能ブロック毎に対応して設けられ，
与えられるコントロール信号に応じて自回路に対応する
機能ブロックを上記共通バスに接続する入出力回路と、
上記機能ブロックの処理結果に基づき処理がなされた機
能ブロックを検出し、この処理がなされた機能ブロック
に対応する入出力回路にコントロール信号を与える制御
回路とを備えたことを特徴とする。
【０００６】ここで、上記共通バスに挿入され、この挿
入点で上記共通バスの分割が行えるバス分割回路を備え
ても良い。
入点で上記共通バスの分割が行えるバス分割回路を備え
ても良い。
【０００７】
【作用】処理が行われた機能ブロックにかぎりこの機能
ブロックを共通バスに接続しその処理結果を共通バスを
介して出力する。これにより、処理速度の向上と消費電
力の節減が図れる。また、共通バスを分割使用して機能
ブロックの処理結果の並列出力を実現する。
ブロックを共通バスに接続しその処理結果を共通バスを
介して出力する。これにより、処理速度の向上と消費電
力の節減が図れる。また、共通バスを分割使用して機能
ブロックの処理結果の並列出力を実現する。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例をブロックダイアグラ
ムで示したものである。機能ブロック１、１０、…、１
００がシリアルに結合し、信号線３、３０、…、３００
で接続されている。この基本的構成によりパイプライン
動作が可能になっている。信号線はデータおよび制御部
から成り立っているが、信号線３、３０、…、３００の
入出力情報および該当する機能ブロック情報等を別に信
号線７として取り出して制御回路９へ送る。制御回路９
では、信号線７の内容から入出力回路２、２０、…２０
０を制御するコントロール信号を信号線６に出力する。
この信号線６上のコントロール信号により各機能ブロッ
ク１、１０、…、１００と共通バス８とを互いにアクセ
ス可能にさせる。信号線４、５、４０、５０、…、４０
０、５００上のデータ構成は信号線３、３０、…、３０
０上のデータの構成と同じものとなる。
して説明する。図１はこの実施例をブロックダイアグラ
ムで示したものである。機能ブロック１、１０、…、１
００がシリアルに結合し、信号線３、３０、…、３００
で接続されている。この基本的構成によりパイプライン
動作が可能になっている。信号線はデータおよび制御部
から成り立っているが、信号線３、３０、…、３００の
入出力情報および該当する機能ブロック情報等を別に信
号線７として取り出して制御回路９へ送る。制御回路９
では、信号線７の内容から入出力回路２、２０、…２０
０を制御するコントロール信号を信号線６に出力する。
この信号線６上のコントロール信号により各機能ブロッ
ク１、１０、…、１００と共通バス８とを互いにアクセ
ス可能にさせる。信号線４、５、４０、５０、…、４０
０、５００上のデータ構成は信号線３、３０、…、３０
０上のデータの構成と同じものとなる。
【０００９】すなわち、この実施例は、図１に示すよう
に、データ信号が転送される信号線３、３０、…、３０
０を介してカスケード接続された機能ブロック１、１
０、…、１００を備え、さらに、本発明の特徴とする手
段として、信号線３、３０、…、３００を介して転送さ
れるデータ信号を転送しうる共通バス８と、機能ブロッ
ク１、１０、…、１００毎に対応して設けられ，与えら
れるコントロール信号に応じて自回路に対応する機能ブ
ロックを共通バス８に接続する入出力回路５、５０、
…、５００と、機能ブロック１、１０、…、１００の処
理結果に基づき処理がなされた機能ブロックを検出し、
この処理がなされた機能ブロックに対応する入出力回路
にコントロール信号を与える制御回路９とを備える。ま
た、図２に示すように、共通バス８に挿入され、この挿
入点で共通バス８の分割が行えるバス分割回路を備え
る。
に、データ信号が転送される信号線３、３０、…、３０
０を介してカスケード接続された機能ブロック１、１
０、…、１００を備え、さらに、本発明の特徴とする手
段として、信号線３、３０、…、３００を介して転送さ
れるデータ信号を転送しうる共通バス８と、機能ブロッ
ク１、１０、…、１００毎に対応して設けられ，与えら
れるコントロール信号に応じて自回路に対応する機能ブ
ロックを共通バス８に接続する入出力回路５、５０、
…、５００と、機能ブロック１、１０、…、１００の処
理結果に基づき処理がなされた機能ブロックを検出し、
この処理がなされた機能ブロックに対応する入出力回路
にコントロール信号を与える制御回路９とを備える。ま
た、図２に示すように、共通バス８に挿入され、この挿
入点で共通バス８の分割が行えるバス分割回路を備え
る。
【００１０】次に、この実施例の動作を説明する。ひと
つのデータが信号線３を通して機能ブロック１に入って
くる。この機能ブロック１で処理した結果は信号線３
０、信号線４および信号線７に出力される。この結果が
制御ブロック９で判定され、機能ブロック１で処理した
結果がそのまま次の機能ブロック１０へ行く場合と機能
ブロック１０に行く必要が無い場合がある。機能ブロッ
ク１０へ行く場合の動作は従来と同じである。機能ブロ
ック１０へ行く必要の無い場合で機能ブロック１００に
処理結果を直接送る場合に、制御回路９からの信号線６
上の出力は入出力回路２をアクティブにし、処理結果を
信号線４および５を通して共通バス８に乗せる。同時に
入出力回路２００をアクティブにし、共通バス８の内容
を信号線５００および４００を通して機能ブロック１０
０に入力する。このようにして機能ブロック１０から機
能ブロック１００の直前までの処理は不必要になり、こ
のまま別の処理を行うこともできるし機能を完全に停止
させることも可能になる。
つのデータが信号線３を通して機能ブロック１に入って
くる。この機能ブロック１で処理した結果は信号線３
０、信号線４および信号線７に出力される。この結果が
制御ブロック９で判定され、機能ブロック１で処理した
結果がそのまま次の機能ブロック１０へ行く場合と機能
ブロック１０に行く必要が無い場合がある。機能ブロッ
ク１０へ行く場合の動作は従来と同じである。機能ブロ
ック１０へ行く必要の無い場合で機能ブロック１００に
処理結果を直接送る場合に、制御回路９からの信号線６
上の出力は入出力回路２をアクティブにし、処理結果を
信号線４および５を通して共通バス８に乗せる。同時に
入出力回路２００をアクティブにし、共通バス８の内容
を信号線５００および４００を通して機能ブロック１０
０に入力する。このようにして機能ブロック１０から機
能ブロック１００の直前までの処理は不必要になり、こ
のまま別の処理を行うこともできるし機能を完全に停止
させることも可能になる。
【００１１】また、データの処理の流れは図１で左から
右へ進む説明をしたが、この共通バス８を用いればラン
ダムに望みの機能ブロックでデータ処理することも可能
になる。
右へ進む説明をしたが、この共通バス８を用いればラン
ダムに望みの機能ブロックでデータ処理することも可能
になる。
【００１２】図１で明らかなように、全機能ブロックを
統括的にコントロールする制御部９が共通バス８の効果
を高めている。
統括的にコントロールする制御部９が共通バス８の効果
を高めている。
【００１３】この実施例では、共通バスは一対の機能ブ
ロック間でしかデータのやりとりはできないが、図２の
ように共通バス８にバス分割回路８０を付ければ並列に
処理ができる。
ロック間でしかデータのやりとりはできないが、図２の
ように共通バス８にバス分割回路８０を付ければ並列に
処理ができる。
【００１４】
【発明の効果】本発明は、以上説明したように、共通バ
スを設けることによりデータ処理の流れを効果的に制御
することができる効果がある。
スを設けることによりデータ処理の流れを効果的に制御
することができる効果がある。
【図１】本発明第一実施例の構成を示すブロック構成
図。
図。
【図２】本発明第二実施例の構成を示すブロック構成
図。
図。
【図３】従来例の構成を示すブロック構成図。
１、１０、…、１００ 機能ブロック ２、２０、…、２００ 入出力回路 ８ 共通バス ９ 制御回路 ８０ バス分割回路
Claims (2)
- 【請求項１】 データ信号が転送される信号線を介して
カスケード接続された複数個の機能ブロックを備えたパ
イプライン処理回路おいて、 上記信号線を介して転送されるデータ信号を転送しうる
共通バスと、 上記機能ブロック毎に対応して設けられ，与えられるコ
ントロール信号に応じて自回路に対応する機能ブロック
を上記共通バスに接続する入出力回路と、 上記機能ブロックの処理結果に基づき処理がなされた機
能ブロックを検出し、この処理がなされた機能ブロック
に対応する入出力回路にコントロール信号を与える制御
回路とを備えたことを特徴とするパイプライン処理回
路。 - 【請求項２】 上記共通バスに挿入され、この挿入点で
上記共通バスの分割が行えるバス分割回路を備えた請求
項１記載のパイプライン処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17700092A JPH0619706A (ja) | 1992-07-03 | 1992-07-03 | パイプライン処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17700092A JPH0619706A (ja) | 1992-07-03 | 1992-07-03 | パイプライン処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0619706A true JPH0619706A (ja) | 1994-01-28 |
Family
ID=16023427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17700092A Pending JPH0619706A (ja) | 1992-07-03 | 1992-07-03 | パイプライン処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100452174B1 (ko) * | 1995-06-27 | 2005-01-05 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 파이프라인데이터처리회로 |
-
1992
- 1992-07-03 JP JP17700092A patent/JPH0619706A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100452174B1 (ko) * | 1995-06-27 | 2005-01-05 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 파이프라인데이터처리회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1293891A3 (en) | Arithmetic processor | |
| US4322794A (en) | Bus connection system | |
| EP0334103A3 (en) | Data processing unit having a bypass circuit | |
| US5623434A (en) | Structure and method of using an arithmetic and logic unit for carry propagation stage of a multiplier | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JP3323526B2 (ja) | ディジタル信号プロセッサ | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPS61240359A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPS6362064A (ja) | バス変換装置 | |
| JPS59208649A (ja) | 演算処理装置 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH0210478A (ja) | プログラムテーブルインタフェース回路 | |
| JPH0659901A (ja) | プログラム・ローディング方式 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS60122449A (ja) | アドレス可変方式の入出力制御装置 | |
| JPS57191751A (en) | Integrated circuit information processing device | |
| JPS6136256B2 (ja) | ||
| JPH01134653A (ja) | 共有バスの優先順位制御方式 | |
| JPH06290128A (ja) | 制御装置の通信切換システム | |
| JPH01286057A (ja) | マイクロプロセッサ | |
| JPS61217828A (ja) | バス方式 | |
| JPS63211053A (ja) | 接続回路 | |
| JPH0553923A (ja) | 主記憶装置制御回路 | |
| JPS6321157A (ja) | プリンタコントロ−ラ | |
| JPH06103370A (ja) | 画像処理プロセッサのためのラインバッファ |