JPH11338721A - マイクロコンピュータの自動リセット装置 - Google Patents

マイクロコンピュータの自動リセット装置

Info

Publication number
JPH11338721A
JPH11338721A JP10144314A JP14431498A JPH11338721A JP H11338721 A JPH11338721 A JP H11338721A JP 10144314 A JP10144314 A JP 10144314A JP 14431498 A JP14431498 A JP 14431498A JP H11338721 A JPH11338721 A JP H11338721A
Authority
JP
Japan
Prior art keywords
input
circuit
microcomputer
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10144314A
Other languages
English (en)
Inventor
Masaharu Sasaki
雅張 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10144314A priority Critical patent/JPH11338721A/ja
Publication of JPH11338721A publication Critical patent/JPH11338721A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】 【課題】 既存の機器を大幅に変更することなく、追加
可能で、かつ、一定時間毎に信号を出すなどの余分な処
理を不要として、全体的な性能低下を防止したマイクロ
コンピュータの自動リセット装置を実現する。 【解決手段】 入力装置2と、出力装置3を備えたマイ
クロコンピュータ装置5において、入力装置2からの入
力と、出力装置3への出力の変化を検出し、入力装置2
への入力に出力装置3が応答しない場合に、コンピュー
タ5が暴走状態にあると判断し、該コンピュータ5に対
して割込又はリセットを行って障害復旧を行う手段を有
することを特徴とするマイクロコンピュータの自動リセ
ット装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータを搭載した情報機器および各種制御機器において、
マイクロコンピュータの暴走状態を検出し、破損を阻止
し、正常動作状態に復帰させるための自動リセット装置
に関するものである。
【0002】
【従来の技術】近年、マイクロコンピュータを搭載した
情報機器や各種制御機器が普及している。中でも高信頼
性を要求されるものを中心に、マイクロコンピュータの
暴走を阻止する自動リセット装置を備えたものが増加し
ている。
【0003】暴走を検出する方法としては、特開昭57
−153348号や、特開平1−58032号のよう
に、一定時間ごとに信号を出力し、その信号の有無によ
って暴走状態を検出するものがある。
【0004】また、特開昭62−133508号のよう
に、一定時間毎にコンピュータに割り込み処理を行い、
それに対するコンピュータの動作によって暴走状態を検
出するものがある。
【0005】
【発明が解決しようとする課題】しかしながら、既存の
機器に自動リセット装置を追加するためには、ハードウ
ェアやソフトウェアを大幅に変更する必要がある。例え
ば、特開昭57−153348号や、特開平1−580
32号の方式では、一定時間毎に信号を出力するように
ハードウェアを追加し、ソフトウェアを変更する必要が
あるという問題がある。
【0006】また、一定時間毎に信号を出す処理を行わ
なければならず、余分な処理が必要とされ、全体的な性
能低下につながるという問題がある。
【0007】[発明の目的]本発明の目的は、既存の機
器に、自動リセット装置を追加する際に、ハードウェア
やソフトウェアを大幅に変更することなく、追加可能と
することにある。
【0008】また、一定時間毎に信号を出すなどの余分
な処理を不要とすることにより、全体的な性能低下を防
止することにある。
【0009】
【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、入力装置と、出力装置を備え
たマイクロコンピュータ装置において、入力装置からの
入力と、出力装置への出力の変化を検出し、入力装置へ
の入力に出力装置が応答しない場合に、コンピュータが
暴走状態にあると判断し、該コンピュータに対して割込
又はリセットを行って障害復旧を行う手段を有すること
を特徴とするマイクロコンピュータの自動リセット装置
を有する。
【0010】また、入力装置と、出力装置を備えたマイ
クロコンピュータ装置において、入力と画面表示用メモ
リを同時に監視し、入力が行われたにもかかわらず画面
表示用メモリが書き替えられない場合、マイクロコンピ
ュータに割込またはリセットをかけて障害復旧をはかる
手段を有する、ことを特徴とするマイクロコンピュータ
の自動リセット装置でもある。
【0011】また、入力装置と、出力装置を備えたマイ
クロコンピュータ装置において、入力と画面表示用メモ
リコントローラを同時に監視し、入力が行われたにもか
かわらず画面表示用メモリコントローラが動作しない場
合、マイクロコンピュータに割込またはリセットをかけ
て障害復旧をはかる手段を有する、ことを特徴とするマ
イクロコンピュータの自動リセット装置でもある。
【0012】また、入力装置(2)と出力装置(3)が
接続されたコンピュータ回路(5)と、該入力装置
(2)と該コンピュータ回路(5)とに接続された暴走
検出装置(1)を有し、該暴走検出装置(1)は、入力
装置(2)からの入力の有無を調べ、検出信号を発生す
るキー入力検出回路(10)と、画面表示用メモリ(2
1)を監視し、画面の変化が生じた場合に検出信号を発
生する比較回路(12)と、キー入力検出回路(10)
からの検出信号と比較回路(12)からの検出信号を受
信し、一定回数のキー入力が行われたにもかかわらず、
比較回路(12)からの検出信号を受信できない場合、
コンピュータ回路(5)に、割込又はリセットをして障
害復旧処理を行う制御回路(11)と、を有する、こと
を特徴とするマイクロコンピュータの自動リセット装置
でもある。
【0013】また、上記制御回路(11)は、比較回路
(12)から制御回路(11)に信号が送られて来ない
状態を検出し、この状態が長く続くときは、暴走状態に
陥ったと判断し、コンピュータ回路(5)に割込をか
け、障害復旧を行う手段と、該障害復旧に失敗した場合
は、コンピュータ回路(5)にリセットを行い、障害復
旧を行なう手段と、を有することを特徴とするマイクロ
コンピュータの自動リセット装置でもある。
【0014】また、信号処理部(52)と、それを制御
するマイクロコンピュータ(51)とを含む送受信回路
(50)を有する通信端末において、送受信回路(5
0)への入力と出力を監視するべく接続された暴走検出
回路(60)を有し、該暴走検出回路(60)は、送受
信回路(50)への送信要求信号、送信データが送られ
ているかどうかを監視すると同時に、送受信回路(5
0)から、入力を受け付けないビジー状態を示す信号が
出されているかどうかを監視する入力監視部(61)
と、送受信回路(50)から通信網へデータが送信され
ているかどうかを監視する出力監視部(62)と、入力
監視部(61)からの信号は受信できるが、出力監視部
(62)からの信号が受信できず、ビジー状態でもない
状態が長く続くときは、マイクロコンピュータ(51)
が暴走状態に陥ったと判断し、リセット信号を出して復
旧させる制御回路(63)と、有することを特徴とする
マイクロコンピュータの自動リセット装置でもある。
【0015】
【作用】本発明による自動リセット装置によれば、キー
ボード等の入力装置からの入力と、ディスプレイの画面
表示等の出力装置への出力の変化を検出し、入力装置へ
の入力に出力装置が応答しない場合に、コンピュータが
暴走状態にあると判断し、割込やリセットを行って自動
的に障害の復旧を行うことができる。
【0016】このように、本発明の装置は、入力と出
力、及びマイクロコンピュータの割り込み及びリセット
に追加接続するものであり、既存の装置に設計変更を加
える必要がないため、容易に装置に組み込むことができ
る。
【0017】また、特開昭57−153348号、特開
平1−58032号等の従来の装置では、一定時間毎に
暴走状態検出用信号の出力とその監視を行う必要があっ
たため、その処理を行うことによる性能低下の問題があ
ったが、本発明ではこのような常時監視を行う必要がな
いため、性能低下を避けることができる。
【0018】
【実施例】[第1の実施例]本発明の第1の実施例につ
いて、以下に説明する。
【0019】[構成]図1は、本発明の第1の実施例の
構成を示すブロック図である。図1において、暴走検出
装置1は、キーボード2からの入力の有無を調べ、検出
信号を発生するキー入力検出回路10を有している。ま
た、キーボードの代わりにマウスなどを接続してもよ
い。比較回路12は、コンピュータ回路5に内蔵された
画面表示用メモリを監視し、画面の変化が生じた場合
に、検出信号を発生する。制御回路11は、キー入力検
出回路10からの検出信号と比較回路12からの検出信
号を受信し、一定回数のキー入力が行われたにもかかわ
らず比較回路12からの検出信号が送られない場合、コ
ンピュータ回路5に、割込やリセットなどの障害復旧措
置を行う。表示装置4は、ユーザーに自動復旧が行われ
たことを示すものである。
【0020】[動作]次に、図1〜図3を参照して本実
施例の動作について詳細に説明する。なお、図2は、本
実施例の動作を説明するための模式図である。また、図
3は、本実施例の動作を示す概略フローチャートであ
る。
【0021】コンピュータ回路5が正常に動作している
場合、キーボード2からの入力に従って画面表示用メモ
リ21が書き替えられ、キーボードからの入力を反映さ
せるようにディスプレイ3の表示が変化する。制御回路
11は、画面に変化があったかどうかを判断する(図3
のS32)。この場合、キー入力検出回路10と比較回
路12の両方から検出信号が制御回路11に送られ、制
御回路11は、正常動作中として、リセット信号等は送
出しない。
【0022】なお、キャンセルキーやストップキー等の
特殊キーは、押されたときに正常動作時も画面の変化が
起きないものであるため、検出信号は発生させないもの
とする。
【0023】コンピュータ回路5が暴走状態に陥った場
合、コンピュータ回路5は、キーボード2からの入力を
処理できないようになり、画面表示用メモリ21の書き
換えは行われなくなる。制御回路は、画面に変換があっ
たかどうかを判断する(図3のS32)。この時、キー
ボード2から入力を行うと、検出回路10から制御回路
11に信号が送られるが、画面表示用メモリ21の書き
換えは行われないので、比較回路12から制御回路11
に信号は送られない。
【0024】制御回路11は、この状態を検出する。こ
の状態が短時間で終わった場合は、単に処理に時間がか
かっているだけであるので、障害復旧は行わない。この
状態が長く続くときは、暴走状態に陥ったと判断し、コ
ンピュータ回路に割込をかけ(図3のS33)、障害復
旧を行う。これにより正常動作に戻ったかどうかを判断
し(図3のS34)、障害復旧に失敗した場合は、リセ
ットを行い(図3のS35)、復旧させる。
【0025】[第2の実施例]次に、本発明の第2の実
施例を説明する。図4は、本発明の第2の実施例の構成
を示すブロック図である。
【0026】図4を参照すると、画面表示用メモリをコ
ントロールするメモリコントローラ31からの出力を制
御回路11に入力し、画面書き換えの判定を行ってい
る。
【0027】画面表示が高度化し、画面表示用メモリの
規模が大きくなると、図4のように専用のメモリコント
ローラ31が用意される場合がある。画面書き換え時に
は、メモリコントローラ31から画面表示メモリ21に
対して、書き込み信号が送られる。
【0028】第2の実施例では、この信号を、直接、制
御回路11に送ることとする。この構成では、第1の実
施例の構成に比べ、比較回路12を省略することができ
るため回路を簡素化することができる。
【0029】[第3の実施例]次に、本発明の第3の実
施例を説明する。図5は、本発明の第3の実施例の構成
を示すブロック図である。
【0030】図5に示す装置は、本発明を通信機器の端
末に用いたものである。送受信部50は、信号処理部5
2と、それを制御するマイクロコンピュータ51によっ
て構成されている。
【0031】暴走検出回路60は、送受信回路50への
入力を監視する入力監視部61と、出力監視部62、及
び制御回路63から構成されている。入力監視部61
は、送受信回路50への送信要求信号や送信データが送
られているかどうかを監視すると同時に、送受信回路5
0から入力を受け付けない状態であること(ビジー状
態)を示す信号が出されているかどうかも、同時に監視
している。出力監視部62は、送受信回路50から通信
網へデータが送信されているかどうかを監視する。
【0032】マイクロコンピュータ51が正常に動作し
ている場合、入力装置64より送受信回路50に対して
送信要求が送られると、信号処理部52が処理を行い、
データが送受信回路50より出力される。この場合、入
力監視部61と、出力監視部62の両方から制御回路6
3へ信号が送られ、制御回路63は、リセット信号を発
生しないようにする。
【0033】マイクロコンピュータ51が暴走状態とな
った場合、信号処理部52は、入力装置64からの送信
要求を処理することができず、信号を出力することがで
きない。この場合、入力監視部61から制御回路63へ
信号が送られるが、出力監視部62からは信号は送られ
ない。制御回路63はこの状態を検出する。この状態が
短時間で終わった場合は、単に処理に時間がかかってい
るだけであるので、リセット信号は発生させない。この
状態が長く続くときは、マイクロコンピュータ51が暴
走状態に陥ったと判断し、リセット信号を出して復旧さ
せる。ただし出力装置65へビジー状態を示す信号が出
されているときは、リセットは行わない。
【0034】
【発明の効果】本発明の自動リセット装置によれば、ソ
フトウェアの変更を行わず、またマイクロコンピュータ
の能力を低下させることなく、暴走状態を検出し、自動
復旧を行うことができる。
【0035】例えば、本発明の装置を、パーソナルコン
ピュータに組み込めば、暴走時の誤操作によるディスク
故障などを防ぐことができるようになる。
【0036】また、本発明は、特にパーソナルコンピュ
ータに対して有効である。初心者がパーソナルコンピュ
ータの操作を行っている場合、暴走状態に陥った時に対
応方法がわからなかったり、対応方法を誤って不用意に
電源を切るなどしてディスク装置等に障害を引き起こす
場合がある。本発明は、この場合への対応を自動化する
ことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構成を示すブロック図
である。
【図2】第1の実施例の動作を説明するための模式図で
ある。
【図3】第1の実施例の動作を示す概略フローチャート
である。
【図4】図4は、本発明の第2の実施例の構成を示すブ
ロック図である。
【図5】図5は、本発明の第3の実施例の構成を示すブ
ロック図である。
【符号の説明】
1 暴走検出装置 2 キーボード 3 ディスプレイ 4 表示装置 5 コンピュータ回路 10 キー入力検出回路 11 制御回路 12 比較回路 21 画面表示用メモリ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力装置と、出力装置を備えたマイクロ
    コンピュータ装置において、 入力装置からの入力と、出力装置への出力の変化を検出
    し、入力装置への入力に出力装置が応答しない場合に、
    コンピュータが暴走状態にあると判断し、該コンピュー
    タに対して割込又はリセットを行って障害復旧を行う手
    段を有することを特徴とするマイクロコンピュータの自
    動リセット装置。
  2. 【請求項2】 入力装置と、出力装置を備えたマイクロ
    コンピュータ装置において、 入力と画面表示用メモリを同時に監視し、入力が行われ
    たにもかかわらず画面表示用メモリが書き替えられない
    場合、マイクロコンピュータに割込またはリセットをか
    けて障害復旧をはかる手段を有する、ことを特徴とする
    マイクロコンピュータの自動リセット装置。
  3. 【請求項3】 入力装置と、出力装置を備えたマイクロ
    コンピュータ装置において、 入力と画面表示用メモリコントローラを同時に監視し、
    入力が行われたにもかかわらず画面表示用メモリコント
    ローラが動作しない場合、マイクロコンピュータに割込
    またはリセットをかけて障害復旧をはかる手段を有す
    る、ことを特徴とするマイクロコンピュータの自動リセ
    ット装置。
  4. 【請求項4】 入力装置(2)と出力装置(3)が接続
    されたコンピュータ回路(5)と、該入力装置(2)と
    該コンピュータ回路(5)とに接続された暴走検出装置
    (1)を有し、該暴走検出装置(1)は、 入力装置(2)からの入力の有無を調べ、検出信号を発
    生するキー入力検出回路(10)と、 画面表示用メモリ(21)を監視し、画面の変化が生じ
    た場合に検出信号を発生する比較回路(12)と、 キー入力検出回路(10)からの検出信号と比較回路
    (12)からの検出信号を受信し、一定回数のキー入力
    が行われたにもかかわらず、比較回路(12)からの検
    出信号を受信できない場合、コンピュータ回路(5)
    に、割込又はリセットをして障害復旧処理を行う制御回
    路(11)と、を有する、ことを特徴とするマイクロコ
    ンピュータの自動リセット装置。
  5. 【請求項5】 上記制御回路(11)は、 比較回路(12)から制御回路(11)に信号が送られ
    て来ない状態を検出し、この状態が長く続くときは、暴
    走状態に陥ったと判断し、コンピュータ回路(5)に割
    込をかけ、障害復旧を行う手段と、 該障害復旧に失敗した場合は、コンピュータ回路(5)
    にリセットを行い、障害復旧を行なう手段と、を有する
    ことを特徴とする請求項4記載のマイクロコンピュータ
    の自動リセット装置。
  6. 【請求項6】 信号処理部(52)と、それを制御する
    マイクロコンピュータ(51)とを含む送受信回路(5
    0)を有する通信端末において、 送受信回路(50)への入力と出力を監視するべく接続
    された暴走検出回路(60)を有し、該暴走検出回路
    (60)は、 送受信回路(50)への送信要求信号、送信データが送
    られているかどうかを監視すると同時に、送受信回路
    (50)から、入力を受け付けないビジー状態を示す信
    号が出されているかどうかを監視する入力監視部(6
    1)と、 送受信回路(50)から通信網へデータが送信されてい
    るかどうかを監視する出力監視部(62)と、 入力監視部(61)からの信号は受信できるが、出力監
    視部(62)からの信号が受信できず、ビジー状態でも
    ない状態が長く続くときは、マイクロコンピュータ(5
    1)が暴走状態に陥ったと判断し、リセット信号を出し
    て復旧させる制御回路(63)と、有することを特徴と
    するマイクロコンピュータの自動リセット装置。
JP10144314A 1998-05-26 1998-05-26 マイクロコンピュータの自動リセット装置 Pending JPH11338721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10144314A JPH11338721A (ja) 1998-05-26 1998-05-26 マイクロコンピュータの自動リセット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10144314A JPH11338721A (ja) 1998-05-26 1998-05-26 マイクロコンピュータの自動リセット装置

Publications (1)

Publication Number Publication Date
JPH11338721A true JPH11338721A (ja) 1999-12-10

Family

ID=15359216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10144314A Pending JPH11338721A (ja) 1998-05-26 1998-05-26 マイクロコンピュータの自動リセット装置

Country Status (1)

Country Link
JP (1) JPH11338721A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075883A (ja) * 2007-09-20 2009-04-09 Fujitsu Component Ltd Kvmスイッチ、kvmシステム及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075883A (ja) * 2007-09-20 2009-04-09 Fujitsu Component Ltd Kvmスイッチ、kvmシステム及びプログラム

Similar Documents

Publication Publication Date Title
US5179695A (en) Problem analysis of a node computer with assistance from a central site
JPH01293450A (ja) 障害装置特定システム
JP4291384B2 (ja) 数値制御装置に接続されたioユニットの断線と電源断の検出方法
US20090222687A1 (en) Method and system for telecommunication apparatus fast fault notification
JP3145942B2 (ja) 電源システム
JPH11338721A (ja) マイクロコンピュータの自動リセット装置
CN112084074B (zh) 远程连线控制方法
JP3838358B2 (ja) 情報処理装置および装置異常検出方法
JP2706027B2 (ja) プログラマブルコントローラ
KR100439370B1 (ko) 통합 액세스 장비의 유-링크 장애 처리 방법 및 시스템
JP3080150B2 (ja) 汎用インタフェース制御装置及び汎用インタフェース制御方法
JPH0369227A (ja) ノード障害判定方式
JPH05250195A (ja) 情報処理システムのヘルスチェック制御方式
JP3107104B2 (ja) 待機冗長方式
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JPH05235907A (ja) 誤り計数回路監視装置
WO2026042163A1 (ja) 故障監視装置及び故障監視方法
JP2858493B2 (ja) 障害情報保存方式
JPH1196488A (ja) 断線監視システム及び断線監視方法
JPH06311568A (ja) 動力制御システム
JP2005108034A (ja) 計算機システム
JP2007026038A (ja) パス監視システム,パス監視方法,およびパス監視プログラム
JPH0635734A (ja) データ処理装置
JPH0454747A (ja) データ転送システム
JPH09128268A (ja) プログラム障害検出方法