JPH11338759A - エンコーダ装置の双方向通信方法 - Google Patents
エンコーダ装置の双方向通信方法Info
- Publication number
- JPH11338759A JPH11338759A JP14612398A JP14612398A JPH11338759A JP H11338759 A JPH11338759 A JP H11338759A JP 14612398 A JP14612398 A JP 14612398A JP 14612398 A JP14612398 A JP 14612398A JP H11338759 A JPH11338759 A JP H11338759A
- Authority
- JP
- Japan
- Prior art keywords
- data
- encoder device
- memory
- response
- communication method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 従来のエンコーダ装置の双方向通信方法にお
いては、データ出力が遅いメモリに対してデータの読み
込みを行う場合、双方向通信をするために、エンコーダ
装置からの応答待期時間が長くなり、待期中は他のリク
エストを送信することが不可能のため、高速通信ができ
ないと云う欠点があった。 【解決手段】 本発明によるエンコーダ装置の双方向通
信方法は、データ読み込みリクエスト(22)により読み込
む応答データ(12)にメモリ(13)の動作状況を示すメモリ
動作情報を含ませることにより、読み込み後に応答デー
タ(12)の正・誤を判別できるため、次々とリクエスト(2
2)を送ることができ、応答待期時間が短縮されて高速通
信ができる方法である。
いては、データ出力が遅いメモリに対してデータの読み
込みを行う場合、双方向通信をするために、エンコーダ
装置からの応答待期時間が長くなり、待期中は他のリク
エストを送信することが不可能のため、高速通信ができ
ないと云う欠点があった。 【解決手段】 本発明によるエンコーダ装置の双方向通
信方法は、データ読み込みリクエスト(22)により読み込
む応答データ(12)にメモリ(13)の動作状況を示すメモリ
動作情報を含ませることにより、読み込み後に応答デー
タ(12)の正・誤を判別できるため、次々とリクエスト(2
2)を送ることができ、応答待期時間が短縮されて高速通
信ができる方法である。
Description
【０００１】
【発明が属する技術分野】本発明は、エンコーダ装置の
双方向通信方法に関し、特に、データ読み込みリクエス
トに対して読み込まれるエンコーダ信号データである応
答データに、メモリの動作状況（データ出力中か、デー
タ出力完了か）を示すメモリ動作情報を含め、このデー
タ出力が完了していなくても応答データを外部に送信す
ることにより、高速通信を可能とするための新規な改良
に関する。
双方向通信方法に関し、特に、データ読み込みリクエス
トに対して読み込まれるエンコーダ信号データである応
答データに、メモリの動作状況（データ出力中か、デー
タ出力完了か）を示すメモリ動作情報を含め、このデー
タ出力が完了していなくても応答データを外部に送信す
ることにより、高速通信を可能とするための新規な改良
に関する。
【０００２】
【従来の技術】従来、用いられていたこの種のエンコー
ダ装置の双方向通信方法としては、データ出力が遅いメ
モリに対してデータ読み込みを行う場合、双方向通信に
おいては、図３で示されるように、データ読み込みリク
エスト１に対して、応答待期時間ｔｗだけ遅れてからエ
ンコーダ信号データとしての応答データ２が外部に読み
込まれるように行われた。
ダ装置の双方向通信方法としては、データ出力が遅いメ
モリに対してデータ読み込みを行う場合、双方向通信に
おいては、図３で示されるように、データ読み込みリク
エスト１に対して、応答待期時間ｔｗだけ遅れてからエ
ンコーダ信号データとしての応答データ２が外部に読み
込まれるように行われた。
【０００３】
【発明が解決しようとする課題】従来のエンコーダ装置
の双方向通信方法は、以上のように構成されていたた
め、エンコーダ装置からの応答待期時間が長くなり、応
答待期中は他のデータ読み込みリクエストを送信するこ
とができず、高速通信を行うことが不可能であった。
の双方向通信方法は、以上のように構成されていたた
め、エンコーダ装置からの応答待期時間が長くなり、応
答待期中は他のデータ読み込みリクエストを送信するこ
とができず、高速通信を行うことが不可能であった。
【０００４】本発明は、以上のような課題を解決するた
めになされたもので、特に、データ読み込みリクエスト
に対して読み込まれるエンコーダ信号データである応答
データに、メモリの動作状況（データ出力中か、データ
出力完了か）を示すメモリ動作情報を含め、このデータ
出力が完了していなくても応答データを外部に送信する
ことにより、高速通信を可能とするエンコーダ装置の双
方向通信方法を提供することを目的とする。
めになされたもので、特に、データ読み込みリクエスト
に対して読み込まれるエンコーダ信号データである応答
データに、メモリの動作状況（データ出力中か、データ
出力完了か）を示すメモリ動作情報を含め、このデータ
出力が完了していなくても応答データを外部に送信する
ことにより、高速通信を可能とするエンコーダ装置の双
方向通信方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるエンコーダ
装置の双方向通信方法は、エンコーダ装置内のメモリに
記憶されたエンコーダ信号データを双方向通信ラインを
経て外部からのデータ読み込みリクエストにより応答デ
ータとして外部に読み込むようにしたエンコーダ装置の
双方向通信方法において、前記エンコーダ装置からの前
記応答データに前記メモリの動作状況を示すメモリ動作
情報を含ませる方法であり、さらに、前記メモリ動作情
報がデータ出力完了を示す場合にのみ、前記メモリから
出力された正規の前記応答データとして前記エンコーダ
装置から送信する方法である。
装置の双方向通信方法は、エンコーダ装置内のメモリに
記憶されたエンコーダ信号データを双方向通信ラインを
経て外部からのデータ読み込みリクエストにより応答デ
ータとして外部に読み込むようにしたエンコーダ装置の
双方向通信方法において、前記エンコーダ装置からの前
記応答データに前記メモリの動作状況を示すメモリ動作
情報を含ませる方法であり、さらに、前記メモリ動作情
報がデータ出力完了を示す場合にのみ、前記メモリから
出力された正規の前記応答データとして前記エンコーダ
装置から送信する方法である。
【０００６】
【発明の実施の形態】以下、図面と共に本発明によるエ
ンコーダ装置の双方向通信方法の好適な実施の形態につ
いて説明する。図１において符号１０で示されるものは
エンコーダ装置であり、このエンコーダ装置１０は、光
学式又は磁気式等よりなる周知のエンコーダ１１と、こ
のエンコーダ１１からのエンコーダ信号データを応答デ
ータ１２として記憶するメモリ１３と、この応答データ
１２を外部１４に送信する機能を有するレジスタ１４と
セレクタ１５とからなる通信回路１６とより構成されて
いる。この通信回路１６には、双方向通信ライン２０を
介して外部１４のＣＰＵ等からなる外部装置２１からの
データ読み込みリクエスト２２が送信されるように構成
され、この通信回路１６から送られるデータ出力指令２
３は前記メモリのアドレスに送られるように構成されて
いる。なお、前記通信回路１６の応答データ１２はレジ
スタ１４又はＲＡＭ（図示せず）に入力され、このレジ
スタ１２又はＲＡＭからデータが外部に読み込まれる。
ンコーダ装置の双方向通信方法の好適な実施の形態につ
いて説明する。図１において符号１０で示されるものは
エンコーダ装置であり、このエンコーダ装置１０は、光
学式又は磁気式等よりなる周知のエンコーダ１１と、こ
のエンコーダ１１からのエンコーダ信号データを応答デ
ータ１２として記憶するメモリ１３と、この応答データ
１２を外部１４に送信する機能を有するレジスタ１４と
セレクタ１５とからなる通信回路１６とより構成されて
いる。この通信回路１６には、双方向通信ライン２０を
介して外部１４のＣＰＵ等からなる外部装置２１からの
データ読み込みリクエスト２２が送信されるように構成
され、この通信回路１６から送られるデータ出力指令２
３は前記メモリのアドレスに送られるように構成されて
いる。なお、前記通信回路１６の応答データ１２はレジ
スタ１４又はＲＡＭ（図示せず）に入力され、このレジ
スタ１２又はＲＡＭからデータが外部に読み込まれる。
【０００７】次に、動作について述べる。まず、図１の
状態で、ロボット等に設けられたエンコーダ１１からの
エンコーダ信号データはメモリ１３に記憶されており、
外部１４からデータ読み込みリクエスト２２が双方向通
信ライン２０を経て通信回路１６に入力されると、通信
回路１６からデータ出力指令２３がメモリ１３に送ら
れ、メモリ１３内の応答データ１２が通信回路１６及び
双方向通信ライン２０を介して外部１４に読み込まれ
る。この場合、応答データ１２内にメモリ１３の動作状
況（データ出力中か、データ出力完了か）を示すメモリ
動作情報を含ませるため、応答データ１２の正・誤はメ
モリ動作情報から外部装置２１で判断するようにしてい
るため、図２で示すように、従来のように応答待期時間
ｔｗを長くすることなく、次々にリクエスト２２を送る
ことができ、大幅に短縮して高速通信することができ
る。
状態で、ロボット等に設けられたエンコーダ１１からの
エンコーダ信号データはメモリ１３に記憶されており、
外部１４からデータ読み込みリクエスト２２が双方向通
信ライン２０を経て通信回路１６に入力されると、通信
回路１６からデータ出力指令２３がメモリ１３に送ら
れ、メモリ１３内の応答データ１２が通信回路１６及び
双方向通信ライン２０を介して外部１４に読み込まれ
る。この場合、応答データ１２内にメモリ１３の動作状
況（データ出力中か、データ出力完了か）を示すメモリ
動作情報を含ませるため、応答データ１２の正・誤はメ
モリ動作情報から外部装置２１で判断するようにしてい
るため、図２で示すように、従来のように応答待期時間
ｔｗを長くすることなく、次々にリクエスト２２を送る
ことができ、大幅に短縮して高速通信することができ
る。
【０００８】また、外部に読み込まれた前記応答データ
１２に含まれるメモリ動作情報がデータ出力完了を示す
場合にのみ、メモリ１３から出力された正規の応答デー
タ１２を付加してエンコーダ装置１０から外部１４に送
信される。従って、受信側である外部装置２１側では、
このメモリ動作情報を基にエンコーダ装置１０から送信
された応答データ１２が正規な応答データであるか否か
（正・誤）を判断するためのソフトウェアを内蔵してい
るために、リクエスト動作時の応答待期時間を従来より
も短縮して高速通信が可能となる。
１２に含まれるメモリ動作情報がデータ出力完了を示す
場合にのみ、メモリ１３から出力された正規の応答デー
タ１２を付加してエンコーダ装置１０から外部１４に送
信される。従って、受信側である外部装置２１側では、
このメモリ動作情報を基にエンコーダ装置１０から送信
された応答データ１２が正規な応答データであるか否か
（正・誤）を判断するためのソフトウェアを内蔵してい
るために、リクエスト動作時の応答待期時間を従来より
も短縮して高速通信が可能となる。
【０００９】
【発明の効果】本発明によるエンコーダ装置の双方向通
信方法は、以上のように構成されているため、次のよう
な効果を得ることができる。すなわち、データ読み込み
時の応答データにメモリの動作状況を示すメモリ動作情
報を含ませて受信後に応答データの正・誤を判断してい
るため、リクエスト時の応答待期時間が従来よりも短縮
され、通信の高速化を達成することができる。また、こ
の発明方法は、レジスタ１４の代わりにメモリデータを
一括して保存するための容量を備えたＲＡＭなどを使用
できない場合に有効である。
信方法は、以上のように構成されているため、次のよう
な効果を得ることができる。すなわち、データ読み込み
時の応答データにメモリの動作状況を示すメモリ動作情
報を含ませて受信後に応答データの正・誤を判断してい
るため、リクエスト時の応答待期時間が従来よりも短縮
され、通信の高速化を達成することができる。また、こ
の発明方法は、レジスタ１４の代わりにメモリデータを
一括して保存するための容量を備えたＲＡＭなどを使用
できない場合に有効である。
【図１】本発明によるエンコーダ装置の双方向通信方法
を示す構成図である。
を示す構成図である。
【図２】図１における応答データ読み込みを示す波形図
である。
である。
【図３】従来の応答データ読み込みを示す波形図であ
る。
る。
１０ エンコーダ装置 １２ 応答データ １３ メモリ １４ 外部 ２０ 双方向通信ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田川 浩 長野県飯田市大休1879番地 多摩川精機株 式会社内
Claims (2)
- 【請求項１】 エンコーダ装置(10)内のメモリ(13)に記
憶されたエンコーダ信号データを双方向通信ライン(20)
を経て外部(14)からのデータ読み込みリクエスト(22)に
より応答データ(12)として外部(14)に読み込むようにし
たエンコーダ装置の双方向通信方法において、前記エン
コーダ装置(10)からの前記応答データ(12)に前記メモリ
(13)の動作状況を示すメモリ動作情報を含ませることを
特徴とするエンコーダ装置の双方向通信方法。 - 【請求項２】 前記メモリ動作情報がデータ出力完了を
示す場合にのみ、前記メモリ(13)から出力された正規の
前記応答データ(12)として前記エンコーダ装置(10)から
送信することを特徴とする請求項１記載のエンコーダ装
置の双方向通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612398A JPH11338759A (ja) | 1998-05-27 | 1998-05-27 | エンコーダ装置の双方向通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612398A JPH11338759A (ja) | 1998-05-27 | 1998-05-27 | エンコーダ装置の双方向通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338759A true JPH11338759A (ja) | 1999-12-10 |
Family
ID=15400677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14612398A Pending JPH11338759A (ja) | 1998-05-27 | 1998-05-27 | エンコーダ装置の双方向通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11338759A (ja) |
-
1998
- 1998-05-27 JP JP14612398A patent/JPH11338759A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0146892B2 (ja) | ||
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| EP0473059B1 (en) | Communication control system | |
| CN110727619B (zh) | 基于sdio接口的通信系统及数据传输方法 | |
| US20060236001A1 (en) | Direct memory access controller | |
| JPH11338759A (ja) | エンコーダ装置の双方向通信方法 | |
| US20050138236A1 (en) | Direct memory access control device and method for automatically updating data transmisson size from peripheral | |
| KR20040066311A (ko) | 직접 메모리 접근매체의 데이터 전송 장치 및 방법 | |
| US7051148B2 (en) | Data transmission sequencing method associated with briding device and application system | |
| US20050144331A1 (en) | On-chip serialized peripheral bus system and operating method thereof | |
| JP2008015876A (ja) | データアクセスシステム、データアクセス装置、データアクセス集積回路及びデータアクセス方法 | |
| US20240330039A1 (en) | Controlling read and write operations of inter-integrated circuits | |
| JPH0115100B2 (ja) | ||
| CN100419851C (zh) | 移动终端及用于控制该移动终端的系统和方法 | |
| JP3947223B2 (ja) | 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置 | |
| KR100800704B1 (ko) | 이동 통신 단말기의 메시지 전처리기 및 그 제어 방법 | |
| JPH0234518B2 (ja) | ||
| JPH1029477A (ja) | 電子制御装置及びその制御方法 | |
| JPS6294042A (ja) | 通信制御装置 | |
| CN110716754A (zh) | 一种高效的处理器数据加载装置及方法 | |
| JPH07319841A (ja) | シリアル制御装置 | |
| JPS6012668B2 (ja) | ダイレクトメモリアクセス装置のインタ−フエイス回路 | |
| JPS615647A (ja) | ポ−リング制御方式 | |
| JPS622344A (ja) | 情報伝達装置 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 |