JPH11340824A - Ｐｌｌ型発振回路 - Google Patents
Ｐｌｌ型発振回路Info
- Publication number
- JPH11340824A JPH11340824A JP10144033A JP14403398A JPH11340824A JP H11340824 A JPH11340824 A JP H11340824A JP 10144033 A JP10144033 A JP 10144033A JP 14403398 A JP14403398 A JP 14403398A JP H11340824 A JPH11340824 A JP H11340824A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- reference voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】電源電圧の変動により発振周波数が変動してい
た。 【解決手段】発振回路１１の出力信号はＰＬＬ回路を介
してループフィルタに供給される。このループフィルタ
は制御電圧Ｖpll を生成する。このループフィルタから
の制御電圧Ｖpll は基準電圧発生回路１７から供給され
る電源電圧に依存する基準電圧Ｖref ともに、電流生成
回路１８に供給される。この電流生成回路１８は、制御
電圧Ｖpll と基準電圧Ｖref とを比較し、制御電流を生
成する。この制御電流は電流伝達回路１９を介して発振
回路１１に供給される。基準電圧発生回路１７は電源電
圧の変動に応じて基準電圧が変動する電源電圧依存性を
有し、電流伝達回路１９等のバイポーラトランジスタに
より構成された回路のアーリー効果を相殺する。
た。 【解決手段】発振回路１１の出力信号はＰＬＬ回路を介
してループフィルタに供給される。このループフィルタ
は制御電圧Ｖpll を生成する。このループフィルタから
の制御電圧Ｖpll は基準電圧発生回路１７から供給され
る電源電圧に依存する基準電圧Ｖref ともに、電流生成
回路１８に供給される。この電流生成回路１８は、制御
電圧Ｖpll と基準電圧Ｖref とを比較し、制御電流を生
成する。この制御電流は電流伝達回路１９を介して発振
回路１１に供給される。基準電圧発生回路１７は電源電
圧の変動に応じて基準電圧が変動する電源電圧依存性を
有し、電流伝達回路１９等のバイポーラトランジスタに
より構成された回路のアーリー効果を相殺する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば周波数シン
セサイザ方式の高周波変調器等に適用されるＰＬＬ（Ph
ase locked loop ）型発振回路に関する。
セサイザ方式の高周波変調器等に適用されるＰＬＬ（Ph
ase locked loop ）型発振回路に関する。
【０００２】
【従来の技術】この種のＰＬＬ型発振回路は、例えば入
力電流に応じて発振周波数が変化する発振回路と、この
発振回路の出力信号を分周するカウンタと、このカウン
タの出力信号の位相と基準信号の位相とを比較する位相
比較回路と、この位相比較回路の出力信号を変換するチ
ャージポンプ回路と、このチャージポンプ回路の出力信
号より制御電圧を生成する例えば低域フィルタからなる
ループフィルタと、このループフィルタから出力される
制御電圧と基準電圧とを比較し制御電流を生成する電流
生成回路と、この電流生成回路から出力される電流を前
記発振回路に伝達する電流伝達回路とから構成されてい
る。
力電流に応じて発振周波数が変化する発振回路と、この
発振回路の出力信号を分周するカウンタと、このカウン
タの出力信号の位相と基準信号の位相とを比較する位相
比較回路と、この位相比較回路の出力信号を変換するチ
ャージポンプ回路と、このチャージポンプ回路の出力信
号より制御電圧を生成する例えば低域フィルタからなる
ループフィルタと、このループフィルタから出力される
制御電圧と基準電圧とを比較し制御電流を生成する電流
生成回路と、この電流生成回路から出力される電流を前
記発振回路に伝達する電流伝達回路とから構成されてい
る。
【０００３】
【発明が解決しようとする課題】ところで、前記電流生
成回路に供給される基準電圧を生成する基準電圧発生回
路は、定電流源とダイオードにより構成されており電源
電圧依存性を有していない。このため、電源電圧が変動
した場合においても、一定電圧の基準電圧を発生する。
しかし、発振回路及びこの発振回路に制御用の電流を供
給する上記電流伝達回路等はバイポーラトランジスタに
より構成されており、電源電圧が変化した場合、アーリ
ー効果によりコレクタ電流が変化してしまう。このた
め、例えば電源電圧にリップル等のノイズが重畳した場
合、発振周波数が変化してしまう不都合を有していた。
成回路に供給される基準電圧を生成する基準電圧発生回
路は、定電流源とダイオードにより構成されており電源
電圧依存性を有していない。このため、電源電圧が変動
した場合においても、一定電圧の基準電圧を発生する。
しかし、発振回路及びこの発振回路に制御用の電流を供
給する上記電流伝達回路等はバイポーラトランジスタに
より構成されており、電源電圧が変化した場合、アーリ
ー効果によりコレクタ電流が変化してしまう。このた
め、例えば電源電圧にリップル等のノイズが重畳した場
合、発振周波数が変化してしまう不都合を有していた。
【０００４】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、電源電圧が
変動した場合においても発振周波数の変化を防止するこ
とが可能なＰＬＬ型発振回路を提供しようとするもので
ある。
れたものであり、その目的とするところは、電源電圧が
変動した場合においても発振周波数の変化を防止するこ
とが可能なＰＬＬ型発振回路を提供しようとするもので
ある。
【０００５】
【課題を解決するための手段】本発明のＰＬＬ型発振回
路は、上記課題を解決するため、入力電流の変化に応じ
て発振周波数が変化するバイポーラトランジスタにより
構成された発振回路と、電源電圧が変動した際に生じる
発振周波数の変動量を最小にする前記入力電流の補正回
路とを具備している。
路は、上記課題を解決するため、入力電流の変化に応じ
て発振周波数が変化するバイポーラトランジスタにより
構成された発振回路と、電源電圧が変動した際に生じる
発振周波数の変動量を最小にする前記入力電流の補正回
路とを具備している。
【０００６】さらに、本発明のＰＬＬ型発振回路は、入
力電流の変化に応じて発振周波数が変化するバイポーラ
トランジスタにより構成された発振回路と、前記発振回
路の発振周波数に応じて制御電圧を生成する電圧生成回
路と、電源電圧の変動に応じて変化する基準電圧を発生
する基準電圧発生回路と、前記電圧生成回路から出力さ
れる制御電圧と前記基準電圧発生回路により発生された
基準電圧とを比較し、制御電流を生成するバイポーラト
ランジスタにより構成された電流生成回路と、前記電流
生成回路から出力される電流を前記電圧制御発振回路に
伝達する電流伝達回路とを具備している。
力電流の変化に応じて発振周波数が変化するバイポーラ
トランジスタにより構成された発振回路と、前記発振回
路の発振周波数に応じて制御電圧を生成する電圧生成回
路と、電源電圧の変動に応じて変化する基準電圧を発生
する基準電圧発生回路と、前記電圧生成回路から出力さ
れる制御電圧と前記基準電圧発生回路により発生された
基準電圧とを比較し、制御電流を生成するバイポーラト
ランジスタにより構成された電流生成回路と、前記電流
生成回路から出力される電流を前記電圧制御発振回路に
伝達する電流伝達回路とを具備している。
【０００７】また、本発明のＰＬＬ型発振回路は、入力
電流の変化に応じて発振周波数が変化するバイポーラト
ランジスタにより構成された発振回路と、前記発振回路
の出力信号を分周するカウンタと、前記カウンタの出力
信号の位相と基準信号の位相とを比較する位相比較回路
と、前記位相比較回路の出力信号を変換するチャージポ
ンプ回路と、前記チャージポンプ回路の出力信号より制
御電圧を生成する例えば低域フィルタからなるループフ
ィルタと、電源電圧の変動に応じて変化する基準電圧を
発生する基準電圧発生回路と、前記ループフィルタから
出力される制御電圧と前記基準電圧発生回路により発生
された基準電圧とを比較し、制御電流を生成するバイポ
ーラトランジスタにより構成された電流生成回路と、前
記電流生成回路から出力される電流を前記電圧制御発振
回路に伝達する電流伝達回路とを具備している。
電流の変化に応じて発振周波数が変化するバイポーラト
ランジスタにより構成された発振回路と、前記発振回路
の出力信号を分周するカウンタと、前記カウンタの出力
信号の位相と基準信号の位相とを比較する位相比較回路
と、前記位相比較回路の出力信号を変換するチャージポ
ンプ回路と、前記チャージポンプ回路の出力信号より制
御電圧を生成する例えば低域フィルタからなるループフ
ィルタと、電源電圧の変動に応じて変化する基準電圧を
発生する基準電圧発生回路と、前記ループフィルタから
出力される制御電圧と前記基準電圧発生回路により発生
された基準電圧とを比較し、制御電流を生成するバイポ
ーラトランジスタにより構成された電流生成回路と、前
記電流生成回路から出力される電流を前記電圧制御発振
回路に伝達する電流伝達回路とを具備している。
【０００８】前記基準電圧発生回路は、電源と接地間に
直列接続された定電流源、及び流れる電流に応じて電圧
を発生するインピーダンス回路と、前記定電流源に並列
接続された抵抗とを具備している。
直列接続された定電流源、及び流れる電流に応じて電圧
を発生するインピーダンス回路と、前記定電流源に並列
接続された抵抗とを具備している。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図２は本発明が適用される
ＰＬＬ型発振回路を示すものである。図２において、発
振回路１１はバイポーラトランジスタからなり、入力電
流に応じて発振周波数が変化する回路である。この発振
回路１１の出力端にはカウンタ１２、位相比較回路１
３、チャージポンプ回路１４からなるＰＬＬ回路１５が
接続されている。前記カウンタ１２は発振回路１１の出
力信号を分周し、位相比較回路１３はカウンタ１２の出
力信号の位相と図示せぬ基準信号の位相とを比較する。
チャージポンプ回路１４は位相比較回路１３の出力信号
を変換する。チャージポンプ回路１４の出力信号は例え
ば低域フィルタからなるループフィルタ１６に供給され
る。このループフィルタ１６は、チャージポンプ回路１
４の出力信号より制御電圧Ｖpll を生成する。このルー
プフィルタ１６から出力される制御電圧Ｖpll は基準電
圧発生回路１７から供給される電源電圧に基準電圧Ｖre
f とともに、例えば差動増幅器からなる電流生成回路１
８に供給される。この電流生成回路１８は、制御電圧Ｖ
pll と基準電圧Ｖref とを比較し、制御電流を生成す
る。この電流生成回路１８から出力される電流は電流伝
達回路１９を介して前記発振回路１１に供給される。
て図面を参照して説明する。図２は本発明が適用される
ＰＬＬ型発振回路を示すものである。図２において、発
振回路１１はバイポーラトランジスタからなり、入力電
流に応じて発振周波数が変化する回路である。この発振
回路１１の出力端にはカウンタ１２、位相比較回路１
３、チャージポンプ回路１４からなるＰＬＬ回路１５が
接続されている。前記カウンタ１２は発振回路１１の出
力信号を分周し、位相比較回路１３はカウンタ１２の出
力信号の位相と図示せぬ基準信号の位相とを比較する。
チャージポンプ回路１４は位相比較回路１３の出力信号
を変換する。チャージポンプ回路１４の出力信号は例え
ば低域フィルタからなるループフィルタ１６に供給され
る。このループフィルタ１６は、チャージポンプ回路１
４の出力信号より制御電圧Ｖpll を生成する。このルー
プフィルタ１６から出力される制御電圧Ｖpll は基準電
圧発生回路１７から供給される電源電圧に基準電圧Ｖre
f とともに、例えば差動増幅器からなる電流生成回路１
８に供給される。この電流生成回路１８は、制御電圧Ｖ
pll と基準電圧Ｖref とを比較し、制御電流を生成す
る。この電流生成回路１８から出力される電流は電流伝
達回路１９を介して前記発振回路１１に供給される。
【００１０】図１は、図２の要部の回路構成を示すもの
であり、図１と同一部分には同一符号を付す。前記基準
電圧発生回路１７は、電源電圧Ｖccが供給される電源端
子２１と接地端子２２間に直列接続された定電流源Ｉ１
と、インピーダンス回路を構成する例えばダイオード接
続されたＮＰＮトランジスタＱ１、Ｑ２、Ｑ３、及び前
記定電流源Ｉ１に並列接続された抵抗Ｒ１とにより構成
され、定電流源Ｉ１とトランジスタＱ１の接続ノードＮ
１から基準電圧Ｖref が出力される。
であり、図１と同一部分には同一符号を付す。前記基準
電圧発生回路１７は、電源電圧Ｖccが供給される電源端
子２１と接地端子２２間に直列接続された定電流源Ｉ１
と、インピーダンス回路を構成する例えばダイオード接
続されたＮＰＮトランジスタＱ１、Ｑ２、Ｑ３、及び前
記定電流源Ｉ１に並列接続された抵抗Ｒ１とにより構成
され、定電流源Ｉ１とトランジスタＱ１の接続ノードＮ
１から基準電圧Ｖref が出力される。
【００１１】前記電流生成回路１８は、差動増幅器ＤＦ
Ａを構成するＮＰＮトランジスタＱ５、Ｑ８、抵抗Ｒ
２、Ｒ３、定電流源Ｉ４、カレントミラー回路ＣＭ１を
構成するＮＰＮトランジスタＱ４、Ｑ６により構成され
ている。定電流源Ｉ４とカレントミラー回路ＣＭ１は基
準電流部を構成している。すなわち、前記ＮＰＮトラン
ジスタＱ５のベースには前記基準電圧Ｖref が供給され
ている。このトランジスタのコレクタは電源端子２１に
接続され、エミッタは抵抗Ｒ２の一端に接続されてい
る。前記トランジスタＱ８のベースには制御電圧Ｖpll
が供給されている。このトランジスタＱ８のコレクタは
電流伝達回路１９を構成するＰＮＰトランジスタＱ７の
コレクタに接続され、エミッタは抵抗Ｒ３の一端に接続
されている。前記定電流源Ｉ４の一端は電源端子２１に
接続され、他端はトランジスタＱ４のコレクタ、ベー
ス、及びトランジスタＱ６のベースに接続されている。
これらトランジスタＱ４、Ｑ６のエミッタは接地端子２
２に接続され、トランジスタＱ６のコレクタは前記抵抗
Ｒ２、Ｒ３の他端に接続されている。
Ａを構成するＮＰＮトランジスタＱ５、Ｑ８、抵抗Ｒ
２、Ｒ３、定電流源Ｉ４、カレントミラー回路ＣＭ１を
構成するＮＰＮトランジスタＱ４、Ｑ６により構成され
ている。定電流源Ｉ４とカレントミラー回路ＣＭ１は基
準電流部を構成している。すなわち、前記ＮＰＮトラン
ジスタＱ５のベースには前記基準電圧Ｖref が供給され
ている。このトランジスタのコレクタは電源端子２１に
接続され、エミッタは抵抗Ｒ２の一端に接続されてい
る。前記トランジスタＱ８のベースには制御電圧Ｖpll
が供給されている。このトランジスタＱ８のコレクタは
電流伝達回路１９を構成するＰＮＰトランジスタＱ７の
コレクタに接続され、エミッタは抵抗Ｒ３の一端に接続
されている。前記定電流源Ｉ４の一端は電源端子２１に
接続され、他端はトランジスタＱ４のコレクタ、ベー
ス、及びトランジスタＱ６のベースに接続されている。
これらトランジスタＱ４、Ｑ６のエミッタは接地端子２
２に接続され、トランジスタＱ６のコレクタは前記抵抗
Ｒ２、Ｒ３の他端に接続されている。
【００１２】前記電流伝達回路１９は、カレントミラー
回路ＣＭ２を構成するＰＮＰトランジスタＱ７、Ｑ９、
及びカレントミラー回路ＣＭ３を構成するＮＰＮトラン
ジスタＱ１０、Ｑ１１、Ｑ１２により構成されている。
前記トランジスタＱ７、Ｑ９のエミッタは電源端子２１
に接続され、各ベースはトランジスタＱ７のコレクタに
接続されている。トランジスタＱ９のコレクタはトラン
ジスタＱ１０のコレクタ及びトランジスタＱ１０、Ｑ１
１、Ｑ１２のベースに共通接続されている。これらトラ
ンジスタＱ１０、Ｑ１１、Ｑ１２のエミッタは接地端子
２２に接続されている。
回路ＣＭ２を構成するＰＮＰトランジスタＱ７、Ｑ９、
及びカレントミラー回路ＣＭ３を構成するＮＰＮトラン
ジスタＱ１０、Ｑ１１、Ｑ１２により構成されている。
前記トランジスタＱ７、Ｑ９のエミッタは電源端子２１
に接続され、各ベースはトランジスタＱ７のコレクタに
接続されている。トランジスタＱ９のコレクタはトラン
ジスタＱ１０のコレクタ及びトランジスタＱ１０、Ｑ１
１、Ｑ１２のベースに共通接続されている。これらトラ
ンジスタＱ１０、Ｑ１１、Ｑ１２のエミッタは接地端子
２２に接続されている。
【００１３】発振回路１１は、例えばＮＰＮトランジス
タＱ１３乃至Ｑ１８、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７及び
キャパシタＣ１とからなるエミッタ結合非安定マルチバ
イブレータにより構成されている。すなわち、トランジ
スタＱ１４、Ｑ１７の各コレクタ及び各ベースは電源端
子２１にそれぞれ接続され、各エミッタは抵抗Ｒ５、Ｒ
６をそれぞれ介して電源端子２１に接続されている。前
記トランジスタＱ１４、Ｑ１７の各エミッタは、トラン
ジスタＱ１３、Ｑ１８のベース、及びトランジスタＱ１
５、Ｑ１６の各コレクタに接続されている。前記トラン
ジスタＱ１３、Ｑ１８の各コレクタは電源端子２１に接
続されている。トランジスタＱ１３のエミッタは抵抗Ｒ
４を介して接地端子２２に接続され、トランジスタＱ１
８のエミッタは抵抗Ｒ７を介して接地端子２２に接続さ
れている。前記トランジスタＱ１５のベースは前記トラ
ンジスタＱ１８のエミッタに接続され、前記トランジス
タＱ１６のベースは前記トランジスタＱ１３のエミッタ
に接続されている。トランジスタＱ１５のエミッタは前
記トランジスタＱ１１のコレクタに接続され、トランジ
スタＱ１６のエミッタは前記トランジスタＱ１２のコレ
クタに接続されている。さらに、トランジスタＱ１５、
Ｑ１６のエミッタ相互間にはキャパシタＣ１が接続され
ている。この発振回路１１の出力信号ＶＣ１は前記トラ
ンジスタＱ１５のコレクタから出力される。
タＱ１３乃至Ｑ１８、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７及び
キャパシタＣ１とからなるエミッタ結合非安定マルチバ
イブレータにより構成されている。すなわち、トランジ
スタＱ１４、Ｑ１７の各コレクタ及び各ベースは電源端
子２１にそれぞれ接続され、各エミッタは抵抗Ｒ５、Ｒ
６をそれぞれ介して電源端子２１に接続されている。前
記トランジスタＱ１４、Ｑ１７の各エミッタは、トラン
ジスタＱ１３、Ｑ１８のベース、及びトランジスタＱ１
５、Ｑ１６の各コレクタに接続されている。前記トラン
ジスタＱ１３、Ｑ１８の各コレクタは電源端子２１に接
続されている。トランジスタＱ１３のエミッタは抵抗Ｒ
４を介して接地端子２２に接続され、トランジスタＱ１
８のエミッタは抵抗Ｒ７を介して接地端子２２に接続さ
れている。前記トランジスタＱ１５のベースは前記トラ
ンジスタＱ１８のエミッタに接続され、前記トランジス
タＱ１６のベースは前記トランジスタＱ１３のエミッタ
に接続されている。トランジスタＱ１５のエミッタは前
記トランジスタＱ１１のコレクタに接続され、トランジ
スタＱ１６のエミッタは前記トランジスタＱ１２のコレ
クタに接続されている。さらに、トランジスタＱ１５、
Ｑ１６のエミッタ相互間にはキャパシタＣ１が接続され
ている。この発振回路１１の出力信号ＶＣ１は前記トラ
ンジスタＱ１５のコレクタから出力される。
【００１４】この本発明の特徴は、前記基準電圧発生回
路１７が電源電圧依存性を有することである。このた
め、図１に示す回路は、前述したように定電流源Ｉ１に
並列に抵抗Ｒ１を接続している。図３は、電源電圧依存
性を有する従来の基準電圧発生回路２３を用いた回路構
成を示しており、図１と同一部分には同一符号を付して
いる。
路１７が電源電圧依存性を有することである。このた
め、図１に示す回路は、前述したように定電流源Ｉ１に
並列に抵抗Ｒ１を接続している。図３は、電源電圧依存
性を有する従来の基準電圧発生回路２３を用いた回路構
成を示しており、図１と同一部分には同一符号を付して
いる。
【００１５】上記構成において、図１に示す回路の動作
を図３に示す回路の動作と比較して説明する。尚、説明
の都合上各トランジスタの電流増幅率は無限大、ベース
電流はゼロと仮定する。
を図３に示す回路の動作と比較して説明する。尚、説明
の都合上各トランジスタの電流増幅率は無限大、ベース
電流はゼロと仮定する。
【００１６】図３に示す従来の基準電圧発生回路２３に
おいて、ダイオード接続された３個のトランジスタＱ
１、Ｑ２、Ｑ３には定電流源Ｉ１より定電流が供給され
ている。各トランジスタの順方向電圧Ｖｆは約０．７７
Ｖである。このため、基準電圧発生回路２３は約２．３
Ｖの基準電圧Ｖref を出力する。すなわち、基準電圧Ｖ
ref は次式（１）で表わされる。
おいて、ダイオード接続された３個のトランジスタＱ
１、Ｑ２、Ｑ３には定電流源Ｉ１より定電流が供給され
ている。各トランジスタの順方向電圧Ｖｆは約０．７７
Ｖである。このため、基準電圧発生回路２３は約２．３
Ｖの基準電圧Ｖref を出力する。すなわち、基準電圧Ｖ
ref は次式（１）で表わされる。
【００１７】 Ｖref ＝３×Ｖｆ …（１） これに対して、図１に示す本実施の形態では、定電流源
Ｉ１に並列に抵抗Ｒ１が接続されている。このため、電
源電圧Ｖccが変化した場合、抵抗Ｒ１に流れる電流値が
変化するため、ダイオードに流れる電流値も変化し、出
力電圧が変化する。電源電圧Ｖccの標準値を電源電圧Ｖ
cc0 とすると、基準電圧Ｖref の変化量が微小な範囲
で、 Ｖref ＝３×Ｖｆ＋（３×Ｒｅ／（Ｒ１＋３×Ｒｅ））×（Ｖcc−Ｖcc0 ） …（２） となる。ここで、Ｖｆは電源電圧Ｖccが標準値Ｖcc0 で
あるときのダイオードの順方向電圧、Ｒｅはトランジス
タＱｌ〜Ｑ３の動作点における等価抵抗であり、この例
では約１３０Ωである。前記等価抵抗Ｒｅは次式で表わ
される。
Ｉ１に並列に抵抗Ｒ１が接続されている。このため、電
源電圧Ｖccが変化した場合、抵抗Ｒ１に流れる電流値が
変化するため、ダイオードに流れる電流値も変化し、出
力電圧が変化する。電源電圧Ｖccの標準値を電源電圧Ｖ
cc0 とすると、基準電圧Ｖref の変化量が微小な範囲
で、 Ｖref ＝３×Ｖｆ＋（３×Ｒｅ／（Ｒ１＋３×Ｒｅ））×（Ｖcc−Ｖcc0 ） …（２） となる。ここで、Ｖｆは電源電圧Ｖccが標準値Ｖcc0 で
あるときのダイオードの順方向電圧、Ｒｅはトランジス
タＱｌ〜Ｑ３の動作点における等価抵抗であり、この例
では約１３０Ωである。前記等価抵抗Ｒｅは次式で表わ
される。
【００１８】 Ｒｅ＝Ｖｔ／Ｉｅ、 Ｖｔ＝ｋ×Ｔ／ｑ …（３） ここで、Ｖｔ：熱電圧、ｋ：ボルツマン定数、Ｉｅ：ダ
イオード電流、Ｔ：絶対温度、ｑ：電子の電荷である。
イオード電流、Ｔ：絶対温度、ｑ：電子の電荷である。
【００１９】基準電圧Ｖref は約２．３Ｖを中心とし
て、電源電圧Ｖccに伴い変化する。電源電圧Ｖccの標準
値は例えば５Ｖである。定電流源Ｉ１の電流値は例えば
５９μＡに設定されている。これは、標準状態で本発明
と従来例とで基準電圧Ｖref が同じ電圧ＶrefOになるよ
うに、トランジスタＱ１からトランジスタＱ３に流れる
電流値をどちらも２００μＡとして説明を分かりや易く
するためである。すなわち、 従来例：２００μＡ 本発明：（Ｖcc0 −ＶrefO）／Ｒ１＋Ｉ１＝（５Ｖ−
２. ３Ｖ）／１９. １ｋΩ＋５９μＡ＝２００μＡ 図４は、本発明の基準電圧発生回路１７と従来の基準電
圧発生回路２３の動作をシミュレートした結果を示して
いる。この例では電源電圧Ｖccを４．５Ｖから５．５Ｖ
まで変化させている。従来例では電源電圧が変化しても
基準電圧Ｖrefは固定値であるが、本発明の場合、電源
電圧の変化に応じて変動する値であることが分かる。
て、電源電圧Ｖccに伴い変化する。電源電圧Ｖccの標準
値は例えば５Ｖである。定電流源Ｉ１の電流値は例えば
５９μＡに設定されている。これは、標準状態で本発明
と従来例とで基準電圧Ｖref が同じ電圧ＶrefOになるよ
うに、トランジスタＱ１からトランジスタＱ３に流れる
電流値をどちらも２００μＡとして説明を分かりや易く
するためである。すなわち、 従来例：２００μＡ 本発明：（Ｖcc0 −ＶrefO）／Ｒ１＋Ｉ１＝（５Ｖ−
２. ３Ｖ）／１９. １ｋΩ＋５９μＡ＝２００μＡ 図４は、本発明の基準電圧発生回路１７と従来の基準電
圧発生回路２３の動作をシミュレートした結果を示して
いる。この例では電源電圧Ｖccを４．５Ｖから５．５Ｖ
まで変化させている。従来例では電源電圧が変化しても
基準電圧Ｖrefは固定値であるが、本発明の場合、電源
電圧の変化に応じて変動する値であることが分かる。
【００２０】前記電流生成回路１８は、定電流源Ｉ４に
より発生された基準電流２×Ｉ0 が、トランジスタＱ４
とトランジスタＱ６からなるカレントミラー回路ＣＭ１
で折り返される。このため、トランジスタＱ６のコレク
タ電流は上記基準電流と同じ２×Ｉ0 となり、この値は
常に一定である。この例においてコレクタ電流は２００
μＡである。差動増幅器ＤＦＡは、トランジスタＱ５の
ベース（Ｖ−：基準電圧Ｖref ）とトランジスタＱ８の
ベース（Ｖ＋：制御電圧Ｖpll ）の差電圧を電流に変換
してトランジスタＱ８のコレクタ電流として出力する。
トランジスタＱ８のコレクタ電流Ｉｃ８は次式で表わさ
せる。
より発生された基準電流２×Ｉ0 が、トランジスタＱ４
とトランジスタＱ６からなるカレントミラー回路ＣＭ１
で折り返される。このため、トランジスタＱ６のコレク
タ電流は上記基準電流と同じ２×Ｉ0 となり、この値は
常に一定である。この例においてコレクタ電流は２００
μＡである。差動増幅器ＤＦＡは、トランジスタＱ５の
ベース（Ｖ−：基準電圧Ｖref ）とトランジスタＱ８の
ベース（Ｖ＋：制御電圧Ｖpll ）の差電圧を電流に変換
してトランジスタＱ８のコレクタ電流として出力する。
トランジスタＱ８のコレクタ電流Ｉｃ８は次式で表わさ
せる。
【００２１】 Ｉｃ８＝Ｉ０＋（Ｖpll −Ｖref ）／（Ｒ２＋Ｒ３） …（４） 尚、上式でトランジスタＱ５、Ｑ６のエミッタ等価抵抗
は無視している。２つのカレントミラー回路ＣＭ２、Ｃ
Ｍ３により構成された電流伝達回路１９は、理想的に
は、入力電流と出力電流の関係が１対１であることが望
ましい。しかし、一般にトランジスタはアーリー効果を
有するため、電源電圧が変化し、トランジスタのコレク
タ、エミッタ間電圧Ｖceが変化するとコレクタ電流Ｉc
が変化する特性を有している。トランジスタのアーリー
電圧をＮＰＮ型、ＰＮＰ型ともＶａとすると、トランジ
スタのコレクタ、エミッタ間電圧ＶceがＶce1 のときの
コレクタ電流Ｉc1と、コレクタ、エミッタ間電圧Ｖceが
Ｖce2 のときのコレクタ電流Ｉc2との関係は、 Ｉc2／Ｉc1＝（Ｖce2 ＋Ｖａ）／（Ｖce1 ＋Ｖａ） …（５） と表わされる。電源電圧Ｖccの変動ΔＶccからの変動量
は、 Ｖce2 ＝Ｖce1 ＋ΔＶcc ΔＩc ＝Ｉc2−Ｉc1 ＝（Ｖce2 ＋Ｖａ）／（Ｖce1 ＋Ｖａ）×Ｉc1−Ｉc1 ＝（Ｖce2 −Ｖce1 ）／（Ｖce1 ＋Ｖａ）×Ｉc1 ΔＶcc／Ｖａ×Ｉc1 （ＶａはＶce1 より十分大きいため） …（６） したがって、トランジスタＱ９のコレクタ電流Ｉc9は、
電源電圧Ｖccの変動に従って変動し、電源電圧Ｖccが標
準値の時の電流値をＩc90 とすると、コレクタ電流Ｉc9
は、 Ｉc9＝Ｉc90 ＋（Ｖcc−Ｖcc0 ）／Ｖａ×Ｉc90 ＝Ｉc90 ×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） …（７） 同様に、トランジスタＱ１１、Ｑ１２のコレクタ電流Ｉ
c11 、Ｉc12 は、 Ｉc11 ＝Ｉc12 ＝Ｉc110＋（Ｖcc−Ｖcc0 ）／Ｖａ×Ｉc110 ＝Ｉc110×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） …（８） となる。この電流が発振回路１１の入力電流となる。こ
の入力電流を制御電流Ｉosc とする。Ｖcc＝Ｖcc0 の
時、カレントミラー回路の入出力電流比を１対１と見な
すと、Ｉc90 ＝Ｉc8、Ｉc110＝Ｉc9であるため、これら
を総合すると、発振回路１１の制御電流Ｉosc は、 Ｉosc ＝Ｉc11 ＝Ｉc110×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ＝Ｉc9×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ＝Ｉc9×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ＝Ｉc8×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） Ｖcc−Ｖcc0 は微小であるため、Ｖcc−Ｖcc0 の２次項
は省略でき、 Ｉc8×（１＋２×（Ｖcc−Ｖcc0 ）／Ｖａ） ＝（Ｉ0 ＋（Ｖpll −Ｖref ）／（Ｒ２＋Ｒ３）） ×（１＋２×（Ｖcc−Ｖcc0 ）／Ｖａ） …（９） となる。
は無視している。２つのカレントミラー回路ＣＭ２、Ｃ
Ｍ３により構成された電流伝達回路１９は、理想的に
は、入力電流と出力電流の関係が１対１であることが望
ましい。しかし、一般にトランジスタはアーリー効果を
有するため、電源電圧が変化し、トランジスタのコレク
タ、エミッタ間電圧Ｖceが変化するとコレクタ電流Ｉc
が変化する特性を有している。トランジスタのアーリー
電圧をＮＰＮ型、ＰＮＰ型ともＶａとすると、トランジ
スタのコレクタ、エミッタ間電圧ＶceがＶce1 のときの
コレクタ電流Ｉc1と、コレクタ、エミッタ間電圧Ｖceが
Ｖce2 のときのコレクタ電流Ｉc2との関係は、 Ｉc2／Ｉc1＝（Ｖce2 ＋Ｖａ）／（Ｖce1 ＋Ｖａ） …（５） と表わされる。電源電圧Ｖccの変動ΔＶccからの変動量
は、 Ｖce2 ＝Ｖce1 ＋ΔＶcc ΔＩc ＝Ｉc2−Ｉc1 ＝（Ｖce2 ＋Ｖａ）／（Ｖce1 ＋Ｖａ）×Ｉc1−Ｉc1 ＝（Ｖce2 −Ｖce1 ）／（Ｖce1 ＋Ｖａ）×Ｉc1 ΔＶcc／Ｖａ×Ｉc1 （ＶａはＶce1 より十分大きいため） …（６） したがって、トランジスタＱ９のコレクタ電流Ｉc9は、
電源電圧Ｖccの変動に従って変動し、電源電圧Ｖccが標
準値の時の電流値をＩc90 とすると、コレクタ電流Ｉc9
は、 Ｉc9＝Ｉc90 ＋（Ｖcc−Ｖcc0 ）／Ｖａ×Ｉc90 ＝Ｉc90 ×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） …（７） 同様に、トランジスタＱ１１、Ｑ１２のコレクタ電流Ｉ
c11 、Ｉc12 は、 Ｉc11 ＝Ｉc12 ＝Ｉc110＋（Ｖcc−Ｖcc0 ）／Ｖａ×Ｉc110 ＝Ｉc110×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） …（８） となる。この電流が発振回路１１の入力電流となる。こ
の入力電流を制御電流Ｉosc とする。Ｖcc＝Ｖcc0 の
時、カレントミラー回路の入出力電流比を１対１と見な
すと、Ｉc90 ＝Ｉc8、Ｉc110＝Ｉc9であるため、これら
を総合すると、発振回路１１の制御電流Ｉosc は、 Ｉosc ＝Ｉc11 ＝Ｉc110×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ＝Ｉc9×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ＝Ｉc9×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ＝Ｉc8×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） ×（１＋（Ｖcc−Ｖcc0 ）／Ｖａ） Ｖcc−Ｖcc0 は微小であるため、Ｖcc−Ｖcc0 の２次項
は省略でき、 Ｉc8×（１＋２×（Ｖcc−Ｖcc0 ）／Ｖａ） ＝（Ｉ0 ＋（Ｖpll −Ｖref ）／（Ｒ２＋Ｒ３）） ×（１＋２×（Ｖcc−Ｖcc0 ）／Ｖａ） …（９） となる。
【００２２】図５は、Ｖcc＝Ｖcc0 で、制御電圧Ｖpll
を変化させた時の発振回路の制御電流Ｉosc の変化を示
している。電源電圧が変化しない場合、従来も本発明も
全く同様である。
を変化させた時の発振回路の制御電流Ｉosc の変化を示
している。電源電圧が変化しない場合、従来も本発明も
全く同様である。
【００２３】図６は、電源電圧Ｖccを変化した場合のＩ
osc の変化を示している。この場合、従来の回路では制
御電流Ｉosc が変化しているが、本発明の回路は安定し
ていることが分かる。
osc の変化を示している。この場合、従来の回路では制
御電流Ｉosc が変化しているが、本発明の回路は安定し
ていることが分かる。
【００２４】発振回路１１は、上記制御電流Ｉosc に比
例して発振周波数が変化する。すなわち、キャパシタＣ
１の両端に制御電流Ｉosc が供給され、この制御電流Ｉ
oscに応じてキャパシタＣ１が充放電することにより発
振動作し、方形状の出力信号ＶＣ１が出力される。この
発振回路１１の発振周波数Ｆは、トランジスタＱ１４、
Ｑ１７の順方向電圧をＶosc とすると次式で表わされ
る。
例して発振周波数が変化する。すなわち、キャパシタＣ
１の両端に制御電流Ｉosc が供給され、この制御電流Ｉ
oscに応じてキャパシタＣ１が充放電することにより発
振動作し、方形状の出力信号ＶＣ１が出力される。この
発振回路１１の発振周波数Ｆは、トランジスタＱ１４、
Ｑ１７の順方向電圧をＶosc とすると次式で表わされ
る。
【００２５】 Ｆ＝Ｉosc ／（４×Ｖosc ×Ｃ１） …（１０） 上式には、電源電圧Ｖccが含まれていない。このため、
この関係式は電源電圧に依存しない。この例において、
Ｉosc ＝１００μＡ、Ｖosc ＝０．７Ｖ、Ｃ１＝１０ｐ
Ｆであり、Ｆ＝３．５ＭＨｚである。
この関係式は電源電圧に依存しない。この例において、
Ｉosc ＝１００μＡ、Ｖosc ＝０．７Ｖ、Ｃ１＝１０ｐ
Ｆであり、Ｆ＝３．５ＭＨｚである。
【００２６】図７、図８は発振回路１１の出力波形を示
している。図７はＶcc＝Ｖcc0 であるため、従来例と本
発明の発振周波数に相違はない。これに対して、図８
は、電源電圧Ｖccを５Ｖから５．５Ｖに上昇した場合を
示している。この場合、従来の回路では発振周期が狭ま
り周波数が上昇しているが、本発明の回路は周波数が安
定していることが分かる。
している。図７はＶcc＝Ｖcc0 であるため、従来例と本
発明の発振周波数に相違はない。これに対して、図８
は、電源電圧Ｖccを５Ｖから５．５Ｖに上昇した場合を
示している。この場合、従来の回路では発振周期が狭ま
り周波数が上昇しているが、本発明の回路は周波数が安
定していることが分かる。
【００２７】図９は、キャパシタＣ１の両端の波形を示
している。ここで、発振周波数の式を導くと、 Ｆ＝１／（４×Ｖosc ×Ｃ１） ×（Ｉ0 ＋（Ｖpll −Ｖref ）／（Ｒ２＋Ｒ３）） ×（１＋２×（Ｖcc−Ｖcc0 ）／Ｖａ） …（１１） となる。式を簡略化するため、 １／（４×Ｖosc ×Ｃ１）＝Ａ １／（Ｒ２＋Ｒ３）＝ｌ ２／Ｖａ＝ｋ とおくと、 Ｆ＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −Ｖref ）） ×（１＋ｋ×（Ｖcc−Ｖcc0 ）） …（１２） となる。本発明の場合、この式で電源電圧Ｖccに依存す
るのは、ＶccとＶref であり、Ｖref ＝Ｖref0＋ｍ×
（Ｖcc−Ｖcc0 ）とおくと、 Ｆ＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −（Ｖref0＋ｍ×（Ｖcc−Ｖcc0 ）））） ×（１＋ｋ×（Ｖcc−Ｖcc0 ）） …（１３） この式をＶccで微分すると、 ｄＦ／ｄＶcc＝Ａ×（（−ｌ×ｍ）×（１＋ｋ×（Ｖcc−Ｖcc0 ）） ＋（Ｉ0 ＋ｌ×（Ｖpll −（Ｖref0＋ｍ ×（Ｖcc−Ｖcc0 ））））×ｋ） …（１４） 微小変化の中では、ＶccとＶcc0 及びＶpll とＶref0は
それぞれ等しいため、上式は、 ｄＦ／ｄＶcc＝Ａ×（（−ｌ×ｍ）＋（Ｉ0 ＋ｌ×（Ｖpll −Ｖref0））×ｋ） ＝Ａ×（−ｌ×ｍ＋ｋ×Ｉ0 ） …（１５） となる。
している。ここで、発振周波数の式を導くと、 Ｆ＝１／（４×Ｖosc ×Ｃ１） ×（Ｉ0 ＋（Ｖpll −Ｖref ）／（Ｒ２＋Ｒ３）） ×（１＋２×（Ｖcc−Ｖcc0 ）／Ｖａ） …（１１） となる。式を簡略化するため、 １／（４×Ｖosc ×Ｃ１）＝Ａ １／（Ｒ２＋Ｒ３）＝ｌ ２／Ｖａ＝ｋ とおくと、 Ｆ＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −Ｖref ）） ×（１＋ｋ×（Ｖcc−Ｖcc0 ）） …（１２） となる。本発明の場合、この式で電源電圧Ｖccに依存す
るのは、ＶccとＶref であり、Ｖref ＝Ｖref0＋ｍ×
（Ｖcc−Ｖcc0 ）とおくと、 Ｆ＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −（Ｖref0＋ｍ×（Ｖcc−Ｖcc0 ）））） ×（１＋ｋ×（Ｖcc−Ｖcc0 ）） …（１３） この式をＶccで微分すると、 ｄＦ／ｄＶcc＝Ａ×（（−ｌ×ｍ）×（１＋ｋ×（Ｖcc−Ｖcc0 ）） ＋（Ｉ0 ＋ｌ×（Ｖpll −（Ｖref0＋ｍ ×（Ｖcc−Ｖcc0 ））））×ｋ） …（１４） 微小変化の中では、ＶccとＶcc0 及びＶpll とＶref0は
それぞれ等しいため、上式は、 ｄＦ／ｄＶcc＝Ａ×（（−ｌ×ｍ）＋（Ｉ0 ＋ｌ×（Ｖpll −Ｖref0））×ｋ） ＝Ａ×（−ｌ×ｍ＋ｋ×Ｉ0 ） …（１５） となる。
【００２８】本発明の目的は、発振周波数Ｆの変動を最
小にすることであり、換言すると、上式の係数ｍを最適
に設定することである。したがって、周波数Ｆの電源電
圧Ｖccの微分係数をゼロとおいて、最適なｍの値を求め
る。
小にすることであり、換言すると、上式の係数ｍを最適
に設定することである。したがって、周波数Ｆの電源電
圧Ｖccの微分係数をゼロとおいて、最適なｍの値を求め
る。
【００２９】 Ａ×（−ｌ×ｍ＋ｋ×Ｉ0 ）＝０ …（１６） をｍについて解くと、Ａはゼロではないため、 ｍ＝ｋ×Ｉ0 ／ｌ となる。上式を元に戻すと、 ｍ＝２×Ｉ0 ×（Ｒ２＋Ｒ３）／Ｖａ …（１７） となる。この条件を満足するように、基準電圧発生回路
１７の係数ｍを設定する。この例において、Ｉ0 ＝１０
０μＡ、Ｒ２＝Ｒ３＝５ｋΩ、Ｖａ＝１００Ｖとする
と、 ｍ＝０．０２ となる。
１７の係数ｍを設定する。この例において、Ｉ0 ＝１０
０μＡ、Ｒ２＝Ｒ３＝５ｋΩ、Ｖａ＝１００Ｖとする
と、 ｍ＝０．０２ となる。
【００３０】一方、基準電圧発生回路１７の構成、及び
上式（２）（１３）から ｍ＝３×Ｒｅ／（Ｒ１＋３×Ｒｅ） …（１８） であるため、 Ｒ１＝（１／ｍ−１）×３×Ｒｅ …（１９） これに上記数値を代入すると、 Ｒ１＝１９．１ｋΩ となり、これが抵抗Ｒ１の最適値となる。
上式（２）（１３）から ｍ＝３×Ｒｅ／（Ｒ１＋３×Ｒｅ） …（１８） であるため、 Ｒ１＝（１／ｍ−１）×３×Ｒｅ …（１９） これに上記数値を代入すると、 Ｒ１＝１９．１ｋΩ となり、これが抵抗Ｒ１の最適値となる。
【００３１】図４に示す従来例の場合、基準電圧Ｖref
は電源電圧Ｖccに依存しないため、発振周波数Ｆは、 Ｆ＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −Ｖref ）） ×（１＋ｋ×（Ｖcc−Ｖcc0 ）） …（２０） である。このため、これを電源電圧Ｖccで微分した値
は、 ｄＦ／ｄＶcc＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −Ｖref ））×ｋ）…（２１） となり、微小変化の中では、Ｖpll とＶref はそれぞれ
等しいため、 ｄＦ／ｄＶcc＝Ａ×ｋ×Ｉ0 ＝２／（４×Ｖosc ×Ｃ１×Ｖａ）×Ｉ0 …（２２） となる。このため、周波数Ｆの電源電圧Ｖccの微分係数
はゼロとなり得ないため、電源電圧の変動により発振周
波数が変動する。図１０、図１１に商用交流電圧の周波
数の一例である５０Ｈｚ信号が電源電圧に重畳された場
合のシミュレーション結果を示している。図１０はシミ
ュレーションに使用した電源電圧を示している。この電
圧は図示するように、５Ｖを中心として±１００ｍＶ変
動する正弦波である。図１１はシミュレーションの結果
を示している。図示するように、本発明の場合、発振回
路１１の制御電圧Ｉosc の変動量が従来に比べて著しく
小さいことが分かる。
は電源電圧Ｖccに依存しないため、発振周波数Ｆは、 Ｆ＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −Ｖref ）） ×（１＋ｋ×（Ｖcc−Ｖcc0 ）） …（２０） である。このため、これを電源電圧Ｖccで微分した値
は、 ｄＦ／ｄＶcc＝Ａ×（Ｉ0 ＋ｌ×（Ｖpll −Ｖref ））×ｋ）…（２１） となり、微小変化の中では、Ｖpll とＶref はそれぞれ
等しいため、 ｄＦ／ｄＶcc＝Ａ×ｋ×Ｉ0 ＝２／（４×Ｖosc ×Ｃ１×Ｖａ）×Ｉ0 …（２２） となる。このため、周波数Ｆの電源電圧Ｖccの微分係数
はゼロとなり得ないため、電源電圧の変動により発振周
波数が変動する。図１０、図１１に商用交流電圧の周波
数の一例である５０Ｈｚ信号が電源電圧に重畳された場
合のシミュレーション結果を示している。図１０はシミ
ュレーションに使用した電源電圧を示している。この電
圧は図示するように、５Ｖを中心として±１００ｍＶ変
動する正弦波である。図１１はシミュレーションの結果
を示している。図示するように、本発明の場合、発振回
路１１の制御電圧Ｉosc の変動量が従来に比べて著しく
小さいことが分かる。
【００３２】上記実施の形態によれば、基準電圧発生回
路１７により、電源電圧の変動に依存し、且つ電流生成
回路等を構成するバイポーラトランジスタのアーリー効
果を相殺する基準電圧を生成している。このため、電源
電圧がノイズにより変動した場合においても、発振周波
数を安定に保持できる。
路１７により、電源電圧の変動に依存し、且つ電流生成
回路等を構成するバイポーラトランジスタのアーリー効
果を相殺する基準電圧を生成している。このため、電源
電圧がノイズにより変動した場合においても、発振周波
数を安定に保持できる。
【００３３】電源電圧がノイズに強い発振回路を構成で
きるため、この発振回路に電源を供給する図示せぬ電源
回路は、その出力電圧に多少のリップルを含んでいても
支障がない。したがって、電源回路の構成を簡単化でき
る利点を有している。
きるため、この発振回路に電源を供給する図示せぬ電源
回路は、その出力電圧に多少のリップルを含んでいても
支障がない。したがって、電源回路の構成を簡単化でき
る利点を有している。
【００３４】図１２は、この発明が適用されるバイポー
ラリニア集積回路を示すものであり、例えば周波数シン
セサイザ方式を採用したビデオテープレコーダ用のＵＨ
Ｆ帯高周波変調回路を示している。この高周波変調回路
において、図２と同一部分には同一符号を付す。同図に
おいて、本発明と関連のある部分について説明する。本
発明の基準電圧発生回路１７、電流生成回路１８、電流
伝達回路１９、発振回路１１は、音声ＶＣＯ（電圧制御
発振器）３０に適用されている。この音声ＶＣＯ３０は
音声入力端（３）から供給されるＰＡＬ又はＮＴＳＣの
音声入力信号（電圧レベル）を前記電流生成回路１８の
出力端と電流伝達回路１９の入力端間に取り込み発振す
る。この音声ＶＣＯ３０の出力信号はカウンタ１２に供
給されるとともに、選択スイッチ３１を介して例えば周
波数変調器からなる周波数変換器３２に供給され、ＲＦ
キャリアＯＳＣ（高周波キャリア発振回路）３３から供
給されるキャリア信号により変調される。
ラリニア集積回路を示すものであり、例えば周波数シン
セサイザ方式を採用したビデオテープレコーダ用のＵＨ
Ｆ帯高周波変調回路を示している。この高周波変調回路
において、図２と同一部分には同一符号を付す。同図に
おいて、本発明と関連のある部分について説明する。本
発明の基準電圧発生回路１７、電流生成回路１８、電流
伝達回路１９、発振回路１１は、音声ＶＣＯ（電圧制御
発振器）３０に適用されている。この音声ＶＣＯ３０は
音声入力端（３）から供給されるＰＡＬ又はＮＴＳＣの
音声入力信号（電圧レベル）を前記電流生成回路１８の
出力端と電流伝達回路１９の入力端間に取り込み発振す
る。この音声ＶＣＯ３０の出力信号はカウンタ１２に供
給されるとともに、選択スイッチ３１を介して例えば周
波数変調器からなる周波数変換器３２に供給され、ＲＦ
キャリアＯＳＣ（高周波キャリア発振回路）３３から供
給されるキャリア信号により変調される。
【００３５】一方、映像信号入力端（２）から供給され
た映像信号はクランプ回路３５、ホワイトクリップ回路
３６、選択スイッチ３７を介してビデオ変調器３８に供
給される。このビデオ変調器３８に供給された映像信号
は前記ＲＦキャリアＯＳＣ３３から供給されるキャリア
信号により変調される。このビデオ変調器３８から出力
される映像信号はミキサ３９により周波数変換器３２か
らの音声信号と混合され、バッファアンプ４０を介して
ＲＦ出力端（１１）から出力される。
た映像信号はクランプ回路３５、ホワイトクリップ回路
３６、選択スイッチ３７を介してビデオ変調器３８に供
給される。このビデオ変調器３８に供給された映像信号
は前記ＲＦキャリアＯＳＣ３３から供給されるキャリア
信号により変調される。このビデオ変調器３８から出力
される映像信号はミキサ３９により周波数変換器３２か
らの音声信号と混合され、バッファアンプ４０を介して
ＲＦ出力端（１１）から出力される。
【００３６】尚、４１はテストパターン発生回路（ＴＳ
Ｇ）、４２は映像信号系のＰＬＬ回路、４３は水晶発振
器からなる基準信号発振器、４４は入力端子（５）
（７）に例えば図示せぬマイクロコンピュータから供給
されるコマンドに応じてモードを切り換えるモード切り
換え回路（Ｉ2 Ｃ ＢＵＳ）、４５は入力端子（４）か
ら供給されるＳＥＣＡＭ用の音声信号を変調するＡＭ変
調器、４６はバッファ回路である。
Ｇ）、４２は映像信号系のＰＬＬ回路、４３は水晶発振
器からなる基準信号発振器、４４は入力端子（５）
（７）に例えば図示せぬマイクロコンピュータから供給
されるコマンドに応じてモードを切り換えるモード切り
換え回路（Ｉ2 Ｃ ＢＵＳ）、４５は入力端子（４）か
ら供給されるＳＥＣＡＭ用の音声信号を変調するＡＭ変
調器、４６はバッファ回路である。
【００３７】上記のように、本発明の回路を高周波変調
回路に適用した場合、電源電圧が変動した場合において
も発振周波数が変動しないため、周波数変換器３２にお
いてノイズの発生を低減できる利点を有している。
回路に適用した場合、電源電圧が変動した場合において
も発振周波数が変動しないため、周波数変換器３２にお
いてノイズの発生を低減できる利点を有している。
【００３８】なお、電源電圧の変動に起因する発振周波
数の変動の理由は、トランジスタのアーリー効果に限ら
ず、その他の一般の回路素子の特性変動による場合であ
っても、本発明と同様の補正を行うことが可能である。
数の変動の理由は、トランジスタのアーリー効果に限ら
ず、その他の一般の回路素子の特性変動による場合であ
っても、本発明と同様の補正を行うことが可能である。
【００３９】また、発振回路１１の構成は、マルチバイ
ブレータに限定されるものではなく、その他の電流変化
により発振周波数を制御する回路であればよい。され
に、上記実施の形態では、発振回路１１に電源電圧に依
存する回路はなかったが、電源電圧に依存して発振周波
数が変化する回路構成の場合でも、電流伝達部での変動
係数に変化分を加算して補正ことにより、発振周波数を
安定化できる。
ブレータに限定されるものではなく、その他の電流変化
により発振周波数を制御する回路であればよい。され
に、上記実施の形態では、発振回路１１に電源電圧に依
存する回路はなかったが、電源電圧に依存して発振周波
数が変化する回路構成の場合でも、電流伝達部での変動
係数に変化分を加算して補正ことにより、発振周波数を
安定化できる。
【００４０】また、電流生成回路１８において、基準電
流が電源電圧に応じて変動する場合においても、基準電
圧発生回路１７において発生される基準電圧Ｖref が電
源電圧に応じて変動するため、電源電圧の変動分を相殺
できる。
流が電源電圧に応じて変動する場合においても、基準電
圧発生回路１７において発生される基準電圧Ｖref が電
源電圧に応じて変動するため、電源電圧の変動分を相殺
できる。
【００４１】さらに、基準電圧発生回路１７の構成は、
電源電圧の変動に応じて基準電圧を発生できる構成であ
ればよく、図１に示す構成に限定されるものではない。
その他、本発明の要旨を変えない範囲で種々変形実施可
能なことは勿論である。
電源電圧の変動に応じて基準電圧を発生できる構成であ
ればよく、図１に示す構成に限定されるものではない。
その他、本発明の要旨を変えない範囲で種々変形実施可
能なことは勿論である。
【００４２】
【発明の効果】以上、詳述したようにこの発明によれ
ば、電源電圧が変動した場合においても発振周波数の変
化を防止することが可能なＰＬＬ型発振回路を提供でき
る。
ば、電源電圧が変動した場合においても発振周波数の変
化を防止することが可能なＰＬＬ型発振回路を提供でき
る。
【図１】本発明の実施の形態を示す回路図。
【図２】本発明が適用されるＰＬＬ型発振回路を示す構
成図。
成図。
【図３】従来の基準電圧発生回路を示す回路図。
【図４】本発明の基準電圧発生回路と従来の基準電圧発
生回路の動作をシミュレートした結果を示す図。
生回路の動作をシミュレートした結果を示す図。
【図５】電源電圧を一定とした場合において、制御電圧
Ｖpll を変化させた時の発振回路の制御電流Ｉosc の変
化を示す図。
Ｖpll を変化させた時の発振回路の制御電流Ｉosc の変
化を示す図。
【図６】電源電圧を変化した場合における制御電流Ｉos
c の変化を示す図。
c の変化を示す図。
【図７】電源電圧を一定とした場合における発振回路の
出力波形を示す図。
出力波形を示す図。
【図８】電源電圧を変化した場合における発振回路の出
力波形を示す図。
力波形を示す図。
【図９】キャパシタＣ１の両端の波形を示す図。
【図１０】シミュレーションに使用した電源電圧を示す
図。
図。
【図１１】電源電圧の変動による発振周波数の変動をに
関するシミュレーション結果を示す図。
関するシミュレーション結果を示す図。
【図１２】本発明が適用される高周波変調回路の一例を
示す構成図。
示す構成図。
１１…発振回路、 １２…カウンタ、 １３…位相比較回路、 １４…チャージポンプ回路、 １５…ＰＬＬ回路、 １６…ループフィルタ、 １７…基準電圧発生回路、 １８…電流生成回路、 １９…電流伝達回路、 Ｉ１…定電流源、 Ｑ１、Ｑ２、Ｑ３…ダイオード、 Ｒ１…抵抗。
Claims (5)
- 【請求項１】 入力電流の変化に応じて発振周波数が変
化するバイポーラトランジスタにより構成された発振回
路と、 電源電圧が変動した際に生じる発振周波数の変動量を最
小にする前記入力電流の補正回路とを具備することを特
徴とするＰＬＬ型発振回路。 - 【請求項２】 入力電流の変化に応じて発振周波数が変
化するバイポーラトランジスタにより構成された発振回
路と、 前記発振回路の発振周波数に応じて制御電圧を生成する
電圧生成回路と、 電源電圧の変動に応じて変化する基準電圧を発生する基
準電圧発生回路と、 前記電圧生成回路から出力される制御電圧と前記基準電
圧発生回路により発生された基準電圧とを比較し、制御
電流を生成するバイポーラトランジスタにより構成され
た電流生成回路と、 前記電流生成回路から出力される電流を前記電圧制御発
振回路に伝達する電流伝達回路とを具備することを特徴
とするＰＬＬ型発振回路。 - 【請求項３】 入力電流の変化に応じて発振周波数が変
化するバイポーラトランジスタにより構成された発振回
路と、 前記発振回路の出力信号を分周するカウンタと、 前記カウンタの出力信号の位相と基準信号の位相とを比
較する位相比較回路と、 前記位相比較回路の出力信号を変換するチャージポンプ
回路と、 前記チャージポンプ回路の出力信号より制御電圧を生成
する例えば低域フィルタからなるループフィルタと、 電源電圧の変動に応じて変化する基準電圧を発生する基
準電圧発生回路と、 前記ループフィルタから出力される制御電圧と前記基準
電圧発生回路により発生された基準電圧とを比較し、制
御電流を生成するバイポーラトランジスタにより構成さ
れた電流生成回路と、 前記電流生成回路から出力される電流を前記発振回路に
伝達する電流伝達回路とを具備することを特徴とするＰ
ＬＬ型発振回路。 - 【請求項４】 前記基準電圧発生回路は、電源と接地間
に直列接続された定電流源、及び流れる電流に応じて電
圧を発生するインピーダンス回路と、前記定電流源に並
列接続された抵抗とを具備することを特徴とする請求項
２又は３記載のＰＬＬ型発振回路。 - 【請求項５】 前記ループフィルタを除く構成要素を集
積回路により構成することを特徴とする請求項３又は４
記載のＰＬＬ型発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14403398A JP3507697B2 (ja) | 1998-05-26 | 1998-05-26 | Ｐｌｌ型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14403398A JP3507697B2 (ja) | 1998-05-26 | 1998-05-26 | Ｐｌｌ型発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340824A true JPH11340824A (ja) | 1999-12-10 |
| JP3507697B2 JP3507697B2 (ja) | 2004-03-15 |
Family
ID=15352770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14403398A Expired - Fee Related JP3507697B2 (ja) | 1998-05-26 | 1998-05-26 | Ｐｌｌ型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507697B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014143481A (ja) * | 2013-01-22 | 2014-08-07 | Toshiba Corp | バイアス電流回路および半導体集積回路 |
-
1998
- 1998-05-26 JP JP14403398A patent/JP3507697B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014143481A (ja) * | 2013-01-22 | 2014-08-07 | Toshiba Corp | バイアス電流回路および半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3507697B2 (ja) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581593A (en) | Variable frequency oscillating circuit | |
| KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
| CA2113761C (en) | A current-controlled oscillator | |
| JP3507697B2 (ja) | Ｐｌｌ型発振回路 | |
| US4808856A (en) | Low voltage phase comparator | |
| JP2706088B2 (ja) | 周波数発生装置 | |
| JP3640801B2 (ja) | 電圧制御発振器 | |
| JPS6340371B2 (ja) | ||
| US4709204A (en) | Limiter circuit | |
| JPH10200381A (ja) | 電圧制御発振器 | |
| JP3288814B2 (ja) | 可変周波数発振回路 | |
| JPS6338788B2 (ja) | ||
| JPH02246411A (ja) | リアクタンス制御回路 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| US3315179A (en) | Amplitude-stabilized oscillation generators | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JPS5921528Y2 (ja) | 可変周波数発振器 | |
| KR960008284B1 (ko) | 발진회로 | |
| JP3571920B2 (ja) | Ｆｍ変調回路 | |
| KR880000364Y1 (ko) | 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 | |
| JP2647384B2 (ja) | Ｐｌｌ回路 | |
| JPS62231507A (ja) | 積分回路 | |
| US5834984A (en) | Current controlled oscillator | |
| JP2549674Y2 (ja) | Ａｆｔ回路 | |
| JPS62289010A (ja) | 電流制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |