JPH11340829A - Ｄａコンバータの出力制御回路 - Google Patents
Ｄａコンバータの出力制御回路Info
- Publication number
- JPH11340829A JPH11340829A JP14461998A JP14461998A JPH11340829A JP H11340829 A JPH11340829 A JP H11340829A JP 14461998 A JP14461998 A JP 14461998A JP 14461998 A JP14461998 A JP 14461998A JP H11340829 A JPH11340829 A JP H11340829A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- value
- input
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000002596 correlated effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】定常動作以外の期間におけるＤＡコンバータの
アナログ出力を多数のアナログスイッチを用いずに設定
値に保つ。 【解決手段】マイクロプロセッサ２からのデジタル値に
応じたアナログ出力を発生させるＤＡコンバータ１を備
える。マイクロプロセッサ２の最上位ビットには、スイ
ッチ要素Ｑを介してスイッチＳＷが接続される。スイッ
チ要素Ｑはマイクロプロセッサ２のリセット期間中にオ
ン、リセット期間の終了後はオフになる。また、スイッ
チＳＷはマイクロプロセッサ２の最上位ビットを０にす
る状態と１にする状態とを選択する。したがって、ＤＡ
コンバータ１への入力の最上位ビットはスイッチＳＷの
オンオフにより０、１が選択され、スイッチＳＷにより
ＤＡコンバータ１に入力されるデジタル値のデフォルト
値が指定される。
アナログ出力を多数のアナログスイッチを用いずに設定
値に保つ。 【解決手段】マイクロプロセッサ２からのデジタル値に
応じたアナログ出力を発生させるＤＡコンバータ１を備
える。マイクロプロセッサ２の最上位ビットには、スイ
ッチ要素Ｑを介してスイッチＳＷが接続される。スイッ
チ要素Ｑはマイクロプロセッサ２のリセット期間中にオ
ン、リセット期間の終了後はオフになる。また、スイッ
チＳＷはマイクロプロセッサ２の最上位ビットを０にす
る状態と１にする状態とを選択する。したがって、ＤＡ
コンバータ１への入力の最上位ビットはスイッチＳＷの
オンオフにより０、１が選択され、スイッチＳＷにより
ＤＡコンバータ１に入力されるデジタル値のデフォルト
値が指定される。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてプログラ
マブルコントローラに用いるＤＡコンバータの出力制御
回路に関するものである。
マブルコントローラに用いるＤＡコンバータの出力制御
回路に関するものである。
【０００２】
【従来の技術】従来より、プログラマブルコントローラ
（以下、ＰＬＣという）において、アナログ出力を発生
させる際には、ＰＬＣで発生したデジタル値をアナログ
出力に変換するＤＡコンバータを用いている。この種の
ＤＡコンバータとして、目的とする出力値に応じて出力
値の範囲（レンジ）を選択できるものがある。たとえ
ば、電圧出力で０〜５Ｖ、０〜１０Ｖ、−１０〜１０
Ｖ、−５〜５Ｖなどにレンジを切り換えることができる
ようになっている。また、電圧出力だけではなく０〜２
０ｍＡというように電流出力も選択できるものもある。
（以下、ＰＬＣという）において、アナログ出力を発生
させる際には、ＰＬＣで発生したデジタル値をアナログ
出力に変換するＤＡコンバータを用いている。この種の
ＤＡコンバータとして、目的とする出力値に応じて出力
値の範囲（レンジ）を選択できるものがある。たとえ
ば、電圧出力で０〜５Ｖ、０〜１０Ｖ、−１０〜１０
Ｖ、−５〜５Ｖなどにレンジを切り換えることができる
ようになっている。また、電圧出力だけではなく０〜２
０ｍＡというように電流出力も選択できるものもある。
【０００３】
【発明が解決しようとする課題】ところで、ＰＬＣに内
蔵したマイクロプロセッサなどは、電源投入後のリセッ
ト期間中には出力値が安定しないから、ＰＬＣなどに用
いるＤＡコンバータではリセット期間中にアナログ出力
を発生すると出力値が不安定になるという問題がある。
そこで、ＤＡコンバータの入力端にアナログスイッチを
挿入し、定常動作以外の期間にはアナログスイッチを遮
断しておくことが考えられている。
蔵したマイクロプロセッサなどは、電源投入後のリセッ
ト期間中には出力値が安定しないから、ＰＬＣなどに用
いるＤＡコンバータではリセット期間中にアナログ出力
を発生すると出力値が不安定になるという問題がある。
そこで、ＤＡコンバータの入力端にアナログスイッチを
挿入し、定常動作以外の期間にはアナログスイッチを遮
断しておくことが考えられている。
【０００４】しかしながら、この構成ではＤＡコンバー
タの入力端のビット数に応じた個数のアナログスイッチ
が必要になるから、部品点数の増加による大型化やコス
ト高につながるという問題が生じる。
タの入力端のビット数に応じた個数のアナログスイッチ
が必要になるから、部品点数の増加による大型化やコス
ト高につながるという問題が生じる。
【０００５】また、上述のようにレンジを切り換えると
きには、アナログ出力として０を発生させるためのデジ
タル値を切り換えることが必要になる場合があるが、上
述のようにアナログスイッチを用いて定常状態以外では
ＤＡコンバータへの入力を遮断する構成では、電源投入
後に定常動作に達するまでアナログ出力を０に保つとい
う動作ができない場合がある。
きには、アナログ出力として０を発生させるためのデジ
タル値を切り換えることが必要になる場合があるが、上
述のようにアナログスイッチを用いて定常状態以外では
ＤＡコンバータへの入力を遮断する構成では、電源投入
後に定常動作に達するまでアナログ出力を０に保つとい
う動作ができない場合がある。
【０００６】本発明は上記事由に鑑みて為されたもので
あり、その目的は、定常動作以外の期間におけるＤＡコ
ンバータからのアナログ出力を多数のアナログスイッチ
を用いずに安定させることができるＤＡコンバータの出
力制御回路を提供することにある。
あり、その目的は、定常動作以外の期間におけるＤＡコ
ンバータからのアナログ出力を多数のアナログスイッチ
を用いずに安定させることができるＤＡコンバータの出
力制御回路を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明は、複数
ビットのデジタル値が入力されデジタル値に応じたアナ
ログ出力を発生させるＤＡコンバータと、ＤＡコンバー
タに入力するデジタル値のデフォルト値を複数規定する
とともに、電源投入から定常動作に達するまでの期間に
おいてＤＡコンバータに入力するデジタル値を前記デフ
ォルト値から選択するデフォルト値発生手段とを備える
ものである。
ビットのデジタル値が入力されデジタル値に応じたアナ
ログ出力を発生させるＤＡコンバータと、ＤＡコンバー
タに入力するデジタル値のデフォルト値を複数規定する
とともに、電源投入から定常動作に達するまでの期間に
おいてＤＡコンバータに入力するデジタル値を前記デフ
ォルト値から選択するデフォルト値発生手段とを備える
ものである。
【０００８】請求項２の発明は、請求項１の発明におい
て、デフォルト値発生手段が、電源投入から定常動作に
達するまでの期間に導通し定常動作後に遮断されるスイ
ッチ素子と、前記スイッチ素子を通してＤＡコンバータ
の入力端の所要ビットに接続されるとともに当該ビット
のビット値を選択可能とするスイッチとを備えるもので
ある。
て、デフォルト値発生手段が、電源投入から定常動作に
達するまでの期間に導通し定常動作後に遮断されるスイ
ッチ素子と、前記スイッチ素子を通してＤＡコンバータ
の入力端の所要ビットに接続されるとともに当該ビット
のビット値を選択可能とするスイッチとを備えるもので
ある。
【０００９】請求項３の発明は、請求項２の発明におい
て、ＤＡコンバータにはマイクロプロセッサから出力さ
れたデジタル値が入力され、前記マイクロプロセッサが
電源投入後のリセット期間の終了時に前記スイッチ素子
を遮断するものである。
て、ＤＡコンバータにはマイクロプロセッサから出力さ
れたデジタル値が入力され、前記マイクロプロセッサが
電源投入後のリセット期間の終了時に前記スイッチ素子
を遮断するものである。
【００１０】請求項４の発明は、請求項１ないし請求項
３の発明において、前記デフォルト値発生手段が、ＤＡ
コンバータの最上位ビットを１にする状態と０にする状
態とを選択するものである。
３の発明において、前記デフォルト値発生手段が、ＤＡ
コンバータの最上位ビットを１にする状態と０にする状
態とを選択するものである。
【００１１】
【発明の実施の形態】本実施形態で示すＤＡコンバータ
は、０を基準として正極性のアナログ出力が得られる状
態と、０を基準として正負両極性のアナログ出力が得ら
れる状態との選択が可能になっているものとする。単一
方向出力は０を基準として負極性のアナログ出力が得ら
れるようにしてもよい。以下では、前者のアナログ出力
を単一方向出力、後者のアナログ出力を両方向出力と呼
ぶ。アナログ出力の変化範囲を切り換えるにはＤＡコン
バータのオフセット値（参照電圧）を切り換えるレンジ
切換手段が設けられるが、図１には示していない。
は、０を基準として正極性のアナログ出力が得られる状
態と、０を基準として正負両極性のアナログ出力が得ら
れる状態との選択が可能になっているものとする。単一
方向出力は０を基準として負極性のアナログ出力が得ら
れるようにしてもよい。以下では、前者のアナログ出力
を単一方向出力、後者のアナログ出力を両方向出力と呼
ぶ。アナログ出力の変化範囲を切り換えるにはＤＡコン
バータのオフセット値（参照電圧）を切り換えるレンジ
切換手段が設けられるが、図１には示していない。
【００１２】しかして、図１に示すＤＡコンバータ１は
１２ビット入力であって、書込端子ＷＲへの入力値がＬ
レベル（Ｌレベルを論理値の０とする）であると、入力
されたデジタル値に応じたアナログ出力を発生するよう
に構成されている。ＤＡコンバータ１の入力端および書
込端子ＷＲはそれぞれフォトカプラＰＣ０〜ＰＣ１２を
介してマイクロプロセッサ２のポートＰ４０〜Ｐ４７，
Ｐ５０〜Ｐ５３，Ｐ１０に接続されている。各フォトカ
プラＰＣ０〜ＰＣ１２の入力側である発光素子は、プル
アップ抵抗ＲＵ０〜ＲＵ１２と直列接続され、この直列
回路がマイクロプロセッサ２の各ポートＰ４０〜Ｐ４
７，Ｐ５０〜Ｐ５３，Ｐ１０に接続される。また、各フ
ォトカプラＰＣ０〜ＰＣ１２の出力側である受光素子
は、プルダウン抵抗ＲＤ０〜ＲＤ１２と直列接続され、
各受光素子と各プルダウン抵抗ＲＤ０〜ＲＤ１２との接
続点がＤＡコンバータ１の各入力端および書込端子ＷＲ
に接続される。
１２ビット入力であって、書込端子ＷＲへの入力値がＬ
レベル（Ｌレベルを論理値の０とする）であると、入力
されたデジタル値に応じたアナログ出力を発生するよう
に構成されている。ＤＡコンバータ１の入力端および書
込端子ＷＲはそれぞれフォトカプラＰＣ０〜ＰＣ１２を
介してマイクロプロセッサ２のポートＰ４０〜Ｐ４７，
Ｐ５０〜Ｐ５３，Ｐ１０に接続されている。各フォトカ
プラＰＣ０〜ＰＣ１２の入力側である発光素子は、プル
アップ抵抗ＲＵ０〜ＲＵ１２と直列接続され、この直列
回路がマイクロプロセッサ２の各ポートＰ４０〜Ｐ４
７，Ｐ５０〜Ｐ５３，Ｐ１０に接続される。また、各フ
ォトカプラＰＣ０〜ＰＣ１２の出力側である受光素子
は、プルダウン抵抗ＲＤ０〜ＲＤ１２と直列接続され、
各受光素子と各プルダウン抵抗ＲＤ０〜ＲＤ１２との接
続点がＤＡコンバータ１の各入力端および書込端子ＷＲ
に接続される。
【００１３】マイクロプロセッサ２の各ポートＰ４０〜
Ｐ４７，Ｐ５０〜Ｐ５３，Ｐ１０が入力（オープン）時
には、フォトカプラＰＣ０〜ＰＣ１２の入力側に電流が
流れないから、出力側もオフであって、ＤＡコンバータ
１の入力端ないし書込端子ＷＲはＬレベル（論理値の０
に対応させている）になる。マイクロプロセッサ２の各
ポートＰ４０〜Ｐ４７，Ｐ５０〜Ｐ５３，Ｐ１０のいず
れかがＬレベル（マイクロプロセッサ２の出力はＬレベ
ルが論理値の１に対応する）になると、フォトカプラＰ
Ｃ０〜ＰＣ１２の入力側に電流が流れて出力側がオンに
なり、ＤＡコンバータ１にはＨレベルが入力される。こ
のようにマイクロプロセッサ２から出力されるデジタル
値をＤＡコンバータ１に与えてアナログ出力を発生させ
ることができる。
Ｐ４７，Ｐ５０〜Ｐ５３，Ｐ１０が入力（オープン）時
には、フォトカプラＰＣ０〜ＰＣ１２の入力側に電流が
流れないから、出力側もオフであって、ＤＡコンバータ
１の入力端ないし書込端子ＷＲはＬレベル（論理値の０
に対応させている）になる。マイクロプロセッサ２の各
ポートＰ４０〜Ｐ４７，Ｐ５０〜Ｐ５３，Ｐ１０のいず
れかがＬレベル（マイクロプロセッサ２の出力はＬレベ
ルが論理値の１に対応する）になると、フォトカプラＰ
Ｃ０〜ＰＣ１２の入力側に電流が流れて出力側がオンに
なり、ＤＡコンバータ１にはＨレベルが入力される。こ
のようにマイクロプロセッサ２から出力されるデジタル
値をＤＡコンバータ１に与えてアナログ出力を発生させ
ることができる。
【００１４】ところで、電源投入直後などのリセット期
間中におけるＤＡコンバータ１の出力値をデフォルト値
に固定するために、本実施形態ではデフォルト値発生手
段を設けている。ここで、本実施形態はアナログ出力を
単一方向出力と両方向出力とに切り換えることを想定し
ており、デフォルト値がいずれの場合も０になるように
する例を示す。たとえば、単一方向出力では０〜２０ｍ
Ａ、両方向出力では−１０〜１０Ｖを出力するものとす
る。本実施形態では１２ビット入力のＤＡコンバータを
用いているから、単一方向出力での０は２進数で「００
００００００００００」であり、両方向出力での０は２
進数で「１０００００００００００」に対応する。つま
り、単一方向出力か両方向出力かを切り換える際に、最
上位ビットを１にするか０にするかでアナログ出力をい
ずれも０に設定することができることになる。
間中におけるＤＡコンバータ１の出力値をデフォルト値
に固定するために、本実施形態ではデフォルト値発生手
段を設けている。ここで、本実施形態はアナログ出力を
単一方向出力と両方向出力とに切り換えることを想定し
ており、デフォルト値がいずれの場合も０になるように
する例を示す。たとえば、単一方向出力では０〜２０ｍ
Ａ、両方向出力では−１０〜１０Ｖを出力するものとす
る。本実施形態では１２ビット入力のＤＡコンバータを
用いているから、単一方向出力での０は２進数で「００
００００００００００」であり、両方向出力での０は２
進数で「１０００００００００００」に対応する。つま
り、単一方向出力か両方向出力かを切り換える際に、最
上位ビットを１にするか０にするかでアナログ出力をい
ずれも０に設定することができることになる。
【００１５】デフォルト値発生手段は、ｎｐｎ形のトラ
ンジスタよりなるスイッチ要素Ｑと、スイッチ要素Ｑの
エミッタに接続されたスイッチＳＷと、スイッチ要素Ｑ
のベースおよびエミッタをそれぞれプルアップするプル
アップ抵抗Ｒ１，Ｒ２と、コレクタ抵抗Ｒ３とにより構
成されている。スイッチ要素ＱのエミッタはスイッチＳ
Ｗがオフであればプルアップ抵抗Ｒ２によりＨレベルに
なり、スイッチＳＷがオンになると接地されてＬレベル
になる。スイッチ要素Ｑのベースはマイクロプロセッサ
２の１つのポートＰ５４に接続されており、このポート
Ｐ５４も他のポートＰ４０〜Ｐ４７，Ｐ５０〜Ｐ５４，
Ｐ１０と同様に、電源投入後のリセット期間中には入力
（オープン）になる。スイッチ要素Ｑのコレクタは、コ
レクタ抵抗Ｒ３を介してＤＡコンバータ１に入力される
デジタル値の最上位ビットを与えるマイクロプロセッサ
２のポートＰ５３に接続される。
ンジスタよりなるスイッチ要素Ｑと、スイッチ要素Ｑの
エミッタに接続されたスイッチＳＷと、スイッチ要素Ｑ
のベースおよびエミッタをそれぞれプルアップするプル
アップ抵抗Ｒ１，Ｒ２と、コレクタ抵抗Ｒ３とにより構
成されている。スイッチ要素ＱのエミッタはスイッチＳ
Ｗがオフであればプルアップ抵抗Ｒ２によりＨレベルに
なり、スイッチＳＷがオンになると接地されてＬレベル
になる。スイッチ要素Ｑのベースはマイクロプロセッサ
２の１つのポートＰ５４に接続されており、このポート
Ｐ５４も他のポートＰ４０〜Ｐ４７，Ｐ５０〜Ｐ５４，
Ｐ１０と同様に、電源投入後のリセット期間中には入力
（オープン）になる。スイッチ要素Ｑのコレクタは、コ
レクタ抵抗Ｒ３を介してＤＡコンバータ１に入力される
デジタル値の最上位ビットを与えるマイクロプロセッサ
２のポートＰ５３に接続される。
【００１６】上述の構成によれば、電源投入後のリセッ
ト期間中には、ポートＰ５４がオープンであるから、ス
イッチ要素Ｑのベースにはプルアップ抵抗Ｒ１により電
圧が印加されて導通しようとする。ここで、スイッチＳ
Ｗがオフであるとスイッチ要素Ｑのエミッタがベースと
同電位になるからスイッチ要素Ｑは通電せず、フォトカ
プラＰＣ１１の入力側に電流が流れないから、ＤＡコン
バータ１の最上位ビットは０になる。ＤＡコンバータ１
の他のビットへの入力も０であって、ＤＡコンバータ１
の入力は「００００００００００００」になる。つま
り、単一方向出力のデフォルト値が得られる。ここで、
書込端子ＷＲへの入力もＬレベルであるから、スイッチ
ＳＷのオフ状態を単一方向出力に対応付けておけば、Ｄ
Ａコンバータ１に入力されるデジタル値を固定してアナ
ログ出力をデフォルト値である０にすることができる。
ト期間中には、ポートＰ５４がオープンであるから、ス
イッチ要素Ｑのベースにはプルアップ抵抗Ｒ１により電
圧が印加されて導通しようとする。ここで、スイッチＳ
Ｗがオフであるとスイッチ要素Ｑのエミッタがベースと
同電位になるからスイッチ要素Ｑは通電せず、フォトカ
プラＰＣ１１の入力側に電流が流れないから、ＤＡコン
バータ１の最上位ビットは０になる。ＤＡコンバータ１
の他のビットへの入力も０であって、ＤＡコンバータ１
の入力は「００００００００００００」になる。つま
り、単一方向出力のデフォルト値が得られる。ここで、
書込端子ＷＲへの入力もＬレベルであるから、スイッチ
ＳＷのオフ状態を単一方向出力に対応付けておけば、Ｄ
Ａコンバータ１に入力されるデジタル値を固定してアナ
ログ出力をデフォルト値である０にすることができる。
【００１７】ポートＰ５４はリセット期間が終了してマ
イクロプロセッサ２から通常の値が出力される定常動作
に移行するとＬレベルになり、ポートＰ５４がＬレベル
になると、スイッチ要素Ｑはオフになるから、スイッチ
ＳＷのオンオフとは無関係にマイクロプロセッサ２の出
力をＤＡコンバータ１に与えることができるようにな
る。
イクロプロセッサ２から通常の値が出力される定常動作
に移行するとＬレベルになり、ポートＰ５４がＬレベル
になると、スイッチ要素Ｑはオフになるから、スイッチ
ＳＷのオンオフとは無関係にマイクロプロセッサ２の出
力をＤＡコンバータ１に与えることができるようにな
る。
【００１８】一方、両方向出力については、スイッチＳ
Ｗのオン状態を対応付けておく。スイッチＳＷがオンで
あると、リセット期間中にはポートＰ５３の出力がスイ
ッチ要素ＱおよびスイッチＳＷを通してＬレベルに引き
込まれるから、フォトカプラＰＣ１１の入力側に電流が
流れ、フォトカプラＰＣ１１の出力側が導通する。つま
り、ＤＡコンバータ１の入力の最上位ビットは１にな
る。ＤＡコンバータ１の他のビットへの入力は０である
から、ＤＡコンバータ１の入力は「１００００００００
０００」になる。つまり、両方向出力のデフォルト値を
得ることができ、このときのアナログ出力は０になる。
リセット期間が終了した時点でスイッチ要素Ｑがオフに
なりスイッチＳＷのオンオフの状態とは無関係にマイク
ロプロセッサ１の出力をＤＡコンバータ１に与えること
ができるようになるのは、単一方向出力の場合と同様で
ある。
Ｗのオン状態を対応付けておく。スイッチＳＷがオンで
あると、リセット期間中にはポートＰ５３の出力がスイ
ッチ要素ＱおよびスイッチＳＷを通してＬレベルに引き
込まれるから、フォトカプラＰＣ１１の入力側に電流が
流れ、フォトカプラＰＣ１１の出力側が導通する。つま
り、ＤＡコンバータ１の入力の最上位ビットは１にな
る。ＤＡコンバータ１の他のビットへの入力は０である
から、ＤＡコンバータ１の入力は「１００００００００
０００」になる。つまり、両方向出力のデフォルト値を
得ることができ、このときのアナログ出力は０になる。
リセット期間が終了した時点でスイッチ要素Ｑがオフに
なりスイッチＳＷのオンオフの状態とは無関係にマイク
ロプロセッサ１の出力をＤＡコンバータ１に与えること
ができるようになるのは、単一方向出力の場合と同様で
ある。
【００１９】以上のように、単一方向出力か両方向出力
かに応じてスイッチＳＷをオンオフさせるだけで所望の
デフォルト値を得るためのデジタル値をＤＡコンバータ
１に与えることができるのである。なお、上述の実施形
態において最上位ビットのみを切り換えているが、デフ
ォルト値に応じて他のビットに同様の構成を適用するこ
とも可能である。
かに応じてスイッチＳＷをオンオフさせるだけで所望の
デフォルト値を得るためのデジタル値をＤＡコンバータ
１に与えることができるのである。なお、上述の実施形
態において最上位ビットのみを切り換えているが、デフ
ォルト値に応じて他のビットに同様の構成を適用するこ
とも可能である。
【００２０】
【発明の効果】請求項１の発明は、複数ビットのデジタ
ル値が入力されデジタル値に応じたアナログ出力を発生
させるＤＡコンバータと、ＤＡコンバータに入力するデ
ジタル値のデフォルト値を複数規定するとともに、電源
投入から定常動作に達するまでの期間においてＤＡコン
バータに入力するデジタル値を前記デフォルト値から選
択するデフォルト値発生手段とを備えるものであり、電
源投入から定常状態に達するまでの期間に、デフォルト
値発生手段からデフォルト値をＤＡコンバータに入力す
るから、この期間にＤＡコンバータへ不定値が入力され
るのを防止することができる。しかも、デフォルト値発
生手段は複数のデフォルト値を発生することができるか
ら、アナログ出力に応じたデフォルト値を入力すること
により、電源投入から定常動作に達するまでの期間にア
ナログ出力を所望値に設定することが可能になる。
ル値が入力されデジタル値に応じたアナログ出力を発生
させるＤＡコンバータと、ＤＡコンバータに入力するデ
ジタル値のデフォルト値を複数規定するとともに、電源
投入から定常動作に達するまでの期間においてＤＡコン
バータに入力するデジタル値を前記デフォルト値から選
択するデフォルト値発生手段とを備えるものであり、電
源投入から定常状態に達するまでの期間に、デフォルト
値発生手段からデフォルト値をＤＡコンバータに入力す
るから、この期間にＤＡコンバータへ不定値が入力され
るのを防止することができる。しかも、デフォルト値発
生手段は複数のデフォルト値を発生することができるか
ら、アナログ出力に応じたデフォルト値を入力すること
により、電源投入から定常動作に達するまでの期間にア
ナログ出力を所望値に設定することが可能になる。
【００２１】請求項２の発明は、請求項１の発明におい
て、デフォルト値発生手段が、電源投入から定常動作に
達するまでの期間に導通し定常動作後に遮断されるスイ
ッチ素子と、前記スイッチ素子を通してＤＡコンバータ
の入力端の所要ビットに接続されるとともに当該ビット
のビット値を選択可能とするスイッチとを備えるもので
あり、スイッチによりデフォルト値を選択することがで
きるから、アナログ出力の変化範囲の切換などに連動さ
せてデフォルト値を指定することができる。
て、デフォルト値発生手段が、電源投入から定常動作に
達するまでの期間に導通し定常動作後に遮断されるスイ
ッチ素子と、前記スイッチ素子を通してＤＡコンバータ
の入力端の所要ビットに接続されるとともに当該ビット
のビット値を選択可能とするスイッチとを備えるもので
あり、スイッチによりデフォルト値を選択することがで
きるから、アナログ出力の変化範囲の切換などに連動さ
せてデフォルト値を指定することができる。
【００２２】請求項３の発明は、請求項２の発明におい
て、ＤＡコンバータにはマイクロプロセッサから出力さ
れたデジタル値が入力され、前記マイクロプロセッサが
電源投入後のリセット期間の終了時に前記スイッチ素子
を遮断するものであり、この構成によって、電源投入後
のリセット期間においてマイクロプロセッサから不定値
が出力されてもＤＡコンバータのアナログ出力をデフォ
ルト値に保つことが可能になり、しかもリセット期間の
終了時にはマイクロプロセッサがスイッチ素子を遮断す
ることでマイクロプロセッサの出力をＤＡコンバータに
与えてマイクロプロセッサの出力値に応じたアナログ出
力を得ることができる。
て、ＤＡコンバータにはマイクロプロセッサから出力さ
れたデジタル値が入力され、前記マイクロプロセッサが
電源投入後のリセット期間の終了時に前記スイッチ素子
を遮断するものであり、この構成によって、電源投入後
のリセット期間においてマイクロプロセッサから不定値
が出力されてもＤＡコンバータのアナログ出力をデフォ
ルト値に保つことが可能になり、しかもリセット期間の
終了時にはマイクロプロセッサがスイッチ素子を遮断す
ることでマイクロプロセッサの出力をＤＡコンバータに
与えてマイクロプロセッサの出力値に応じたアナログ出
力を得ることができる。
【００２３】請求項４の発明は、請求項１ないし請求項
３の発明において、前記デフォルト値発生手段が、ＤＡ
コンバータの最上位ビットを１にする状態と０にする状
態とを選択するものであり、この設定によってＤＡコン
バータからのアナログ出力の変化範囲の下限値をデフォ
ルト値とする状態と、変化範囲の中央値をデフォルト値
とする状態とを１ビットのビット値を指定するだけで選
択することが可能になる。
３の発明において、前記デフォルト値発生手段が、ＤＡ
コンバータの最上位ビットを１にする状態と０にする状
態とを選択するものであり、この設定によってＤＡコン
バータからのアナログ出力の変化範囲の下限値をデフォ
ルト値とする状態と、変化範囲の中央値をデフォルト値
とする状態とを１ビットのビット値を指定するだけで選
択することが可能になる。
【図１】本発明の実施形態を示す回路図である。
１ ＤＡコンバータ ２ マイクロプロセッサ Ｑ スイッチ要素 ＳＷ スイッチ
Claims (4)
- 【請求項１】 複数ビットのデジタル値が入力されデジ
タル値に応じたアナログ出力を発生させるＤＡコンバー
タと、ＤＡコンバータに入力するデジタル値のデフォル
ト値を複数規定するとともに、電源投入から定常動作に
達するまでの期間においてＤＡコンバータに入力するデ
ジタル値を前記デフォルト値から選択するデフォルト値
発生手段とを備えることを特徴とするＤＡコンバータの
出力制御回路。 - 【請求項２】 デフォルト値発生手段は、電源投入から
定常動作に達するまでの期間に導通し定常動作後に遮断
されるスイッチ素子と、前記スイッチ素子を通してＤＡ
コンバータの入力端の所要ビットに接続されるとともに
当該ビットのビット値を選択可能とするスイッチとを備
えることを特徴とする請求項１記載のＤＡコンバータの
出力制御回路。 - 【請求項３】 ＤＡコンバータにはマイクロプロセッサ
から出力されたデジタル値が入力され、前記マイクロプ
ロセッサは電源投入後のリセット期間の終了時に前記ス
イッチ素子を遮断することを特徴とする請求項２記載の
ＤＡコンバータの出力制御回路。 - 【請求項４】 前記デフォルト値発生手段は、ＤＡコン
バータの最上位ビットを１にする状態と０にする状態と
を選択することを特徴とする請求項１ないし請求項３の
いずれかに記載のＤＡコンバータの出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14461998A JPH11340829A (ja) | 1998-05-26 | 1998-05-26 | Ｄａコンバータの出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14461998A JPH11340829A (ja) | 1998-05-26 | 1998-05-26 | Ｄａコンバータの出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340829A true JPH11340829A (ja) | 1999-12-10 |
Family
ID=15366258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14461998A Pending JPH11340829A (ja) | 1998-05-26 | 1998-05-26 | Ｄａコンバータの出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340829A (ja) |
-
1998
- 1998-05-26 JP JP14461998A patent/JPH11340829A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6985343B2 (en) | Programmable power management switch | |
| JP2009183143A (ja) | 閾値検出回路 | |
| CN105676933A (zh) | 一种快速启动型数字低压差稳压器 | |
| JPH10271680A (ja) | 電源回路 | |
| JPH11340829A (ja) | Ｄａコンバータの出力制御回路 | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| KR0127764B1 (ko) | 캠코더의 특성조정장치 및 그 조정방법 | |
| JP2005521353A (ja) | デジタル通信用のインタフェース | |
| JP2004166201A (ja) | 複数の選択可能な機能または状態を有する電子回路構成または電子回路 | |
| JP2005266843A (ja) | 入力装置 | |
| JPH08106345A (ja) | 異電圧素子間インタフェース装置 | |
| KR100650726B1 (ko) | 메모리 장치용 내부전압 공급장치 | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| JP2012098865A (ja) | 入力装置 | |
| KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| KR930007544Y1 (ko) | 전원의 선택 공급 회로 | |
| JP2828761B2 (ja) | 電流ミラー回路 | |
| KR940001190B1 (ko) | 디머의 조광 제어방법 | |
| KR940017804A (ko) | 초절전 스탠바이(stand-by)회로 | |
| JPH04313070A (ja) | 電源電圧検出回路 | |
| JP2006024975A (ja) | Ａｄコンバータｌｓｉ | |
| KR930009429B1 (ko) | 아날로그레벨 출력시스템 | |
| KR0137425Y1 (ko) | 절전형 마이크장치 | |
| US6128437A (en) | Digital control for revolving speed of DC motor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20051222 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051227 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060227 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060322 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |