JPH11341019A - 多重通信システム - Google Patents

Abstract

(57)【要約】 【課題】 マスタノードが通信不能になっても、スレー
ブノード間でのデータ交換を可能にし、制限された範囲
であっても、入力による負荷駆動を可能とすることので
きる多重通信システムを提供する。 【解決手段】 同一の識別情報を割り当てられたスレー
ブノード４０、５０の各々が、入力／出力ポートの状態
を保持する第１の入力／出力レジスタと、第１の入力／
出力レジスタと異なるが他スレーブノードの第１の出力
／入力レジスタと同じアドレスを付された第２の入力／
出力レジスタとをそれぞれ有する。スレーブノードは、
マスタノード１０の異常の検出に応じて、第１の入力／
出力レジスタの内容を第２の入力／出力レジスタに移行
し、第２の入力レジスタの内容を、識別情報及び第２の
入力レジスタのアドレスと共に多重通信ラインＢＬに送
出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマスタノードと少な
くとも２つのスレーブノードとを共通の多重通信ライ
ン、すなわちバスラインによって相互接続してなる多重
通信システムに係り、特に、マスタノードがスレーブの
制御を全て行うようにした多重通信システムに関するも
のである。

【０００２】

【従来の技術】従来、この種のシステムでは、マスタノ
ードとスレーブノードとの間でのみデータ交換が可能
で、スレーブノードの入力レベルの１つが変化したした
ときマスタノードに自動的に送信するイベント送信が行
われる。このイベント送信に基づいてマスタノードから
スレーブノードにデータを転送するときには、マスタノ
ードは必要とする相手ノードのＩＤを含むフレームでス
レーブノードを指定してデータ転送を行う。一方、スレ
ーブノードからマスタノードへのデータの転送はポーリ
ング方式により行う。マスタノードはスレーブノードを
定期的に１つづつ選び、各ノードはマスタノードに指定
されたときに応答送信によりデータ転送動作にはいる。

【０００３】マスタノードとスレーブノードとの間の通
信は、基本的に上述した２つの方法で行われ、マスタノ
ードには、スレーブノードからポーリングによって或い
はイベント発生によって転送されてきた入力情報が集め
られて格納されている。スレーブノードからポーリング
によって転送されてきた出力状態に関する情報が集めら
れて格納されている。そして、入力情報と出力情報とが
一致しなくたったとき、この入力情報を含むデータをそ
れに対応する出力情報をもったスレーブノードに転送し
て出力情報を入力情報に一致させるようにすることで、
入力に応じた負荷駆動を行わせる。このようなマスタ−
スレーブ方式では、スレーブの制御の負担を軽減でき、
コストダウンを図ることができるというメリットがあ
る。

【０００４】

【発明が解決しようとする課題】しかし、この多重通信
においては、マスタノードに不具合が生じると、制御不
能に陥ってしまい、複数のスレーブが全て動作不能にな
ってしまうという問題がある。

【０００５】よって本発明は、上述した従来の問題点に
鑑み、マスタノードが通信不能になっても、スレーブノ
ード間でのデータ交換を可能にし、制限された範囲であ
っても、入力による負荷駆動を可能とすることのできる
多重通信システムを提供することを課題としている。

【０００６】

【課題を解決するための手段】上記課題を解決するため
なされた請求項１記載の発明は、多重通信ラインによっ
て相互接続され、１つをマスタノード、２つを入力／出
力ポートをそれぞれ有するスレーブノードとする少なく
とも３つのノードを有し、前記マスタノードが一定周期
の定期送信を各スレーブノードに対して行い、前記スレ
ーブノードがマスタノードからの定期送信に対して応答
送信を行い、前記多重通信ラインを介して前記マスタノ
ードと前記スレーブノードの各々との間で通信を行って
前記スレーブノード間のデータ交換を行うようにした多
重通信システムにおいて、前記スレーブノードの２つが
当該スレーブノードを他ノードと識別する同一の識別情
報を割り当てられ、前記スレーブノードの各々が、前記
入力／出力ポートの状態を保持する第１の入力／出力レ
ジスタと、該第１の入力／出力レジスタと異なるが他ス
レーブノードの第１の出力／入力レジスタと同じアドレ
スを付された第２の入力／出力レジスタとをそれぞれ有
し、前記スレーブノードは、前記マスタノードの異常の
検出に応じて、前記第１の入力／出力レジスタの内容を
前記第２の入力／出力レジスタに移行し、前記第２の入
力レジスタの内容を、前記識別情報及び該第２の入力レ
ジスタのアドレスと共に前記多重通信ラインに送出する
ようにしたことを特徴とする多重通信システムに存す
る。

【０００７】上記構成において、同一の識別情報を割り
当てられたスレーブノードの各々が、自身の入力／出力
ポートの状態を保持する第１の入力／出力レジスタの他
に、第１の入力／出力レジスタと異なるが他スレーブノ
ードの第１の出力／入力レジスタと同じアドレスを付さ
れた第２の入力／出力レジスタとを有し、各スレーブノ
ードは、マスタノードの異常の検出に応じて、第１の入
力／出力レジスタの内容を第２の入力／出力レジスタに
移行し、この第２の入力レジスタの内容を、識別情報及
び第２の入力レジスタのアドレスと共に多重通信ライン
に送出しているので、スレーブノードが多重通信ライン
に送信したデータを、他スレーブノードは自ノード宛て
に送信したデータとして受信することができ、マスタノ
ードの送信が不具合となっても、２つのスレーブノード
間で直接必要なデータの授受を行って入力に対応する負
荷を駆動することができる。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明による多重通信シス
テムの概略構成を示す回路構成図である。

【０００９】図１において、符号１０で示すブロックは
マスタノード、符号４０及び５０で示すブロックはスレ
ーブノードをそれぞれ構成し、これらのノードは多重通
信ライン、すなわち、通信バスラインＢＬによって相互
接続されている。

【００１０】マスタノード１０は通信用ＩＣ１００と、
ＣＰＵ、ＲＯＭ及びＲＡＭなどからなるマクロコンピュ
ータ（μＣＯＭ）２００とを内蔵し、内蔵のＣＰＵはＲ
ＯＭに格納されているプログラムに従って各種のデータ
処理や制御を行い、ＲＡＭはスレーブノードから集めた
各種の状態情報を格納している。スレーブノード４０及
び５０はＣＰＵは内蔵せずスレーブ通信用ＩＣ４０ａ及
び５０ａのみを内蔵している。

【００１１】スレーブノード４０及び５０が内蔵するス
レーブ通信用ＩＣ４０ａ及び５０ａはマスタノード１０
の通信用ＩＣ１００と同一の構成を有し、図２のブロッ
ク図に示すように、受信ポートピンＲＸＯ、送信ポート
ピンＴＸＯ、電源ポートピンＶＤＤ、アースポートピン
ＶＳＳ、振動子ポートピンＸＴＡＬ１，ＸＴＡＬ２、リ
セットポートピンＲＥＳＥＴ、ＩＤポートピンＩＤ０１
〜ＩＤ０５、入力／出力（Ｉ／Ｏ）ポートピンＰ０〜Ｐ
３１とを有し、受信制御論理部１００ａ、ビットストリ
ーム処理部１００ｂ、送受信論理部１００ｃ、Ｉ／Ｏレ
ジスタ１００ｄ、ポート論理部１００ｅ、ＩＤラッチ部
１００ｆ、エラー管理論理部１００ｇ、通信異常検出部
１００ｈなどを内蔵している。

【００１２】送受信論理部１００ｃは、ＩＤを受信する
と、通信用ＩＣのＩＤと比較し、メッセージの内容がマ
ッチングしたらポートに出力する。送信メッセージは、
ポート論理部１００ｅからのレジスタのアドレス内容
と、ＩＤ、ステータス、レジスタアドレスをまとめたも
のである。ビットストリーム処理部１００ｂは、送受信
論理部１００ｃの並列データと受信部の多重データとの
間で、連続的にデータの流れを調整し、送受信、ビット
設定／消去、調停とエラー検出を実行する。通信異常検
出部１００ｈは、ビットストリーム処理部１００ｂでの
処理を監視し、マスタノード１０からの定期送信の受信
が正常であるかどうかを検出する。このために、内部に
タイマ機能を有し、受信が正常である毎にタイマカウン
タをクリアし、それ以外ではタイマカウンタのカウント
アップを続け、カウンタ値が一定値以上となったときマ
スタノード１０の通信異常と判断する。通信異常検出部
１００ｈはまた、タイマカウンタのクリア毎に反転する
例えばフリップフロップからなる図示しない反転回路を
内蔵し、この反転回路の出力するＨ、Ｌパルスからなる
検出パルスを出力している。エラー管理論理部１００ｇ
はエラー管理を行うためのものである。

【００１３】スレーブ通信用ＩＣ１００の入力／出力
は、マスタノード１０により３２のＩ／ＯポートピンＰ
０〜Ｐ３１に設定されることができる。

【００１４】設定されたポートピンが入力の場合には、
ポートピンＰ０〜Ｐ３１の入力レベルＨ、Ｌは次の２つ
の方法でマスタノードに送信される。まず、マスタノー
ド１０からのデータフレームによる送信要求、すなわ
ち、ポーリングに対する応答として、データフレームに
て送信される。また、エッジトリガモードの場合では、
通信用ＩＣはポートピンの立ち上がり、立ち下がりエッ
ジの検出により、データフレームにて送信される。

【００１５】設定されたポートピンが出力の場合には、
データ出力レジスタはマスタノードからセットされ、ポ
ートピンへは、出力イネーブルレジスタに「１」がセッ
トされているビットだけ出力される。

【００１６】スレーブノード４０のスレーブ通信用ＩＣ
１００のＩ／Ｏレジスタ１００ｄのマップは、図３に示
すようになっている。各々が１６ビット構成のアドレス
０〜３によって構成され、アドレス０及びアドレス１に
は自ノード用の第１のデータ入力／出力１及びデータ入
力／出力２レジスタが、アドレス２及びアドレス３には
他ノード用の第２のデータ入力／出力１及びデータ入力
／出力２レジスタがそれぞれ形成されている。スレーブ
ノード５０のスレーブ通信用ＩＣ１００のＩ／Ｏレジス
タ１００ｄのマップは、図示しないが、アドレス０及び
アドレス１には他ノード用の第２のデータ入力／出力１
及びデータ入力／出力２レジスタが、アドレス２及びア
ドレス３には自ノード用の第１のデータ入力／出力１及
びデータ入力／出力２レジスタがそれぞれ形成されるよ
うになっている。

【００１７】データ入力レジスタ１及びデータ入力レジ
スタ２（アドレス０、１）は読み出し専用レジスタとな
っており、各々の入力はイベントキャプチャモードで設
定され供給される。入力レベルの１つが変わることによ
って自動的に送信される（イベント送信）。このレジス
タはポートＰ０〜Ｐ３１の状態を含んでいるが、レジス
タ設定値は１６ビットであるので、ポートを２分割する
ことで、レベルをレジスタ内に取り込むことが可能であ
る。データ入力１及び２の１つのポートの変化をエッジ
検出したとき、送信バッファに読み込まれているコント
ロールフィールドの後に同期したメッセージが送られる
ので、入力処理に対して遅れて準備される。従って、入
力データレジスタの伝送とエッジ検出との間に他の入力
信号が入力ポートに発生すると、入力データレジスタビ
ットが一致している部分は現在の入力ポートに上書きさ
れる。

【００１８】アドレス０及びアドレス１のデータ出力レ
ジスタ１及びデータ出力レジスタ２は書き込み専用レジ
スタとなっており、ポートピンの出力データを有する。
出力ポートレジスタの新しいデータは、通信が成功した
とき出力ポートに直接書き込まれ処理される。

【００１９】アドレス２及びアドレス３の読み書き可能
なレジスタからなる他ノード用の第２のデータ入力／出
力１及びデータ入力／出力２レジスタには、マスタノー
ドからの定期的なポーリングが途絶えた場合に通信異常
と判断されたときに、自ノード用の第１のデータ入力／
出力１及びデータ入力／出力２レジスタの内容が移行さ
れてコピーされ、このレジスタを含んだフレームが他ノ
ードに送信される。

【００２０】通信用ＩＣによる処理は、図４（ａ）に示
すような標準フォーマットの１１種類のＩＤ０〜ＩＤ１
０フレームによって決定され、送信と受信は２つのＩＤ
を区別して動作する。同図において、ビットＩＤ０のＤ
ＩＲは送信データのとき１、受信データのとき０にさ
れ、これによって送受信データの方向を認識可能にす
る。ビットＩＤ１〜ＩＤ５のＩＤ０１〜ＩＤ０５は、ス
レーブノードの識別のために割り当てられ、ソースアド
レスの割り当てのために使用され、最高３２ノードの識
別が行える。しかし、スレーブノード４０及び５０には
同一のＩＤが割り当てられている。ビットＩＤ６〜ＩＤ
８のＭＡ０１〜ＭＡ０３はマスタノードの識別としてマ
スタアドレスの割り当てのために使用され、最高８ノー
ドの識別が行える。ビットＩＤ９のＭ−Ｓはマスタ−マ
スタ通信の際に１が、マスタ−スレーブ通信のとき０が
それぞれセットされる。ビットＩＤ１０の優先はアビト
レーションのなかで優先順位の高いデータの送信時にセ
ットされる。このビットＩＤ０〜ＩＤ１０は、その先頭
のフレームスタートＳＯＦと最後の送信リクエスト（Ｒ
ＴＲ）とともにアビトレーションフィールドを形成して
いる。

【００２１】アビトレーションフィールドの後には、図
４（ｂ）及び（ｃ）に示すように、データ長さコードを
含むコントロールフィールドと、３バイトのデータフレ
ームが設けられている。この３バイトのデータフレーム
は通信用ＩＣによってまとめて送信される。１バイト目
のデータバイトは、ＲＥＭＯＴＥ、ＥＷ、ＢＭ、スリー
プからなるステータスと、Ａ０〜Ａ３からなるレジスタ
アドレスとを含んでいる。低消費電流モードのとき、マ
スタスレーブの制御によりスリープに１がセットされ
る。レジスタアドレスはＡ０〜Ａ３によって、第１及び
第２のデータ入力／出力１と第１及び第２のデータ入力
／出力２とが指定される。

【００２２】マスタノードがポーリングの際に送信する
送信フレーム、すなわち、通信用ＩＣが受信する受信デ
ータフレームには、１バイト目のデータバイトのステー
タスビットのＲＥＭＯＴＥビットに１が設定されてお
り、これを受信した通信用ＩＣは送信要求と判断して返
送を行う。通信用ＩＣがＩ／Ｏレジスタアドレスの新し
い内容をデータフレームに含めて送信することで、マス
タスレーブで通信用ＩＣによるデータフレームの受信を
確認することができる。なお、返送データフレームには
データ長さコード（ＤＬＣ=３）が含まれている。

【００２３】すなわち、２バイト目のデータバイトには
Ｉ／Ｏレジスタデータ（Ｐ１５〜Ｐ８、Ｐ３１〜Ｐ２
４）が、３バイト目のデータバイトにはＩ／Ｏレジスタ
データ（Ｐ７〜Ｐ０、Ｐ２３〜Ｐ１６）がそれぞれ含ま
れている。

【００２４】ステータスはリモート、スリープなどを含
む。リモートはここに１がセットされることによって、
スレーブノードが通常動作でマスタノードからこれを受
信したときポートデータの返送を行う。

【００２５】スレーブノード４０、５０の通信用ＩＣ４
０ａ、５０ａは、マスタノード１０の故障、欠落等によ
る通信エラーを検出した場合、通信用ＩＣ間でローカル
通信を開始することにより最低限の機能を確保するフェ
イルセーフモードとなる。このフェイルセーフモード
は、通信の異常を検出して、フレームのアビトレーショ
ンフィールドに何等の変更も加えることなく、マスタノ
ードが故障、欠落した場合でも、レジスタアドレスを変
えることで、５ビットのノードアドレスの同じ２ノード
間でのデータ交換を可能にするものである。

【００２６】正常時のアビトレーションフィールドは、
マスタノードからスレーブノードへの通信時には、図５
（ａ）に示すようにＭ−Ｓに０、ＤＩＲに０がそれぞれ
セットされ、スレーブノードからマスタノードへの通信
時には、図５（ｂ）に示すようにＭ−Ｓに０、ＤＩＲに
１がそれぞれセットされる。しかし、ポーリングの停止
などによってマスタノードとの通信異常を検出したとき
には、他のスレーブノードが受信できるように、送信フ
レームのレジスタアドレスを変更するだけで、同じＩＤ
のスレーブノード間の通信が行われる。

【００２７】通信異常発生時のデータフィールドについ
て説明すると、例えばスレーブノード４０側ではアドレ
ス２のレジスタからの１６入力だけをイベント送信し、
スレーブノード５０側では１６ビットの受信データをア
ドレス２のレジスタに出力する。同様に、スレーブノー
ド５０側ではアドレス０のレジスタの１６入力だけをイ
ベント送信し、スレーブノード４０側では１６ビットの
受信データをアドレス０のレジスタに出力する。これに
より入出力データの干渉を防止する。上述した通信異常
発生時のモードは、マスタノードからの正常なフレーム
（定期送信）を受信するまで維持される。

【００２８】以上の構成において、各スレーブノード４
０、５０は、マスタノード１０の通信用ＩＣ１００が一
定時間の周期で行っているポーリングのための定期送信
を一定時間を過ぎても受信しないとき、マスタノードの
通信機能に不具合が生じていると判断し、自ノードのレ
ジスタの内容を他ノードのレジスタのアドレスと同じア
ドレスのレジスタに移し、このレジスタの内容をそのア
ドレスを用いて多重通信ラインＢＬに送信するようにし
ている。

【００２９】従って、これを受信した他方のスレーブノ
ードはマスタノードから自ノードに宛てた送信であると
して、受信してデータを自ノードのアドレスのレジスタ
に取り込み、出力データとして使用して負荷を駆動する
ために利用することができるようになる。よって、マス
タノードが通信不能であっても、２つのスレーブノード
間直接データの授受を行って入力に対応する負荷の駆動
が可能になっている。

【００３０】

【発明の効果】以上説明したように請求項１記載の発明
によれば、スレーブノードが多重通信ラインに送信した
データを、他スレーブノードは自ノード宛てに送信した
データとして受信することができ、マスタノードの送信
が不具合となっても、２つのスレーブノード間で直接必
要なデータの授受を行って入力に対応する負荷を駆動す
ることができるので、マスタノードが通信不能になって
も、スレーブノード間でのデータ交換を可能にし、制限
された範囲であっても、入力による負荷駆動を可能とす
ることのできる多重通信システムが得られる。

【図面の簡単な説明】

【図１】車内ボディー系多重通信用として構成した本発
明による多重通信システムの一実施の形態を示す回路構
成図である。

【図２】図１中の通信用ＩＣの概略構成を示すブロック
図である。

【図３】図２中のＩ／Ｏレジスタのマップを示す図であ
る。

【図４】図１のシステムにおいて使用されるデータフレ
ームの構成を示す図である。

【図５】送信時のＩＤを説明するための説明図である。

【符号の説明】

１０ マスタノード ４０、５０ スレーブノード ＢＬ 多重通信ライン １００ｄ Ｉ／Ｏレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 多重通信ラインによって相互接続され、
   １つをマスタノード、２つを入力／出力ポートをそれぞ
   れ有するスレーブノードとする少なくとも３つのノード
   を有し、前記マスタノードが一定周期の定期送信を各ス
   レーブノードに対して行い、前記スレーブノードがマス
   タノードからの定期送信に対して応答送信を行い、前記
   多重通信ラインを介して前記マスタノードと前記スレー
   ブノードの各々との間で通信を行って前記スレーブノー
   ド間のデータ交換を行うようにした多重通信システムに
   おいて、 前記スレーブノードの２つが当該スレーブノードを他ノ
   ードと識別する同一の識別情報を割り当てられ、 前記スレーブノードの各々が、前記入力／出力ポートの
   状態を保持する第１の入力／出力レジスタと、該第１の
   入力／出力レジスタと異なるが他スレーブノードの第１
   の出力／入力レジスタと同じアドレスを付された第２の
   入力／出力レジスタとをそれぞれ有し、 前記スレーブノードは、前記マスタノードの異常の検出
   に応じて、前記第１の入力／出力レジスタの内容を前記
   第２の入力／出力レジスタに移行し、前記第２の入力レ
   ジスタの内容を、前記識別情報及び該第２の入力レジス
   タのアドレスと共に前記多重通信ラインに送出するよう
   にしたことを特徴とする多重通信システム。