JPH11345497A - 増幅器及びサンプルアンドホールド回路 - Google Patents

Abstract

(57)【要約】 【課題】２種類の差動増幅動作が可能な増幅器と、この
増幅器を用いたサンプルアンドホールド回路を提供す
る。 【解決手段】この増幅器７０は、電圧増幅回路からなる
第１、第２の副増幅回路１１、１２のいずれか一方と、
同じく電圧増幅回路からなる主増幅回路１３とを、切換
回路１５によって接続することで差動増幅回路を構成す
ることができ、切換回路１５で接続状態を変えることで
２種類の差動増幅動作を切り換えることができる。通常
１個の差動増幅回路について２個の電圧増幅回路が必要
なため、２種類の差動増幅動作をするためには４個の電
圧増幅回路が必要になるが、増幅器７０では３個の電圧
増幅回路を用いることで２種類の差動増幅動作ができる
ので、電圧増幅回路の数を少なくでき、回路面積を小さ
くして、消費電力を少なくすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅器及びサンプ
ルアンドホールド回路に関し、特に、入出力回路に多用
されるサンプルホールド回路の改善に関する。

【０００２】

【従来の技術】従来より、時間とともに変化しているア
ナログ信号のある時点の電圧を保持するために、サンプ
ルアンドホールド回路が用いられている。図３において
符号１００は、従来技術のサンプルホールド回路であ
り、前段のアナログ信号出力回路１８１と、後段の信号
処理回路、例えばＡ／Ｄコンバータ１８２との間に配置
されている。

【０００３】このサンプルアンドホールド回路１００
は、サンプリングスイッチ１１１、１１２と、入力切換
スイッチ１１３、１１４と、コンデンサ１２１、１２２
とを２個ずつ有し、オペアンプ１１０を１個有してい
る。

【０００４】オペアンプ１１０は、非反転入力端子Ｔ
₁₁₁と反転入力端子Ｔ₁₁₂と出力端子Ｔ ₁₁₃とを有し、反
転入力端子Ｔ₁₁₂は出力端子Ｔ₁₁₃に接続され、出力端子
Ｔ₁₁₃はサンプルアンドホールド回路１００の出力端子
Ｔ₁₀₂に接続されている。

【０００５】またコンデンサ１２１、１２２の一端はと
もに接地電位Ｖ_ssに接続されており、各コンデンサ１２
１、１２２の他端と、アナログ信号出力回路１８１の出
力端子Ｔ₁₀₁との間には、サンプリングスイッチ１１
１、１１２がそれぞれ接続されている。また、各コンデ
ンサ１２１、１２２の他端と、非反転入力端子Ｔ₁₁₁と
の間には、入力切換スイッチ１１３、１１４がそれぞれ
接続されている。

【０００６】このようなサンプルアンドホールド回路１
００は、その動作にあたって下記のようなＡ相、Ｂ相な
る２つの状態を有するものとする。Ａ相は、サンプリン
グスイッチ１１１と入力切換スイッチ１１４と（一方の
組）がオン状態にあり、サンプリングスイッチ１１２と
入力切換スイッチ１１３と（他方の組）がオフ状態にあ
り、一方のコンデンサ１２１がアナログ信号出力回路１
８１の出力端子Ｔ₁₀₁と接続され、かつ他方のコンデン
サ１２２が非反転入力端子Ｔ₁₁₁に接続されている状態
である。

【０００７】このＡ相では出力端子Ｔ₁₀₁に接続された
コンデンサ１２１が充電される。他方、非反転入力端子
Ｔ₁₁₁に接続されたコンデンサ１２２の電圧が、非反転
入力端子Ｔ₁₁₁からオペアンプ１１０に入力される。オ
ペアンプ１１０の反転入力端子Ｔ₁₁₂は出力端子Ｔ₁₁₃に
接続されており、オペアンプ１１０はボルテージフォロ
ワ動作をしているので、出力端子Ｔ₁₁₃(出力端子Ｔ₁₀₂)
からは、非反転入力端子Ｔ₁₁₁に入力される電圧が出力
されて、Ａ／Ｄコンバータ１８２に入力される。

【０００８】このとき、非反転入力端子Ｔ₁₁₁に接続さ
れたコンデンサ１２２は、アナログ信号出力回路１８１
とは切り離されており、非反転入力端子Ｔ₁₁₁に入力さ
れる後述のアナログ信号Ｖ_inbは、刻々と変化するアナ
ログ信号Ｖ_inとは無関係に、一定電圧を維持する。

【０００９】これに対し、Ｂ相は、Ａ相とは逆のコンデ
ンサが非反転入力端子Ｔ₁₁₁、出力端子Ｔ₁₀₁に接続され
た状態であり、Ａ相でオン状態であったサンプリングス
イッチ１１１と入力切換スイッチ１１４とがオフ状態、
Ａ相でオフ状態であったサンプリングスイッチ１１２と
入力切換スイッチ１１３がオン状態にある場合である。

【００１０】このＢ相でも、出力端子Ｔ₁₀₁に接続され
たコンデンサ１２２が充電され、非反転入力端子Ｔ₁₁₁
に接続されたコンデンサ１２１の電圧が、非反転入力端
子Ｔ_{1 11}からオペアンプ１１０に入力される。Ｂ相にお
いてもオペアンプ１１０はボルテージフォロワ動作をし
ているので、出力端子Ｔ₁₁₃(出力端子Ｔ₁₀₂)からは非反
転入力端子Ｔ₁₁₁に接続されたコンデンサ１２１の電圧
がＡ／Ｄコンバータ１８２に入力される。このときも、
非反転入力端子Ｔ₁₁₁に接続されたコンデンサ１２１
は、一定電圧を維持する。

【００１１】図３に示すサンプルアンドホールド回路１
００は、上記のＡ相とＢ相とを交互に繰り返すように動
作しており、Ａ相で一方のコンデンサ１２１を充電して
いる間に、他方のコンデンサ１２２の電圧を出力し、Ｂ
相でそのコンデンサ１２２を充電している間に、Ａ相で
充電したコンデンサ１２１の電圧を出力することができ
る。

【００１２】しかしながら、上記のサンプルアンドホー
ルド回路１００では、Ａ相とＢ相との間が切り換わる時
に、非反転入力端子Ｔ₁₁₁に接続されるコンデンサ１２
１、１２２が切り換わるために、各コンデンサ１２１、
１２２が異なる電圧で充電されている場合、オペアンプ
１１０内部で非反転入力端子Ｔ₁₁₁に接続された入力ト
ランジスタの入力端子の電位が振られてしまう。

【００１３】電位が振られる際に、コンデンサ１２１又
は１２２と、オペアンプ１１０内部の寄生容量との間で
充放電がなされ、その結果、コンデンサ１２１、１２２
の電圧が変化し、オペアンプ１１０から正確な電圧が出
力されなくなってしまう。

【００１４】そこで、このような不具合を解決すべく、
２つのオペアンプ１３１、１３２を用いた図４に示すよ
うなサンプルアンドホールド回路が考えられている。図
４で符号１０１はサンプルアンドホールド回路であり、
アナログ信号出力回路１８３と、後段のＡ／Ｄコンバー
タ１８４との間に配置されている。

【００１５】このサンプルホールド回路１０１は、サン
プリングスイッチ１４１、１４２と、入力切換スイッチ
１４３、１４４と、コンデンサ１５１、１５２と、オペ
アンプ１３１、１３２とを２個ずつ有している。

【００１６】このサンプルホールド回路１０１は、各サ
ンプリングスイッチ１４１、１４２がアナログ信号出力
回路１８３の出力端子Ｔ₂₀₀と、２個のコンデンサ１５
１、１５２の一端との間にそれぞれ接続されており、ま
た、各コンデンサ１５１、１５２の他端は接地されてい
る。それらの構成は図３のサンプルアンドホールド回路
１００と同じであるが、このサンプルアンドホールド回
路１０１では、各オペアンプ１３１、１３２の非反転入
力端子Ｔ₂₁₁、Ｔ₂₁₄には、各コンデンサ１２１、１２２
の一端が直結されており、他方、それらの出力端子Ｔ
₂₁₃、Ｔ₂₁₆は、それぞれ入力切換スイッチ１４３、１４
４を介して、サンプルアンドホールド回路１０１全体の
出力端子Ｔ₂₀₁に接続されている。

【００１７】その動作については図３のサンプルホール
ド回路１００と同様であって、前述のようなＡ相、Ｂ相
の２つの状態を有し、Ａ相では一方のコンデンサ１５１
がアナログ信号出力回路１８３の出力端子Ｔ₂₀₀と接続
されてこのコンデンサ１５１に充電がなされている間
に、他方のコンデンサ１５２が出力端子Ｔ₂₀₀と切り離
された状態で、その電圧がオペアンプ１３２に入力さ
れ、サンプルアンドホールド回路１０１の出力端子Ｔ
₂₀₁から出力されるように動作する。

【００１８】他方、Ｂ相では、Ａ相で充電されていたコ
ンデンサ１５１が出力端子Ｔ₂₀₀と切り離され、コンデ
ンサ１５１の電圧が、ボルテージフォロワ動作をするオ
ペアンプ１３１を介して出力端子Ｔ₂₀₁から出力される
とともに、Ａ相で出力端子Ｔ_{2 00}と切り離されていたコ
ンデンサ１５２が出力端子Ｔ₂₀₀と接続されて充電がな
されるように動作する。そして、上記のＡ相とＢ相とを
交互に繰り返すように動作することにより、Ａ相で一方
のコンデンサ１５１を充電している間に、他方のコンデ
ンサ１５２の電圧を出力し、Ｂ相では、逆にそのコンデ
ンサ１５２を充電している間に、Ａ相で充電したコンデ
ンサ１５１の電圧を出力することができる。

【００１９】かかるサンプルアンドホールド回路１０１
では、各非反転入力端子Ｔ₂₁₁、Ｔ_{2 14}が、常時コンデン
サ１５１、１５２のそれぞれに接続されているので、Ａ
相とＢ相との間が切り換わる時でも、非反転入力端子Ｔ
₂₁₁、Ｔ₂₁₄に接続されるコンデンサ１５１、１５２が切
り換わることはないため、非反転入力端子Ｔ₂₁₁、Ｔ_{2 14}
に接続された入力トランジスタの入力端子の電位も振ら
れない。従って、電位が振られることで生じる図３のサ
ンプルアンドホールド回路１００で生じていた不具合を
防止できる。

【００２０】しかしながら、図４のサンプルアンドホー
ルド回路１０１では、２個のオペアンプ１３１、１３２
を必要とするので、回路サイズが大きくなって半導体チ
ップの面積が増大してしまい、また、消費電流が増大し
てしまうという問題がある。

【００２１】

【発明が解決しようとする課題】本発明は、このような
従来の技術の課題を解決するために創作されたものであ
り、その目的は、サンプルホールドの精度が高く、かつ
素子数や消費電力が少なくなるサンプルアンドホールド
回路を提供することにある。

【００２２】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、第１の入力端子に接続され
ている第１の副増幅回路と、第２の入力端子に接続され
ている第２の副増幅回路と、第３の入力端子に接続され
ている主増幅回路と、上記第１及び第２の副増幅回路と
上記主増幅回路との間に配置されている切換回路とを有
し、上記切換回路の切り換え動作により上記第１の副増
幅回路と上記主増幅回路又は上記第２の副増幅回路と上
記主増幅回路とにより差動増幅回路が構成される増幅器
である。

【００２３】請求項２記載の発明は、請求項１に記載の
増幅器であって、出力端子に接続された増幅回路を更に
有し、上記切換回路の切り換え動作により上記第１の副
増幅回路又は上記第２の副増幅回路と上記増幅回路とが
接続される。

【００２４】請求項３記載の発明は、請求項２に記載の
増幅器であって、上記第１又は第２の入力端子が上記差
動増幅回路の非反転入力端子として機能し、上記第３の
入力端子が上記差動増幅回路の反転入力端子として機能
する。

【００２５】請求項４記載の発明は、請求項１、２又は
３に記載の増幅器であって、上記各増幅回路は入力トラ
ンジスタと当該入力トランジスタの負荷トランジスタと
をそれぞれ有し、上記切換回路の切り換え動作により上
記主増幅回路の負荷トランジスタと上記第１の副増幅回
路の負荷トランジスタ又は上記第２の副増幅回路の負荷
トランジスタとでカレントミラー回路が構成される。

【００２６】請求項５記載の発明は、請求項４に記載の
増幅器であって、上記第１又は第２の副増幅回路の負荷
トランジスタは、上記切換回路の切り換え動作により、
上記主増幅回路の負荷トランジスタとカレントミラー回
路を構成しない場合にはダイオード接続となるように構
成されている。

【００２７】請求項６記載の発明は、請求項１、２、
３、４又は５に記載の増幅器であって、上記第１及び第
２の副増幅回路、並びに上記主増幅回路のそれぞれが電
流源を有する。

【００２８】請求項７記載の発明は、請求項１、２、
３、４、５又は６に規定された増幅器と、上記第１の入
力端子に接続された第１のコンデンサと、上記第２の入
力端子に接続された第２のコンデンサとを有するサンプ
ルアンドホールド回路である。

【００２９】本発明の増幅器は、切換回路により、主増
幅回路は第１又は第２の副増幅回路のいずれか一方と差
動増幅回路を構成できるように構成されており、例え
ば、第１の副増幅回路と主増幅回路とで差動増幅回路を
構成して所定の差動増幅動作を行ったのちに、第２の副
増幅回路と主増幅回路とで差動増幅回路を構成して所定
の差動増幅動作を行うというように、２種類の差動増幅
動作を行うことができる。

【００３０】一般に、差動増幅回路は、電圧増幅回路等
で構成された２つの増幅回路が対になることにより構成
されるため、２種類の差動増幅動作をするために２つの
差動増幅回路を設けると合計４個の増幅回路が必要とな
るが、本発明の増幅器では、３個の増幅回路で２種類の
差動増幅動作を行うことができるので、増幅回路を１個
減らすことができる。従って、回路構成に必要な素子数
を少なくし、回路の形成面積を小さくすることができ
る。

【００３１】また、増幅回路が１個減ることにより、増
幅回路の駆動に必要な電流（特に差動増幅回路を構成す
る場合には一定電流）の消費も減るので、消費電力の低
減が可能になる。

【００３２】さらに、切換回路により、差動増幅回路の
後段に、例えば電流増幅回路等のような増幅回路を接続
できる構成としてもよく、第１又は第２の入力端子が非
反転入力端子として機能し、第３の入力端子が反転入力
端子として機能するようにし、さらに出力端子が主増幅
回路(第３の入力端子)に対して帰還するように構成し
て、２入力のボルテージフォロワ動作をするようにして
もよい。

【００３３】また、差動増幅回路の一対の負荷をトラン
ジスタで構成する場合(以下、このトランジスタを負荷
トランジスタと称する)、一方の負荷トランジスタをダ
イオード接続にし、他方の不可トランジスタとともにカ
レントミラー回路を構成させて一対の入力トランジスタ
にそれぞれ接続させるのが一般的であるが、本発明のよ
うに、各負荷トランジスタの入出力端子(例えばＭＯＳ
トランジスタの場合はゲート端子とソース端子、バイポ
ーラトランジスタの場合はベース端子とコレクタ端子)
の間にそれぞれスイッチを設けておくなどして、入出力
端子間を短絡させられるようにしておくと、一方の負荷
トランジスタを短絡し、他方の負荷トランジスタを短絡
しないようにすることができる。

【００３４】このようにすると、短絡された側の負荷ト
ランジスタはダイオード接続に、短絡されない側の負荷
トランジスタは非ダイオード接続になるので、これらの
負荷トランジスタを対にすることで、差動増幅回路の負
荷として一般的に用いられるカレントミラー回路を構成
することができる。

【００３５】さらに、第１、第２の副増幅回路において
は、負荷トランジスタをダイオード接続にも非ダイオー
ド接続にもできるように構成されており、各々には定電
流が供給されるように構成されているので、差動増幅回
路を構成しない側の電圧増幅回路（例えば第１の副増幅
回路と主増幅回路とが差動増幅回路を構成しているとき
には第２の副増幅回路）の負荷トランジスタをダイオー
ド接続にすることにより、ダイオード接続にされた負荷
トランジスタを負荷とする入力トランジスタに定電流を
流し続けることができる。

【００３６】差動増幅回路の動作中に、差動増幅回路を
構成しない側の副増幅回路に一定電流が供給されていな
いときには、その後この電圧増幅回路が主増幅回路と対
になって差動増幅回路を構成する動作に切り替わる時
に、急激に電流が電圧増幅回路内に流れて、回路内の各
動作点における電位が急激に変動して動作が不安定にな
り、出力電位が変動するという不具合が生じることがあ
り得るが、本発明の増幅器では、上述のように差動増幅
回路を構成しない側の副増幅回路にも定電流を供給する
ことで、かかる副増幅回路内の電位状態を、差動増幅回
路を構成している副増幅回路とほぼ同等の電位状態とす
ることができる。

【００３７】従って、差動増幅動作の切り換え時に電位
変動が生じ、切り換え後に形成された差動増幅回路の内
部電位が不安定になることを防止することができる。さ
らに、本発明のサンプルアンドホールド回路は、本発明
の増幅器と、第１の入力端子に接続された第１のコンデ
ンサと、第２の入力端子に接続された第２のコンデンサ
とを有する。

【００３８】このため、第１の副増幅回路と主増幅回路
とで差動増幅回路を構成し、負帰還をかけた時には、第
１のコンデンサに現れる電圧を増幅して出力し（第１の
ホールド動作）、これとともにアナログ信号によって第
２のコンデンサに充電（第１のサンプリング動作）する
ことができる。

【００３９】又、第２の副増幅回路と主増幅回路とで差
動増幅回路を構成し、負帰還をかけた時には、第２のコ
ンデンサに現れる電圧を増幅して出力し（第２のホール
ド動作）、これとともにアナログ信号によって第１のコ
ンデンサに充電（第２のサンプリング動作）することが
できるので、２個のコンデンサについて、一方のコンデ
ンサについてサンプリング動作を行なっている間に他方
のコンデンサについてホールド動作を行なうことができ
るので、交互にサンプリング動作、ホールド動作を繰り
返すことにより、ホールド動作を連続的に行うことがで
きる。また、本発明の増幅器を用いていることにより、
２個の差動増幅回路を用いた場合よりも消費電力を少な
くでき、回路面積を小さくすることができる。

【００４０】

【発明の実施の形態】以下、本実施形態のサンプルアン
ドホールド回路について説明する。

【００４１】図１(ａ)において、符号１は液晶表示装置
に用いられるサンプルアンドホールド回路である。サン
プルアンドホールド回路１の前段には、アナログ信号出
力回路８１が接続され、後段には、Ａ／Ｄコンバータ８
２が接続されている。

【００４２】サンプルアンドホールド回路１は、増幅器
７０と、出力端子Ｔ₀とを１個ずつ有し、サンプリング
スイッチ３１、３２と、コンデンサ５１、５２とを２個
ずつ有している。

【００４３】アナログ信号出力回路８１は、その出力に
出力端子Ｔ₁を有する。この出力端子Ｔ₁と、一端がとも
に接地電位Ｖ_ssに接続されたコンデンサ５１、５２の他
端との間には、サンプリングスイッチ３１、３２がそれ
ぞれ接続されている。

【００４４】そしてこれらのサンプリングスイッチ３
１、３２は、いずれか一方がオンすることにより、オン
した側のサンプリングスイッチ３１、３２に接続された
コンデンサ５１、５２を、アナログ信号出力回路８１が
出力する電圧で充電できるように構成されている。

【００４５】増幅器７０は、第１、第２の入力端子
Ｔ₁₁、Ｔ₁₂と、第１、第２の副増幅回路１１、１２と、
主増幅回路１３と、電流増幅回路１４(後段の回路)と、
定電流回路６１〜６３と、切換回路１５と、出力端子Ｔ
₀とを有している。

【００４６】第１、第２の副増幅回路１１、１２と主増
幅回路１３とは、ｐチャネルＭＯＳトランジスタからな
る入力トランジスタ２１、２３、２５をそれぞれ１個ず
つ有している。また、第１、第２の副増幅回路１１、１
２と主増幅回路１３とは、ｎチャネルＭＯＳトランジス
タからなる負荷トランジスタ２２、２４、２６をそれぞ
れ１個ずつ有している。入力トランジスタ２１、２３、
２５のそれぞれには、ｎチャネルＭＯＳトランジスタか
らなる負荷トランジスタ２２、２４、２６がそれぞれ直
列接続されている。

【００４７】第１、第２の副増幅回路１１、１２の入力
トランジスタ２１、２３のゲートは、それぞれ第１、第
２の入力端子Ｔ₁₁、Ｔ₁₂に接続されており、第１、第２
の入力端子Ｔ₁₁、Ｔ₁₂は、コンデンサ５１、５２にそれ
ぞれ接続されている。そして、各コンデンサ５１、５２
の電圧が、常時第１、第２の副増幅回路１１、１２の入
力トランジスタ２１、２３のゲートに入力されるように
構成されている。

【００４８】これらの各入力トランジスタ２１、２３、
２５のソースは、定電流回路６１、６２、６３にそれぞ
れ接続されている。そして、各定電流回路６１、６２、
６３から入力トランジスタ２１、２３、２５のソースへ
と定電流が供給されることにより、第１、第２の入力端
子Ｔ₁₁、Ｔ₁₂及び出力端子Ｔ₀の電圧を、それぞれ電圧
増幅するように構成されている。

【００４９】さらに、主増幅回路１３の入力トランジス
タ２５のゲートは、出力端子Ｔ₀に接続されており、出
力端子Ｔ₀からの出力される電圧が、主増幅回路１３に
帰還されるように構成されている。

【００５０】また、短絡スイッチ４１、４２は、第１、
第２の副増幅回路１１、１２の負荷トランジスタ２２、
２４のドレイン−ゲート間にそれぞれ接続されており、
短絡スイッチ４１、４２をオン状態にすることにより、
負荷トランジスタ２２、２４のそれぞれをダイオード接
続して、負荷トランジスタ２２、２４のそれぞれに電流
を流すことができるように構成されている。主増幅回路
１３にはこのような短絡スイッチは設けられていない
が、主増幅回路１３の負荷トランジスタ２６のドレイン
−ゲート間は常時短絡され、ダイオード接続になってい
る。

【００５１】電流増幅回路１４は、定電流回路６４と、
これに直列接続されているｎチャネルＭＯＳトランジス
タからなる出力トランジスタ２７とを有している。この
出力トランジスタ２７は、定電流回路６４から供給され
る定電流によって動作し、ゲートに入力される電圧を電
流増幅して出力端子Ｔ₀からＡ／Ｄコンバータ８２に出
力できるように構成されている。

【００５２】切換回路１５は、アナログスイッチ等で構
成される負荷接続スイッチ４３、４４と、入力接続スイ
ッチ４５、４６と、出力接続スイッチ４７、４８とを２
個ずつ有し、不図示の外部信号によってそれぞれがオン
／オフするように構成されている。

【００５３】負荷接続スイッチ４３、４４は、負荷トラ
ンジスタ２２、２４のゲートと、負荷トランジスタ２６
のゲートとの間にそれぞれ接続されており、負荷トラン
ジスタ２２、２４のいずれか一方のゲートを主増幅回路
１３の負荷トランジスタ２６のゲートに接続するように
構成されている。

【００５４】入力接続スイッチ４５、４６は、入力トラ
ンジスタ２１、２３のソースと、入力トランジスタ２５
のソースとの間にそれぞれ接続されており、入力トラン
ジスタ２１、２３のいずれか一方のソースを入力トラン
ジスタ２５のソースに接続するように構成されている。

【００５５】出力接続スイッチ４７、４８は、入力トラ
ンジスタ２１、２３のドレインと、出力トランジスタ２
７のゲートとの間にそれぞれ接続されており、入力トラ
ンジスタ２１、２３のいずれか一方のドレインを出力ト
ランジスタ２７のゲートに接続するように構成されてい
る。

【００５６】上記のスイッチ４１〜４８のうち、短絡ス
イッチ４１、４２、負荷接続スイッチ４３、４４はとも
にｎチャネルＭＯＳトランジスタから構成され、入力接
続スイッチ４５、４６はともにｐチャネルＭＯＳトラン
ジスタから構成される。また、２個の出力接続スイッチ
４７、４８はＣＭＯＳ回路により構成されている。これ
らのスイッチ４１〜４８のサイズは、いずれもオペアン
プを構成するトランジスタのサイズと比べて充分に小さ
い。

【００５７】サンプルアンドホールド回路１の出力端子
Ｔ₀は、Ａ／Ｄコンバータ８２の入力に接続されてい
る。そして、出力端子Ｔ_oから出力された信号は、Ａ／
Ｄコンバータ８２に入力され、該Ａ／Ｄコンバータ８２
によってディジタル信号に変換され、そのディジタル信
号により、液晶表示パネルが駆動されるように構成され
ている。

【００５８】図１(ａ)に示す本実施形態のサンプルアン
ドホールド回路１は、アナログ信号８１から出力される
アナログ信号Ｖ_inをサンプルホールドしてＡ／Ｄコンバ
ータ８２に出力するにあたって、図２(ａ)に示すような
接続状態のＡ相と、図２(ｂ)に示すような接続状態のＢ
相の２つの状態があるものとする。

【００５９】Ａ相では、サンプリングスイッチ３１と短
絡スイッチ４１とがオン状態であり、サンプリングスイ
ッチ３２と短絡スイッチ４２とがオフ状態になってい
る。また、切換回路１５内では、負荷接続スイッチ４
３、入力接続スイッチ４５、出力接続スイッチ４８がオ
ン状態になり、他方の負荷接続スイッチ４４、入力接続
スイッチ４６、出力接続スイッチ４７がオフ状態になっ
ている。

【００６０】このように各スイッチのオン／オフ状態を
規定することで、第１の入力端子Ｔ ₁₁が出力端子Ｔ₁に
接続されており、第２の入力端子Ｔ₁₂がアナログ信号出
力回路８１の出力端子Ｔ₁から切り離されている。そし
て、第１の副増幅回路１１に設けられた負荷トランジス
タ２２はダイオード接続されており、第２の副増幅回路
１２に設けられた負荷トランジスタ２４は非ダイオード
接続されている。

【００６１】また、第２の副増幅回路１２に設けられた
入力トランジスタ２３のソースと、主増幅回路１３の入
力トランジスタ２５のソースとは接続されており、第２
の副増幅回路１２に設けられた負荷トランジスタ２４の
ゲートと、主増幅回路１３の負荷トランジスタ２６のゲ
ートとは接続されている。

【００６２】さらに、第２の副増幅回路１２に設けられ
た負荷トランジスタ２４のドレインと、出力トランジス
タ２７のゲートとが接続されている。このときは、第２
の副増幅回路１２と、主増幅回路１３と、電流増幅回路
１４によって、符号７１で示すオペアンプが構成される
ことになる。

【００６３】ここで、第２の副増幅回路１２に信号を入
力した場合、入力トランジスタ２３によって反転された
後に、出力トランジスタ２７によって再度反転されて出
力端子Ｔ_oから出力される。従って、第２の副増幅回路
１２に入力される信号は、同極性で出力されるので、第
２の副増幅回路１２側が非反転入力となり、主増幅回路
１３側が反転入力になる。

【００６４】このように反転入力側には負帰還がかけら
れており、オペアンプ７１はボルテージフォロワ動作を
している。従って、Ａ相では、第２の副増幅回路１２に
接続されたコンデンサ５２の電圧がオペアンプ７１から
出力され、後段のＡ／Ｄコンバータ８２へと出力され
る。

【００６５】このとき、第２の副増幅回路１２側は、ア
ナログ信号出力回路８１から切り離されているので、ア
ナログ信号Ｖ_inが変動しても、オペアンプ７１から出力
される電圧は、一定電圧を保持する(Ａ相でのホールド
動作)。

【００６６】他方、第１の副増幅回路１１側では、その
入力トランジスタ２１のゲートに接続されたコンデンサ
５１は、アナログ信号出力回路８１の出力端子Ｔ₁に接
続されているので、Ａ相ではそのコンデンサ５１がアナ
ログ信号出力回路８１の出力電圧で充電される(Ａ相で
のサンプル動作)。

【００６７】このとき、第１の副増幅回路１１は差動増
幅回路を構成していないが、この第１の副増幅回路１１
の負荷トランジスタ２２はダイオード接続されており、
第１の副増幅回路１１に設けられた入力トランジスタ２
１には、定電流回路６１から供給される一定電流が流れ
ている。この一定電流は、第２の副増幅回路１２や主増
幅回路１３に供給されるのとほぼ同じ大きさの電流であ
る。

【００６８】以上ではＡ相について説明したが、以下で
もう一つの状態であるＢ相について説明する。このＢ相
は、図２(ｂ)に示すように、第１、第２の入力端子
Ｔ₁₁、Ｔ ₁₂がそれぞれコンデンサ５１、５２に接続され
た状態にある点や、出力端子Ｔ₀がＡ／Ｄコンバータ８
２に直結された状態である点ではＡ相と同じ接続状態で
あるが、このＢ相では、Ａ相でオン状態にあったサンプ
リングスイッチ３１と短絡スイッチ４１とをオフ状態に
し、Ａ相でオフ状態にあったサンプリングスイッチ３２
と短絡スイッチ４２とをオン状態にしている。

【００６９】そして、Ａ相でオン状態にあった負荷接続
スイッチ４３、入力接続スイッチ４５、出力接続スイッ
チ４８がオフ状態になり、Ａ相でオフ状態にあった負荷
接続スイッチ４４、入力接続スイッチ４６、出力接続ス
イッチ４７がオン状態になっている。

【００７０】すなわち、Ａ相でアナログ信号出力回路８
１の出力端子Ｔ₁に接続されていなかったコンデンサ５
２が出力端子Ｔ₁に接続されており、Ａ相で出力端子Ｔ₁
に接続されていたコンデンサ５１が出力端子Ｔ₁から切
り離されている。

【００７１】また、第２の副増幅回路１１が主増幅回路
１３から切り離されており、第１の副増幅回路１１と主
増幅回路１３とが接続されているとともに第１の副増幅
回路１１が電流増幅回路１４に接続されている。

【００７２】さらに、ダイオード接続していた第１の副
増幅回路１１の負荷トランジスタ２２が非ダイオード接
続されており、非ダイオード接続していた第２の副増幅
回路１２の負荷トランジスタ２４がダイオード接続され
ている。このときは、第１の副増幅回路１１と、主増幅
回路１３と、電流増幅回路１４によって、符号７２で示
すオペアンプが構成されることになる。

【００７３】ここで、第１の副増幅回路１１に信号を入
力した場合、入力トランジスタ２１によって反転された
後に、出力トランジスタ２７によって再度反転されて出
力端子Ｔ_oから出力される。従って、第１の副増幅回路
１１に入力される信号は同極性で出力されるので、第１
の副増幅回路１１側が非反転入力となり、主増幅回路１
３側が反転入力になる。

【００７４】このように反転入力側には負帰還がかけら
れており、オペアンプ７２はボルテージフォロワ動作を
している。従って、Ｂ相では、第１の副増幅回路１１に
接続されたコンデンサ５２の電圧がオペアンプ７２から
出力され、後段のＡ／Ｄコンバータ８２へと出力され
る。

【００７５】このとき、第１の副増幅回路１１側は、ア
ナログ信号出力回路８１から切り離されているので、ア
ナログ信号Ｖ_inが変動しても、オペアンプ７２から出力
される電圧は、一定電圧を保持する(Ｂ相でのホールド
動作)。

【００７６】他方、第２の副増幅回路１２側では、その
入力トランジスタ２３のゲートに接続されたコンデンサ
５２は、アナログ信号出力回路８１の出力端子Ｔ₁に接
続されているので、Ｂ相ではそのコンデンサ５２がアナ
ログ信号出力回路８１の出力電圧で充電される(Ｂ相で
のサンプル動作)。

【００７７】このとき、第２の副増幅回路１２は差動増
幅回路を構成していないが、この第２の副増幅回路１２
に設けられた負荷トランジスタ２４はダイオード接続さ
れており、第２の副増幅回路１２に設けられた入力トラ
ンジスタ２３には、定電流回路６２から供給される一定
電流が流れている。この一定電流は、このＢ相で第１の
副増幅回路１１や主増幅回路１３に供給されているのと
ほぼ同じ大きさの電流である。

【００７８】本実施形態のサンプルアンドホールド回路
１は、上述のＡ相、Ｂ相を交互に繰り返すように動作し
ており、Ａ相で一方のコンデンサ５１を充電している間
に、他方のコンデンサ５２の電圧を出力し、Ｂ相でその
コンデンサ５２を充電している間に、Ａ相で充電したコ
ンデンサ５１の電圧を出力することができる。

【００７９】一例として、Ａ相ではアナログ信号出力回
路８１からアナログ電圧Ｖ_inaが、Ｂ相ではアナログ電
圧Ｖ_inbが、それぞれ出力されたものとすると、図１
（ｂ）に示すように、時刻ｔ₅〜時刻ｔ₉の間には、時刻
ｔ₂〜時刻ｔ₃の間(Ａ相)にコンデンサ５１に充電された
アナログ電圧Ｖ_inaを出力し、時刻ｔ₉以降では時刻ｔ₆
〜時刻ｔ₇の間(Ｂ相)でコンデンサ５２に充電されたア
ナログ電圧Ｖ_inbを出力することができるので、サンプ
ルアンドホールド動作を連続的に行うことができる。

【００８０】以上説明したように、本実施形態のサンプ
ルアンドホールド回路１は、切換回路１５内のスイッチ
４３〜４８のオン／オフ状態を切り換えるとともに、短
絡スイッチ４１、４２のオン／オフ状態を切り換えるこ
とにより、１つの増幅器７０について、Ａ相では第２の
副増幅回路１２と主増幅回路１３と電流増幅回路１４と
でＡ相のオペアンプ７１を構成することができ、Ｂ相で
は第１の副増幅回路１１と主増幅回路１３と電流増幅回
路１４とでＢ相のオペアンプ７２を構成することができ
るというように、２種類のオペアンプ７１、７２を構成
することができる。

【００８１】１個の差動増幅回路について通常２つの電
圧増幅回路が必要なので、２種類の差動増幅動作をする
ために２つの差動増幅回路を設けた場合には合計４個の
電圧増幅回路が必要になるが、本実施形態の増幅器７０
では３個の電圧増幅回路で２種類のオペアンプ７１、７
２を得ることができるので、電圧増幅回路を１個省略す
ることができ、その分回路面積を小さくすることができ
る。

【００８２】また、２種類の差動増幅動作を行うために
差動増幅回路を２個用いた場合に、ｉ₁なる一定電流を
１個の差動増幅回路に供給して動作させる場合には、２
個の定電流回路が必要になるため、合計２ｉ₁の電流が
流れることになる。

【００８３】本実施形態の増幅器７０では、上述したよ
うにＡ相、Ｂ相とで２種類の差動増幅動作を行うことが
できる。そして、２種類の差動増幅動作を行うために差
動増幅回路を２個用いた場合と同じように、１個の差動
増幅回路についてｉ₁なる一定電流を供給して動作させ
ようとするときには、定電流回路６１〜６３から第１、
第２の副増幅回路１１、１２及び主増幅回路１３のそれ
ぞれにｉ₁／２なる大きさの一定電流を供給すれば、第
１、第２の副増幅回路１１、１２のいずれかと主増幅回
路１３との対で構成される１個の差動増幅回路にｉ₁な
る大きさの一定電流が供給される。

【００８４】このとき、差動増幅回路を構成しない側の
第１、第２の副増幅回路１１、１２にもｉ₁／２なる大
きさの定電流が供給されるので、本実施形態の増幅器７
０では常時合計３ｉ₁／２なる大きさの電流が流れる。
これは、２個の差動増幅回路を用いた場合に必要な電流
の大きさ２ｉ₁よりも小さいので、同じ電流供給条件で
２個の差動増幅回路を用いたときに比して電流消費を少
なくし、消費電力を減らすことができることがわかる。

【００８５】さらに、本実施形態では、第１、第２の入
力端子Ｔ₁₁、Ｔ₁₂にはそれぞれコンデンサ５１、５２が
直結されており、Ａ相からＢ相へ、あるいはＢ相からＡ
相へと回路状態を切換える時には、図３のサンプルアン
ドホールド回路１００のように、第１、第２の入力端子
Ｔ₁₁、Ｔ₁₂の電位が振られることはないので、第１、第
２の副増幅回路１１、１２内の寄生容量へ充放電がなさ
れ、オペアンプ１３１、１３２の出力電位が変動してし
まうといった、図３のサンプルアンドホールド回路１０
０で生じていた問題も生じなくて済む。

【００８６】また、本実施形態では、Ａ相で第１の副増
幅回路１１に設けられた負荷トランジスタ２２はダイオ
ード接続されているので、この第１の副増幅回路１１に
設けられた入力トランジスタ２１や負荷トランジスタ２
２には、第２の副増幅回路１２や主増幅回路１３に供給
されるのと同じ大きさの一定電流が定電流回路６１から
供給される。

【００８７】一方、Ｂ相では、第１の副増幅回路１１は
主増幅回路１３や電流増幅回路１４とでオペアンプ７２
を構成しているので、第１の副増幅回路１１の入力トラ
ンジスタ２１や負荷トランジスタ２２には、Ａ相で流れ
ていたのとほぼ同じ大きさの電流が流れる。

【００８８】このように、Ａ相、Ｂ相のいずれにおいて
も、第１の副増幅回路１１内にはほぼ同じ大きさの電流
が流れるので、第１の副増幅回路１１内の各動作点の電
位はＡ相でもＢ相でもほとんど変化せず、ほぼ同じ電位
状態が実現できる。

【００８９】従って、Ａ相、Ｂ相の間の切換え時に、急
激な電位変動が生じることがないので、かかる電位変動
によって、コンデンサ５１と第１の副増幅回路１１内の
寄生容量との間に充放電がなされ、コンデンサ５１の電
圧が変動してしまい、オペアンプ７１の出力電圧が変動
してしまうという出力精度の低下を防止することができ
る。ここでは第１の副増幅回路１１について説明した
が、このことは、第２の副増幅回路１２についても、同
様である。

【００９０】下記の表１に、図１(ａ)に示す本実施形態
のサンプルアンドホールド回路１と、従来の図３に示す
サンプルアンドホールド回路１００、図４に示すサンプ
ルアンドホールド回路１０１とのそれぞれについて、消
費電流、素子数、充放電用のコンデンサの容量及びオフ
セット電圧について比較した結果を示す。

【００９１】表１において、符号ＬＳ，ＭＳ，ＳＳは、
各々のサンプルアンドホールド回路に設けられ、回路状
態を切り換えるのに必要な切換スイッチの数をそれぞれ
示している。このうち符号ＬＳは大きいサイズの切換ス
イッチの数を、符号ＭＳは中程度の大きさの切換スイッ
チの数を、符号ＳＳは、小さいサイズの切換スイッチの
数をそれぞれ示している。そしてＣ_Hは、充放電用のコ
ンデンサの容量を示す。

【００９２】また、オペアンプ素子数とは、サンプルア
ンドホールド回路の有するオペアンプを実際に構成する
ために必要なトランジスタの総数を示す。さらに、消費
電流とは、全てのサンプルアンドホールド回路１００、
１０１、１について、オペアンプの有する差動増幅回路
に１個の差動増幅回路の動作中ｉ ₁なる大きさの一定電
流が一律に供給され、差動増幅回路の後段の電流増幅回
路にはｉ₂なる大きさの一定電流が一律に供給されるも
のとしたときの消費電流を示している。

【００９３】また、オフセット電圧とは、５Ｖのアナロ
グ電圧を各サンプルアンドホールド回路１００、１０
１、１に入力させたとき、実際に出力される電圧値と入
力電圧との誤差電圧を示している。

【００９４】

【表１】

【００９５】上記の表１では、図３のサンプルアンドホ
ールド回路１００については、充放電用のコンデンサの
容量Ｃ_Hが０．１ｐＦのものと、５０ｐＦのものとの２
種類について示している。図４のサンプルアンドホール
ド回路１０１及び本実施形態の図１(ａ)に示すサンプル
アンドホールド回路１については充放電用のコンデンサ
の容量Ｃ_Hが０．１ｐＦのものについて示している。

【００９６】この表１をみると、図３のサンプルアンド
ホールド回路１００で充放電用のコンデンサの容量Ｃ_H
が０．１ｐＦのものについては、オペアンプが１個で足
りるためオペアンプを構成するトランジスタの数は少な
くて済み、また、ＬＳが０であるため大きなサイズの切
換スイッチも不要なので、回路面積も比較的少なくて済
む。

【００９７】また、オペアンプが１個で済むので消費電
流もｉ₁＋ｉ₂と少ないという利点があることがわかるも
のの、このときのオフセット電圧は８９７ｍＶというあ
まりに大きな値になってしまい、実用不可能であったと
いうことがわかる。

【００９８】かかるオフセット電圧を低減するために
は、充放電用のコンデンサの容量を大きくすることで対
処できるので、表１には、サンプルアンドホールド回路
１００において充放電用のコンデンサの容量を５０ｐＦ
にしたものを示してある。このときにはオフセット電圧
は２．４ｍＶとなり、充放電用のコンデンサの容量Ｃ_H
が０．１ｐＦのものに比してはかなり低減がなされた
が、まだ充分とはいえない。

【００９９】これに対し、図４のサンプルアンドホール
ド回路１０１では、充放電用のコンデンサＣ_Hが０．１
ｐＦのものについても、オフセット電圧を０．４ｍＶと
いう実用上問題ない程度にまで低減することができた
が、図４に示す２個の入力切換スイッチ１４３、１４４
は大きなサイズのスイッチである必要があるので大サイ
ズの素子の数ＬＳが２となり、また、２個のオペアンプ
を要するので、オペアンプ素子数も図３のサンプルアン
ドホールド回路１００の２倍の１６になって回路面積が
大きく増大する。また、１個のオペアンプについてｉ₁
＋ｉ₂なる消費電流があるので、消費電流も図３のサン
プルアンドホールド回路１００の２倍の大きさの２(ｉ₁
＋ｉ₂)になってしまうことがわかる。

【０１００】本実施形態のサンプルアンドホールド回路
１では、オペアンプ素子数は１１個になり、図３のサン
プルアンドホールド回路１００の８個よりは多いが、図
４のサンプルアンドホールド回路１０１の１６個よりは
少なく、また、中程度の大きさの素子数は８と多いもの
の、大サイズの素子数は０であって、回路面積の増大も
図４のサンプルアンドホールド回路１０１よりは小さ
い。

【０１０１】また、消費電流についても、第１、第２の
副増幅回路１１、１２と主増幅回路１３とに一律にｉ₁
／２なる大きさの定電流を供給することで、第１、第２
の副増幅回路１１、１２のいずれか一方と主増幅回路１
３とが対になって構成される差動増幅回路にｉ₁なる大
きさの定電流が供給されることになる。従って、第１、
第２の副増幅回路１１、１２と主増幅回路１３の消費電
流は３ｉ₁／２となり、電流増幅回路１４にｉ₂なる電流
が流れるので、合計の消費電流は（３ｉ₁／２)＋ｉ₂に
なる。これは図３(ａ)の消費電流(ｉ₁＋ｉ₂)よりは大き
いものの、図４の消費電流２(ｉ₁＋ｉ₂)よりは小さくな
ることがわかる。

【０１０２】さらに、充放電用のコンデンサを０．１ｐ
Ｆにしても、オフセット電圧を０．４ｍＶとすることが
できるので、精度の良いサンプルホールドを行うことが
できることが確認できた。

【０１０３】なお、本実施形態では、負荷接続スイッチ
４３、４４、入力接続スイッチ４５、４６及び出力接続
スイッチ４７、４８を有する切換回路１５を用いて、Ａ
相のオペアンプ７１とＢ相のオペアンプ７２とを切り換
えて動作させているが、本発明はこのような接続関係に
限らず、他の回路で動作を切り換えることができるよう
にしてもよい。

【０１０４】

【発明の効果】本発明のオペアンプでは、２種類の差動
増幅動作を１つの増幅器で行うことができ、同じ目的で
２個の差動増幅回路を用いた場合に比して回路面積を小
さくして、消費電力を少なくすることができる。また、
２種類の差動増幅動作の切換時に電位変動が生じ、切換
後に形成された差動増幅回路の内部電位が不安定になっ
て出力が精度が低下することを防止することができる。
さらに、本発明のサンプルアンドホールド回路では、ホ
ールド動作を連続的に行うことができ、また、本発明の
増幅器を用いていることにより、２個の差動増幅回路を
用いた場合よりも消費電力を少なくでき、回路面積を小
さくすることができる。

【図面の簡単な説明】

【図１】(ａ)：本発明の実施形態のサンプルアンドホー
ルド回路の構成図 (ｂ)：そのタイミングチャート

【図２】(ａ)：本実施形態のＡ相のサンプルアンドホー
ルド回路を説明する図 (ｂ)：本実施形態のＢ相のサンプルアンドホールド回路
を説明する図

【図３】：従来のサンプルホールド回路の回路図

【図４】：オペアンプを２つ有する従来のサンプルアン
ドホールド回路の回路図

【符号の説明】

１…サンプルアンドホールド回路 １１…第１の副増
幅回路 １２…第２の副増幅回路 １３…主増幅
回路 １４…電流増幅回路(後段の回路) １５…切換回路 ２１、２３、２５…入力トランジス
タ ２２、２４、２６…負荷トランジスタ ３１、
３２…サンプリングスイッチ ４１、４２…短絡スイ
ッチ ４３、４４…負荷接続スイッチ ４５、４６
…入力接続スイッチ ４７、４８…出力接続スイッチ
５１、５２…コンデンサ ７０…増幅器 Ｔ₁₁、Ｔ₁₂…入力端子 Ｔ₀…出力端子

Claims (7)

【特許請求の範囲】
1. 【請求項１】第１の入力端子に接続されている第１の副
   増幅回路と、 第２の入力端子に接続されている第２の副増幅回路と、 第３の入力端子に接続されている主増幅回路と、 上記第１及び第２の副増幅回路と上記主増幅回路との間
   に配置されている切換回路と、 を有し、上記切換回路の切り換え動作により上記第１の
   副増幅回路と上記主増幅回路又は上記第２の副増幅回路
   と上記主増幅回路とにより差動増幅回路が構成される増
   幅器。
2. 【請求項２】出力端子に接続された増幅回路を更に有
   し、上記切換回路の切り換え動作により上記第１の副増
   幅回路又は上記第２の副増幅回路と上記増幅回路とが接
   続される請求項１に記載の増幅器。
3. 【請求項３】上記第１又は第２の入力端子が上記差動増
   幅回路の非反転入力端子として機能し、上記第３の入力
   端子が上記差動増幅回路の反転入力端子として機能する
   請求項２に記載の増幅器。
4. 【請求項４】上記各増幅回路は入力トランジスタと当該
   入力トランジスタの負荷トランジスタとをそれぞれ有
   し、上記切換回路の切り換え動作により上記主増幅回路
   の負荷トランジスタと上記第１の副増幅回路の負荷トラ
   ンジスタ又は上記第２の副増幅回路の負荷トランジスタ
   とでカレントミラー回路が構成される請求項１、２又は
   ３に記載の増幅器。
5. 【請求項５】上記第１又は第２の副増幅回路の負荷トラ
   ンジスタは、上記切換回路の切り換え動作により、上記
   主増幅回路の負荷トランジスタとカレントミラー回路を
   構成しない場合にはダイオード接続となるように構成さ
   れている請求項４に記載の増幅器。
6. 【請求項６】上記第１及び第２の副増幅回路、並びに上
   記主増幅回路のそれぞれが電流源を有する請求項１、
   ２、３、４又は５に記載の増幅器。
7. 【請求項７】請求項１、２、３、４、５又は６に規定さ
   れた増幅器と、 上記第１の入力端子に接続された第１のコンデンサと、 上記第２の入力端子に接続された第２のコンデンサと、 を有するサンプルアンドホールド回路。