JPH11345767A - 半導体薄膜および半導体装置 - Google Patents

半導体薄膜および半導体装置

Info

Publication number
JPH11345767A
JPH11345767A JP10152308A JP15230898A JPH11345767A JP H11345767 A JPH11345767 A JP H11345767A JP 10152308 A JP10152308 A JP 10152308A JP 15230898 A JP15230898 A JP 15230898A JP H11345767 A JPH11345767 A JP H11345767A
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor thin
electron beam
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10152308A
Other languages
English (en)
Other versions
JPH11345767A5 (ja
JP4318768B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Toru Mitsuki
亨 三津木
Shoji Miyanaga
昭治 宮永
Yasushi Ogata
靖 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15230898A priority Critical patent/JP4318768B2/ja
Priority to TW087111618A priority patent/TW418435B/zh
Priority to US09/120,290 priority patent/US6087679A/en
Priority to DE19861495.0A priority patent/DE19861495B3/de
Priority to DE19833237A priority patent/DE19833237B4/de
Priority to KR1019980029598A priority patent/KR100536523B1/ko
Publication of JPH11345767A publication Critical patent/JPH11345767A/ja
Priority to US09/592,936 priority patent/US6495886B1/en
Priority to US10/295,882 priority patent/US6822262B2/en
Priority to US10/983,782 priority patent/US7297978B2/en
Publication of JPH11345767A5 publication Critical patent/JPH11345767A5/ja
Priority to US11/984,467 priority patent/US7928438B2/en
Application granted granted Critical
Publication of JP4318768B2 publication Critical patent/JP4318768B2/ja
Priority to US12/849,964 priority patent/US8384084B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 極めて結晶性に優れた半導体薄膜及びそれを
用いた高性能な半導体装置を提供する。 【解決手段】 非晶質半導体薄膜を触媒元素を利用して
結晶化させた後、ハロゲン元素を含む雰囲気中で加熱処
理を行い、前記触媒元素を除去する。こうして得られる
結晶性半導体薄膜は概略｛１１０｝配向を示す。また、
この半導体薄膜は個々の結晶粒の配向性がほぼ等しいた
め結晶粒界が実質的に存在せず、単結晶または実質的に
単結晶と見なせる結晶性を有している。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
絶縁表面を有する基板上に形成された半導体薄膜および
それを活性層とする半導体装置に関する。特に、半導体
薄膜として珪素（シリコン）を主成分とする材料を利用
する場合の構成に関する。
【０００２】また、薄膜トランジスタの如き半導体装置
で構成された半導体回路および電気光学装置並びにそれ
らを搭載した電子機器の構成に関する。
【０００３】なお、本明細書中では上記薄膜トランジス
タ、半導体回路、電気光学装置および電子機器を全て
「半導体装置」に範疇に含めて扱う。即ち、半導体特性
を利用して機能しうる装置全てを半導体装置と呼ぶ。従
って、上記特許請求の範囲に記載された半導体装置は、
薄膜トランジスタ等の単体素子だけでなく、それを集積
化した半導体回路や電気光学装置およびそれらを部品と
して搭載した電子機器をも包含する。
【０００４】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタは特に画像表示装置（例えば液晶
表示装置）のスイッチング素子としての開発が急がれて
いる。
【０００５】例えば、液晶表示装置においてはマトリク
ス状に配列された画素領域を個々に制御する画素マトリ
クス回路、画素マトリクス回路を制御する駆動回路、さ
らに外部からのデータ信号を処理するロジック回路（演
算回路、メモリ回路、クロックジェネレータなど）等の
あらゆる電気回路にＴＦＴを応用する試みがなされてい
る。
【０００６】現状においては、活性層として非晶質珪素
膜（アモルファスシリコン膜）を用いたＴＦＴが実用化
されているが、駆動回路やロジック回路などの様に、さ
らなる高速動作性能を求められる電気回路には、結晶性
珪素膜（ポリシリコン膜等）を利用したＴＦＴが必要と
される。
【０００７】例えば、ガラス基板上に結晶性珪素膜を形
成する方法としては、本出願人による特開平7-130652号
公報、特開平8-78329 号公報に記載された技術が公知で
ある。これらの公報記載の技術は、非晶質珪素膜の結晶
化を助長する触媒元素を利用することにより、500 〜60
0 ℃、４時間程度の加熱処理によって結晶性の優れた結
晶性珪素膜を形成することを可能とするものである。
【０００８】特に、特開平8-78329 に記載された技術は
上記技術を応用して基板面とほぼ平行な結晶成長を行わ
すものであり、発明者らは形成された結晶化領域を特に
横成長領域（またはラテラル成長領域）と呼んでいる。
【０００９】しかし、この様なＴＦＴを用いて駆動回路
を構成してもまだまだ要求される性能を完全に満たすに
は及ばない。特に、メガヘルツからギガヘルツにかけて
の極めて高速な動作を要求する高速ロジック回路を従来
のＴＦＴで構成することは不可能なのが現状である。
【００１０】
【発明が解決しようとする課題】本発明者らは、これま
で結晶粒界を有する結晶性珪素膜（ポリシリコン膜と呼
ばれる）の結晶性を向上させるために様々な思考錯誤を
繰り返してきた。セミアモルファス半導体（特開昭57-1
60121 号公報等）やモノドメイン半導体（特開平8-1390
19号公報等）などが挙げられる。
【００１１】上記公報に記載された半導体膜に共通の概
念は、結晶粒界の実質的な無害化にある。即ち、結晶粒
界を実質的になくし、キャリア（電子または正孔）の移
動を円滑に行わせることが最大の課題であった。
【００１２】しかしながら、上記公報に記載された半導
体膜をもってしてもロジック回路が要求する高速動作を
行うには不十分と言える。即ち、ロジック回路を内蔵し
たシステム・オン・パネルを実現するためには、従来に
ない全く新しい材料の開発が求められているのである。
【００１３】本願発明は、その様な要求に答えるもので
あり、従来のＴＦＴでは作製不可能であった様な高速ロ
ジック回路を構成しうる極めて高性能な半導体装置を実
現するための半導体薄膜を提供することを課題とする。
また、その様な半導体薄膜を利用した半導体装置を提供
することを課題とする。
【００１４】
【課題を解決するための手段】本明細書で開示する発明
の構成は、珪素を主成分とする複数の棒状または偏平棒
状結晶の集合体からなる半導体薄膜であって、主たる配
向面は概略｛１１０｝面であり、膜中に存在するＣ（炭
素）及びＮ（窒素）の濃度が 5×1017atoms/cm3 以下、
Ｏ（酸素）の濃度が 1×1018atoms/cm3 以下であり、前
記複数の棒状または偏平棒状結晶は互いに回転角をもっ
て接しており、且つ、当該回転角の絶対値が３°以内で
あることを特徴とする。
【００１５】また、上記構成において、前記半導体薄膜
の電子線回折パターンには｛１１０｝配向による特定の
規則性が観測され、当該電子線回折パターンの任意の回
折スポットは概略円状であり、前記回折スポットの短軸
の長さ（ａ）と長軸の長さ（ｂ）との比（ａ／ｂ）が１
/1（円形）〜1/1.5 であることを特徴とする。
【００１６】また、上記構成において、前記半導体薄膜
の電子線回折パターンには｛１１０｝配向による特定の
規則性が観測され、当該電子線回折パターンの任意の回
折スポットは、電子線照射エリアの中心点に対して同心
円状の広がりを有し、前記電子線照射エリアの中心点か
ら前記回折スポットに対して引いた接線と、前記電子線
照射エリアの中心点と前記回折スポットの中心点とを結
ぶ線分と、がなす角は±1.5 °以内であることを特徴と
する。
【００１７】以上に示す構成でなる本願発明について、
以下に示す実施例をもって詳細な説明を行うこととす
る。
【００１８】
【実施例】〔実施例１〕本実施例では、本願発明である
半導体薄膜およびそれを活性層とした半導体装置（具体
的にはＴＦＴ）の作製工程について説明する。
【００１９】まず、絶縁表面を有する基板としてシリコ
ン基板５０１を準備する。シリコン基板５０１は水素熱
処理を施して脱酸素化した基板を用いる。そして、シリ
コン基板５０１に対してハロゲン化物ガス（本実施例で
はＨＣｌ）を含有する雰囲気での熱酸化処理を行い、熱
酸化膜５０２を形成する。
【００２０】この様にして形成された熱酸化膜５０２は
極めて平坦性に優れているという特徴を有する。本実施
例では熱酸化条件を最適化することで、凹部と凸部との
差の平均値が５nm以下（代表的には３nm以下、好ましく
は２nm以下）、或いは１００個の凹凸を調べれば、１０
０個全ての凹凸の差が10nm以下で、且つ、その内の９０
個の凹凸の差が５nm以下である様な熱酸化膜を得られ
る。
【００２１】こうして図５（Ａ）に示す様に極めて平坦
な絶縁表面を有する基板が得られる。この優れた平坦性
が本願発明の半導体薄膜を形成するにあたって重要な役
割を果たす。
【００２２】次に、非晶質珪素膜５０３を形成する。非
晶質珪素膜５０３は最終的な膜厚（熱酸化後の膜減りを
考慮した膜厚）が10〜75nm（好ましくは15〜45nm）とな
る様に調節する。本実施例では成膜を減圧熱ＣＶＤ法で
行い、下記条件に従って形成する。 成膜温度：465 ℃ 成膜圧力：0.5torr 成膜ガス：Ｈｅ（ヘリウム）300sccm Ｓｉ2 Ｈ6 （ジシラン）250sccm
【００２３】なお、成膜に際して膜中の不純物濃度の管
理を徹底的に行うことが重要である。本実施例の場合、
非晶質珪素膜５０３中では結晶化を阻害する不純物であ
るＣ（炭素）及びＮ（窒素）の濃度はいずれも 5×1018
atoms/cm3 未満（代表的には5×1017atoms/cm3 以下、
好ましくは 2×1017atoms/cm3 以下）、Ｏ（酸素）は1.
5×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3
以下、好ましくは 5×1017atoms/cm3 以下）となる様
に管理する。なぜならば各不純物がこれ以上の濃度で存
在すると、後の結晶化の際に悪影響を及ぼし、結晶化後
の膜質を低下させる原因となるからである。
【００２４】ここで本実施例の条件で作製した非晶質珪
素膜中の不純物濃度をＳＩＭＳ（質量二次イオン分析）
で調べた結果を図１３に示す。なお、試料はシリコンウ
ェハー上に0.5 μｍの膜厚の非晶質珪素膜を成膜したも
のを用いた。その結果、図１３に示す様にＣ、Ｎ、Ｏい
ずれの元素も上記濃度範囲内に収まることが確認され
た。ただし、本明細書中において膜中の元素濃度は、Ｓ
ＩＭＳの測定結果における最小値で定義される。
【００２５】上記構成を得るため、本実施例で用いる減
圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成
膜室の清浄化を図っておくことが望ましい。ドライクリ
ーニングは、 200〜400 ℃程度に加熱した炉内に 100〜
300sccm のＣｌＦ3 （フッ化塩素）ガスを流し、熱分解
によって生成したフッ素によって成膜室のクリーニング
を行えば良い。
【００２６】なお、本発明者らの知見によれば炉内温度
300 ℃とし、ＣｌＦ3 （フッ化塩素）ガスの流量を300s
ccm とした場合、約２μｍ厚の付着物（主に珪素を主成
分する）を４時間で完全に除去することができる。
【００２７】また、非晶質珪素膜５０３中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜５０３の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
【００２８】次に、非晶質珪素膜５０３の結晶化工程を
行う。結晶化の手段としては本発明者による特開平7-13
0652号公報記載の技術を用いる。同公報の実施例１およ
び実施例２のどちらの手段でも良いが、本願発明では実
施例２に記載した技術内容（特開平8-78329 号公報に詳
しい）を利用するのが好ましい。
【００２９】特開平8-78329 号公報記載の技術は、まず
触媒元素の添加領域を選択するマスク絶縁膜５０４を形
成する。そして、非晶質珪素膜５０３の結晶化を助長す
る触媒元素としてニッケル（Ｎｉ）を含有した溶液をス
ピンコート法により塗布し、Ｎｉ含有層５０５を形成す
る。（図５（Ｂ））
【００３０】なお、触媒元素としてはニッケル以外に
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマ
ニウム（Ｇｅ）、鉛（Ｐｂ）、インジウム（Ｉｎ）等を
用いることができる。
【００３１】また、上記触媒元素の添加工程はスピンコ
ート法に限らず、レジストマスクを利用したイオン注入
法またはプラズマドーピング法を用いることもできる。
この場合、添加領域の占有面積の低減、横成長領域の成
長距離の制御が容易となるので、微細化した回路を構成
する際に有効な技術となる。
【００３２】次に、触媒元素の添加工程が終了したら、
450 ℃１時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃（代表
的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を
加えて非晶質珪素膜５０３の結晶化を行う。本実施例で
は窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００３３】この時、非晶質珪素膜５０３の結晶化はニ
ッケルを添加した領域５０６で発生した核から優先的に
進行し、基板５０１の基板面に対してほぼ平行に成長し
た結晶領域５０７が形成される。本発明者らはこの結晶
領域５０７を横成長領域と呼んでいる。横成長領域は比
較的揃った状態で個々の結晶が集合しているため、全体
的な結晶性に優れるという利点がある。（図５（Ｃ））
【００３４】結晶化のための加熱処理が終了したら、マ
スク絶縁膜５０４を除去してパターニングを行い、横成
長領域５０７のみでなる島状半導体層（活性層）５０８
を形成する。次に、珪素を含む絶縁膜でなるゲイト絶縁
膜５０９を形成する。ゲイト絶縁膜５０９の膜厚は後の
熱酸化工程による増加分も考慮して20〜250nm の範囲で
調節すれば良い。また、成膜方法は公知の気相法（プラ
ズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００３５】次に、図５（Ｄ）に示す様に触媒元素（ニ
ッケル）を除去または低減するための加熱処理（触媒元
素のゲッタリングプロセス）を行う。この加熱処理は処
理雰囲気中にハロゲン元素を含ませ、ハロゲン元素によ
る金属元素のゲッタリング効果を利用するものである。
【００３６】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を700 ℃を超え
る温度で行なうことが好ましい。この温度以下では処理
雰囲気中のハロゲン化合物の分解が困難となり、ゲッタ
リング効果が得られなくなる恐れがある。そのため加熱
処理温度を好ましくは800 〜1000℃（代表的には950
℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1
hrとする。
【００３７】代表的な実施例としては酸素雰囲気中に対
して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例で
は３体積％）の濃度で含有させた雰囲気中において、95
0 ℃、30分の加熱処理を行えば良い。ＨＣｌ濃度を上記
濃度以上とすると、活性層５０８の表面に膜厚程度の凹
凸が生じてしまうため好ましくない。
【００３８】また、ハロゲン元素を含む化合物してはＨ
Ｃｌガス以外にもＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、Ｃｌ
Ｆ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲン元素を含む
化合物から選ばれた一種または複数種のものを用いるこ
とが出来る。
【００３９】この工程においては活性層５０８中のニッ
ケルが塩素の作用によりゲッタリングされ、揮発性の塩
化ニッケルとなって大気中へ離脱して除去される。そし
て、この工程により活性層５０８中のニッケルの濃度は
5×1017atoms/cm3 以下（代表的には 2×1017atoms/cm
3 以下）にまで低減される。なお、本発明者らの経験に
よれば、ニッケル濃度が 1×1018atoms/cm3 以下（好ま
しくは 5×1017atoms/cm3 以下）であればＴＦＴ特性に
悪影響はでない。
【００４０】また、上記ゲッタリング処理はニッケル以
外の他の金属元素にも効果的である。珪素膜中に混入し
うる金属元素としては、主に成膜チャンバーの構成元素
（代表的にはアルミニウム、鉄、クロム等）が考えられ
るが、上記ゲッタリング処理を行なえば、それら金属元
素の濃度も 5×1017atoms/cm3 以下（好ましくは 2×10
17atoms/cm3 以下）にすることが可能である。
【００４１】なお、上記ゲッタリング処理を行うと、活
性層５０８中にはゲッタリング処理に使用したハロゲン
元素が 1×1015〜 1×1020atoms/cm3 の濃度で残存す
る。
【００４２】また、上記加熱処理により活性層５０８と
ゲイト絶縁膜５０９の界面では熱酸化反応が進行し、熱
酸化膜の分だけゲイト絶縁膜５０９の膜厚は増加する。
この様にして熱酸化膜を形成すると、非常に界面準位の
少ない半導体／絶縁膜界面を得ることができる。また、
活性層端部における熱酸化膜の形成不良（エッジシニン
グ）を防ぐ効果もある。
【００４３】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の
加熱処理を行なうことで、ゲイト絶縁膜５０９の膜質の
向上を図ることも有効である。
【００４４】なお、このハロゲン元素によるゲッタリン
グ工程は、結晶化工程とゲイト絶縁膜の成膜工程との間
に行うこともできる。
【００４５】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲイト
電極の原型５１０を形成する。本実施例では２wt% のス
カンジウムを含有したアルミニウム膜を用いる。なお、
これ以外にもタンタル膜、導電性を有する珪素膜等を用
いることもできる。（図５（Ｅ））
【００４６】ここで本発明者らによる特開平7-135318号
公報記載の技術を利用する。同公報には、陽極酸化によ
り形成した酸化膜を利用して自己整合的にソース／ドレ
イン領域と低濃度不純物領域とを形成する技術が開示さ
れている。以下にその技術について簡単に説明する。
【００４７】まず、アルミニウム膜のパターニングに使
用したレジストマスク（図示せず）を残したまま３％シ
ュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸
化膜５１１を形成する。この膜厚が後に低濃度不純物領
域の長さになるのでそれに合わせて膜厚を制御する。
【００４８】次に、図示しないレジストマスクを除去し
た後、エチレングリコール溶液に３％の酒石酸を混合し
た電解溶液中で陽極酸化処理を行う。この処理では緻密
な無孔性の陽極酸化膜５１２が形成される。膜厚は70〜
120 nmで良い。
【００４９】そして、上述の２回に渡る陽極酸化処理の
後に残ったアルミニウム膜５１３が実質的にゲイト電極
として機能する。（図６（Ａ））
【００５０】次にゲイト電極５１３、多孔性の陽極酸化
膜５１１をマスクとしてゲイト絶縁膜５０９をドライエ
ッチング法によりエッチングする。そして、多孔性の陽
極酸化膜５１１を除去する。こうして形成されるゲイト
絶縁膜５１４の端部は多孔性の陽極酸化膜５１１の膜厚
分だけ露出した状態となる。（図６（Ｂ））
【００５１】次に、一導電性を付与する不純物元素の添
加工程を行う。不純物元素としてはＮ型ならばＰ（リ
ン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）また
はＩｎ（インジウム）を用いれば良い。
【００５２】この工程では、まず１回目の不純物添加を
高加速電圧で行い、ｎ- 領域を形成する。この時、加速
電圧が80keV 程度と高いので不純物元素は露出した活性
層表面だけでなく露出したゲイト絶縁膜の端部の下にも
添加される。さらに、２回目の不純物添加を低加速電圧
で行い、ｎ+ 領域を形成する。この時は加速電圧が10ke
V 程度と低いのでゲイト絶縁膜はマスクとして機能す
る。
【００５３】以上の工程で形成された不純物領域は、ｎ
+ 領域がソース領域５１５、ドレイン領域５１６とな
り、ｎ- 領域が一対の低濃度不純物領域（ＬＤＤ領域と
も呼ばれる）５１７となる。また、ゲイト電極直下の領
域は不純物元素が添加されず、真性または実質的に真性
なチャネル形成領域５１８となる。（図６（Ｃ））
【００５４】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物元素の活性化を行う。それ
と同時に添加工程で受けた活性層の損傷も修復される。
【００５５】次に、層間絶縁膜５１９を500 nmの厚さに
形成する。層間絶縁膜５１９としては酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれら
の積層膜を用いることができる。
【００５６】次に、コンタクトホールを形成した後、ソ
ース電極５２０、ドレイン電極５２１を形成する。最後
に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱
し、素子全体の水素化を行うことで膜中（特に活性層
中）のダングリングボンド（不対結合手）を終端する。
以上の工程によって、図６（Ｄ）に示す様な構造のＴＦ
Ｔを作製することができる。
【００５７】なお、本願発明は活性層を構成する半導体
薄膜に関する技術であるので、その他の構造および構成
は何ら本願発明を限定するものではない。従って、本願
発明は本実施例以外の構造および構成を有するＴＦＴに
対しても容易に適用することが可能である。
【００５８】（活性層中に含まれる不純物に関する知
見）本実施例の活性層（半導体薄膜）には結晶化を阻害
する元素であるＣ（炭素）、Ｎ（窒素）及びＯ（酸素）
が存在しない、或いは実質的に存在しない点に特徴があ
る。これは徹底的な不純物（汚染物）管理によってなし
うる構成である。
【００５９】本実施例の場合、非晶質珪素膜の成膜にあ
たってＣ（炭素）、Ｎ（窒素）及びＯ（酸素）の混入を
徹底的に避けるので、必然的に最終的な半導体膜中に存
在するＣ（炭素）及びＮ（窒素）の濃度は少なくとも 5
×1018atoms/cm3 未満（代表的には 5×1017atoms/cm3
以下、好ましくは 2×1017atoms/cm3 以下）、Ｏ（酸
素）の濃度は少なくとも 1.5×1019atoms/cm3 未満（代
表的には 1×1018atoms/cm3 以下、好ましくは 5×1017
atoms/cm3 以下）となる。
【００６０】なお、純粋に珪素だけからなる半導体膜で
は珪素の濃度が約 5×1022atoms/cm 3 であるので、例え
ば 5×1018atoms/cm3 の不純物元素は約0.01atomic% の
濃度で存在することに相当する。
【００６１】また、望ましくは最終的な半導体膜中に存
在するＣ（炭素）、Ｎ（窒素）及びＯ（酸素）の濃度を
ＳＩＭＳ分析における検出下限以下、さらに望ましくは
完全に存在しない状態とすることが優れた結晶性を得る
ためには必要である。
【００６２】本発明者らがＳＩＭＳで分析した結果、
Ｃ、Ｎ、Ｏの濃度がいずれも上記濃度範囲を満たす非晶
質珪素膜を出発膜として用いた場合、完成したＴＦＴの
活性層中に含まれるＣ、Ｎ、Ｏの濃度も上記濃度範囲を
満たすことが判明している。
【００６３】〔活性層の結晶構造に関する知見〕上記作
製工程に従って形成した活性層は、微視的に見れば複数
の棒状（または偏平棒状）結晶が互いに概略平行に特定
方向への規則性をもって並んだ結晶構造を有する。この
ことはＴＥＭ（透過型電子顕微鏡法）による観察で容易
に確認することができる。
【００６４】ここで、棒状または偏平棒状結晶同士の結
晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図１７
に示す。なお、本明細書中において結晶粒界とは、棒状
または偏平棒状結晶が接した境界に形成される粒界を指
すものと定義する。従って、例えば横成長領域がぶつか
りあって形成される様なマクロな意味あいでの粒界とは
区別して考える。
【００６５】ところで前述のＨＲ−ＴＥＭ（高分解能透
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。
【００６６】ＨＲ−ＴＥＭでは結晶格子の配列状態を格
子縞として観察することが可能である。従って、結晶粒
界を観察することで、結晶粒界における原子同士の結合
状態を推測することができる。なお、格子縞は白と黒の
縞模様となって現れるが、コントラストの相違であって
原子の位置を示すものではない。
【００６７】図１７（Ａ）は本願発明で得られる結晶性
珪素膜の代表的なＴＥＭ写真であり、異なる二つの結晶
粒が写真左上から右下にかけて見られる結晶粒界で接し
た状態が観察されている。この時、二つの結晶粒は結晶
軸に多少のずれが含まれているものの概略｛１１０｝配
向であった。
【００６８】なお、後述するが複数の結晶粒を調べた結
果、殆ど全てが概略｛１１０｝配向であることをＸ線回
折や電子線回折によって確認している。なお、多数観察
した中には（０１１）面や（２００）面などもあるはず
だが、それら等価な面はまとめて｛１１０｝面と表すこ
とにする。
【００６９】ところで、図１７（Ａ）に図示した様に、
面内には｛１１１｝面、｛１００｝面に対応する格子縞
が観察されている。なお、｛１１１｝面に対応する格子
縞とは、その格子縞に沿って結晶粒を切断した場合に断
面に｛１１１｝面が現れる様な格子縞を指している。格
子縞がどの様な面に対応するかは、簡易的に格子縞と格
子縞の間隔から確認できる。
【００７０】なお、図１７（Ａ）において格子縞の見え
方に差が見られるのは、結晶粒の微妙な傾きの違いによ
るものである。即ち、片方の結晶粒の結晶面に垂直に電
子線が照射される様に設定すると、他方の結晶粒は僅か
に斜めから電子線が照射される状態になるため、格子縞
の見え方が変わるのである。
【００７１】ここで｛１１１｝面に対応する格子縞に注
目する。図１７（Ａ）において粒界を挟んで上側の結晶
粒の｛１１１｝面に対応する格子縞は、下側の結晶粒の
｛１１１｝面に対応する格子縞と約70°（正確には70.5
°）の角度をなして交わっている。
【００７２】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
【００７３】なお、参考までに従来の高温ポリシリコン
膜のＨＲーＴＥＭ写真を図１７（Ｂ）に示す。図１７
（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１
１０｝面が主体となる配向ではなかった。ただし、ここ
では図１７（Ａ）と比較するために｛１１１｝面に対応
する格子縞が現れる様な結晶粒を観察した。
【００７４】図１７（Ｂ）を詳細に観察して見ると、図
中において矢印で示す様に、結晶粒界では格子縞が途切
れた部分が多数確認できる。この様な部分では未結合手
（結晶欠陥と呼べる）が存在することになる、トラップ
準位としてキャリアの移動を阻害する可能性が高い。
【００７５】ただし、確かに本願発明の結晶性珪素膜に
も図１７（Ｂ）に示した様な未結合手は存在する。これ
は本願発明の結晶性珪素膜が多結晶である以上しかたの
ないことである。しかしながら、本願発明の結晶性珪素
膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様
な未結合手はごく僅かであることが判明している。
【００７６】本出願人が調べた限りでは、全体の９０％
以上（典型的には９５％以上）の結晶粒界に結晶格子の
連続性が見られ、図１７（Ｂ）に示した様な未結合手は
殆ど見つけることができなかった。この事からも本願発
明の結晶性珪素膜は従来の高温ポリシコンとは明らかに
異なる半導体膜であると言えよう。
【００７７】次に、本願発明の半導体薄膜を電子線回折
によって調べた結果を図１（Ａ）に示す。また、リファ
レンスとして従来の高温ポリシリコン膜の電子線回折パ
ターンを図１（Ｂ）に示す。なお、図１（Ａ）、（Ｂ）
において電子線の照射エリアの径はそれぞれ4.25μｍ、
1.35μｍである。本実施例では複数箇所を測定したうち
の代表的な写真を示す。
【００７８】図１（Ａ）の場合、〈１１０〉入射に対応
する回折スポット（回折斑点）が比較的きれいに現れて
おり、電子線の照射エリア内では殆ど全ての結晶粒が
｛１１０｝配向していることが確認できる。
【００７９】なお、本出願人は特開平７−３２１３３９
号公報に記載した手法に従ってＸ線回折を行い、本願発
明の半導体薄膜について配向比率を算出した。同公報で
は下記数１に示す様な算出方法で配向比率を定義してい
る。
【００８０】
【数１】
【００８１】本願発明の半導体薄膜の配向性をＸ線回折
で調べた結果、Ｘ線回折パターンには（２２０）面に相
当するピークが現れた。勿論、（２２０）は｛１１０｝
と等価であることは言うまでもない。この測定の結果、
｛１１０｝面が主たる配向面であり、配向比率は0.7 以
上（典型的には0.9 以上）であることが判明した。
【００８２】一方、図１（Ｂ）に示す従来の高温ポリシ
リコン膜の場合、回折スポットには明瞭な規則性が見ら
れず、ほぼランダムに配向している、換言すれば｛１１
０｝面以外の面方位の結晶粒が不規則に混在することが
判明した。
【００８３】なお、各回折スポットは同心円上の広がり
を僅かにもっているが、これは結晶軸を中心にある程度
の回転角の分布をもつためと予想される。この事につい
て以下に説明する。
【００８４】図１（Ａ）に示した電子線回折パターンの
一部を模式的に図２（Ａ）に示す。図２（Ａ）におい
て、２０１で示される複数の揮点は〈１１０〉入射に対
応する回折スポットである。複数の回折スポット２０１
は照射エリアの中心点２０２を中心にして同心円状に分
布している。
【００８５】ここで、点線で囲まれた領域２０３を拡大
したものを図２（Ｂ）に示す。図２（Ｂ）に示す様に、
図１（Ａ）に示す電子線回折パターンを詳細に観察する
と、照射エリアの中心点２０２に対して回折スポット２
０１が約±1.5 °の広がり（ゆらぎ）を持っていること
が判る。
【００８６】即ち、電子線照射エリアの中心点２０２か
ら回折スポット２０１に対して引いた接線２０４と、電
子線照射エリアの中心点２０２と回折スポットの中心点
２０５とを結ぶ線分と、がなす角（回転角の１／２に相
当する）は1.5 °以下となることを意味している。この
時、接線は２本引けるので、回折スポット２０１の広が
りは結局±1.5 °以内の範囲に収まることになる。
【００８７】この傾向は図１（Ａ）に示した電子線回折
パターンの全域で見受けられ、全体としては±2.5 °以
内（典型的には±1.5 °以内、好ましくは±0.5 °以
内）に収まっている。前述の「各回折スポットは同心円
上の広がりを僅かにもっている」という言葉はこの事を
指している。
【００８８】また、半導体薄膜の下地を限りなく平坦に
することで、回折スポット２０１の短軸の長さ（ａ）と
長軸の長さ（ｂ）との比（ａ／ｂ）を１/1（円形を意味
する）〜1/1.5 としうる。これは、回折スポットが円形
または実質的に円形になることを意味している。
【００８９】回折スポットが円形になるためには複数の
結晶粒間に存在する回転角を非常に小さくしなければな
らない。単結晶の電子線回折パターンでは回折スポット
が完全に円形になることを考えれば、回折スポットが円
形になるという事は本願発明の半導体薄膜が限りなく単
結晶に近づくことに他ならない。
【００９０】また、図３（Ａ）は面方位が｛１１０｝で
ある場合の結晶軸と、結晶面内に含まれる軸の関係を表
している。この様に、結晶面が｛１１０｝配向であれば
結晶軸は〈１１０〉軸であり、その結晶面内には〈１１
１〉軸、〈１００〉軸などが含まれる。
【００９１】また、以前に本発明者らがＨＲ−ＴＥＭを
利用して上記棒状結晶の成長方向を調べた結果、概略
〈１１１〉軸方向に向かって成長することが確かめられ
ている（特開平7-321339号公報参照）。従って、本願発
明の半導体薄膜の一部を拡大すると図３（Ｂ）の様にな
っていると考えられる。
【００９２】図３（Ｂ）において、３０１〜３０３はそ
れぞれ異なる棒状結晶であり、個々の結晶粒の結晶軸は
概略〈１１０〉軸である。また、結晶成長は平均的には
概略〈１１１〉軸方向に向かって進行するので、棒状結
晶の延在する方向と〈１１１〉軸方向とはほぼ一致す
る。なお、点線で示されるのは結晶粒界である。
【００９３】この時、任意の結晶粒３０１の面内に含ま
れる〈１１１〉軸３０４を基準軸とすると、近傍に存在
する他の棒状結晶３０２、３０３の面内に含まれる〈１
１１〉軸３０５、３０６は、基準軸３０４に一致する
か、若しくはそれぞれ僅かづつずれて基準軸３０４に対
してある程度の角度を持つ様になる。本明細書中ではこ
の角度を回転角と呼んでいる。
【００９４】なお、前述の回折スポットの広がりが±2.
5 °以内（典型的には±1.5 °以内、好ましくは±0.5
°以内）に収まっているという事は、換言すれば回転角
の絶対値が５°以内（典型的には３°以内、好ましくは
１°以内）に収まっているという事と同義である。
【００９５】この関係を判りやすく図３（Ｃ）にまとめ
ると、本願発明の半導体薄膜では軸３０５が基準軸３０
４となす角（α）および軸３０６が基準軸３０４となす
角（β）が回転角である。そして、この回転角が少なく
とも５°以内に収まっているのである。
【００９６】そして、図３（Ｂ）の様に微妙な回転角を
有する個々の結晶粒はそれぞれ異なる回折スポットとし
て電子線回折パターン上に現れる。例えば、結晶粒３０
２、３０３の回折スポットは、結晶粒３０１の回折スポ
ットから回転角α、β分だけ同心円上にずれて現れる。
【００９７】即ち、電子線の照射エリア内に複数の結晶
粒が存在すれば、同心円上に複数の結晶粒に対応する回
折スポットが連続的に並ぶことになり、回折スポットは
見かけ上、楕円に近い形状を示す様になる。これが図１
（Ａ）の電子線回折パターンに回折スポットの広がりが
見られた理由である。
【００９８】なお、本実施例では〈１１１〉等の様に表
記しているが、その中には［１１１］や［１−１１］な
ど等価な複数の軸が含まれる（マイナス記号は反転を意
味する）。即ち、等価な軸全てに対応して回折スポット
が現れ、その結果として図１（Ａ）の様な電子線回折パ
ターンを形成しているので、結晶粒が回転角分だけ回転
すれば電子線回折パターンも全体的に回転角分だけ回転
する。そのため、全ての回折スポットが同心円上に広が
りを持つ。
【００９９】以上の様に、本願発明の半導体薄膜を電子
線回折で調べた結果として図１（Ａ）の様な回折パター
ンが得られたのは、電子線の照射エリア内に複数の棒状
結晶が存在し、それぞれが僅かに異なる回転角を有する
ためと解釈できる。また、その回折スポットの広がり具
合から、回転角の絶対値は５°以内（典型的には３°以
内、好ましくは１°以内）と考えられる。
【０１００】これは、本願発明の半導体薄膜を構成する
全結晶粒のうち、最も大きな回転角を有する二つの結晶
粒間においても、任意の基準軸のずれが少なくとも５°
以内に収まっていることを意味している。
【０１０１】ここで、一般的に行われている結晶粒界の
分類に乗っ取り、本願発明の半導体薄膜における各種結
晶粒界の存在度について説明する。次に示す表は、本願
発明の半導体薄膜に関するデータを考慮したものであ
る。
【０１０２】
【表１】
【０１０３】なお、表１に示した形態の結晶粒界は電子
線回折、ＨＲ−ＴＥＭ、断面ＴＥＭ等を駆使することで
識別が可能であり、さらにはより詳細な情報を得ること
ができる。なお、本明細書で取り扱う回転角の値は、上
記手法を組み合わせて様々な角度から結晶粒界を解析す
ることで測定している。
【０１０４】前述の結晶軸まわりの回転は「粒界面に含
まれる方位についての回転」であるので小傾角粒界に含
まれる。この様なを結晶粒界を形成する場合、模式的に
は図４（Ａ）に示す様な関係で二つの結晶粒は接してい
る。この場合、二つの結晶粒の接する面が粒界面であ
る。しかしながら、本願発明の半導体薄膜では結晶軸ま
わりの回転角が±2.5 °以内と極めて小さいので図４
（Ａ）の様な粒界は殆ど存在しないと見なすことができ
る。。
【０１０５】また、小傾角粒界には図４（Ｂ）に示す様
な場合もある。図４（Ｂ）の形態の場合、回転軸となる
軸が図４（Ａ）とは異なっている。しかし、粒界面に含
まれる軸を中心にして二つの結晶粒がある回転角を有す
る関係にある点は図４（Ａ）と同様である。本願発明の
半導体薄膜では、この場合の回転角も±2.5 °以内（典
型的には±1.5 °以内、好ましくは0.5 °以内）である
ので、この様な結晶粒界も殆ど存在しないと見なすこと
ができる。
【０１０６】また、図４（Ａ）、（Ｂ）に示した小傾角
粒界とは区別されるが、同じ低角粒界の分類にねじれ粒
界と呼ばれる形態がある。これは図４（Ｃ）に示す様
に、粒界面に垂直な方位について回転した場合に相当す
る。
【０１０７】この場合も、二つの結晶粒がある回転角を
有する関係にある点は小傾角粒界と同様であり、本願発
明の半導体薄膜では回転角が±2.5 °以内（典型的には
±1.5 °以内、好ましくは0.5 °以内）に収まってい
る。即ち、ねじれ粒界も殆ど存在しないと見なすことが
できる。
【０１０８】以上の様に、本願発明の半導体薄膜には一
般的に低角粒界と呼ばれる電気的に活性な結晶粒界がな
い又は実質的にないと考えられる。なお、「電気的に活
性」とはキャリアにとってトラップとして機能しうるこ
とを意味している。
【０１０９】また、「実質的にない」とは、例えば５μ
ｍ平方の範囲に含まれる結晶粒界を調べた時に、該当す
る粒界（例えば低角粒界等）が、観察されても１つや２
つである様な場合を指す。
【０１１０】また、特殊な高角粒界では双晶粒界とその
他の対応粒界とがあるが、本願発明の半導体薄膜の殆ど
がこの双晶粒界であることが確認されている。この対応
粒界は例え存在しても電気的に不活性（キャリアのトラ
ップとして機能しない）であることが判っている。
【０１１１】特に、本願発明の半導体薄膜はΣ３の対応
粒界（｛１１１｝双晶粒界）が全体の９０％以上（典型
的には９５％以上）を占めており、極めて整合性の良い
結晶粒界が形成されていることが広い範囲において証明
されている。
【０１１２】なお、Σ値は対応粒界の整合性の程度を示
す指針となるパラメータであり、Σ値が小さいほど整合
性の良い結晶粒界であることが知られている。Σ値の定
義については「材料評価のための高分解能電子顕微鏡
法；進藤大輔，平賀賢二共著，pp.54 〜60，共立出版株
式会社，1996」に詳しい。
【０１１３】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
【０１１４】従って、図１（Ａ）のＴＥＭ写真に示され
た結晶粒界では、隣接する結晶粒の各格子縞が70.5°の
角度で連続しており、この結晶粒界は｛１１１｝双晶粒
界であると容易に推察することができる。
【０１１５】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の対応粒界も若干ながら存在し
た。
【０１１６】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、本願発明の半導体薄膜は
面方位が概略｛１１０｝で揃っているからこそ、広範囲
に渡ってこの様な対応粒界を形成しうるのである。この
特徴は、面方位が不規則な他のポリシリコン膜ではあり
得ることではない。
【０１１７】また、ランダムな高角粒界とは有意な方位
関係を持たずに不規則な方位の結晶粒が並んだだけの半
導体薄膜に見られる粒界であり、従来の高温ポリシリコ
ンなどの様な半導体薄膜に多く見られる。本願発明の半
導体薄膜では、当然、高角粒界は殆ど存在しない。
【０１１８】表１に示した低角粒界、ランダムな高角粒
界の双方がない又は極めてその数が少ない場合、活性な
結晶粒界は存在しないと見なせる。即ち、その様な結晶
構造を有する半導体薄膜は実質的に結晶粒界のない単結
晶又は実質的な単結晶と見なすことができる。
【０１１９】以上の様に、本願発明の半導体薄膜は、薄
膜を構成する個々の結晶粒（棒状結晶）が互いに完全に
一致する方位関係にあるか、ある程度の回転角を有した
関係にある。そして、その回転角は±2.5 °以内という
非常に小さなものであり、実質的に活性な結晶粒界を形
成しないと見なして良いレベルである。
【０１２０】本発明者らは、この様な半導体薄膜が得ら
れた理由として、下地の平坦性を重要視している。本発
明者らの経験では、下地に凹凸があるとそれが結晶成長
の際に大きく影響する。即ち、下地の凹凸等によって結
晶粒にひずみ等が発生し、結晶軸のずれなどを引き起こ
すことになる。
【０１２１】本願発明の半導体薄膜は、本実施例に示し
た様な方法で形成された非常に平坦性の高い下地膜上に
形成されている。従って、結晶成長を阻害する要因を極
力排除した状態で成長させることができるため、非常に
高い結晶性を維持したまま結晶粒同士が接合する。その
結果として、前述の様に実質的に単結晶と見なせる結晶
性を有する半導体薄膜が得られたものと考えられる。
【０１２２】なお、本発明の半導体薄膜を形成するにあ
たって結晶化温度以上の温度でのアニール工程（本実施
例の場合、図５（Ｄ）に示す工程）は、結晶粒内の欠陥
低減に関して重要な役割を果たしている。その事につい
て説明する。
【０１２３】図１４（Ａ）は図５（Ｃ）に示した結晶化
工程までを終了した時点での結晶シリコン膜を２５万倍
に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白
い部分はコントラストの差に起因して現れる）に矢印で
示される様なジグザグ状に見える欠陥が確認される。
【０１２４】この様な欠陥は主としてシリコン結晶格子
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図１４（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
【０１２５】一方、図１４（Ｂ）に示す様に、同倍率で
見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層
欠陥や転位などに起因する欠陥が見られず、非常に結晶
性が高いことが確認できる。この傾向は膜面全体につい
て言えることであり、欠陥数をゼロにすることは現状で
は困難であるが、実質的にゼロと見なせる程度にまで低
減することができる。
【０１２６】即ち、図１４（Ｂ）に示す結晶シリコン膜
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
【０１２７】この様に、図１４（Ａ）と（Ｂ）の写真に
示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を
有しているが、結晶粒内の欠陥数には大きな差がある。
本発明の結晶シリコン膜が図１４（Ａ）に示した結晶シ
リコン膜よりも遙に高い電気特性を示す理由はこの欠陥
数の差によるところが大きい。
【０１２８】本出願人は、図５（Ｄ）の工程によって起
こる現象について次の様なモデルを考えている。まず、
図１４（Ａ）に示す状態では結晶粒内の欠陥（主として
積層欠陥）には触媒元素（代表的にはニッケル）が偏析
している。即ち、Si-Ni-Siといった形の結合が多数存在
していると考えられる。
【０１２９】しかしながら、触媒元素のゲッタリングプ
ロセスを行うことで欠陥に存在するNiが除去されると、
Si-Ni 結合は切れる。そのため、シリコンの余った結合
手はすぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
【０１３０】勿論、高い温度での熱アニールによって結
晶シリコン膜中の欠陥が消滅することは知られている
が、本発明ではニッケルとの結合が切れて未結合手が多
く発生するためシリコンの再結合がさらにスムーズに行
われると推測できる。
【０１３１】また、同時に結晶シリコン膜が熱酸化され
る際に発生する余剰シリコン原子が欠陥へと移動し、Si
-Si 結合の生成に大きく寄与していると考えられる。こ
の概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥
が少ない理由として知られている。
【０１３２】また、本出願人は結晶化温度を超える温度
（代表的には 700〜1100℃）で加熱処理を行うことで結
晶シリコン膜とその下地との間が固着し、密着性が高ま
ることで欠陥が消滅するというモデルを考えている。
【０１３３】結晶シリコン膜と下地膜となる酸化珪素膜
とでは、熱膨張係数に１０倍近くの差がある。従って、
非晶質シリコン膜から結晶シリコン膜に変成した段階
（図１４（Ａ））では、結晶シリコン膜が冷却される時
に非常に大きな応力が結晶シリコン膜にかかる。
【０１３４】この事について、図１５を用いて説明す
る。図１５（Ａ）は結晶化工程後の結晶シリコン膜にか
かる熱履歴を示している。まず、温度（ｔ1 ）で結晶化
された結晶シリコン膜は冷却期間（ａ）を経て室温まで
冷やされる。
【０１３５】ここで図１５（Ｂ）に示すのは冷却期間
（ａ）にある時の結晶シリコン膜であり、３０は石英基
板、３１は結晶シリコン膜である。この時、結晶シリコ
ン膜３１と石英基板３０との界面３２における密着性は
あまり高くなく、それが原因となって多数の粒内欠陥を
発生していると考えられる。
【０１３６】即ち、熱膨張係数の差によって引っ張られ
た結晶シリコン膜３１は石英基板３０上で非常に動きや
すく、引っ張り応力などの力によって積層欠陥や転位な
どの欠陥３３を容易に生じてしまうと考えられる。
【０１３７】こうして得られた結晶シリコン膜が図１４
（Ａ）に示した様な状態となるのである。そしてその
後、図１５（Ａ）に示す様に温度（ｔ2 ）で触媒元素の
ゲッタリング工程が施され、その結果、結晶シリコン膜
中の欠陥が前述の理由によって消滅する。
【０１３８】ここで重要なことは触媒元素のゲッタリン
グ工程が行われると同時に結晶シリコン膜石英基板に固
着され、石英基板との密着性が高まる点である。即ち、
このゲッタリング工程は結晶シリコン膜と石英基板（下
地）との固着工程を兼ねていると考えられる。
【０１３９】こうしてゲッタリング＋固着工程を終了す
ると冷却期間（ｂ）を経て室温まで冷やされる。ここで
結晶化工程の後の冷却期間（ａ）と異なる点は、石英基
板３０とアニール後の結晶シリコン膜３４との界面３５
が非常に密着性の高い状態となっている点である。（図
１５（Ｃ））
【０１４０】この様に密着性が高いと石英基板３０に対
して結晶シリコン膜３４が完全に固着されるので、結晶
シリコン膜の冷却段階において結晶シリコン膜に応力が
加わっても欠陥を発生するには至らない。即ち、再び欠
陥が発生する様なことを防ぐことができる。
【０１４１】なお、図１５（Ａ）では結晶化工程後に室
温まで下げるプロセスを例にとっているが、結晶化が終
了したらそのまま温度を上げてゲッタリング＋固着工程
を行うこともできる。その様なプロセスを経ても本発明
の結晶シリコン膜を得ることは可能である。
【０１４２】こうして得られた本発明の結晶シリコン膜
（図１４（Ｂ））は、単に結晶化を行っただけの結晶シ
リコン膜（図１４（Ａ））に較べて格段に結晶粒内の欠
陥数が少ないという特徴を有している。
【０１４３】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本発明の結晶シリコン膜
のスピン密度は少なくとも 5×1017spins/cm3 以下（好
ましくは 3×1017spins/cm3以下）であることが判明し
ている。ただし、この測定値はは現存する測定装置の検
出限界に近いので、実際のスピン密度はさらに低いと予
想される。
【０１４４】以上の様な結晶構造を有する本発明の結晶
シリコン膜を、本出願人は連続粒界結晶シリコン（Cont
inuous Grain Silicon：ＣＧＳ）と呼んでいる。
【０１４５】（対応粒界に関する知見）先に説明した様
な対応粒界は、同一面方位の結晶粒間にしか形成されな
い。即ち、本願発明の半導体薄膜は面方位が概略｛１１
０｝で揃っているからこそ、広範囲に渡ってこの様な対
応粒界を形成しうるのである。この特徴は、面方位が不
規則な他のポリシリコン膜ではあり得ることではない。
【０１４６】ここで、本願発明の半導体薄膜を１万５千
倍に拡大したＴＥＭ写真（暗視野像）を図１８（Ａ）に
示す。白く見える領域と黒く見える領域とが存在する
が、同色に見える部分は配向性が同一であることを示し
ている。
【０１４７】図１８（Ａ）で特筆すべきはこれだけ広範
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
【０１４８】他方、従来の高温ポリシリコン膜を１万５
千倍に拡大したＴＥＭ写真（暗視野像）を図１８（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図１８（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
【０１４９】また、後述する実施例４の技術でニッケル
のゲッタリング処理を行った本願発明の半導体薄膜を明
視野で観察した場合のＴＥＭ写真を図１９に示す。ま
た、図１９中においてPoint １を３０万倍に拡大した写
真を図２０（Ａ）に、２００万倍に拡大した写真を図２
０（Ｂ）に示す。なお、図２０（Ａ）内において四角で
囲まれた領域が図２０（Ｂ）に相当する。また、Point
１における電子線回折パターン（スポット径 1.7μｍ
φ）を図２０（Ｃ）に示す。
【０１５０】さらに、Point １と全く同条件でPoint ２
とPoint ３を観察した。Point ２の観察結果を図２１
（Ａ）、図２１（Ｂ）、図２１（Ｃ）に、Point ３の観
察結果を図２２（Ａ）、図２２（Ｂ）、図２２（Ｃ）に
示す。
【０１５１】これらの観察結果から、任意の結晶粒界に
おいて結晶格子に連続性が保たれており、平面状粒界が
形成されていることが判る。なお、本出願人はここに示
した測定点以外にも多数の領域に渡って観察と測定を繰
り返し、ＴＦＴを作製するのに十分な広い領域におい
て、結晶粒界における結晶格子の連続性が確保されてい
ることを確認している。
【０１５２】〔実施例２〕実施例１では平坦性に優れた
下地を得るために、シリコン基板をハロゲン化物（例え
ばＨＣｌ）を含む雰囲気中で熱酸化する例を示した。本
実施例では他の基板を利用する例を示す。
【０１５３】本実施例では、まず安価な低級グレードの
石英基板を用意する。次に、その石英基板をＣＭＰ（化
学機械研磨）等の手法により理想状態（凹凸部の差の平
均値が５nm以内、代表的には３nm以内、好ましくは２nm
以内）にまで研磨する。
【０１５４】この様に、安価な石英基板であっても研磨
によって優れた平坦性を有する絶縁性基板として利用す
ることができる。石英基板を用いると非常に下地が緻密
となるので下地／半導体薄膜界面の安定度が高い。ま
た、基板からの汚染の影響も殆どないので非常に利用価
値が高い。
【０１５５】〔実施例３〕実施例１では半導体膜として
珪素膜を用いる例を示したが、ＳｉX Ｇｅ1-X （０＜Ｘ
＜１、好ましくは0.05≦Ｘ≦0.95）で示される様にゲル
マニウムを１〜１０％含有した珪素膜を用いることも有
効である。
【０１５６】この様な化合物半導体膜を用いた場合、Ｎ
型ＴＦＴおよびＰ型ＴＦＴを作製した際にしきい値電圧
を小さくできる。また、電界効果移動度（モビリティと
呼ばれる）を大きくすることができる。
【０１５７】〔実施例４〕実施例１では珪素の結晶化を
助長する触媒元素をゲッタリングする工程においてハロ
ゲン元素を用いる例を示した。本願発明では、触媒元素
のゲッタリング工程にリン元素を用いることも可能であ
る。
【０１５８】リン元素を用いる場合、活性層となる領域
以外の領域にリンを添加し、 400〜1050℃（好ましくは
600〜750 ℃）の温度で、１min 〜20hr（典型的には30
min〜３hr）の加熱処理を行えば良い。この加熱処理に
よりリンを添加した領域に触媒元素がゲッタリングされ
るので、活性層中の触媒元素の濃度は 5×1017atoms/cm
3 以下にまで低減される。
【０１５９】こうしてゲッタリング工程を終えたら、リ
ンを添加した領域以外の領域を利用して活性層を形成す
る。後は、実施例１の工程に従えば実施例１と同じ特徴
を有する半導体装置が得られる。
【０１６０】勿論、ゲイト絶縁膜となる熱酸化膜を形成
する際にハロゲン元素を含む雰囲気中で加熱処理を行え
ば、本実施例のリン元素によるゲッタリング効果とハロ
ゲン元素によるゲッタリング効果との相乗効果が得られ
る。
【０１６１】〔実施例５〕本実施例では実施例１に示し
た半導体装置を利用して反射型液晶パネルを構成する場
合の例を示す。図７に示すのはアクティブマトリクス型
液晶パネルの断面図であり、ドライバー回路やロジック
回路を構成する領域にはＣＭＯＳ回路を、画素マトリク
ス回路を構成する領域には画素ＴＦＴを示している。
【０１６２】ＣＭＯＳ回路はＮチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとを相補的に組み合わせて作製する。Ｃ
ＭＯＳ回路を構成する個々のＴＦＴの構成および作製方
法は実施例１で説明したので省略する。
【０１６３】また、画素ＴＦＴはドライバー回路等を構
成するＴＦＴにさらに工夫を加える必要がある。図７に
おいて７０１は窒化珪素膜であり、ＣＭＯＳ回路のパッ
シベーション膜を兼ねると同時に、補助容量を構成する
絶縁体として機能する。
【０１６４】窒化珪素膜７０１上にはチタン膜７０２が
形成され、チタン膜７０２とドレイン電極７０３との間
で補助容量が形成される。この時、絶縁体は比誘電率の
高い窒化珪素膜であるので、容量を大きくすることがで
きる。また、反射型では開口率を考慮する必要がないの
で、図７の様な構造としても問題がない。
【０１６５】次に、７０４は有機性樹脂膜でなる層間絶
縁膜であり、本実施例ではポリイミドを用いている。こ
の層間絶縁膜７０４は膜厚を２μｍ程度と厚くして十分
な平坦性を確保しておくことが好ましい。こうすること
で、優れた平坦性を持つ画素電極７０５を形成すること
ができる。
【０１６６】画素電極７０５はアルミニウムまたはアル
ミニウムを主成分とする材料で構成する。なるべく反射
率の高い材料を用いる方が良い。また、優れた平坦性を
確保しておくことで画素電極表面での乱反射損失を低減
することができる。
【０１６７】画素電極７０５の上には配向膜７０６を形
成する。配向膜７０６はラビングによって配向力を持た
せる。以上がＴＦＴ側基板（アクティブマトリクス基
板）の構成に関する説明である。
【０１６８】一方、対向基板側は、透過性基板７０７上
に透明導電膜７０８、配向膜７０９を形成して構成され
る。これ以外にも必要に応じてブラックマスクやカラー
フィルターを設けることもできる。
【０１６９】そして、スペーサ散布、シール材印刷を行
った後、液晶層７１０を封入して図７に示す様な構造の
反射型液晶パネルが完成する。液晶層７１０は液晶の動
作モード（ＥＣＢモード、ゲストホストモード等）によ
って自由に選定することができる。
【０１７０】また、図７に示した様な反射型液晶パネル
を構成するアクティブマトリクス基板の外観を図８に簡
略化して示す。図８において、８０１は実施例１の工程
に従って熱酸化膜を設けたシリコン基板、８０２は画素
マトリクス回路、８０３はソースドライバー回路、８０
４はゲイトドライバー回路、８０５はロジック回路であ
る。
【０１７１】ロジック回路８０５は広義的にはＴＦＴで
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバー回路と呼ばれている回路
と区別するため、それ以外の信号処理回路（メモリ、Ｄ
／Ａコンバータ、クロックジェネレータ等）を指す。
【０１７２】また、こうして形成された液晶パネルには
外部端子としてＦＰＣ（Flexible Print Circuit）端子
が取り付けられる。一般的に液晶モジュールと呼ばれる
のはＦＰＣを取り付けた状態の液晶パネルである。
【０１７３】〔実施例６〕本実施例では実施例１に示し
た半導体装置を利用して透過型液晶パネルを構成する例
を図９に示す。ただし、基本的な構造は実施例４に示し
た反射型液晶パネルと同じであるので、構成の異なる点
を特に説明する。
【０１７４】図９に示す透過型液晶パネルの場合、ブラ
ックマスク９０１の構成が反射型液晶パネルと大きく異
なる。即ち、透過型では開口率を稼ぐ必要があるのでＴ
ＦＴ部および配線部以外は極力ブラックマスク９０１が
重ならない様な構成とすることが重要である。
【０１７５】そのため、本実施例ではＴＦＴ部の上にド
レイン電極９０２が重なる様に形成しておき、その上で
ブラックマスク９０１との間に補助容量を形成する。こ
の様に、広い面積を占めやすい補助容量をＴＦＴの上に
形成することで開口率を広くすることが可能である。
【０１７６】また、９０３は画素電極となる透明導電膜
である。透明導電膜９０３としてはＩＴＯが最も多用さ
れるが、他の材料（酸化スズ系など）を用いても良い。
【０１７７】本実施例の画素構造において画素ＴＦＴの
部分に注目した上面図を図２３（Ａ）に示す。図２３
（Ａ）において、５１は活性層、５２はソース線、５３
はゲイト線、５４はドレイン電極、５５はブラックマス
ク、５６はドレイン電極５４と画素電極５７とを接続す
るためのコンタクトホールである。
【０１７８】本実施例の特徴は、画素ＴＦＴの上方にお
いてドレイン電極５４とブラックマスク５５との間で補
助容量を形成する点にある。
【０１７９】また、図２３（Ａ）をＡ−Ａ’で示される
破線で切断した時に見られる断面構造を図２３（Ｂ）に
示す。なお、図２３（Ａ）と図２３（Ｂ）には共通の符
号を用いている。さらに、図２３（Ｂ）に相当する断面
を実際に撮影したＴＥＭ写真を図２４に示す。
【０１８０】この様に、ゲイト線５３と重なる様な配置
でドレイン電極５５が形成され、誘電体５８を挟んで対
向するブラックマスク５５との間に補助容量が形成され
ている。なお、本実施例ではドレイン電極５５としてチ
タン膜をアルミニウム膜で挟んだ三層構造を採用してい
る。
【０１８１】本実施例の場合、ドレイン電極５５を形成
した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構
造でなる層間絶縁膜を形成し、その上にブラックマスク
５５を形成する。
【０１８２】この時、ブラックマスク５５の形成前に、
後に補助容量となる領域のアクリル膜のみを除去して開
口部を形成しておく。すると、開口部の底には酸化珪素
膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層
が補助容量の誘電体５８として機能するのである。
【０１８３】〔実施例７〕本実施例は、ゲイト電極とし
て導電性を有する珪素膜を用いた、いわゆるシリコンゲ
イトＴＦＴに適用した場合の例である。基本的な構成は
実施例１で作製したＴＦＴとほぼ同様であるので、相違
点のみに着目して説明する。
【０１８４】図１０において、１１はＮチャネル型ＴＦ
Ｔのゲイト電極、１２はＰチャネル型ＴＦＴのゲイト電
極、１３は画素ＴＦＴのゲイト電極である。ゲイト電極
１１〜１３はリンまたは砒素を添加したＮ型ポリシリコ
ン膜、或いはボロンまたはインジウムを添加したＰ型ポ
リシリコンを用いる。
【０１８５】また、ＣＭＯＳ回路ではＮチャネル型ＴＦ
ＴにＮ型ポリシリコンゲイトを用い、Ｐチャネル型ＴＦ
ＴにＰ型ポリシリコンゲイトを用いたデュアルゲイト型
ＣＭＯＳ回路を構成しても良い。
【０１８６】この様にゲイト電極として珪素膜を用いる
利点としては、耐熱性が高いこと、珪素膜であるので扱
いが容易であることなどが挙げられる。また、金属膜と
の反応を利用してサリサイド構造（ポリサイド構造も含
む）をとることができる。
【０１８７】そのためには、ゲイト電極１１〜１３を形
成した後にサイドウォール１４〜１６を形成する。そし
て、チタン、タングステン等の金属膜（図示せず）を成
膜し、加熱処理を行って金属シリサイド１７〜１９を形
成する。金属シリサイド１７〜１９はソース／ドレイン
領域およびゲイト電極の一部に形成される。
【０１８８】この様にサイドウォール等を用いて自己整
合的に金属シリサイドを形成する構造をサリサイド構造
と呼ぶ。この様な構造とすると取り出し電極（ソース／
ドレイン電極等）とのオーミック接触が良好なものとな
るので有効である。
【０１８９】〔実施例８〕本実施例では非晶質珪素膜の
結晶化に際して触媒元素としてゲルマニウムを用いる場
合について図１６を用いて説明する。まず、基板４１と
して石英基板を用意する。必要に応じて酸化珪素膜等の
絶縁膜を下地として設けても良い。
【０１９０】次に、非晶質珪素（アモルファスシリコ
ン）膜４２を形成する。非晶質珪素膜の成膜は減圧熱Ｃ
ＶＤ法で行い、成膜ガスとしてはジシラン（Si2H6 ）を
用いる。また、本実施例では非晶質珪素膜の膜厚を75nm
とする。
【０１９１】次に、非晶質珪素膜４２の結晶化工程を行
う。本実施例では非晶質珪素膜の結晶化に際して、結晶
化を助長する触媒元素としてゲルマニウムを用いる。本
実施例の場合、まず成膜した非晶質珪素膜４２上にプラ
ズマＣＶＤ法によりゲルマニウム膜４３を形成する。
【０１９２】成膜ガスとしては、ゲルマン（GeH4）ガス
を水素又はヘリウムで５〜１０倍に希釈したものを用い
る。そして、 100〜300 ℃の成膜温度で、20〜50mW/cm2
で放電して 1〜50nm（代表的には 10 〜20nm）の膜厚の
ゲルマニウム膜を成膜することができる。
【０１９３】また、ゲルマニウム膜４３の成膜方法は減
圧熱ＣＶＤ法で行うことも可能である。ゲルマンは非常
に分解しやすいガスであるので、450 ℃程度の低温で容
易に分解してゲルマニウム膜を形成することができる。
【０１９４】こうして図１６（Ａ）の状態が得られる。
次に、 450〜650 ℃（好ましくは 500〜550 ℃）の加熱
処理を行い、非晶質珪素膜４２を結晶化させる。 600℃
を上限としたのは、これを超えると自然核発生が増加し
てしまい、ゲルマニウムを核とした結晶と混在して結晶
性が乱れるからである。（図１６（Ｂ））
【０１９５】なお、この結晶化工程はファーネスアニー
ル、ランプアニール、レーザーアニールのいずれの手段
を用いても良い。本実施例では形成された膜の均質性を
重視してファーネスアニールを用いる。
【０１９６】こうして得られた結晶性珪素膜（結晶シリ
コン膜またはポリシリコン膜）４４は 500℃程度の低温
で形成されたにも拘わらず、優れた結晶性を有してい
る。
【０１９７】次に、結晶性珪素膜４４上に残存するゲル
マニウム膜を硫酸過水溶液（H2SO4：H2O2＝１：１）で
除去した後、結晶シリコン膜４４に対して少なくとも前
述の結晶化の際の温度よりも高い温度（代表的には 800
〜1050℃）での熱処理工程を行う。本実施例ではこの熱
処理工程を酸化性雰囲気で行う。（図１６（Ｃ））
【０１９８】なお、本実施例の様にシリコンの結晶化を
助長する触媒元素としてゲルマニウムを用いる場合、特
にゲルマニウムをゲッタリングして除去する必要はな
い。ゲルマニウムはシリコンと同族の半導体であり、互
いに相性が良いのでシリコンの半導体特性に悪影響を与
えないと考えられる。
【０１９９】この熱処理工程によって高い結晶性を有す
る結晶性珪素膜４５が形成される。また、結晶性珪素膜
４５上には熱処理工程によって熱酸化膜４６が形成され
る。この熱酸化膜４６はＴＦＴ作製時にそのままゲイト
絶縁膜として利用することも可能である。
【０２００】なお、ゲルマニウム膜を残したまま熱処理
を行うこともできるが、その場合は高い濃度で膜中にゲ
ルマニウムが存在した状態となる。いずれにしてもこの
熱処理工程を終えた結晶性珪素膜４５中には拡散によっ
て 1×1014〜 5×1019atoms/cm3 （代表的には 1×1015
〜 1×1016atoms/cm3 ）の濃度でゲルマニウムが存在す
る。
【０２０１】そのため、本実施例で得られた結晶性珪素
膜４５の表面近傍はシリコン原子とゲルマニウム原子が
置換された結合を多く含み、SiX Ge1-X （0<X<1 ）で表
されるシリコンゲルマニウム半導体に近い半導体薄膜に
なると考えられる。
【０２０２】この時、本実施例の作製工程では結晶性珪
素膜上における酸化シリコンの異常成長が全く起こらな
いという利点がある。即ち、本実施例のプロセスで形成
された結晶シリコン膜４５は、酸化性雰囲気中に触れた
状態で熱酸化されても酸化シリコンの異常成長が発生し
ない。
【０２０３】本出願人によれば、結晶化の触媒としてニ
ッケルを用いた場合、その後の熱処理条件によっては酸
化シリコンの異常成長を生じることが確認されている。
これは結晶シリコン膜中に存在するニッケルシリサイド
が集中的に酸化されることに起因する。本実施例ではそ
の様な異常成長が起こらないのである。
【０２０４】また、さらに図１６（Ｃ）に示した熱処理
工程によって結晶シリコン膜４４の内部に存在していた
粒内欠陥をほぼ完全に除去することができる。結晶化を
終えた状態、即ち図１６（Ｂ）に示した状態の結晶シリ
コン膜４４は、結晶粒内に多くの欠陥（積層欠陥や転位
欠陥など）を含んでいる。ところが、図１６（Ｃ）の工
程後に得られた結晶シリコン膜４５は、結晶粒内に殆ど
欠陥を含まない。
【０２０５】本出願人は、このことについてほぼ実施例
１で説明したモデルと同様のことが起こっているのであ
ろうと推測している。ただし、触媒元素にニッケルを用
いていないので、欠陥が消滅するのはもっぱら熱酸化に
よって生じた余剰シリコン原子の影響によるところが大
きいと思われる。
【０２０６】以上の様に、本実施例の工程を採用するこ
とで、結晶性珪素膜の異常酸化が防止されるため結晶性
珪素膜の熱処理に際して工程を煩雑にすることがない。
また、結晶性珪素膜中の粒内欠陥が除去され、非常に結
晶性の高い結晶性珪素膜を得ることができる。
【０２０７】なお、結晶化温度以上の温度とは、代表的
には 800〜1050℃( 好ましくは 850〜900 ℃）の温度で
あり、その様な高い温度で熱処理を行う点に特徴があ
る。この工程では熱酸化機構が粒内欠陥の低減に大きく
寄与すると思われるので、熱酸化が起こりやすい条件で
あることが望ましい。
【０２０８】従って、スループットを考えると熱処理の
下限温度は 800℃が好ましく、上限は基板（本実施例で
は石英）の耐熱性を考慮して 1050 ℃が好ましい。ただ
し、ゲルマニウムの融点が 930〜940 ℃であるので、よ
り好ましくは 900℃を上限とすると良い。
【０２０９】また、熱処理雰囲気は酸化性雰囲気である
ことが好ましいが、不活性雰囲気であっても構わない。
酸化性雰囲気とする場合、ドライ酸素（O2）雰囲気、ウ
ェット酸素（O2＋H2）雰囲気、ハロゲン元素を含む雰囲
気（O2＋HCl 等）のいずれかとすれば良い。
【０２１０】特に、ハロゲンを含む雰囲気で熱処理を行
うと、ハロゲン元素のゲッタリング効果により結晶性珪
素膜の格子間に存在する余分なゲルマニウムが揮発性の
GeCl4 の形で除去される。そのため、格子歪みの少ない
結晶性珪素膜を得るためには有効な手段である。
【０２１１】なお、本実施例は他のどの実施例とも組み
合わせることができる。
【０２１２】〔実施例９〕本願発明のＴＦＴは実質的に
単結晶と見なせる半導体薄膜を活性層として利用してい
るため、単結晶シリコンを用いたＭＯＳＦＥＴに匹敵す
る電気特性を示す。本発明者らが試作したＴＦＴからは
次に示す様なデータが得られている。
【０２１３】（１）ＴＦＴのスイッチング性能（オン／
オフ動作の切り換えの俊敏性）の指標となるサブスレッ
ショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル
型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV
/decade ）と小さい。 （２）ＴＦＴの動作速度の指標となる電界効果移動度
（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs
（代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴ
で100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と
大きい。 （３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
th）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネ
ル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０２１４】以上の様に、本発明で得られるＴＦＴは極
めて優れたスイッチング特性および高速動作特性を有し
ている。そのため、これまでＭＯＳＦＥＴで構成されて
きたＬＳＩなどの集積化回路をＴＦＴで構成することが
可能となる。
【０２１５】さらには、薄膜を用いるＴＦＴの利点を生
かして三次元構造の半導体装置（半導体回路）を構成す
ることも可能となる。
【０２１６】図１１に示す半導体回路は、本願発明のＴ
ＦＴを用いた三次元構造の半導体回路の一例を示してい
る。図１１（Ａ）は下側にＴＦＴ層、上側にイメージセ
ンサを積層した三次元回路である。また、図１１（Ｂ）
は上層及び下層にＴＦＴ層を配置した三次元回路であ
る。
【０２１７】図１１（Ａ）において、２１は光電変換層
であり非晶質珪素膜等を用いることができる。その上に
は上部電極（透明導電膜）２２が設けられ、光を受光し
て電気信号に変換する受光部を構成している。
【０２１８】なお、ＴＦＴの作製行程は実施例１で既に
説明したので省略する。また、三次元回路を構成するた
めの積層技術は、公知の手段を用いれば良い。ただし、
上側のＴＦＴ層を形成する場合、下層のＴＦＴの耐熱性
を考慮する必要がある。
【０２１９】例えば、下層を本願発明のＴＦＴで構成
し、上層を従来の低温形成のＴＦＴとする構成でも良
い。また、下層のＴＦＴを耐熱性の高い材料で形成して
おき、上層に本願発明のＴＦＴを形成する様な構造とし
ても良い。
【０２２０】また、上層となるイメージセンサは受光部
だけで構成した下層のＴＦＴで上層の受光部を制御する
構成としても良い。
【０２２１】次に、図１１（Ｂ）において、下層はシリ
コンゲイト構造を用いたＴＦＴ層であり、上層はシリコ
ンゲイト構造または他の金属膜（アルミニウムを主成分
とする膜等）をゲイト電極として用いた構造のＴＦＴ層
である。なお、図１１（Ｂ）もＴＦＴ構造の説明は省略
する。
【０２２２】この様な構造においても、上層のＴＦＴを
形成する際に下層のＴＦＴの耐熱性を十分の考慮した上
で作製することが必要である。
【０２２３】また、図１１（Ａ）、（Ｂ）のどちらも、
下層のＴＦＴを形成した後に厚めに層間絶縁膜２３、２
４を形成し、それをＣＭＰ（化学機械研磨）等で研磨し
て平坦化した後に上層のＴＦＴを形成することが望まし
い。
【０２２４】以上の様に、本願発明のＴＦＴを用いて三
次元構造の半導体回路を構成することで、非常に機能性
に富んだ半導体回路を構成することが可能である。な
お、本明細書中において、半導体回路とは半導体特性を
利用して電気信号の制御、変換を行う電気回路という意
味で用いている。
【０２２５】また、本願発明のＴＦＴを用いてＬＣＤド
ライバ回路や携帯機器用の高周波回路（ＭＭＩＣ：マイ
クロウェイブ・モジュール・ＩＣ）などを構成すること
もできる。即ち、本願発明のＴＦＴを用いることで従来
のＩＣチップやＬＳＩチップをＴＦＴで作製することが
可能である。
【０２２６】〔実施例１０〕本願発明は液晶表示装置以
外にも、アクティブマトリクス型のＥＬ（エレクトロル
ミネッセンス）表示装置やＥＣ（エレクトロクロミク
ス）表示装置等の他の電気光学装置を作製することも可
能である。また、イメージセンサやＣＣＤを作製するこ
とも可能である。
【０２２７】なお、電気光学装置とは電気信号を光学的
信号に変換する装置またはその逆を行う装置という意味
で用いている。
【０２２８】〔実施例１１〕本実施例では、本発明を利
用した電気光学装置を利用する電子機器（応用製品）の
一例を図１２に示す。なお、電子機器とは半導体回路お
よび／または電気光学装置を搭載した製品のことを意味
している。
【０２２９】本願発明を適用しうる電子機器としてはビ
デオカメラ、電子スチルカメラ、プロジェクター、ヘッ
ドマウントディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、ＰＨＳ（パーソナルハンディフォンシス
テム）等）などが挙げられる。
【０２３０】図１２（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本願発明は音声出力部２００２、音声
出力部２００３、表示装置２００４等に適用することが
できる。
【０２３１】図１２（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明は表示装置２１０２、音声
入力部２１０３、受像部２１０６等に適用することがで
きる。
【０２３２】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明はカメラ部２２
０２、受像部２２０３、表示装置２２０５等に適用でき
る。
【０２３３】図１２（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。
【０２３４】図１２（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。
【０２３５】図１２（Ｆ）はフロント型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。
【０２３６】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、電気光学装置や半導体回路を必要とする製
品であれば全てに適用できる。
【０２３７】
【発明の効果】本明細書で開示する発明によれば、実質
的に単結晶と見なせる結晶性を有する半導体薄膜を形成
することができる。そして、その様な半導体薄膜を利用
することで単結晶上に作製したＭＯＳＦＥＴに匹敵す
る、或いは凌駕しうる高い性能を有したＴＦＴを実現す
ることができる。
【０２３８】以上の様なＴＦＴを用いて構成される半導
体回路や電気光学装置およびそれらを搭載した電子機器
は、極めて高い性能を有し、機能性、携帯性、信頼性の
面で非常に優れた製品となる。
【図面の簡単な説明】
【図１】 半導体薄膜の電子回折パターンを示す写
真。
【図２】 電子線回折パターンを模式的に表した図。
【図３】 半導体薄膜の方位関係を説明するための
図。
【図４】 結晶粒界の形態を示す図。
【図５】 半導体装置の作製工程を示す図。
【図６】 半導体装置の作製工程を示す図。
【図７】 電気光学装置の断面を示す図。
【図８】 アクティブマトリクス基板の外観を示す
図。
【図９】 アクティブマトリクス基板の断面を示す
図。
【図１０】 アクティブマトリクス基板の断面を示す
図。
【図１１】 半導体回路の一例を示す図。
【図１２】 電子機器の一例を示す図。
【図１３】 ＳＩＭＳ測定結果を示す図。
【図１４】 結晶シリコン膜の結晶粒を示すＴＥＭ写
真。
【図１５】 欠陥の生成および消滅に関するモデルを説
明するための図。
【図１６】 半導体装置の作製工程を示す図。
【図１７】 半導体薄膜の結晶粒を示すＴＥＭ写真。
【図１８】 半導体薄膜の暗視野像を示すＴＥＭ写真。
【図１９】 半導体薄膜の明視野像を示すＴＥＭ写真。
【図２０】 半導体薄膜の結晶粒界の様子を示すＴＥＭ
写真。
【図２１】 半導体薄膜の結晶粒界の様子を示すＴＥＭ
写真。
【図２２】 半導体薄膜の結晶粒界の様子を示すＴＥＭ
写真。
【図２３】 画素ＴＦＴの上面及び断面構造を示す図。
【図２４】 画素ＴＦＴの断面構造を示すＴＥＭ写真。
フロントページの続き (72)発明者 宮永 昭治 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 尾形 靖 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】珪素を主成分とする複数の棒状または偏平
    棒状結晶の集合体からなる半導体薄膜であって、 主たる配向面は概略｛１１０｝面であり、 膜中に存在するＣ（炭素）及びＮ（窒素）の濃度が 5×
    1017atoms/cm3 以下、Ｏ（酸素）の濃度が 1×1018atom
    s/cm3 以下であり、 前記複数の棒状または偏平棒状結晶は互いに回転角をも
    って接しており、且つ、当該回転角の絶対値が３°以内
    であることを特徴とする半導体薄膜。
  2. 【請求項２】請求項１において、前記半導体薄膜の電子
    線回折パターンには｛１１０｝配向による特定の規則性
    が観測され、 当該電子線回折パターンの任意の回折スポットは概略円
    状であり、 前記回折スポットの短軸の長さ（ａ）と長軸の長さ
    （ｂ）との比（ａ／ｂ）が１/1（円形）〜1/1.5 である
    ことを特徴とする半導体薄膜。
  3. 【請求項３】請求項１において、前記半導体薄膜の電子
    線回折パターンには｛１１０｝配向による特定の規則性
    が観測され、 当該電子線回折パターンの任意の回折スポットは、電子
    線照射エリアの中心点に対して同心円状の広がりを有
    し、 前記電子線照射エリアの中心点から前記回折スポットに
    対して引いた接線と、前記電子線照射エリアの中心点と
    前記回折スポットの中心点とを結ぶ線分と、がなす角は
    ±1.5 °以内であることを特徴とする半導体薄膜。
  4. 【請求項４】請求項１において、前記半導体薄膜の下地
    となる絶縁層は、凹部と凸部との差の平均値が５nm以下
    であることを特徴とする半導体薄膜。
  5. 【請求項５】少なくともチャネル形成領域が、珪素を主
    成分とする複数の棒状または偏平棒状結晶の集合体から
    なる半導体薄膜で構成される半導体装置であって、 前記半導体薄膜は主たる配向面が概略｛１１０｝面であ
    り、 当該半導体薄膜中に存在するＣ（炭素）及びＮ（窒素）
    の濃度が 5×1017atoms/cm3 以下、Ｏ（酸素）の濃度が
    1×1018atoms/cm3 以下であり、 前記複数の棒状または偏平棒状結晶は互いに回転角をも
    って接しており、且つ、当該回転角の絶対値が３°以内
    であることを特徴とする半導体装置。
  6. 【請求項６】請求項５において、前記半導体薄膜の電子
    線回折パターンには｛１１０｝配向による特定の規則性
    が観測され、 当該電子線回折パターンの任意の回折スポットは概略円
    状であり、 前記回折スポットの短軸の長さ（ａ）と長軸の長さ
    （ｂ）との比（ａ／ｂ）が１/1（円形）〜1/1.5 である
    ことを特徴とする半導体装置。
  7. 【請求項７】請求項５において、前記半導体薄膜の電子
    線回折パターンには｛１１０｝配向による特定の規則性
    が観測され、 当該電子線回折パターンの任意の回折スポットは、電子
    線照射エリアの中心点に対して同心円状の広がりを有
    し、 前記電子線照射エリアの中心点から前記回折スポットに
    対して引いた接線と、前記電子線照射エリアの中心点と
    前記回折スポットの中心点とを結ぶ線分と、がなす角は
    ±1.5 °以内であることを特徴とする半導体装置。
  8. 【請求項８】請求項５において、前記半導体薄膜の下地
    となる絶縁層は、凹部と凸部との差の平均値が５nm以下
    であることを特徴とする半導体装置。
  9. 【請求項９】請求項５乃至請求項８に記載の半導体装置
    を集積化して構成されることを特徴とする半導体装置。
  10. 【請求項１０】請求項９に記載の半導体装置を有するビ
    デオカメラ、電子スチルカメラ、プロジェクター、ヘッ
    ドマウントディスプレイ、カーナビゲーション、パーソ
    ナルコンピュータ、携帯情報端末機器（モバイルコンピ
    ュータ、携帯電話、ＰＨＳを含む）から選ばれた一つで
    あることを特徴とする半導体装置。
JP15230898A 1997-07-23 1998-05-16 半導体装置の作製方法 Expired - Fee Related JP4318768B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP15230898A JP4318768B2 (ja) 1997-07-23 1998-05-16 半導体装置の作製方法
TW087111618A TW418435B (en) 1997-07-23 1998-07-16 Semiconductor thin film and semiconductor apparatus
US09/120,290 US6087679A (en) 1997-07-23 1998-07-22 Semiconductor thin film and semiconductor device
DE19861495.0A DE19861495B3 (de) 1997-07-23 1998-07-23 Halbleitergeräte, Anzeigegerät und Vorrichtung
DE19833237A DE19833237B4 (de) 1997-07-23 1998-07-23 Halbleiterdünnfilm und Halbleitergerät
KR1019980029598A KR100536523B1 (ko) 1997-07-23 1998-07-23 반도체박막및반도체장치
US09/592,936 US6495886B1 (en) 1997-07-23 2000-06-13 Semiconductor thin film and semiconductor device
US10/295,882 US6822262B2 (en) 1997-07-23 2002-11-18 Semiconductor thin film and semiconductor device
US10/983,782 US7297978B2 (en) 1997-07-23 2004-11-09 Semiconductor thin film and semiconductor device
US11/984,467 US7928438B2 (en) 1997-07-23 2007-11-19 Semiconductor thin film and semiconductor device
US12/849,964 US8384084B2 (en) 1997-07-23 2010-08-04 Semiconductor thin film and semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9-212428 1997-07-23
JP21242897 1997-07-23
JP10855298 1998-04-03
JP10-108552 1998-04-03
JP15230898A JP4318768B2 (ja) 1997-07-23 1998-05-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JPH11345767A true JPH11345767A (ja) 1999-12-14
JPH11345767A5 JPH11345767A5 (ja) 2005-09-29
JP4318768B2 JP4318768B2 (ja) 2009-08-26

Family

ID=27311251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15230898A Expired - Fee Related JP4318768B2 (ja) 1997-07-23 1998-05-16 半導体装置の作製方法

Country Status (5)

Country Link
US (6) US6087679A (ja)
JP (1) JP4318768B2 (ja)
KR (1) KR100536523B1 (ja)
DE (2) DE19833237B4 (ja)
TW (1) TW418435B (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6323515B1 (en) 1997-08-29 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US6335716B1 (en) 1997-09-03 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device correcting system and correcting method of semiconductor display device
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6498369B1 (en) 1999-04-15 2002-12-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6597014B1 (en) 1997-08-19 2003-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6664145B1 (en) 1999-07-22 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6690068B2 (en) * 2000-06-12 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors and semiconductor device
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6774574B1 (en) 1999-06-23 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
US6787807B2 (en) 2000-06-19 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP2005101621A (ja) * 2000-01-31 2005-04-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6949767B2 (en) 1998-11-25 2005-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6979603B2 (en) 2001-02-28 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
JP2007013106A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US7259427B2 (en) 1998-11-09 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2011109116A (ja) * 2003-01-08 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8456459B2 (en) 2000-01-31 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2020087993A (ja) * 2018-11-16 2020-06-04 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
EP1119053B1 (en) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
JP3844561B2 (ja) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6617648B1 (en) 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
US6496172B1 (en) * 1998-03-27 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, active matrix type liquid crystal display device, and method of driving the same
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
KR100271211B1 (ko) * 1998-07-15 2000-12-01 윤덕용 나노결정을 이용한 비휘발성 기억소자 형성방법
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
DE60042666D1 (de) * 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP5210473B2 (ja) * 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US7098884B2 (en) 2000-02-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving semiconductor display device
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100652039B1 (ko) * 2000-11-23 2006-11-30 엘지.필립스 엘시디 주식회사 전계발광소자
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP4627964B2 (ja) * 2002-10-24 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP2006245417A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体装置およびその製造方法
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
US7439594B2 (en) * 2006-03-16 2008-10-21 Micron Technology, Inc. Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
WO2009004919A1 (en) 2007-06-29 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
FR2935539B1 (fr) * 2008-08-26 2010-12-10 Commissariat Energie Atomique Circuit cmos tridimensionnel sur deux substrats desalignes et procede de realisation
TWI496042B (zh) * 2009-07-02 2015-08-11 Semiconductor Energy Lab 觸控面板及其驅動方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102010040860A1 (de) * 2010-09-16 2012-03-22 Otto-Von-Guericke-Universität Magdeburg Schichtsystem aus einem siliziumbasierten Träger und einer direkt auf dem Träger aufgebrachten Heterostruktur
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545236B (zh) * 2014-10-02 2016-08-11 錼創科技股份有限公司 磊晶基底、半導體發光裝置及其製作方法
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR102949203B1 (ko) * 2021-07-05 2026-04-09 삼성디스플레이 주식회사 표시 장치

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922475A (en) * 1970-06-22 1975-11-25 Rockwell International Corp Process for producing nitride films
JPS57160121A (en) * 1981-03-27 1982-10-02 Semiconductor Energy Lab Co Ltd Semiamorphous semiconductor device
DE3226713A1 (de) * 1982-07-16 1984-01-19 Siemens AG, 1000 Berlin und 8000 München Als flachspule ausgebildete induktionsheizspule zum tiegelfreien zonenschmelzen
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS63133667A (ja) * 1986-11-26 1988-06-06 Ricoh Co Ltd 密着形光電変換装置
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
DE69028669T2 (de) * 1989-07-31 1997-02-20 Canon Kk Dünnschicht-Transistor und seine Herstellung
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5444557A (en) * 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
JPH04318973A (ja) * 1991-04-17 1992-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JP3327952B2 (ja) * 1991-07-17 2002-09-24 旭化成株式会社 圧電体とそれを用いたｓａｗデバイス
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
DE69323127T2 (de) * 1992-08-10 1999-07-22 Canon K.K., Tokio/Tokyo Halbleitervorrichtung und Herstellungsverfahren
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3163606B2 (ja) * 1993-01-29 2001-05-08 住友電気工業株式会社 表面弾性波素子
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
CN1542929B (zh) * 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
DE4309769A1 (de) * 1993-03-25 1994-09-29 Wacker Chemitronic Verfahren und Vorrichtung zur Verringerung des Sauerstoffeinbaus in einen Einkristall aus Silicium
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (ja) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP2791858B2 (ja) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3305085B2 (ja) * 1993-12-03 2002-07-22 キヤノン株式会社 液晶表示装置
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JPH07315826A (ja) * 1994-05-24 1995-12-05 Canon Inc 多結晶シリコン薄膜及びその製造方法
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3072005B2 (ja) 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
JP3464287B2 (ja) * 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US6133557A (en) * 1995-01-31 2000-10-17 Kyocera Corporation Wafer holding member
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW448584B (en) * 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3086641B2 (ja) * 1995-08-29 2000-09-11 三洋電機株式会社 携帯端末
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
US5734763A (en) * 1996-09-04 1998-03-31 Hewlett-Packard Company Compact two-by-n optical components based on bierfringent walk-off crystals
US5897985A (en) * 1996-10-11 1999-04-27 Kodak Polychrome Graphics, Llc Potassium silicate developing composition and method of use to process lithographic printing plates
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US8109483B2 (en) * 2003-12-05 2012-02-07 Hewlett-Packard Development Company, L.P. Swivel support base apparatus
JP4252477B2 (ja) * 2004-03-10 2009-04-08 西川ゴム工業株式会社 折り畳み式屋根用ウエザーストリップ
US6998782B1 (en) * 2004-08-18 2006-02-14 National Semiconductor Corporation Circuit for generating a process-independent current

Cited By (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US7126156B2 (en) 1997-08-19 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor display device with integral control circuitry
US6597014B1 (en) 1997-08-19 2003-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6670635B1 (en) 1997-08-19 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US7750347B2 (en) 1997-08-19 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US7495278B2 (en) 1997-08-29 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US6597034B2 (en) 1997-08-29 2003-07-22 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US6900499B2 (en) 1997-08-29 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US6323515B1 (en) 1997-08-29 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Non-volatile memory and semiconductor device
US9053679B2 (en) 1997-09-03 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device correcting system and correcting method of semiconductor display device
US6335716B1 (en) 1997-09-03 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device correcting system and correcting method of semiconductor display device
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US7417253B2 (en) 1998-11-02 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6977394B2 (en) 1998-11-02 2005-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7863622B2 (en) 1998-11-02 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6784037B2 (en) 1998-11-02 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7259427B2 (en) 1998-11-09 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7279711B1 (en) 1998-11-09 2007-10-09 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric liquid crystal and goggle type display devices
US9214532B2 (en) 1998-11-09 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric liquid crystal display device comprising gate-overlapped lightly doped drain structure
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US7391054B2 (en) 1998-11-10 2008-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8957422B2 (en) 1998-11-17 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US9627460B2 (en) 1998-11-17 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US7439543B2 (en) 1998-11-17 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising thin film transistor comprising conductive film having tapered edge
US7172928B2 (en) 1998-11-17 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device by doping impurity element into a semiconductor layer through a gate electrode
US6949767B2 (en) 1998-11-25 2005-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7564059B2 (en) 1998-11-25 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gates
US7288789B2 (en) 1999-02-12 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor and light-shielding film
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US7633085B2 (en) 1999-03-29 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6686228B2 (en) 1999-03-29 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6900462B2 (en) 1999-03-29 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6498369B1 (en) 1999-04-15 2002-12-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
US6646288B2 (en) 1999-04-15 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
US7358531B2 (en) 1999-06-23 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
US6774574B1 (en) 1999-06-23 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
US6777887B2 (en) 1999-06-23 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
US7335911B2 (en) 1999-07-22 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968890B2 (en) 1999-07-22 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6992328B2 (en) 1999-07-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9576981B2 (en) 1999-07-22 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a gate insulting film with thick portions aligned with a tapered gate electrode
US6743649B2 (en) 1999-07-22 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7737441B2 (en) 1999-07-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6664145B1 (en) 1999-07-22 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8624248B2 (en) 1999-07-22 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9673223B2 (en) 1999-11-19 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Electroluminescence display device
US7560734B2 (en) 1999-11-19 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US7008828B2 (en) 1999-11-19 2006-03-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8830217B2 (en) 2000-01-31 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2005101621A (ja) * 2000-01-31 2005-04-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US8456459B2 (en) 2000-01-31 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US6690068B2 (en) * 2000-06-12 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors and semiconductor device
US7307282B2 (en) * 2000-06-12 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors and semiconductor device
US6956235B2 (en) 2000-06-19 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6787807B2 (en) 2000-06-19 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8242508B2 (en) 2001-02-28 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US8017951B2 (en) 2001-02-28 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a conductive film having a tapered shape
US6979603B2 (en) 2001-02-28 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7531839B2 (en) 2001-02-28 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device having driver TFTs and pixel TFTs formed on the same substrate
JP2011109116A (ja) * 2003-01-08 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007013106A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2020087993A (ja) * 2018-11-16 2020-06-04 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Also Published As

Publication number Publication date
US7297978B2 (en) 2007-11-20
DE19833237A1 (de) 1999-01-28
DE19861495B3 (de) 2014-09-04
US6822262B2 (en) 2004-11-23
US7928438B2 (en) 2011-04-19
US8384084B2 (en) 2013-02-26
DE19833237B4 (de) 2011-10-06
US20050092997A1 (en) 2005-05-05
KR19990014087A (ko) 1999-02-25
JP4318768B2 (ja) 2009-08-26
US6087679A (en) 2000-07-11
US20030102480A1 (en) 2003-06-05
TW418435B (en) 2001-01-11
US6495886B1 (en) 2002-12-17
US20080087894A1 (en) 2008-04-17
US20100295046A1 (en) 2010-11-25
KR100536523B1 (ko) 2006-02-28

Similar Documents

Publication Publication Date Title
JP4318768B2 (ja) 半導体装置の作製方法
JP4601731B2 (ja) 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP4566294B2 (ja) 連続粒界結晶シリコン膜、半導体装置
US6326249B1 (en) Semiconductor device and process for producing same
JP4068219B2 (ja) 半導体装置の作製方法
KR100509529B1 (ko) 표시장치 및 반도체장치
US6452211B1 (en) Semiconductor thin film and semiconductor device
JP4566295B2 (ja) 半導体装置の作製方法
JP4602155B2 (ja) 半導体装置の作製方法
JP3980117B2 (ja) 半導体装置の作製方法
JPH11186563A (ja) 半導体装置およびその作製方法
JPH118196A (ja) 半導体薄膜および半導体装置
JP4801608B2 (ja) 半導体装置の作製方法
KR100560047B1 (ko) 반도체박막및반도체장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees