JPH11345879A - 半導体素子の金属配線形成方法 - Google Patents

半導体素子の金属配線形成方法

Info

Publication number
JPH11345879A
JPH11345879A JP11136485A JP13648599A JPH11345879A JP H11345879 A JPH11345879 A JP H11345879A JP 11136485 A JP11136485 A JP 11136485A JP 13648599 A JP13648599 A JP 13648599A JP H11345879 A JPH11345879 A JP H11345879A
Authority
JP
Japan
Prior art keywords
layer
forming
metal
magnesium
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11136485A
Other languages
English (en)
Inventor
Heiken Tei
炳 賢 鄭
Kifuku An
煕 福 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tobu Denshi KK
Original Assignee
Tobu Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tobu Denshi KK filed Critical Tobu Denshi KK
Publication of JPH11345879A publication Critical patent/JPH11345879A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 金属配線層の電気伝導特性を改善して信
頼性を確保し、微細のコンタクトホール内に金属配線層
を容易に埋め込まれる半導体素子の金属配線形成方法を
提供する。 【解決手段】 接合領域２１を含む半導体基板２０を提
供する段階；半導体基板２０の上部に絶縁層２２を形成
する段階；接合領域２１の所定部分が露出するように絶
縁層２２をパターニングしてコンタクトホールｈ１を形
成する段階；絶縁層２２の上部とコンタクトホールｈ１
の内壁及び底面とに接着層２３を形成する段階；接着層
２３の上部に障壁金属層２４を形成する段階；障壁金属
層２４の上部に固溶層としてのマグネシウム層２５を形
成する段階；マグネシウム層２５の上部に金属層２６を
形成する段階；及び金属層２６にマグネシウムを固溶さ
せ、金属層２６より流動性の増加した金属配線層２７を
形成する段階を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の金属配
線形成方法に関し、特に金属配線の信頼性が向上できる
半導体素子の金属配線形成方法に関する。
【０００２】
【従来の技術】図１を参照して従来の半導体素子の金属
配線形成方法を説明する。まず、接合領域１１を含む半
導体基板１０上に層間絶縁膜１２を形成する。次に、接
合領域１１の所定部分が露出するように層間絶縁膜１２
をエッチングしてコンタクトホールＨを形成する。層間
絶縁膜１２の上部とコンタクトホールＨの底面及び内壁
とに、接着層(glue layer)としての第１のＴｉ層１３と
障壁金属層(barrier metal)としての第１のＴｉＮ層１
４とをスパッタリング方式にて順次蒸着させる。ここ
で、第１のＴｉ層１３は半導体基板１０の表面及び層間
絶縁膜１２と障壁金属層１４との間の接着特性を改善さ
せる役割を果たす。障壁金属層の第１のＴｉＮ層１４は
以後に形成される金属配線層と半導体基板との間に原子
の相互移動を阻止して、接合領域のスパイキング(junct
ion spiking)を防止する役割を果たす。以後、半導体基
板１０は急速熱処理工程(rapid thermal annealing: Ｒ
ＴＡ)を進行して、接合領域１１と接着層１３の接触面
にチタニウムシリサイド層１３ａを形成する。次に、第
１のＴｉＮ層１４の上部に接着層として第２のＴｉ層１
５を蒸着させる。ここで、第２のＴｉ層１５は以後形成
される金属配線層と障壁金属層１４との間の接着特性を
改善させる役割を果たす。第２のＴｉ層１５の上部には
金属配線層１６を形成する。金属配線層１６としては、
接合領域１１で金属配線層１６へのシリコン原子の移動
を防止するために、アルミニウムとシリコンとの合金層
が利用し得る。金属配線層１６上に乱反射防止層として
第２のＴｉＮ層１７を形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、第２の
Ｔｉ層１５と金属配線層１６は所定の温度例えば３５０
℃以上の熱を加えると、互いに容易に反応して第２のＴ
ｉ層１５と金属配線層１６との間にＴｉＡｌ3化合物層
１５ａが析出される。この時、ＴｉＡｌ3化合物層１５
ａは高い抵抗値を有しているので、金属配線の抵抗が増
大する。このために半導体素子の信号遅延が発生し、金
属配線層１６の断面が低減して電流密度が増加する。こ
のため、金属配線の信頼性が低下する。
【０００４】また、半導体素子が集積化して行くにつれ
てコンタクトホールのサイズはますます減少する。これ
によって、スパッタリング方式にて形成されるアルミニ
ウムでは狭いコンタクトホールの内部を充填するのが困
難であるので、コンタクトホール内にボイドが発生する
とか、金属配線層がコンタクトホール内で断線するとか
の問題点が生ずる。
【０００５】更に、エレクトロマイグレーションの防止
のために金属配線としてアルミニウムとシリコンとの合
金層を使用すると、その合金層内のシリコン原子が後続
の熱処理工程時にシリコンノジュール(nodule)形態で析
出されてしまう。このために金属配線層の信頼性は一層
低下する。
【０００６】従って、本発明の目的は金属配線層の電気
伝導特性を改善して信頼性を確保することにある。ま
た、本発明の他の目的は金属配線層を微細のコンタクト
ホール内に容易に埋め込むことにある。
【０００７】
【課題を解決するための手段】前述した本発明の目的を
達成するために、本発明は、接合領域を含む半導体基板
を提供する段階；前記半導体基板の上部に絶縁層を形成
する段階；前記接合領域の所定部分が露出するように絶
縁層をパターニングしてコンタクトホールを形成する段
階；前記絶縁層の上部とコンタクトホールの内壁及び底
面とに接着層を形成する段階；前記接着層の上部に障壁
金属層を形成する段階；前記障壁金属層の上部に固溶層
としてのマグネシウム層を形成する段階；前記マグネシ
ウム層の上部に金属層を形成する段階；及び前記金属層
にマグネシウムを固溶させ、前記金属層より流動性の増
加した金属配線層を形成する段階を含むことを特徴とす
る。
【０００８】また、本発明は、接合領域を含む半導体基
板を提供する段階；前記半導体基板の上部に絶縁層を形
成する段階；前記接合領域の所定部分が露出するように
絶縁層をパターニングしてコンタクトホールを形成する
段階；前記絶縁層の上部とコンタクトホールの内壁及び
底面とに接着層を形成する段階；前記接着層の上部に障
壁金属層を形成する段階；前記障壁金属層の上部に固溶
層としてのマグネシウム層を形成する段階；及び前記マ
グネシウム層の上部に金属層を形成する段階を含み、前
記金属層を形成する段階において、予定された金属層の
厚さの一部は第１温度で蒸着し、その残りは金属層が蒸
着されると同時にマグネシウムが金属層に固溶されるよ
うに第２温度で蒸着し、前記第１温度は第２温度より低
いことを特徴とする。
【０００９】また、本発明は、接合領域を含む半導体基
板を提供する段階；前記半導体基板の上部に絶縁層を形
成する段階；前記接合領域の所定部分が露出するように
絶縁層をパターニングしてコンタクトホールを形成する
段階；前記絶縁層の上部とコンタクトホールの内壁及び
底面とに接着層を形成する段階；前記接着層の上部に障
壁金属層を形成する段階；前記障壁金属層の上部に金属
層を形成する段階；前記金属層の上部にマグネシウム層
を形成する段階；及び前記金属層にマグネシウムを固溶
させ、前記金属層より流動性の増加した金属配線層を形
成する段階を含むことを特徴とする。
【００１０】更に、本発明は、接合領域を含む半導体基
板を提供する段階；前記半導体基板の上部に絶縁層を形
成する段階；前記接合領域の所定部分が露出するように
絶縁層をパターニングしてコンタクトホールを形成する
段階；前記絶縁層の上部とコンタクトホールの内壁及び
底面とに接着層を形成する段階；前記接着層の上部に障
壁金属層を形成する段階；前記障壁金属層の上部に金属
層を形成する段階；及び前記金属層の上部にマグネシウ
ム層を形成する段階を含み、前記マグネシウム層の形成
時、前記マグネシウム層が前記金属層に固溶され得る程
度の温度で蒸着することを特徴とする。
【００１１】更に、本発明は、接合領域を含む半導体基
板を提供する段階；前記半導体基板の上部に絶縁層を形
成する段階；前記接合領域の所定部分が露出するように
絶縁層をパターニングしてコンタクトホールを形成する
段階；前記絶縁層の上部とコンタクトホールの内壁及び
底面とに接着層を形成する段階；前記接着層の上部に障
壁金属層を形成する段階；前記障壁金属層の上部に第１
の金属層を形成する段階；前記第１の金属層の上部にマ
グネシウム層を形成する段階；前記マグネシウム層の上
部に第２の金属層を形成する段階；及び前記第１及び第
２の金属層内にマグネシウムを固溶させ、前記金属層よ
り流動性の増加した金属配線層を形成する段階を含むこ
とを特徴とする。
【００１２】
【発明の実施の形態】以下、添付の図面によって本発明
の好適実施例を説明する。 ［第１実施例］まず、図３（Ａ）に示すように、第２の
伝導型の接合領域２１を含む第１の伝導型の半導体基板
２０が提供される。この半導体基板２０の上部に層間絶
縁膜２２が蒸着され、接合領域２１の所定部分が露出す
るように層間絶縁膜２２の所定部分がエッチングされて
コンタクトホールｈ１を形成する。層間絶縁膜２２の上
部とコンタクトホールｈ１の底面及び内壁とに接着層と
してＴｉ層２３が公知のスパッタリング方式にて形成さ
れる。しかる後、Ｔｉ層２３の上部にエレクトロマイグ
レーションの防止のための障壁金属層としてＴｉＮ層２
４が蒸着される。次にＴｉＮ層２４の上部にマグネシウ
ム層２５が公知のスパッタリングのような物理的蒸着方
式で蒸着される。一般的にマグネシウムは、アルミニウ
ムまたは銅と原子の大きさも類似して比抵抗も大きくな
い。また、ＨＣＰ(Hexagonal closed-packed)の構造を
有するマグネシウムは、ＦＣＣ(face-centered cubic)
構造を有するアルミニウム及び銅と結晶構造が類似して
おり、アルミニウム及び銅との連続的な成長が容易であ
る。これに従い、所定の温度を加えるとアルミニウムま
たは銅にマグネシウムが容易に固溶され、この固溶され
たマグネシウムはアルミニウムと銅の融点を低くしなが
ら抵抗値もあまり変化させない。また、マグネシウムが
アルミニウムまたは銅に固溶されると、アルミニウムま
たは銅の融点が低くなり、流動性が増大するので、微細
のコンタクトホール内に容易に埋め込まれる。ここで、
マグネシウム層２５は以後蒸着される金属層の厚さの約
３乃至４％程度、例えば１００乃至３００Å程度で蒸着
されるのが望ましい。また、Ｔｉ層２３と接合領域２１
の界面ではＴｉとＳｉとの反応によってチタニウムシリ
サイド層２３ａが形成される。
【００１３】続いて、図３（Ｂ）に示すように、マグネ
シウム層２５の上部にスパッタリング工程のような物理
的蒸着方式にて電気伝導性のよい金属層２６、例えばア
ルミニウムＡｌ、アルミニウムシリコン合金層または銅
Ｃｕの金属層が約３０００乃至１００００Åの厚さで蒸
着される。
【００１４】その後、図３（Ｃ）に示すように、半導体
基板上に形成された結果物に対して所定の温度で熱処理
工程が行われる。熱処理工程によって、マグネシウム層
２５のマグネシウムは金属層２６に固溶されて本発明の
金属配線層２７を形成する。この時、金属配線層２７は
固溶されたマグネシウムによって金属層２６より融点が
低くなる。
【００１５】次の表１は、金属層２６の融点とマグネシ
ウムの固溶された金属配線層２７の融点とを表したもの
である。
【００１６】
【表１】
【００１７】表１によれば、マグネシウムの固溶された
状態がそうでない状態より金属の融点はかなり低くなる
ことが分かる。このように、マグネシウムが固溶される
ことにより金属の融点は低くなるので、熱処理工程は低
くなった融点程度で実施されるのが望ましい。すなわ
ち、例えばアルミニウムＡｌを金属層として用いる場合
は４００乃至５００℃の温度で熱処理が進行され、銅Ｃ
ｕを金属層として用いる場合は６５０乃至７５０℃の温
度で熱処理が進行されるのが望ましい。
【００１８】また、アルミニウムまたは銅にマグネシウ
ムが固溶されると、金属配線層の融点が低くなり、アル
ミニウムまたは銅の流動性が増大するので、微細のコン
タクトホール内にもボイド及び断線が発生することなく
金属配線が容易に埋め込まれる。
【００１９】このように、融点が低くなると、金属配線
層２７の流動性が増加するので、コンタクトホール内の
埋め込み特性が向上する。しかも、金属層２６とマグネ
シウム層２５が反応すると、ＭｇＡｌ3、ＭｇＣｕ2化合
物が生ずる。この化合物は金属配線層２７内でエレクト
ロマイグレーションによって発生する空孔と結合して空
孔の移動を防止する。
【００２０】また、金属層としてアルミニウムとシリコ
ンとの合金層を用いると、マグネシウムと合金層内のシ
リコンと反応してＭｇ2Ｓｉが析出される。この時、Ｍ
ｇ2Ｓｉはシリコンノジュールを除去して金属配線層の
信頼性を向上させる。
【００２１】また、金属層を形成する時、図４（Ａ）に
示すように、マグネシウム層２５の上部に第１の金属層
２６ａが金属層全体の厚さの２分の１程度、望ましくは
１５００乃至５０００Åの厚さで蒸着される。このと
き、第１の金属層２６ａは融点に影響を与えない範囲で
ある約１００℃以下で蒸着される。
【００２２】次に、第１の金属層２６ａの上部に第２の
金属層２６ｂが蒸着される。この時、第２の金属層２６
ｂは高温で、望ましくはマグネシウムがアルミニウムま
たは銅に固溶した時の融点程度の温度で蒸着される。こ
れにより、金属層の蒸着と共に金属層２６ａ、２６ｂに
マグネシウムを固溶させて図３（Ｃ）に示した金属配線
層２７が形成される。
【００２３】その後、図３（Ｄ）に示すように、金属配
線層２７の上部に乱反射防止層としてのＴｉＮ層２８を
蒸着する。ここで、乱反射防止層は公知のように後続の
フォトリソグラフィー工程時に金属に照射される光が乱
反射されることを防止して、正確なパターンが形成でき
るようにする。
【００２４】本実施例によれば、金属層の底面にマグネ
シウム層を形成してからマグネシウム層を金属層内に固
溶させ、融点の低い金属配線層２７を形成する。また、
マグネシウムが含まれているので、微細のコンタクトホ
ール内に金属配線が良好に埋め込まれる。また、金属配
線をなす主金属とマグネシウムとの間に発生する反応物
（ＭｇＡｌ3、ＭｇＣｕ2）がエレクトロマイグレーショ
ンにより発生する空孔を満たすようになりかかる空孔の
移動を防止する。また、本実施例では、接着層としては
Ｔｉ層を、障壁金属層としてはＴｉＮ層を、乱反射防止
層としてはＴｉＮ層を用いたが、これに限定されず、こ
れと同様な機能をする物質であれば容易に変更実施でき
る。
【００２５】［第２実施例］図５（Ａ）に示すように、
第２の伝導型の接合領域３１を含む第１の伝導型の半導
体基板３０が提供される。この半導体基板３０の上部に
層間絶縁膜３２が蒸着され、接合領域３１の所定部分が
露出するように層間絶縁膜３２の所定部分がエッチング
されてコンタクトホールｈ２を形成する。層間絶縁膜３
２の上部とコンタクトホールｈ２の底面及び内壁とに接
着層としてＴｉ層３３が公知のスパッタリング方式にて
形成される。しかる後、Ｔｉ層３３の上部にエレクトロ
マイグレーションの防止のための障壁金属層としてＴｉ
Ｎ層３４が蒸着される。ここで、Ｔｉ層３３と接合領域
３１の界面ではＴｉとＳｉとの反応によってチタニウム
シリサイド層３３ａが形成される。続いて、障壁金属層
としてのＴｉＮ層３４の上部にスパッタリング工程のよ
うな物理的蒸着方式にて電気伝導性のよい金属層３５、
例えばアルミニウムＡｌ、銅Ｃｕの金属層が約３０００
乃至１００００Åの厚さで蒸着される。
【００２６】その後、図５（Ｂ）に示すように、金属層
３５の上部に固溶層としてのマグネシウム層３６がスパ
ッタリング工程のような物理的蒸着方式で蒸着される。
このとき、マグネシウム層３６は金属層３５の厚さの３
乃至４％程度、例えば１００乃至３００Åの厚さで蒸着
される。
【００２７】しかる後、所定の温度、望ましくはアルミ
ニウムで金属層３５を形成した場合は４００乃至５００
℃の温度で、銅で金属層３５を形成した場合は６５０乃
至７５０℃の温度で熱処理工程を行う。すると、図５
（Ｃ）に示すように、マグネシウム層３６のマグネシウ
ムが金属層３５内に固溶されて金属配線層３７が形成さ
れる。この金属配線層３７は、上述したように、マグネ
シウムの固溶により融点が所定値だけ低くなり、金属配
線層の流動性が増加することになる。これにより、微細
のコンタクトホール内にも金属配線が容易に埋め込まれ
る。
【００２８】また、マグネシウム層３６を前記アニーリ
ング温度程度、例えばアルミニウムを金属層として用い
る場合は４００乃至５００℃で、銅を金属層として形成
する場合は６５０乃至７５０℃で蒸着すると、マグネシ
ウム層の蒸着と共にアニーリング処理が行われる。
【００２９】その後、図５（Ｄ）に示すように、金属配
線層３７の上部に乱反射防止層としてのＴｉＮ層３８が
蒸着される。
【００３０】本実施例のようにマグネシウム層３６を金
属層３５の上部に形成しても前記第１実施例と同様な効
果が得られる。更に、マグネシウム層３６をアニーリン
グ温度程度で蒸着して、マグネシウム層３６の蒸着と共
にアニーリング工程が行われる。
【００３１】また、本実施例では、接着層としてはＴｉ
層を、障壁金属層としてはＴｉＮ層を、乱反射防止層と
してはＴｉＮ層を用いたが、これに限定されず、これと
同様な機能をする物質であれば容易に変更実施できる。
【００３２】［第３実施例］図６（Ａ）に示すように、
第２の伝導型の接合領域４１を含む第１の伝導型の半導
体基板４０が提供される。この半導体基板４０の上部に
層間絶縁膜４２が蒸着され、接合領域４１の所定部分が
露出するように層間絶縁膜４２の所定部分がエッチング
されてコンタクトホールｈ４を形成する。層間絶縁膜４
２の上部とコンタクトホールｈ３の底面及び内壁とに接
着層としてＴｉ層４３が公知のスパッタリング方式のよ
うは物理的蒸着方式にて形成される。しかる後、Ｔｉ層
４３の上部にエレクトロマイグレーションの防止のため
の障壁金属層としてＴｉＮ層４４が蒸着される。ここ
で、Ｔｉ層４３と接合領域４１の界面ではＴｉとＳｉと
の反応によってチタニウムシリサイド層４３ａが形成さ
れる。続いて、障壁金属層としてのＴｉＮ層４４の上部
にスパッタリング工程のような物理的蒸着方式にて電気
伝導性のよい第１の金属層４５ａ、例えばアルミニウム
Ａｌ、銅Ｃｕの金属層が蒸着される。このとき、第１の
金属層４５ａは金属層の所定厚さの２分の１程度、例え
ば１５００乃至５０００Åの厚さで蒸着される。
【００３３】その後、図６（Ｂ）に示すように、第１の
金属層４５ａの上部に固溶層としてのマグネシウム層４
６がスパッタリング方式のような物理的蒸着方式で蒸着
される。このとき、マグネシウム層４６は金属層の所定
厚さの３乃至４％程度、例えば１００乃至３００Åの厚
さで蒸着されるのが望ましい。
【００３４】次に、図６（Ｃ）に示すように、マグネシ
ウム層４６の上部に第１の金属層４５ａと同様な方式で
第２の金属層４５ｂが蒸着される。第２の金属層４５ｂ
は第１の金属層４５ａと同様な厚さ及び材質で蒸着され
るのが望ましい。
【００３５】その後、図６（Ｄ）に示すように、結果物
に対して所定の温度で熱処理工程が進行される。この
時、熱処理工程は、上述したように、アルミニウムで金
属層４５ａ、４５ｂを形成する場合は４００乃至５００
℃の温度で、銅で金属層を形成する場合は６５０乃至７
５０℃の温度で行われるのが望ましい。アニーリング工
程によって金属層４５ａ、４５ｂにマグネシウムが固溶
して金属配線層４７が形成される。
【００３６】この時、図７に示すように、マグネシウム
層４６の厚さとアニーリング時間などを変化させると、
第１の金属層４５ａと第２の金属層４５ｂとの間に残留
層４６ａが形成される。この時、図８に示すように、残
留層４６ａは第１の金属層４５ａと第２の金属層４５ｂ
の結晶粒界(grain boundary ：１００)が互いに連結す
ることを防止してボイド４００の成長を阻止させる。一
般的にボイド４００は電子が結晶粒界に沿って成長する
が、本実施例では結晶粒界１００が残留層４６ａによっ
て断絶されることにより、ボイド４００の成長を阻止す
る。したがって、配線の信頼度が増大する。また、第１
の金属層４５ａ及び第２の金属層４５ｂに固溶されたマ
グネシウムと第１の金属層４５ａ及び第２の金属層４５
ｂを構成する金属とが互いに反応して、Ｍｇ3Ａｌ3また
はＭｇＣｕ2のような反応物２００を析出する。この反
応物２００は第１の金属層４５ａ及び第２の金属層４５
ｂの結晶粒界の部分から析出され、エレクトロマイグレ
ーションによる空孔３００が移動することを防止する。
【００３７】しかる後、図６（Ｅ）に示すように、金属
配線層４７の上部に乱反射を防止するための乱反射防止
層としてＴｉＮ層４８が蒸着される。
【００３８】本実施例のようにマグネシウム層４６を金
属層間に形成しても前記第１実施例及び第２実施例と同
様な効果が得られる。更に、工程条件を変化させると金
属配線層内にマグネシウム残留層が形成できてボイドの
発生及び空孔の移動を容易に阻止できる。
【００３９】また、本実施例では、接着層としてはＴｉ
層を、障壁金属層としてはＴｉＮ層を、乱反射防止層と
してはＴｉＮ層を用いたが、これに限定されず、これと
同様な機能をする物質であれば容易に変更実施できる。
【００４０】
【発明の効果】以上詳細に説明したように、金属配線層
の底部、上部またはその中間にマグネシウム層を形成
し、所定の熱処理工程により金属層にマグネシウム層を
固溶させる。すると、マグネシウムは金属層の融点を低
くして金属層の流動性を増大させることにより、微細の
コンタクトホール内にボイド及び断線することなく金属
配線が埋め込まれる。また、マグネシウムと金属層との
反応で形成される析出物が空孔を満たすようになり、空
孔の移動を抑制することができる。
【００４１】また、マグネシウム層を金属配線層の中間
に形成する場合、マグネシウム層が金属配線層の結晶粒
界を不連続化して空孔の移動及びボイドの生成が一層抑
制される。
【図面の簡単な説明】
【図１】従来の半導体素子の金属配線形成方法を説明す
るための断面図
【図２】従来の半導体素子の金属配線形成方法を説明す
るための断面図
【図３】（Ａ）乃至（Ｄ）は、本発明の第１実施例によ
る半導体素子の金属配線形成方法を説明するための断面
図
【図４】本発明の第１実施例の変形例による半導体素子
の金属配線形成方法を説明するための断面図
【図５】（Ａ）乃至（Ｄ）は、本発明の第２実施例によ
る半導体素子の金属配線形成方法を説明するための断面
図
【図６】（Ａ）乃至（Ｅ）は、本発明の第３実施例によ
る半導体素子の金属配線形成方法を説明するための断面
図
【図７】本発明の第３実施例の変形例による半導体素子
の金属配線形成方法を説明するための断面図
【図８】 本発明の第３実施例によって形成された金属
配線層を拡大して示す断面図
【符号の説明】
１０、２０、３０、４０ 半導体基板 １１、２１、３１、４１ 接合領域 １２、２２、３２、４２ 層間絶縁膜 １３、１５、２３、３３、４３ Ｔｉ層 １４、２４、３４、４４ ＴｉＮ層 ２５、３６、４６ マグネシウム層 ２６、３５、４５ａ、４５ｂ 金属層 １６、２７、３７、４７ 金属配線層 １７、２８、３８、４８ 乱反射防止層 ４６ａ 残留層 １００ 結晶粒界 ２００ 反応物 ３００ 空孔

Claims (44)

    【特許請求の範囲】
  1. 【請求項１】 接合領域を含む半導体基板を提供する段
    階；前記半導体基板の上部に絶縁層を形成する段階；前
    記接合領域の所定部分が露出するように絶縁層をパター
    ニングしてコンタクトホールを形成する段階；前記絶縁
    層の上部とコンタクトホールの内壁及び底面とに接着層
    を形成する段階；前記接着層の上部に障壁金属層を形成
    する段階；前記障壁金属層の上部に固溶層としてのマグ
    ネシウム層を形成する段階；前記マグネシウム層の上部
    に金属層を形成する段階；及び前記金属層にマグネシウ
    ムを固溶させ、前記金属層より流動性の増加した金属配
    線層を形成する段階を含むことを特徴とする半導体素子
    の金属配線形成方法。
  2. 【請求項２】 前記マグネシウム層は金属層の３乃至４
    ％程度の厚さで形成されることを特徴とする請求項１記
    載の半導体素子の金属配線形成方法。
  3. 【請求項３】 前記金属層は３０００乃至１００００Å
    の厚さで形成されることを特徴とする請求項１記載の半
    導体素子の金属配線形成方法。
  4. 【請求項４】 前記マグネシウム層は１００乃至３００
    Åの厚さで形成されることを特徴とする請求項３記載の
    半導体素子の金属配線形成方法。
  5. 【請求項５】 前記マグネシウム層のマグネシウムを所
    定温度でアニーリング工程によって金属層に固溶させる
    ことを特徴とする請求項１記載の半導体素子の金属配線
    形成方法。
  6. 【請求項６】 前記金属層はアルミニウムであることを
    特徴とする請求項５記載の半導体素子の金属配線形成方
    法。
  7. 【請求項７】 前記アニーリング工程は４００乃至５０
    ０℃の温度で進行されることを特徴とする請求項６記載
    の半導体素子の金属配線形成方法。
  8. 【請求項８】 前記金属層は銅であることを特徴とする
    請求項５記載の半導体素子の金属配線形成方法。
  9. 【請求項９】 前記熱処理工程は６５０乃至７５０℃の
    温度で進行されることを特徴とする請求項８記載の半導
    体素子の金属配線形成方法。
  10. 【請求項１０】 前記金属層またはマグネシウム層は物
    理的蒸着方式にて形成されることを特徴とする請求項１
    記載の半導体素子の金属配線形成方法。
  11. 【請求項１１】 前記接着層はＴｉ層であることを特徴
    とする請求項１記載の半導体素子の金属配線形成方法。
  12. 【請求項１２】 前記障壁金属層はＴｉＮ層であること
    を特徴とする請求項１記載の半導体素子の金属配線形成
    方法。
  13. 【請求項１３】 前記金属配線層を形成する段階以後に
    乱反射防止層を更に形成することを特徴とする請求項１
    記載の半導体素子の金属配線形成方法。
  14. 【請求項１４】 前記乱反射防止層はＴｉＮ層であるこ
    とを特徴とする請求項１３記載の半導体素子の金属配線
    形成方法。
  15. 【請求項１５】 接合領域を含む半導体基板を提供する
    段階；前記半導体基板の上部に絶縁層を形成する段階；
    前記接合領域の所定部分が露出するように絶縁層をパタ
    ーニングしてコンタクトホールを形成する段階；前記絶
    縁層の上部とコンタクトホールの内壁及び底面とに接着
    層を形成する段階；前記接着層の上部に障壁金属層を形
    成する段階；前記障壁金属層の上部に固溶層としてのマ
    グネシウム層を形成する段階；及び前記マグネシウム層
    の上部に金属層を形成する段階を含み、 前記金属層を形成する段階において、予定された金属層
    の厚さの一部は第１温度で蒸着し、その残りは金属層が
    蒸着されると同時にマグネシウムが金属層に固溶される
    ように第２温度で蒸着し、前記第１温度は第２温度より
    低いことを特徴とする半導体素子の金属配線形成方法。
  16. 【請求項１６】 接合領域を含む半導体基板を提供する
    段階；前記半導体基板の上部に絶縁層を形成する段階；
    前記接合領域の所定部分が露出するように絶縁層をパタ
    ーニングしてコンタクトホールを形成する段階；前記絶
    縁層の上部とコンタクトホールの内壁及び底面とに接着
    層を形成する段階；前記接着層の上部に障壁金属層を形
    成する段階；前記障壁金属層の上部に金属層を形成する
    段階；前記金属層の上部にマグネシウム層を形成する段
    階；及び前記金属層にマグネシウムを固溶させ、前記金
    属層より流動性の増加した金属配線層を形成する段階を
    含むことを特徴とする半導体素子の金属配線形成方法。
  17. 【請求項１７】 前記マグネシウム層は金属層の３乃至
    ４％程度の厚さで形成されることを特徴とする請求項１
    ６記載の半導体素子の金属配線形成方法。
  18. 【請求項１８】 前記金属層は３０００乃至１００００
    Åの厚さで形成されることを特徴とする請求項１６記載
    の半導体素子の金属配線形成方法。
  19. 【請求項１９】 前記マグネシウム層は１００乃至３０
    ０Åの厚さで形成されることを特徴とする請求項１８記
    載の半導体素子の金属配線形成方法。
  20. 【請求項２０】 前記マグネシウム層のマグネシウムを
    所定温度でアニーリング工程によって金属層に固溶させ
    ることを特徴とする請求項１６記載の半導体素子の金属
    配線形成方法。
  21. 【請求項２１】 前記金属層はアルミニウムであること
    を特徴とする請求項２０記載の半導体素子の金属配線形
    成方法。
  22. 【請求項２２】 前記アニーリング工程は４００乃至５
    ００℃の温度で進行されることを特徴とする請求項２１
    記載の半導体素子の金属配線形成方法。
  23. 【請求項２３】 前記金属層は銅であることを特徴とす
    る請求項２０記載の半導体素子の金属配線形成方法。
  24. 【請求項２４】 前記熱処理工程は６５０乃至７５０℃
    の温度で進行されることを特徴とする請求項２３記載の
    半導体素子の金属配線形成方法。
  25. 【請求項２５】 前記金属層またはマグネシウム層は物
    理的蒸着方式にて形成されることを特徴とする請求項１
    ６記載の半導体素子の金属配線形成方法。
  26. 【請求項２６】 前記接着層はＴｉ層であることを特徴
    とする請求項１６記載の半導体素子の金属配線形成方
    法。
  27. 【請求項２７】 前記障壁金属層はＴｉＮ層であること
    を特徴とする請求項１６記載の半導体素子の金属配線形
    成方法。
  28. 【請求項２８】 前記金属配線層を形成する段階以後に
    乱反射防止層を更に形成することを特徴とする請求項１
    ６記載の半導体素子の金属配線形成方法。
  29. 【請求項２９】 前記乱反射防止層はＴｉＮ層であるこ
    とを特徴とする請求項２８記載の半導体素子の金属配線
    形成方法。
  30. 【請求項３０】 接合領域を含む半導体基板を提供する
    段階；前記半導体基板の上部に絶縁層を形成する段階；
    前記接合領域の所定部分が露出するように絶縁層をパタ
    ーニングしてコンタクトホールを形成する段階；前記絶
    縁層の上部とコンタクトホールの内壁及び底面とに接着
    層を形成する段階；前記接着層の上部に障壁金属層を形
    成する段階；前記障壁金属層の上部に金属層を形成する
    段階；及び前記金属層の上部にマグネシウム層を形成す
    る段階を含み、 前記マグネシウム層の形成時、前記マグネシウム層が前
    記金属層に固溶され得る程度の温度で蒸着することを特
    徴とする半導体素子の金属配線形成方法。
  31. 【請求項３１】 接合領域を含む半導体基板を提供する
    段階；前記半導体基板の上部に絶縁層を形成する段階；
    前記接合領域の所定部分が露出するように絶縁層をパタ
    ーニングしてコンタクトホールを形成する段階；前記絶
    縁層の上部とコンタクトホールの内壁及び底面とに接着
    層を形成する段階；前記接着層の上部に障壁金属層を形
    成する段階；前記障壁金属層の上部に第１の金属層を形
    成する段階；前記第１の金属層の上部にマグネシウム層
    を形成する段階；前記マグネシウム層の上部に第２の金
    属層を形成する段階；及び前記第１及び第２の金属層内
    にマグネシウムを固溶させ、前記金属層より流動性の増
    加した金属配線層を形成する段階を含むことを特徴とす
    る半導体素子の金属配線形成方法。
  32. 【請求項３２】 前記マグネシウム層は、第１及び第２
    の金属層の総厚さの３乃至４％程度の厚さで形成される
    ことを特徴とする請求項３１記載の半導体素子の金属配
    線形成方法。
  33. 【請求項３３】 前記第１及び第２の金属層は、それぞ
    れ１５００乃至５０００Åの厚さで形成されることを特
    徴とする請求項３１記載の半導体素子の金属配線形成方
    法。
  34. 【請求項３４】 前記マグネシウム層は１００乃至３０
    ０Åの厚さで形成されることを特徴とする請求項３３記
    載の半導体素子の金属配線形成方法。
  35. 【請求項３５】 前記マグネシウム層のマグネシウムを
    所定温度でアニーリング工程によって金属層に固溶させ
    ることを特徴とする請求項３１記載の半導体素子の金属
    配線形成方法。
  36. 【請求項３６】 前記金属層はアルミニウムであること
    を特徴とする請求項３５記載の半導体素子の金属配線形
    成方法。
  37. 【請求項３７】 前記アニーリング工程は４００乃至５
    ００℃の温度で進行されることを特徴とする請求項３６
    記載の半導体素子の金属配線形成方法。
  38. 【請求項３８】 前記金属層は銅であることを特徴とす
    る請求項３５記載の半導体素子の金属配線形成方法。
  39. 【請求項３９】 前記熱処理工程は６５０乃至７５０℃
    の温度で進行されることを特徴とする請求項３８記載の
    半導体素子の金属配線形成方法。
  40. 【請求項４０】 前記金属層またはマグネシウム層は物
    理的蒸着方式にて形成されることを特徴とする請求項３
    ２記載の半導体素子の金属配線形成方法。
  41. 【請求項４１】 前記接着層はＴｉ層であることを特徴
    とする請求項３２記載の半導体素子の金属配線形成方
    法。
  42. 【請求項４２】 前記障壁金属層はＴｉＮ層であること
    を特徴とする請求項３２記載の半導体素子の金属配線形
    成方法。
  43. 【請求項４３】 前記金属配線層を形成する段階以後に
    乱反射防止層を更に形成することを特徴とする請求項３
    ２記載の半導体素子の金属配線形成方法。
  44. 【請求項４４】 前記乱反射防止層はＴｉＮ層であるこ
    とを特徴とする請求項４３記載の半導体素子の金属配線
    形成方法。
JP11136485A 1998-05-18 1999-05-18 半導体素子の金属配線形成方法 Pending JPH11345879A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980017822A KR100291717B1 (ko) 1998-05-18 1998-05-18 반도체디바이스의금속배선방법
KR1998-17822 1998-05-18

Publications (1)

Publication Number Publication Date
JPH11345879A true JPH11345879A (ja) 1999-12-14

Family

ID=19537445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11136485A Pending JPH11345879A (ja) 1998-05-18 1999-05-18 半導体素子の金属配線形成方法

Country Status (2)

Country Link
JP (1) JPH11345879A (ja)
KR (1) KR100291717B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110247A (ja) * 2017-12-19 2019-07-04 トヨタ自動車株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298735B (zh) * 2016-08-22 2018-10-02 杭州电子科技大学 一种高品质因数的三维电感器结构及其制作工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052408U (ko) * 1997-06-14 1997-09-08 변경섭 축열식 전기 온수기용 토출, 흡입 일체형 안전밸브

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110247A (ja) * 2017-12-19 2019-07-04 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
KR19990085422A (ko) 1999-12-06
KR100291717B1 (ko) 2001-08-07

Similar Documents

Publication Publication Date Title
US6066892A (en) Copper alloy seed layer for copper metallization in an integrated circuit
JP3006735B2 (ja) 半導体装置およびその製造方法
KR101581050B1 (ko) 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조
JPH08148560A (ja) 半導体装置の配線構造及びその製造方法
JPH11297696A (ja) 半導体装置及びその製造方法
JP2004063556A (ja) 半導体装置の製造方法
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
JPH08172131A (ja) 半導体装置の配線形成方法
KR100331906B1 (ko) 반도체 장치의 제조 방법
JPH09326436A (ja) 配線形成方法
JP2005252193A (ja) 配線構造の形成方法及び半導体装置
CN1360346B (zh) 电子结构及其形成方法
JP2616402B2 (ja) 半導体装置の製造方法
JPH08330427A (ja) 半導体素子の配線形成方法
JP2001015517A (ja) 半導体装置及びその製造方法
JPH11330236A (ja) 多層配線を有する電子装置及びその製造方法
JPH0888224A (ja) 半導体装置およびその製造方法
US6319825B1 (en) Metallization process of semiconductor device
WO2002037558A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JPH1041386A (ja) 半導体装置の製造方法
JP2006245240A (ja) 半導体装置及びその製造方法
JP2564786B2 (ja) 半導体装置およびその製造方法
JP3119198B2 (ja) 半導体装置の製造方法
KR100291717B1 (ko) 반도체디바이스의금속배선방법
JP2943029B2 (ja) 多層配線を形成する半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090709