JPH11345895A - 半導体装置、リードフレーム、及びそれらの製造方法 - Google Patents

半導体装置、リードフレーム、及びそれらの製造方法

Info

Publication number
JPH11345895A
JPH11345895A JP10150831A JP15083198A JPH11345895A JP H11345895 A JPH11345895 A JP H11345895A JP 10150831 A JP10150831 A JP 10150831A JP 15083198 A JP15083198 A JP 15083198A JP H11345895 A JPH11345895 A JP H11345895A
Authority
JP
Japan
Prior art keywords
semiconductor device
inner lead
frame
lead
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10150831A
Other languages
English (en)
Other versions
JP3467410B2 (ja
Inventor
Toshiyuki Fukuda
敏行 福田
Yoshihiko Morishita
佳彦 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15083198A priority Critical patent/JP3467410B2/ja
Publication of JPH11345895A publication Critical patent/JPH11345895A/ja
Application granted granted Critical
Publication of JP3467410B2 publication Critical patent/JP3467410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 金属板を使用したリードレス表面実装型パッ
ケージを有し、多ピン化に対応でき高い信頼性を有する
半導体装置を提供する。 【解決手段】 半導体チップ1aと、金属細線3により
半導体チップ1aの電極に接続されたボンディングパッ
ド2aと、ボンディングパッド2aの下方に一体的に形
成されたインナーリード4aと、インナーリード4aの
下方に一体的かつ少なくとも一部がオーバーラップして
形成された実装接続用電極5と、実装接続用電極5を露
出させた保護膜6と、保護膜6上を封止する封止樹脂7
と、実装接続用電極5上に形成された半田ボール8とを
備える。ボンディングパッド2aの位置に拘わらず、樹
脂封止されたインナーリード4aと保護膜6により固定
された実装接続用電極5とを介して、半導体装置の下面
に半田ボール8が配置されるので、多ピン化に対応でき
高い信頼性を有する半導体装置が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、リー
ドフレーム、及びそれらの製造方法に関し、特に金属板
を使用したリードレス表面実装型パッケージを有する、
ランドグリッドアレイ(Land Grid Array )型を含む樹
脂封止型の半導体装置とその半導体装置に用いられるリ
ードフレームとそれらの製造方法とに関するものであ
る。
【0002】
【従来の技術】近年、電子機器の小型化に伴い、樹脂封
止型の半導体装置に設けられるリードのピッチが小さく
なる傾向にある。そのため、樹脂封止型の半導体装置に
ついて新たな構造と製造方法とが必要となってきてい
る。
【0003】以下、従来の半導体装置及びその製造方法
について、図9を参照しながら説明する。図9は、従来
の半導体装置の断面図である。図9において、基板11
0の上面には半導体チップ120が載置され、その周辺
には半導体チップ120に対する配線パターンが形成さ
れている。この配線パターンのうち、半導体装置の外
部、つまり他の基板との接続に用いられる入出力用パタ
ーン130については、基板110の厚さ方向にスルー
ホール140が形成されている。基板110の下面にお
いては、スルーホール140内の導電メッキ160に接
続されて配線パターン150が形成されている。つま
り、この配線パターン150と入出力用パターン130
とは、スルーホール140内の導電メッキ160を介し
て電気的に接続されている。また、半導体チップ120
のパッド(図示せず)と入出力用パターン130とは、
ボンディングワイヤ170を介して電気的に接続されて
いる。そして、ボンディングワイヤ170によって半導
体チップ120のパッドと入出力用パターン130とを
電気的に接続した後に、半導体チップ120,ボンディ
ングワイヤ170,入出力用パターン130を覆うよう
にして、樹脂(図示せず)により基板110の上面をモ
ールドする。このようにしてパッケージングを行うこと
により、1つの半導体装置が完成する。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置及びその製造方法によれば、次のような
問題があった。まず、基板110の上面では、入出力用
パターン130には、ワイヤボンディングに必要な領域
とスルーホール140に必要な領域とが必要になるの
で、半導体装置の小型化には限界がある。次に、基板1
10の下面では、配線パターン150には、外部との接
続に必要な領域とスルーホール140に必要な領域とが
必要になるので、半導体装置の小型化に限界があるとと
もに多ピン化への対応が困難であった。
【0005】本発明は、上記従来の問題に鑑み、多ピン
化に対応でき、小面積を有するとともに、ランドグリッ
ドアレイ(Land Grid Array )型を含む半導体装置と、
その半導体装置に用いられるリードフレームと、それら
の製造方法とを提供することを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、主面上に複数の電極を有
する半導体チップと、電極と外部機器の接続端子との間
で信号を授受するための外部端子とを備えた半導体装置
であって、半導体チップと、電極と電気的にそれぞれ接
続され該電極と外部端子との間で信号を授受するための
インナーリードと、インナーリードの下面に接触して設
けられた外部端子と、外部端子の底面を露出させ、かつ
半導体チップ及びインナーリードを支持する絶縁性保護
膜と、絶縁性保護膜上において半導体チップとインナー
リードとを封止するための封止樹脂とを備えている。
【0007】これにより、インナーリードの位置による
平面的な制約を受けることなく、半導体装置の下面にお
いて外部端子が形成される。したがって、外部端子が自
由に配置されるので、多ピン化と小面積化とに対応でき
る半導体装置が実現される。また、半導体装置の電極と
電気的に接続されたインナーリードが封止樹脂により封
止されるので、電極に対する接続の信頼性が向上された
半導体装置が実現される。
【0008】本発明の半導体装置において、絶縁性保護
膜の厚さはインナーリードの厚さよりも小さいことが好
ましい。
【0009】これにより、取り付け後の高さをより低く
することができる半導体装置が実現される。
【0010】本発明の半導体装置において、外部端子の
厚さは絶縁性保護膜の厚さ以上であることとしてもよ
い。
【0011】これにより、外部端子が、外部機器の接続
端子にいっそう確実に接続される半導体装置が実現され
る。
【0012】本発明の半導体装置において、電極とイン
ナーリードとは該インナーリードの上面に接触して設け
られたボンディングパッドを介して電気的に接続されて
いることとしてもよい。
【0013】これにより、インナーリードとボンディン
グパッドとを異なる材料から構成できるので、半導体装
置の電極とインナーリードとが、接続に適した材料から
なるボンディングパッドを介して確実に接続される。
【0014】本発明の半導体装置において、ボンディン
グパッドは、インナーリードを溶解するエッチング液に
対してレジスト機能を有する材料からなることとしても
よい。
【0015】これにより、ボンディングパッドをエッチ
ングレジストとして用いてインナーリードが形成される
ので、ボンディングパッドの下方に確実にインナーリー
ドが設けられた半導体装置が実現される。
【0016】本発明の半導体装置において、半導体チッ
プは、絶縁性物質を介して複数のインナーリード上にわ
たって載置されていることとしてもよい。
【0017】これにより、半導体チップの裏面とインナ
ーリードとが確実に絶縁されて、半導体チップが複数の
インナーリード上へ載置される。
【0018】本発明の半導体装置において、外部端子
は、半導体装置の下面において平面的にみて格子状に配
置されていることとしてもよい。
【0019】これにより、半導体装置の下面を有効に利
用して外部端子が配置されるので、多ピン化と小面積化
とに対応できる半導体装置が実現される。
【0020】本発明の半導体装置において、外部端子上
に接続された突起状電極を更に備えたこととしてもよ
い。
【0021】これにより、突起状電極を介して外部機器
の接続端子と確実に接続される半導体装置が実現され
る。
【0022】本発明のリードフレームは、金属からなる
インナーリードと、インナーリードの外側へ該インナー
リードから所定の間隙をもって設けられ金属からなるフ
レーム枠と、インナーリードの下面に接触して設けられ
た外部端子と、インナーリードとフレーム枠とを支持す
るとともに外部端子下面を露出させる絶縁性保護膜とを
備えている。
【0023】これにより、インナーリードの位置による
平面的な制約を受けずに形成された外部端子を有するこ
とにより、半導体装置の多ピン化と小面積化とを可能に
し、かつ、絶縁性保護膜がインナーリードを確実に保持
するリードフレームが実現される。
【0024】本発明のリードフレームにおいて、インナ
ーリードの上面に接触して設けられ半導体チップの電極
と電気的に接続され、インナーリードを溶解するエッチ
ング液に対してレジスト機能を有する金属からなるボン
ディングパッドを更に備えたこととしてもよい。
【0025】これにより、ボンディングパッドをエッチ
ングレジストとして用いて金属板がエッチングされるの
で、ボンディングパッドと一体的に設けられ寸法精度が
よいインナーリードを有するリードフレームが実現され
る。
【0026】本発明の半導体装置の製造方法は、インナ
ーリードとフレーム枠とを保持する絶縁性保護膜を有す
るリードフレーム上に複数の電極を有する半導体チップ
を載置して半導体装置を製造する半導体装置の製造方法
であって、フレーム枠の内側の領域に半導体チップを載
置する第1の工程と、電極とインナーリードとを電気的
にそれぞれ接続する第2の工程と、フレーム枠の内側の
領域において、半導体チップとインナーリードとを樹脂
により封止して樹脂パッケージ体を形成する第3の工程
と、インナーリードの下面に接触して設けられた外部端
子を露出した絶縁性保護膜を樹脂パッケージ体の外周に
沿って切断し、樹脂パッケージ体をフレーム枠から分離
する第4の工程とを備えている。
【0027】これにより、絶縁性保護膜を樹脂パッケー
ジ体の外周に沿って切り離すので、樹脂パッケージ体を
フレーム枠から容易に切り離すことにより、樹脂バリの
ない半導体装置を製造できる。また、半導体装置の下面
において、ボンディングパッドの平面的な位置に制約さ
れずに配置された外部端子を有する半導体装置を製造で
きる。
【0028】本発明の半導体装置の製造方法において、
第2の工程では、インナーリードの上面に接触して設け
られたボンディングパッドを介して電極とインナーリー
ドとを電気的に接続するとともに、ボンディングパッド
は、インナーリードを溶解するエッチング液に対してレ
ジスト機能を有する材料からなることとしてもよい。
【0029】これにより、ボンディングパッドをエッチ
ングレジストとして用いてインナーリードを形成するの
で、ボンディングパッドの下方に確実にインナーリード
が設けられた半導体装置を製造できる。
【0030】本発明の半導体装置の製造方法において、
第3の工程の後に、外部端子上に突起状電極を形成する
工程を更に備えたこととしてもよい。
【0031】これにより、突起状電極を介して外部機器
の接続端子と確実に接続される半導体装置を製造でき
る。
【0032】本発明のリードフレームの製造方法は、金
属板の両面にレジスト膜をそれぞれ塗布する第1の工程
と、金属板の両面のうち少なくとも一方の面において、
外部端子が形成される領域のレジスト膜に第1の開口を
形成する第2の工程と、第1の開口において金属板上に
第1の金属膜を形成する第3の工程と、金属板の他方の
面におけるレジスト膜を除去する第4の行程と、他方の
面の側から金属板の所定の領域を除去して、第1の金属
膜の上面に接触するインナーリードを形成するととも
に、一方の面のレジスト膜からなる絶縁性保護膜を形成
する第5の行程とを備えている。
【0033】これにより、インナーリードの位置による
平面的な制約を受けずに一方の面において外部端子を形
成するので、半導体装置の多ピン化と小面積化とを可能
にし、かつ、絶縁性保護膜がインナーリードを確実に保
持するリードフレームを製造できる。
【0034】本発明のリードフレームの製造方法におい
て、第2の工程では、金属板の他方の面において、フレ
ーム枠とインナーリードとが形成される領域のレジスト
膜に第2及び第3の開口を更に形成し、第3の工程で
は、各々第2及び第3の開口に第2及び第3の金属膜を
更に形成し、第5の工程では、第2及び第3の金属膜を
エッチングレジストとして金属板をエッチングすること
としてもよい。
【0035】これにより、第2及び第3の金属膜をエッ
チングレジストとして金属板をエッチングして、フレー
ム枠とインナーリードとをそれぞれ形成する。したがっ
て、寸法精度がよいフレーム枠とインナーリードとを有
するリードフレームを製造できる。
【0036】本発明のリードフレームの製造方法におい
て、第1の工程では、一方の面及び他方の面に異なる材
料からなる第1及び第2のレジスト膜をそれぞれ形成
し、第4の工程では、第2のレジスト膜のみを溶解する
エッチング液を用いて金属板を両面からエッチングして
第2のレジスト膜を除去することとしてもよい。
【0037】これにより、金属板の他方の面から第2の
レジスト膜を除去する際に、金属板の両面を同時にエッ
チングすればよいので、簡素化された工程によってリー
ドフレームを製造できる。
【0038】
【発明の実施の形態】以下、本発明に係る半導体装置、
リードフレーム、及びそれらの製造方法について図面を
参照しながら説明する。
【0039】(第1の実施形態)図1(a)は本発明の
第1の実施形態に係る半導体装置の断面図、図1(b)
は図1(a)の半導体装置の下面図である。また、図1
(a)は図1(b)の I−I 線における断面図になって
いる。ここで、半導体装置の下面が実装面、つまりプリ
ント基板等の外部機器に対して接続される面である。
【0040】図1(a)及び(b)において、1aは主
面に電極(図示せず)を有する半導体チップ、2aは半
導体チップの電極と電気的に接続され金属膜からなるボ
ンディングパッド、3は半導体チップの電極とボンディ
ングパッド2aとを電気的に接続するための直径φ20
〜30μmの金属細線、4aはボンディングパッド2a
の下方に一体的に設けられ金属よりなるインナーリー
ド、5はインナーリード4aの下方において一体的かつ
一部がオーバーラップするように設けられ金属膜からな
る実装接続用電極、6は半導体装置の下面において実装
接続用電極5の下面を露出し他の部分を覆って設けられ
絶縁性を有する保護膜、7は保護膜6上で半導体チップ
1aと金属細線3とインナーリード4aとを封止するた
めの封止樹脂、8は実装接続用電極5の下面に溶着され
た鉛フリー半田からなる半田ボールである。
【0041】ここで、本実施形態の半導体装置が有する
各要素の厚さは、半導体チップ1aが0.10〜0.3
0mm、ボンディングパッド2aが0.01〜0.10
mm、インナーリード4aが0.05〜0.20mm、
実装接続用電極5が0.01〜0.10mm、保護膜6
が0.01〜0.10mm、封止樹脂7が0.40〜
1.00mmである。ここでは、例えば各要素の厚さ
を、インナーリード4aが0.1mm、金属膜つまりボ
ンディングパッド2aと実装接続用電極5とが0.05
mm、半導体チップ1aが0.3mmとし、保護膜6上
面からの封止樹脂7の厚さを0.65mmとした。そし
て、半導体装置の全体厚が0.7mm、外部機器に取り
付けられた後のその取り付け面からの取り付け高さが
0.8mmになることを目標とした。
【0042】本実施形態の半導体装置の特徴は、ボンデ
ィングパッド2aと一体的に設けられたインナーリード
4aの下面に、そのインナーリード4aに少なくとも一
部がオーバーラップするように実装接続用電極5が一体
的に設けられ、実装接続用電極5の下面を露出して保護
膜6が設けられ、更に保護膜6の上方が封止樹脂7によ
り封止されている点である。これにより、ボンディング
パッド2aの位置による平面的な制約を受けることな
く、スルーホールを用いずに半導体装置の下面において
実装接続用電極5が自由に配置されるので、多ピン化と
小面積化とに対応できる半導体装置が実現される。
【0043】また、一体的に形成されたボンディングパ
ッド2aとインナーリード4aと実装接続用電極5との
うち、半導体チップ1aの電極に接続されたボンディン
グパッド2aとインナーリード4aとが封止樹脂7によ
り封止され、実装接続用電極5が側面において保護膜6
により固定される。したがって、ボンディングパッド2
aにおける金属細線3との接続と、実装接続用電極5に
おける半田ボール8を介した外部機器との接続との信頼
性が向上する。
【0044】図2(a)は図1の半導体装置に用いられ
るリードフレームの断面図、図2(b)は図2(a)の
リードフレームの下面図である。ここで、リードフレー
ムの下面が半導体装置の下面、つまりプリント基板等の
外部機器に対して接続される面である。また、図2
(a)は図2(b)のII−II線における断面図になって
いる。図2(a),(b)において、図1に示された構
成要素と同じものには、図1における符号と同一の符号
を付してその説明を省略する。
【0045】図2(a),(b)において、4bはフレ
ーム枠用金属膜2bと保護膜6とにはさまれた金属部か
らなるフレーム枠である。フレーム枠4bは、インナー
リード4aから外側へ、封止樹脂が進入できるだけの例
えば幅0.10〜0.20mmの間隙9をおいて設けら
れ、0.05〜0.20mmの厚さを有している。ま
た、インナーリード4aとフレーム枠4bとの材料、つ
まりリードフレームの母材である金属板の材料として
は、従来のリードフレームの材料と同様42アロイ(4
2%ニッケル−鉄合金)又は銅合金材が用いられる。そ
して、実装接続用電極5と保護膜6とは、同じ厚さを有
している。
【0046】ここで、本実施形態のリードフレームの特
徴は、所定の幅つまり0.10〜0.20mmを有する
間隙9だけ、インナーリード4aからその外側へ離れて
フレーム枠4bが形成されるとともに、フレーム枠4b
とインナーリード4aとの間及びインナーリード4a相
互の間が保護膜6によりそれぞれ連結されている点であ
る。これにより、インナーリード4a相互の間における
保護膜6上へ半導体チップを載置して半導体装置を製造
する際に、間隙9に封止樹脂が確実に充填されるリード
フレームが得られる。
【0047】図3(a)は図2に示されたリードフレー
ムの平面図、図3(b)は図3(a)のリードフレーム
のIII−III線における断面図である。ここで、リードフ
レームの上面が半導体装置の上面、つまり半導体チップ
が載置される面である。図3(a),(b)において、
図2に示された構成要素と同じものには、図2における
符号と同一の符号を付してその説明を省略する。
【0048】以下、本実施形態に係るリードフレームの
製造方法を、図4(a)〜(f)を参照しながら説明す
る。図4(a)〜(f)は、本実施形態に係るリードフ
レームの製造方法の各工程をそれぞれ示す断面図であ
る。
【0049】まず、図4(a)に示された42アロイ又
は銅合金材からなる金属板40の両面に、図4(b)に
示されたように例えば感光性レジストを塗布して、レジ
スト膜60a,60bをそれぞれ形成する。
【0050】次に、図4(c)に示されたように、感光
性を有するレジスト膜60a,60bに対してフォトリ
ソグラフィー技術を用いて、レジスト膜60a,60b
の所定の部分をそれぞれ除去する。ここで、それぞれレ
ジスト膜60a,60bが除去された部分のうち少なく
とも一部がオーバーラップするようにして、各レジスト
膜を除去する。
【0051】次に、図4(d)に示されたように、レジ
スト膜60aが除去された部分には金属膜50を、レジ
スト膜60bが除去された部分には金属膜20a,20
bを、それぞれ形成する。これらの金属膜の形成につい
ては、例えばメッキ法を用いて行う。
【0052】ここで、金属膜20a,20bの材料とし
ては、金属板40を溶解するエッチング液に対するエッ
チングレジストとして機能する材料、例えば、Au,P
d,Ni等を組み合わせて、下地としてNiを、表層と
してAu又はPdをそれぞれ用いる。そして、エッチン
グ液としては、一般的に用いられる塩化第二鉄溶液、塩
化第二銅溶液、アルカリエッチャント、過酸化水素−硫
酸系エッチャント等のうちから、金属膜とレジスト膜と
の材質の組合せに応じて決定する。
【0053】次に、図4(e)に示されたように、金属
板40の上面ではレジスト膜60bを除去して、金属膜
20aからなるボンディングパッド2aと、金属膜20
bからなるフレーム枠用金属膜2bとを形成する。そし
て、金属板40の下面ではレジスト膜60aをそのまま
残して、レジスト膜60aからなる保護膜6によって側
面を固定され金属膜50からなる実装接続用電極5を形
成する。ここで、異なる材料を用いてレジスト膜60
a,60bを予め形成しておき、レジスト膜60bのみ
を溶解させ、かつレジスト膜60aを溶解させないよう
なエッチング液を用いて、各レジスト膜60a,60b
をエッチングしてもよい。これにより、金属板40の上
面からはレジスト膜60bを完全に除去し、下面にはレ
ジスト膜60aをそのまま残すことができる。
【0054】ここで、レジスト膜60a,60bとして
は、それぞれ有機レジストであるドライフィルム、イン
ク、電着被膜等を使用する。そして、例えばアルカリ可
溶タイプのレジストであるドライフィルムの場合には、
水酸化ナトリウム水溶液や水酸化カリウム水溶液等を剥
離液として使用する。
【0055】次に、図4(f)に示されたように、ボン
ディングパッド2aとフレーム枠用金属膜2bとが形成
された部分以外の金属板40を上面側から溶解させるよ
うに、金属板40をエッチングする。ここで、前述のよ
うに、金属膜20a,20b、つまりボンディングパッ
ド2aとフレーム枠用金属膜2bとは、金属板40を溶
解するエッチング液に対するエッチングレジストとして
機能する。この工程により、保護膜6とフレーム枠用金
属膜2bとによりはさまれたフレーム枠4bと、実装接
続用電極5及び保護膜6とボンディングパッド2aとに
よりはさまれたインナーリード4aとを、それぞれ一体
的に形成する。同時に、インナーリード4aとフレーム
枠4bとの間に、間隙9を形成する。以上の各工程によ
り、本実施形態に係るリードフレームを完成させる。
【0056】ここで、本実施形態に係るリードフレーム
の製造方法の第1の特徴は、金属板40の両面に設けら
れた各レジスト膜60a,60bが、複数の機能を有す
る点である。つまり、各レジスト膜60a,60bは、
金属膜20a,20b,50を形成する際の例えばメッ
キレジストとして機能する。更に、レジスト膜60aか
らなる保護膜6は、インナーリード4aとフレーム枠4
bとを支持するための担体として機能する。
【0057】また、本実施形態に係るリードフレームの
製造方法の第2の特徴は、ボンディングパッド2aとフ
レーム枠用金属膜2bとが、金属板40をエッチングし
てインナーリード4aとフレーム枠4bと間隙9とを形
成する際のエッチングレジストとして機能する点であ
る。
【0058】したがって、本実施形態によれば、従来と
同じ42アロイ又は銅合金材からなる金属板40に対し
て、従来からそれぞれ用いられている、レジスト膜形
成、レジスト膜除去、金属膜形成、及び金属板エッチン
グの各工程を適用して、本発明に係るリードフレームを
製造できる。これにより、それぞれ従来と同じ材料、つ
まり低コストの材料を使用し、かつ従来と同じ生産条件
と設備とを利用して、本発明に係るリードフレームを製
造できる。
【0059】以下、本実施形態に係る半導体装置の製造
方法を、図5(a)〜(f)を参照しながら説明する。
図5(a)〜(f)は、本実施形態に係る半導体装置の
製造方法の各工程をそれぞれ示す断面図である。図5
(a)〜(f)において、図4に示された構成要素と同
じものには、図4における符号と同一の符号を付してそ
の説明を省略する。
【0060】まず、図5(a)に示されたリードフレー
ムにおいて、インナーリード4a間の領域の保護膜6上
に、図5(b)に示されたようにボンディングペースト
(図示せず)を用いて半導体チップ1aを載置する。
【0061】次に、図5(c)に示されたように、金属
細線3を用いて、半導体チップ1aの主面に設けられた
電極(図示せず)とボンディングパッド2aとを電気的
に接続する。
【0062】次に、図5(d)に示されたように、保護
膜6上において、封止樹脂7を用いて、半導体チップ1
aと金属細線3とインナーリード4aと間隙9とを封止
する。これにより、間隙9にも確実に封止樹脂7を充填
できる。
【0063】次に、図5(e)に示されたように、例え
ばSn−Bi系、Sn−Bi−Ag系等の材料からなる
半田ボール8を、実装接続用電極5に溶着させる。
【0064】次に、図5(f)に示されたように、リー
ドフレームのフレーム枠4bと封止樹脂7との界面にお
いて、フレーム枠4bから半導体装置を切り離す。以上
の工程により、本実施形態に係る半導体装置を完成させ
ることができる。
【0065】以下、リードフレームから半導体装置を切
り離す工程について、図6(a),(b)を参照しなが
ら詳しく説明する。図6(a)は、リードフレームから
半導体装置を切り離す前の状態を、図6(b)は、リー
ドフレームから切り離された半導体装置の完成品をそれ
ぞれ示す断面図である。図6(a)において、10は打
ち抜きパンチ、11は打ち抜きパンチ10に設けられた
空間である逃がし部、12はストリッパー、13は打ち
抜きダイである。
【0066】本実施形態の半導体装置の製造方法によれ
ば、ストリッパー12と打ち抜きダイ13との間にフレ
ーム枠4bをはさんだ状態で、打ち抜きパンチ10がリ
ードフレームを打ち抜く。これにより、フレーム枠4b
と封止樹脂7との界面において半導体装置をフレーム枠
4bから切り離す。
【0067】ここで、リードフレームのインナーリード
4aは、保護膜6と封止樹脂7だけによってフレーム枠
4bにつながっている。したがって、金属部を切り離す
ことなく、フレーム枠4bと封止樹脂7との界面におい
て封止樹脂7をフレーム枠4bから引き離し、かつ、保
護膜6を切り離すことにより、樹脂封止された半導体装
置を完成させる。このことによって、完成後の側面にお
いて樹脂バリやインナーリードのバリ等が発生しにくい
半導体装置を製造できる。
【0068】なお、本実施形態においては、図1に示し
たように、平面的にみて、実装接続用電極5がインナー
リード4aの下方に含まれる場合について説明した。こ
れに限らず、インナーリード4aの下方に、実装接続用
電極5の少なくとも一部が平面的にみて含まれるよう
に、実装接続用電極5が形成されていればよい。特に、
半導体装置の内側へ延びるように実装接続用電極5を形
成し、その実装接続用電極5の先端に半田ボール8を形
成することが好ましい。この場合には、実装接続用電極
5を配線用パターンとして用いることになり、半導体チ
ップの下方においても半田ボール8が形成されるので、
更に多ピン化と小面積化とが可能になる半導体装置が実
現される。
【0069】また、リードフレームを製造する際に、図
4(b)におけるレジスト膜60aと、図4(d)にお
ける金属膜50とを、金属板40を融解するエッチング
液に対して不溶である材料を用いて、それぞれ形成して
もよい。この場合には、図4(f)において金属板40
の両面をエッチング液に浸漬して、金属板40をエッチ
ングできるので、工程が簡素化される。
【0070】(第2の実施形態)本発明の第2の実施形
態に係る半導体装置について、図7(a)〜(c)を参
照しながら説明する。図7(a)は本実施形態に係る半
導体装置の断面図であり、図7(b)は図7(a)とは
異なる切断線における断面図であり、図7(c)は本実
施形態に係る半導体装置の下面図である。図7(a)〜
(c)において、第1の実施形態における構成要素と同
じものには、図1における符号と同一の符号を付してそ
の説明を省略する。また、それぞれ、図7(a)は図7
(c)の VIIA− VIIA線における断面図、図7(b)
は図7(c)の VIIB− VIIB線における断面図であ
る。
【0071】ここで、半導体装置の下面が実装面、つま
りプリント基板等の外部機器に対して接続される面であ
る。また、各構成要素の厚さと、半導体装置の目標の全
体厚及び取り付け高さとは、第1の実施形態と同じ値と
した。
【0072】本実施形態の半導体装置が第1の実施形態
の半導体装置と異なる点は、隣接するインナーリード4
a同士が各々有する実装接続用電極5が、半導体装置の
外周側と中心線側とに分かれて位置するように、それぞ
れ形成されている点である。したがって、図7(c)に
示されたように、実装接続用電極5に溶着された半田ボ
ール8が互い違いに、いわゆる千鳥状に2列に配置され
る。これにより、半導体装置の下面で外部端子が更に有
効に配置されたランドグリッドアレイ型半導体装置が実
現される。
【0073】(第3の実施形態)本発明の第3の実施形
態に係る半導体装置について、図8(a),(b)を参
照しながら説明する。図8(a)は本実施形態に係る半
導体装置の断面図であり、図8(b)は本実施形態に係
る半導体装置の下面図である。図8(a),(b)にお
いて、第1の実施形態における構成要素と同じものに
は、図1における符号と同一の符号を付してその説明を
省略する。また、図8(a)は図8(b)のVIII−VIII
線における断面図である。
【0074】図8において、0.10〜0.20mmの
厚さを有する半導体チップ1bが、0.02〜0.06
mmの厚さを有する接着テープ14により、ボンディン
グパッド2a上に載置されている。ボンディングパッド
2aの下方には、ボンディングパッド2aと一体的に、
半導体チップ1bの下方においてその中心線へ向かって
インナーリード4aが形成されている。インナーリード
4aの下方には、インナーリード4aと一体的に実装接
続用電極5が形成されている。
【0075】ここで、実装接続用電極5は、半導体装置
の中心線から異なる3種類の距離だけ離れるようにし
て、かつ隣接する実装接続用電極5について半導体装置
の中心線からの距離が異なるようにして配置される。つ
まり、実装接続用電極5は、図8(b)において半導体
装置の左右両側の辺に示されているように配置される。
したがって、半導体チップ1bの下方の領域を含めた半
導体装置の下面において、実装接続用電極5に溶着され
た半田ボール8が3列に配置されることになる。
【0076】本実施形態では、例えば各要素の厚さを、
インナーリード4aが0.1mm、金属膜つまりボンデ
ィングパッド2aと実装接続用電極5とが0.05m
m、半導体チップ1bが0.2mmとし、保護膜6上面
からの封止樹脂7の厚さを0.65mmとした。そし
て、半導体装置の全体厚が0.7mm、外部機器に取り
付けられた後の取り付け高さが0.8mmになることを
目標とした。
【0077】ここで、本実施形態の半導体装置の特徴
は、半導体チップ1bがボンディングパッド2a上に接
着テープ14により載置され、ボンディングパッド2a
とインナーリード4aとが一体的に、かつ半導体チップ
1bの下方でその中心線へ向かって設けられている点で
ある。これにより、半導体装置の下面において、実装接
続用電極5が設けられる領域が、半導体チップ1bの下
方で半導体装置の中心線へ向かって広がる。したがっ
て、図8(b)に示されたように、実装接続用電極5に
溶着された半田ボール8が3列に配置されるので、半導
体装置の下面で外部端子がよりいっそう有効に配置され
たランドグリッドアレイ型半導体装置が実現される。
【0078】なお、本実施形態においては、半導体装置
の互いに対向する2辺に沿った実装接続用電極5だけを
3列に配置したが、これに限らず、半導体装置のすべて
の辺に沿った実装接続用電極5を、それぞれ3列に配置
してもよい。
【0079】また、実装接続用電極5を、3列に止まら
ず4列以上配置してもよく、更に、半導体装置の下面全
体にわたって配置してもよい。
【0080】加えて、半導体装置の下面において、半田
ボール8を格子状に配置してもよい。この場合には、半
導体チップ1bの下方において、一体的に形成されるボ
ンディングパッド2aとインナーリード4aとを配線用
パターンとして用いることになる。これにより、実装接
続用電極5を更に自由に配置できるので、半導体装置の
下面において、千鳥状を含む格子状に配置された半田ボ
ール8を有する半導体装置が実現される。
【0081】また、本実施形態では、金属細線3を用い
て、半導体チップ1bの電極とボンディングパッド2a
とを電気的に接続したが、これに限らず、半導体チップ
1bにおいて電極が設けられた主面と保護膜6の上面と
を互いに対向させて、半導体チップ1bの電極とボンデ
ィングパッド2aとを電気的に接続することもできる。
この場合には、半導体チップ1bの電極とボンディング
パッド2aとを、導電性物質を用いて電気的に接続して
もよいし、圧接して封止樹脂の圧縮応力により電気的に
接続してもよい。これによれば、半導体チップ1bの外
側においてボンディング用の領域を設ける必要がないの
で、面積が更に小さい半導体装置が実現される。
【0082】なお、以上説明した各実施形態において
は、実装接続用電極5に鉛フリー半田からなる半田ボー
ル8を溶着したが、これに限らず、通常のSn−Pb系
の半田からなるボールでもよく、半田以外の金属ボール
でもよい。
【0083】また、実装接続用電極5上には何も設けな
いようにしてもよい。この場合には、半導体装置を外部
機器に実装する際に、外部機器の接続端子に設けられた
半田などの導電性物質や、異方性導電シート等を用いる
ことができる。
【0084】また、メッキによって実装接続用電極5を
形成する際にその膜厚を大きくして、実装接続用電極5
が保護膜6から突出するようにしてもよい。この場合に
は、特に半田ボールなしでも、実装接続用電極5と外部
機器の接続端子とが確実に接続される。
【0085】また、保護膜6の厚さをインナーリード4
aの厚さよりも小さくすることが好ましい。これによ
り、実装後の取り付け高さがいっそう低い半導体装置が
実現される。
【0086】また、リードフレームにおいて、半導体チ
ップを1列に配置することとしたが、これに限らず、半
導体チップをマトリクス状に、つまり2次元的に配置す
ることもできる。
【0087】
【発明の効果】本発明に係る半導体装置によれば、イン
ナーリードと外部端子との間においてスルーホールが不
要なので、スルーホールのための領域を設ける必要がな
い。また、半導体チップの下方を含めた半導体装置の下
面において、インナーリードの位置による平面的な制約
を受けずに外部端子が形成される。したがって、半導体
装置の下面に外部端子が効率よく配置されるので、小面
積化と多ピン化とに対応できる半導体装置が実現され
る。
【0088】また、半導体装置の電極に接続されたイン
ナーリードが封止樹脂により封止されるので、インナー
リードにおける接続の信頼性が向上された半導体装置が
実現される。
【0089】本発明に係るリードフレームによれば、イ
ンナーリード同士の間と、インナーリード及びフレーム
枠の間とをそれぞれ絶縁保護膜で連結し、かつ、インナ
ーリードとフレーム枠との間には間隙を設ける。これに
より、インナーリードとフレーム枠との間の間隙に確実
に封止樹脂が充填されて、上述の半導体装置の製造に用
いられるリードフレームが実現される。
【0090】本発明に係る半導体装置の製造方法によれ
ば、上述のリードフレームを用いて、フレーム枠から封
止樹脂を引き離し、かつ絶縁保護膜のみを切り離すこと
により、樹脂バリやインナーリードのバリ等が発生しに
くい半導体装置を製造することができる。
【0091】本発明に係るリードフレームの製造方法に
よれば、上述の半導体装置の製造に用いられるリードフ
レームを、容易に製造することができる。
【図面の簡単な説明】
【図1】(a)は本発明の第1の実施形態に係る半導体
装置の断面図、(b)は(a)の半導体装置の下面図で
ある。
【図2】(a)は図1に示された半導体装置に用いられ
るリードフレームの断面図、(b)は(a)のリードフ
レームの下面図である。
【図3】(a)は図2に示されたリードフレームの平面
図、(b)は(a)のリードフレームのIII−III線にお
ける断面図である。
【図4】(a)〜(f)は、図2に示されたリードフレ
ームの製造方法の各工程をそれぞれ示す断面図である。
【図5】(a)〜(f)は、図1に示された半導体装置
の製造方法の各工程をそれぞれ示す断面図である。
【図6】(a)は第1の実施形態に係るリードフレーム
から半導体装置を切り離す前の状態を、(b)は(a)
のリードフレームから切り離された第1の実施形態に係
る半導体装置の完成品をそれぞれ示す断面図である。
【図7】(a)は本発明の第2の実施形態に係る半導体
装置の断面図であり、(b)は(a)とは異なる切断線
における断面図であり、(c)は(a)及び(b)の半
導体装置の下面図である。
【図8】(a)は本発明の第3の実施形態に係る半導体
装置の断面図であり、(b)は(a)の半導体装置の下
面図である。
【図9】従来の半導体装置の断面図である。
【符号の説明】
1a,1b 半導体チップ 2a ボンディングパッド 2b フレーム枠用金属膜 3 金属細線 4a インナーリード 4b フレーム枠 5 実装接続用電極(外部端子) 6 保護膜(絶縁性保護膜) 7 封止樹脂 8 半田ボール(突起状電極) 9 間隙 10 打ち抜きパンチ 11 逃がし部 12 ストリッパー 13 打ち抜きダイ 14 接着テープ 20a 金属膜(第3の金属膜) 20b 金属膜(第2の金属膜) 40 金属板 50 金属膜(第1の金属膜) 60a レジスト膜(第1のレジスト膜) 60b レジスト膜(第2のレジスト膜)
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年6月18日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項8
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項13
【補正方法】変更
【補正内容】

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 主面上に複数の電極を有する半導体チッ
    プと、前記電極と外部機器の接続端子との間で信号を授
    受するための外部端子とを備えた半導体装置であって、 前記半導体チップと、 前記電極と電気的にそれぞれ接続され該電極と前記外部
    端子との間で信号を授受するためのインナーリードと、 前記インナーリードの下面に接触して設けられた前記外
    部端子と、 前記外部端子の底面を露出させ、かつ前記半導体チップ
    及びインナーリードを支持する絶縁性保護膜と、 前記絶縁性保護膜上において前記半導体チップと前記イ
    ンナーリードとを封止するための封止樹脂とを備えたこ
    とを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記絶縁性保護膜の厚さは前記インナーリードの厚さよ
    りも小さいことを特徴とする半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置において、 前記外部端子の厚さは前記絶縁性保護膜の厚さ以上であ
    ることを特徴とする半導体装置。
  4. 【請求項4】 請求項1記載の半導体装置において、 前記電極と前記インナーリードとは該インナーリードの
    上面に接触して設けられたボンディングパッドを介して
    電気的に接続されていることを特徴とする半導体装置。
  5. 【請求項5】 請求項4記載の半導体装置において、 前記ボンディングパッドは、前記インナーリードを溶解
    するエッチング液に対してレジスト機能を有する材料か
    らなることを特徴とする半導体装置。
  6. 【請求項6】 請求項1〜5のいずれか1つに記載の半
    導体装置において、 前記半導体チップは、絶縁性物質を介して複数の前記イ
    ンナーリード上にわたって載置されていることを特徴と
    する半導体装置。
  7. 【請求項7】 請求項1〜6のいずれか1つに記載の半
    導体装置において、 前記外部端子は、前記半導体装置の下面において平面的
    にみて格子状に配置されていることを特徴とする半導体
    装置。
  8. 【請求項8】 請求項1〜7のいずれか1つに記載の半
    導体装置において、 前記外部端子上に接続された突起状電極を更に備えたこ
    とを特徴とする半導体装置。に限定せず。)
  9. 【請求項9】 金属からなるインナーリードと、 前記インナーリードの外側へ該インナーリードから所定
    の間隙をもって設けられ前記金属からなるフレーム枠
    と、 前記インナーリードの下面に接触して設けられた外部端
    子と、 前記インナーリードと前記フレーム枠とを支持するとと
    もに前記外部端子下面を露出させる絶縁性保護膜とを備
    えたことを特徴とするリードフレーム。
  10. 【請求項10】 請求項9記載のリードフレームにおい
    て、 前記インナーリードの上面に接触して設けられ半導体チ
    ップの電極と電気的に接続され、前記インナーリードを
    溶解するエッチング液に対してレジスト機能を有する金
    属からなるボンディングパッドを更に備えたことを特徴
    とするリードフレーム。
  11. 【請求項11】 インナーリードとフレーム枠とを保持
    する絶縁性保護膜を有するリードフレーム上に複数の電
    極を有する半導体チップを載置して半導体装置を製造す
    る半導体装置の製造方法であって、 前記フレーム枠の内側の領域に前記半導体チップを載置
    する第1の工程と、 前記電極と前記インナーリードとを電気的にそれぞれ接
    続する第2の工程と、 前記フレーム枠の内側の領域において、前記半導体チッ
    プと前記インナーリードとを樹脂により封止して樹脂パ
    ッケージ体を形成する第3の工程と、 前記インナーリードの下面に接触して設けられた外部端
    子を露出した前記絶縁性保護膜を前記樹脂パッケージ体
    の外周に沿って切断し、前記樹脂パッケージ体を前記フ
    レーム枠から分離する第4の工程とを備えたことを特徴
    とする半導体装置の製造方法。
  12. 【請求項12】 請求項11記載の半導体装置の製造方
    法において、 前記第2の工程では、前記インナーリードの上面に接触
    して設けられたボンディングパッドを介して前記電極と
    前記インナーリードとを電気的に接続するとともに、 前記ボンディングパッドは、前記インナーリードを溶解
    するエッチング液に対してレジスト機能を有する材料か
    らなることを特徴とする半導体装置の製造方法。
  13. 【請求項13】 請求項11又は12のいずれかに記載
    の半導体装置製造方法において、 前記第3の工程の後に、前記外部端子上に突起状電極を
    形成する工程を更に備えたことを特徴とする半導体装置
    の製造方法。(旧請求項6に対応。ただし、ワイヤボン
    ディングに限定せず。)
  14. 【請求項14】 金属板の両面にレジスト膜をそれぞれ
    塗布する第1の工程と、 前記金属板の両面のうち少なくとも一方の面において、
    外部端子が形成される領域のレジスト膜に第1の開口を
    形成する第2の工程と、 前記第1の開口において前記金属板上に第1の金属膜を
    形成する第3の工程と、 前記金属板の他方の面におけるレジスト膜を除去する第
    4の行程と、 前記他方の面の側から前記金属板の所定の領域を除去し
    て、前記第1の金属膜の上面に接触するインナーリード
    を形成するとともに、前記一方の面のレジスト膜からな
    る絶縁性保護膜を形成する第5の行程とを備えたことを
    特徴とするリードフレームの製造方法。
  15. 【請求項15】 請求項14記載のリードフレームの製
    造方法であって、 前記第2の工程では、前記金属板の他方の面において、
    フレーム枠と前記インナーリードとが形成される領域の
    レジスト膜に第2及び第3の開口を更に形成し、 前記第3の工程では、各々前記第2及び第3の開口に第
    2及び第3の金属膜を更に形成し、 前記第5の工程では、前記第2及び第3の金属膜をエッ
    チングレジストとして前記金属板をエッチングすること
    を特徴とするリードフレームの製造方法。
  16. 【請求項16】 請求項14又は15のいずれかに記載
    のリードフレームの製造方法であって、 前記第1の工程では、前記一方の面及び他方の面に異な
    る材料からなる第1及び第2のレジスト膜をそれぞれ形
    成し、 前記第4の工程では、前記第2のレジスト膜のみを溶解
    するエッチング液を用いて前記金属板を両面からエッチ
    ングして前記第2のレジスト膜を除去することを特徴と
    するリードフレームの製造方法。
JP15083198A 1998-06-01 1998-06-01 リードフレームの製造方法 Expired - Fee Related JP3467410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15083198A JP3467410B2 (ja) 1998-06-01 1998-06-01 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15083198A JP3467410B2 (ja) 1998-06-01 1998-06-01 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH11345895A true JPH11345895A (ja) 1999-12-14
JP3467410B2 JP3467410B2 (ja) 2003-11-17

Family

ID=15505351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15083198A Expired - Fee Related JP3467410B2 (ja) 1998-06-01 1998-06-01 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3467410B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440788B1 (ko) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR100593923B1 (ko) 2004-08-13 2006-06-30 삼성전기주식회사 블루투스 모듈
KR101637189B1 (ko) * 2015-06-12 2016-07-20 주식회사 에스에프에이반도체 반도체 패키지 제조방법
US10181436B2 (en) 2017-01-12 2019-01-15 Sh Materials Co., Ltd. Lead frame and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633160U (ja) * 1986-06-23 1988-01-11
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム
JPH1041432A (ja) * 1996-07-24 1998-02-13 Dainippon Printing Co Ltd リードフレーム部材および表面実装型半導体装置
JPH1084055A (ja) * 1996-09-06 1998-03-31 Seiko Epson Corp 半導体装置及びその製造方法
JPH1092967A (ja) * 1996-09-12 1998-04-10 Nippon Motorola Ltd 底面突起状端子配列型集積回路装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633160U (ja) * 1986-06-23 1988-01-11
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム
JPH1041432A (ja) * 1996-07-24 1998-02-13 Dainippon Printing Co Ltd リードフレーム部材および表面実装型半導体装置
JPH1084055A (ja) * 1996-09-06 1998-03-31 Seiko Epson Corp 半導体装置及びその製造方法
JPH1092967A (ja) * 1996-09-12 1998-04-10 Nippon Motorola Ltd 底面突起状端子配列型集積回路装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440788B1 (ko) * 1999-12-20 2004-07-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR100593923B1 (ko) 2004-08-13 2006-06-30 삼성전기주식회사 블루투스 모듈
KR101637189B1 (ko) * 2015-06-12 2016-07-20 주식회사 에스에프에이반도체 반도체 패키지 제조방법
US10181436B2 (en) 2017-01-12 2019-01-15 Sh Materials Co., Ltd. Lead frame and method of manufacturing the same

Also Published As

Publication number Publication date
JP3467410B2 (ja) 2003-11-17

Similar Documents

Publication Publication Date Title
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
US6078097A (en) Lead frame
JP3475306B2 (ja) 樹脂封止型半導体装置の製造方法
KR100557028B1 (ko) 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
KR100811338B1 (ko) 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법
JP2011146751A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP2000150702A (ja) 半導体装置の製造方法
JP3467410B2 (ja) リードフレームの製造方法
JP3522403B2 (ja) 半導体装置
JP7039245B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP4708915B2 (ja) 封止型プリント基板の製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JPH1070211A (ja) テープキャリア及びその製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP3383597B2 (ja) 半導体装置の製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JPS6350862B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees