JPH11346101A

JPH11346101A - 半導体スイッチ及びその製造方法

Info

Publication number: JPH11346101A
Application number: JP16599798A
Authority: JP
Inventors: Takahiro Tsutsumi; 隆裕堤
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-05-29
Filing date: 1998-05-29
Publication date: 1999-12-14

Abstract

(57)【要約】【課題】従来の半導体スイッチでは、例えば挿入損失
が小さくなるようにカスタムパッケージを設計していた
が、開発のための期間が長期化する難点があった。【解決手段】実装基板１２上にダイボンドされた半導
体スイッチチップ１３の入出力パッド１５と、実装基板
１２の入出力伝送線路（ストリップ線路）１７の端部を
ボンディングワイヤ１６によって電気的に接続する。さ
らに、実装基板１２の端部に設けられたパッド部１８と
入出力伝送線路１７の他端との間に、ＤＣカット用のチ
ップコンデンサ（容量性素子）１９を跨がせるように配
置し、チップコンデンサ１９の外部電極２０をパッド部
１８と入出力伝送線路１７の端部にハンダ付けする。チ
ップコンデンサ１９の容量値は、半導体スイッチ１１の
使用周波数帯域で、ボンディングワイヤ１６や入出力伝
送線路１７で生じるインダクタンス成分と直列共振する
ように調節する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体スイッチ及び
その製造方法に関する。

【０００２】

【従来の技術】半導体スイッチは、一般に、半導体スイ
ッチチップをセラミックやプラスチック、モールド樹脂
等からなるパッケージに実装し、半導体スイッチチップ
の入出力パッドを、ボンディングワイヤやバンプなど適
当な方法でパッケージの端子に電気的に接続して構成さ
れている。あるいは、半導体スイッチチップを所定の実
装基板にベアチップ実装し、半導体スイッチチップの入
出力パッドをバンプやボンディングワイヤ等の適当な方
法で実装基板の入出力伝送線路に接続して構成されてい
る。

【０００３】図１は、このような半導体スイッチの一例
を示す。このような半導体スイッチ１の入出力ラインに
は、ＤＣ（直流）カットのためにＤＣカット用容量性素
子３ａ，３ｂを挿入する必要がある。そのため、従来に
あっては、このような容量性素子３ａ，３ｂとして、半
導体スイッチチップ２内にＭＩＭ（金属−絶縁体−金
属）キャパシタを作り込んで内蔵させるか、半導体スイ
ッチ１外部の入出力伝送線路４にチップコンデンサを挿
入している。あるいは、半導体スイッチ１のパッケージ
内部など半導体スイッチチップ２と入出力伝送線路４と
の接続手段の途中や、入出力伝送線路４上にマイクロチ
ップキャパシタを設置している。

【０００４】このような半導体スイッチ１では、電子ス
イッチとしての用途上、導通状態の挿入損失が小さいこ
とが要求されるので、製造後の調整工程において、導通
状態の挿入損失を小さくするよう調整している。すなわ
ち、半導体スイッチ１の端子と容量性素子３ａ，３ｂと
の間には、図２に示すように入出力伝送線路４等のイン
ダクタンス成分７ａ，７ｂが存在しているので、半導体
スイッチ１の使用周波数帯域でインダクタンス成分７
ａ，７ｂが小さくなるように調整している。具体的にい
うと、パッケージの入出力端子やボンディングワイヤ等
の半導体スイッチチップ２と入出力伝送線路４間の接続
手段を短くしたり、入出力パッドにボンディングワイヤ
を複数本つないだりしてインダクタンスを小さくし、半
導体スイッチチップ２と入出力伝送線路４間の接続手段
による信号の損失を低減している。

【０００５】

【発明が解決しようとする課題】従来にあっては、上記
のように、半導体スイッチのパッケージ形状やパッケー
ジ内のリードフレームの形状等をを最適化することによ
って、半導体スイッチのパッケージの入出力端子やボン
ディングワイヤ等の半導体スイッチチップと入出力伝送
線路間のインピーダンスを調整し、その挿入損失を低減
している。そのため、半導体スイッチのパッケージとし
ては、挿入損失が小さくなるように、そのパッケージ形
状やリードフレーム形状を最適化したカスタムパッケー
ジを用いている。

【０００６】しかし、このようなカスタムパッケージで
は、開発のための期間が必要となるので、その開発期間
が長期化することが多く、新製品や受注注文に対して迅
速に対応することができなかった。

【０００７】また、半導体スイッチチップの入出力パッ
ドにボンディングワイヤを複数本打つ場合には、入出力
パッドを大きくしなければならないので、半導体スイッ
チのチップ面積が増大するといった問題があった。

【０００８】さらに、カスタムパッケージや複数本のボ
ンディングワイヤを用いる方法では、ばらつきが大きく
なり、半導体スイッチの特性もばらつきが大きくなると
いう問題があった。

【０００９】本発明は上記の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、カスタムパ
ッケージを用いることなく挿入損失を小さくすることが
でき、しかも、半導体スイッチチップを大型化すること
もない半導体スイッチとその製造方法を提供することに
ある。

【００１０】

【課題を解決するための手段】請求項１に記載の半導体
スイッチは、半導体スイッチチップと、半導体スイッチ
チップを外部回路に接続するための入出力伝送線路と、
半導体スイッチチップと前記入出力伝送線路とを接続す
る接続手段と、半導体スイッチチップから入出力伝送線
路にわたる領域に挿入された直流カット用の容量性素子
からなる半導体スイッチにおいて、半導体スイッチチッ
プの使用周波数帯域で、前記容量性素子と前記接続手段
及び前記入出力伝送線路で生じるインダクタンス成分と
が直列共振するように、前記容量性素子の容量値が調節
されていることを特徴としている。

【００１１】前記容量性素子としては、例えば、前記半
導体スイッチチップに内蔵されたＭＩＭ（金属−絶縁体
−金属）キャパシタ、前記入出力伝送線路に挿入された
チップコンデンサ、前記接続手段ないし入出力伝送線路
に設置されたマイクロチップキャパシタなどを用いるこ
とができる。

【００１２】請求項３に記載の半導体スイッチの製造方
法は、半導体スイッチチップと、半導体スイッチチップ
を外部回路に接続するための入出力伝送線路と、半導体
スイッチチップと前記入出力伝送線路とを接続する接続
手段と、半導体スイッチチップから入出力伝送線路にわ
たる領域に挿入された直流カット用の容量性素子からな
る半導体スイッチの製造方法であって、前記容量性素子
の容量値を調節することにより、半導体スイッチチップ
の使用周波数帯域で、前記容量性素子と前記接続手段及
び前記入出力伝送線路で生じるインダクタンス成分とが
直列共振するようにしたことを特徴としている。

【００１３】

【発明の作用及び効果】本発明の半導体スイッチ及びそ
の製造方法にあっては、直流カット用の容量性素子の容
量値を調整することにより、半導体スイッチチップ、接
続手段及び入出力伝送線路で生じるインダクタンス成分
と当該容量性素子とが導体スイッチチップの使用周波数
帯域で直列共振するようにしているから、当該使用周波
数帯域で合成インピーダンスを低減させることができ、
半導体スイッチチップから入出力伝送線路にわたる領域
で生じる挿入損失を低減することができる。

【００１４】しかも、本発明の半導体スイッチ及びその
製造方法にあっては、直流カット用の容量性素子の容量
値を調整することによって挿入損失を小さくしているの
で、簡単に調整することができる。よって、カスタムパ
ッケージを用いる場合のように半導体スイッチの開発期
間が長期化したり、コストが高くついたりする恐れがな
い。また、複数本のボンディングワイヤを用いる場合の
ように半導体スイッチチップのチップ面積が大きくなっ
たりすることもない。さらに、半導体スイッチ毎に個々
に調整できるので、カスタムパッケージを用いた場合や
複数本のボンディングワイヤを用いる場合に比べてばら
つきが小さくなるという利点がある。

【００１５】

【発明の実施の形態】図３（ａ）（ｂ）は本発明の一実
施形態による半導体スイッチ１１の構造を示す平面図及
び正面図である。この半導体スイッチ１１では、実装基
板１２に半導体スイッチチップ１３をベアチップ実装し
ている。すなわち、実装基板１２の上面に設けられたパ
ッド部１４に半導体スイッチチップ１３の裏面をダイボ
ンドし、半導体スイッチチップ１３の入出力パッド１５
と、実装基板１２の入出力伝送線路（ストリップ線路）
１７の端部をボンディングワイヤ１６によって電気的に
接続している。さらに、実装基板１２の端部に設けられ
たパッド部１８と入出力伝送線路１７の他端との間に
は、ＤＣカット用のチップコンデンサ（容量性素子）１
９を跨がせるように配置し、チップコンデンサ１９の外
部電極２０をパッド部１８と入出力伝送線路１７の端部
にハンダ付けしている。

【００１６】図４に示すスミスチャートは、チップコン
デンサ１９を実装する前の状態における、上記半導体ス
イッチチップ１３の導通状態でのＳパラメータ（Ｓ₁₁，
Ｓ₁₂，Ｓ₂₁，Ｓ₂₂）の実測値を表わしている。また、図
５も、チップコンデンサ１９を実装する前の半導体スイ
ッチチップ１３の通過特性（Ｓ₁₂，Ｓ₂₁）及び入出力反
射特性（Ｓ₁₁，Ｓ₂₂）の実測値を示している。ただし、
図４及び図５のデータは、入出力伝送線路１７の、半導
体スイッチチップ１３側の端面から数ｍｍの点（図３に
おいて一点鎖線Ａで示す位置）を基準面として測定した
結果である。

【００１７】つぎに、図４及び図５のデータを用いて、
入出力伝送線路１７上にチップコンデンサ１９を実装し
た本発明の半導体スイッチ１１をシミュレートした。図
６はＤＣカット用のチップコンデンサ１９を実装された
本発明の半導体スイッチ１１のシミュレート上の回路を
表わしており、半導体スイッチチップ１３は図４又は図
５のＳパラメータ（Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂）を用いて
表示されている。いま、チップコンデンサ１９の静電容
量が６.８５ｐＦ、入出力伝送線路１７が周波数１ＧＨ
ｚで電気長３４.７deg、インピーダンス５０Ωであると
すると、この半導体スイッチ１１のＳパラメータ
（Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂）をシミュレーションにより
求めた結果は図７のスミスチャートで表わされ、この半
導体スイッチ１１の通過特性（Ｓ₁₂，_S21）及び入出力
反射特性（Ｓ₁₁，Ｓ₂₂）は図８で表わされる。

【００１８】図５の通過及び入出力反射特性と図８の通
過及び入出力反射特性とを比較すると、図５では通過特
性にも入出力反射特性にも極値は見られないが、チップ
コンデンサ１９を実装した半導体スイッチ１１では、図
８のようにほぼ１.２５ＧＨｚの周波数で通過特性の極
大値と入出力反射特性の極小値が見られる。これより、
本発明の半導体スイッチ１１では、ボンディングワイヤ
１６及び入出力伝送線路１７のインダクタンス成分とチ
ップコンデンサ１９が１.２５ＧＨｚ付近で直列共振し
ていることが分かる。そして、１.２５ＧＨｚにおける
両半導体スイッチ１１の挿入損失を比較すると、直列共
振させない場合（チップコンデンサ１９が存在しない場
合）は図５の通過特性より約１.０５ｄＢであるのに対
し、直列共振させた場合は図８の通過特性より約０.７
５ｄＢであり、直列共振させることにより挿入損失を約
０.３ｄＢ低減できた。よって、適当な容量値のチップ
コンデンサ１９を挿入して、半導体スイッチ１１の使用
周波数で、入出力伝送線路１７等のインダクタンス成分
とチップコンデンサ１９が直列共振するよう調整するこ
とにより、半導体スイッチ１１の挿入損失を小さくでき
ることが分かる。

【００１９】本発明は、半導体スイッチ１１の製造工程
において、入出力伝送線路１７等のインダクタンス成分
とチップコンデンサ１９とが使用周波数で直列共振する
よう、ＤＣカット用のチップコンデンサ１９の容量値を
調整することにより（必要に応じて入出力伝送線路長も
調整してもよい）、簡単な方法で半導体スイッチ１１の
挿入損失を小さくしている。このため、カスタムパッケ
ージを用いる場合のように半導体スイッチ１１の開発期
間が長期化したり、コストが高くついたりする恐れがな
い。また、複数本のボンディングワイヤ１６を用いる場
合のように半導体スイッチチップ１３のチップ面積が大
きくなったりすることもない。さらに、半導体スイッチ
１１毎に個々に調整できるので、カスタムパッケージを
用いた場合や複数本のボンディングワイヤ１６を用いる
場合に比べてばらつきも小さくなる。

【００２０】（第２の実施形態）図９は本発明の別な実
施形態による半導体スイッチ３１を示す平面図であっ
て、樹脂パッケージされた半導体スイッチチップ１３の
場合を示している。半導体スイッチチップ１３の入出力
パッド１５とパッケージ端子３３の間は、ボンディング
ワイヤ１６によって結線されており、半導体スイッチチ
ップ１３はボンディングワイヤ１６及びパッケージ端子
３３の一部とともに樹脂パッケージ３２内に封止されて
いる。樹脂パッケージ３２に封止された半導体スイッチ
チップ１３は実装基板１２上に実装され、パッケージ端
子３３を実装基板１２の入出力伝送線路１７に接続され
ている。チップコンデンサ１９の実装位置では、入出力
伝送線路１７が分断されており、対向せる入出力伝送線
路１７の端部間にチップコンデンサ１９を掛け渡すよう
に配置し、ＤＣカット用チップコンデンサ１９の外部電
極２０を各入出力伝送線路１７の端部にハンダ付けして
いる。

【００２１】この実施形態でも、入出力伝送線路１７や
パッケージ端子３３、ボンディングワイヤ１６等のイン
ダクタンス成分とチップコンデンサ１９が直列共振する
ように調整し、半導体スイッチ３１の挿入損失が小さく
なるようにしている。また、この実施形態では、チップ
コンデンサ１９を入出力伝送線路１７の途中に挿入して
おり、ＤＣカット用容量性素子が外付け品となっている
ので、第１の実施形態と同様に付け外しが容易となって
おり、容量値の変更も後から容易に行える。また、半導
体スイッチチップ１３は樹脂パッケージ３２に封止して
いるので、半導体スイッチ３１の耐久性が向上する。

【００２２】（第３の実施形態）図１０は本発明のさら
に別な実施形態による半導体スイッチ４１を示す平面図
である。半導体スイッチチップ１３の入出力パッド１５
とパッケージ端子３３の間は、ボンディングワイヤ１６
によって結線されており、半導体スイッチチップ１３は
ボンディングワイヤ１６及びパッケージ端子３３の一部
とともに樹脂パッケージ３２内に封止されている。ま
た、樹脂パッケージ３２内に封止されている半導体スイ
ッチチップ１３には、ＤＣカットのためにＭＩＭキャパ
シタ４２が内蔵されている。樹脂パッケージ３２に封止
された半導体スイッチチップ１３は、実装基板１２上に
実装されており、実装基板１２上に形成された入出力伝
送線路１７にはパッケージ端子３３が接続されている。

【００２３】この実施形態でも、半導体スイッチチップ
１３に内蔵されたＭＩＭキャパシタ４２を入出力伝送線
路１７やパッケージ端子３３、ボンディングワイヤ１６
等のインダクタンス成分と直列共振するように予め調整
（設計）し、半導体スイッチ４１の挿入損失が小さくな
るようにしている。さらに、この実施形態では、ＤＣカ
ット用容量性素子としてＭＩＭキャパシタ４２を使用し
ているので、ＤＣカット用容量性素子を半導体スイッチ
チップ１３に内蔵でき、部品点数の削減と外付け部品実
装時における不具合の発生を回避でき、半導体スイッチ
４１の小型化とコスト削減を図ることができる。

【００２４】（第４の実施形態）図１１は本発明のさら
に別な実施形態による半導体スイッチ５１を示す平面図
である。この半導体スイッチ５１にあっては、半導体ス
イッチチップ１３の下面を実装基板１２のパッド部１４
にダイボンドしている。実装基板１２上に形成された入
出力伝送線路１７の、半導体スイッチチップ１３側の端
部には、ＤＣカット用容量性素子である微小なチップコ
ンデンサ（マイクロチップキャパシタ）５２を実装して
あり、半導体スイッチチップ１３の入出力パッド１５と
チップコンデンサ５２とをボンディングワイヤ１６によ
って結線している。

【００２５】この実施形態でも、チップコンデンサ５２
の容量値を入出力伝送線路１７やボンディングワイヤ１
６等のインダクタンス成分と直列共振するように調整
し、半導体スイッチ５１の挿入損失が小さくなるように
している。また、外付けのチップコンデンサ５２を用い
ているので、半導体スイッチ５１への付け外しが容易と
なり、チップコンデンサ５２の容量値の調整を容易に行
える。しかも、入出力伝送線路１７上に実装したチップ
コンデンサ５２にボンディングワイヤ１６を結線してい
るので、チップコンデンサ５２の接続作業とボンディン
グワイヤ１６の結線作業との作業数を減らすことができ
る。

【００２６】（第５の実施形態）図１２は本発明のさら
に別な実施形態による半導体スイッチ６１を示す平面図
である。この半導体スイッチ６１にあっては、半導体ス
イッチチップ１３の下面をセラミックパッケージ６２の
パッド部１４にダイボンドしている。セラミックパッケ
ージ６２上に形成された入出力伝送線路１７の、半導体
スイッチチップ１３側の端部には、ＤＣカット用容量性
素子として使用する微小なチップコンデンサ（マイクロ
チップキャパシタ）５２を実装してあり、半導体スイッ
チチップ１３の入出力パッド１５とチップコンデンサ５
２とをボンディングワイヤ１６によって結線している。
なお、図中６３は他の伝送線路である。

【００２７】この実施形態でも、チップコンデンサ５２
の容量値を入出力伝送線路１７やボンディングワイヤ１
６等のインダクタンス成分と直列共振するように調整
し、半導体スイッチ６１の挿入損失が小さくなるように
している。また、外付けのチップコンデンサ５２を用い
ているので、半導体スイッチ６１への付け外しが容易と
なり、チップコンデンサ５２の容量値の調整を容易に行
える。しかも、入出力伝送線路１７上に実装したチップ
コンデンサ５２にボンディングワイヤ１６を結線してい
るので、チップコンデンサ５２の接続作業とボンディン
グワイヤ１６の結線作業との作業数を減らすことができ
る。

【図面の簡単な説明】

【図１】半導体スイッチの構成を示す回路図である。

【図２】入出力伝送線路等のインダクタンス成分を含め
た半導体スイッチの構成を示す回路図である。

【図３】（ａ）（ｂ）は本発明の一実施形態による半導
体スイッチの平面図及び正面図である。

【図４】チップコンデンサを実装する前の状態におけ
る、半導体スイッチのＳパラメータを示すスミスチャー
トである。

【図５】チップコンデンサを実装する前の状態におけ
る、半導体スイッチの通過特性及び反射特性を示す図で
ある。

【図６】半導体スイッチチップをＳパラメータで表示し
た、半導体スイッチの等価回路図である。

【図７】チップコンデンサを実装した半導体スイッチの
Ｓパラメータを示すスミスチャートである。

【図８】チップコンデンサを実装した半導体スイッチの
通過特性及び反射特性を示す図である。

【図９】本発明の別な実施形態による半導体スイッチの
構成を示す平面図である。

【図１０】本発明のさらに別な実施形態による半導体ス
イッチの構成を示す平面図である。

【図１１】本発明のさらに別な実施形態による半導体ス
イッチの構成を示す平面図である。

【図１２】本発明のさらに別な実施形態による半導体ス
イッチの構成を示す平面図である。

【符号の説明】

１２実装基板１３半導体スイッチチップ１６ボンディングワイヤ１７入出力伝送線路１９チップコンデンサ４２ＭＩＭキャパシタ５２チップコンデンサ（マイクロチップキャパシタ）

Claims

【特許請求の範囲】

【請求項１】半導体スイッチチップと、半導体スイッ
チチップを外部回路に接続するための入出力伝送線路
と、半導体スイッチチップと前記入出力伝送線路とを接
続する接続手段と、半導体スイッチチップから入出力伝
送線路にわたる領域に挿入された直流カット用の容量性
素子からなる半導体スイッチにおいて、半導体スイッチチップの使用周波数帯域で、前記容量性
素子と前記接続手段及び前記入出力伝送線路で生じるイ
ンダクタンス成分とが直列共振するように、前記容量性
素子の容量値が調節されていることを特徴とする半導体
スイッチ。
【請求項２】前記容量性素子は、前記半導体スイッチ
チップに内蔵されたＭＩＭキャパシタ、前記接続手段な
いし前記入出力伝送線路に設置されたチップコンデンサ
のうち、少なくとも１つを含むものであることを特徴と
する、請求項１に記載の半導体スイッチ。
【請求項３】半導体スイッチチップと、半導体スイッ
チチップを外部回路に接続するための入出力伝送線路
と、半導体スイッチチップと前記入出力伝送線路とを接
続する接続手段と、半導体スイッチチップから入出力伝
送線路にわたる領域に挿入された直流カット用の容量性
素子からなる半導体スイッチの製造方法であって、前記容量性素子の容量値を調節することにより、半導体
スイッチチップの使用周波数帯域で、前記容量性素子と
前記接続手段及び前記入出力伝送線路で生じるインダク
タンス成分とが直列共振するようにしたことを特徴とす
る半導体スイッチの製造方法。