JPH07193182A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07193182A
JPH07193182A JP5348271A JP34827193A JPH07193182A JP H07193182 A JPH07193182 A JP H07193182A JP 5348271 A JP5348271 A JP 5348271A JP 34827193 A JP34827193 A JP 34827193A JP H07193182 A JPH07193182 A JP H07193182A
Authority
JP
Japan
Prior art keywords
semiconductor device
open
semiconductor chip
stub
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5348271A
Other languages
English (en)
Other versions
JP2944403B2 (ja
Inventor
Kazuhiro Tawara
和弘 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5348271A priority Critical patent/JP2944403B2/ja
Priority to US08/364,300 priority patent/US5521431A/en
Publication of JPH07193182A publication Critical patent/JPH07193182A/ja
Application granted granted Critical
Publication of JP2944403B2 publication Critical patent/JP2944403B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【目的】 モールド樹脂半導体装置の利点である構造の
簡略化、低価格化を確保する一方で、好適な接地を確保
して回路特性を改善することが可能な半導体装置を得
る。 【構成】 リードフレーム１に半導体チップ５を搭載
し、モールド樹脂８により封止するモールド型半導体装
置において、リードフレームの一部で１／４波長の先端
開放型スタブ４が形成され、この先端開放スタブ４は半
導体チップ５の電極に接続されてモールド樹脂８により
封止される。先端開放スタブ４により半導体チップの好
適な外部接続が可能とされ、回路特性が改善される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はモールド型半導体装置に
関し、特にマイクロ波帯域で使用されるモールド型半導
体装置及びモールド容器のリードフレームに関する。
【０００２】
【従来の技術】従来のマイクロ波帯半導体装置としてセ
ラミック容器で構成したものとモールド樹脂容器で構成
したものがある。前者のものは、例えば図６に示すよう
に、セラミック容器２１にリードフレーム２２がろう付
されており、このセラミック容器２１に実装された半導
体チップ２３をリードフレーム２２にワイヤ２４で電気
接続している。また、この回路における半導体チップの
接地は、ワイヤ２４、接地用リード２５を通じて誘電体
基板２６に設けられた接地部２７に半田等で接続され、
更にスルーホール２８を介して接地金属膜２９に接続さ
れることで行われている。このような構成では、接地ま
での距離は最短で最も低インピーダンスで接地されるた
め回路に及ぼす影響はほとんどないが、容器構造は複雑
になり、高価になる。
【０００３】また、後者のものは、例えば図７に示すよ
うに、リードフレーム３１の接地用リード３１ａに半導
体チップ３２を搭載しかつワイヤ３３で電気接続し、ま
た他の電極を他のリード３１ｂにワイヤ３４で接続した
上で樹脂３５によりモールドする。そして、半導体チッ
プ３２の回路の接地はワイヤ３３、接地用リード３１ａ
を通じて実装回路基板３６の接地部３７に半田で接続さ
れ、更にスルーホール３８を介して接地金属膜３９に接
続される。この構造では、前者のセラミック容器のもの
に比較して容器構造が簡単になり、安価に構成できる利
点があるが、接地用リード３１ａの長さを短くするのが
困難なため、接地インピーダンスが大きくなる。したが
って、この種のモールド型半導体装置はマイクロ波帯域
で回路特性が劣化する。
【０００４】また、回路における接地として、スタブや
コンデンサを利用したものが提案されている。例えば、
図８（ａ）および（ｂ）は特開平３−１９８４０２号公
報に記載されている例であり、ここでは回路基板４１を
多数の絶縁層４２と導電層４３とで多層化し、その回路
の一部で先端開放スタブ４４を形成し、導電層４３の一
部に接続したものである。したがって、この回路基板４
１に半導体チップを搭載し、その接地電極を先端開放ス
タブ４４に接続すれば接地を行うことができる。しかし
ながら、この構成は半導体チップを直接回路基板に搭載
する構成の混成集積回路装置等には有効であるが、前記
したようなディスクリート型の半導体装置に適用するこ
とは困難である。
【０００５】また、図９（ａ）に示されるように、半導
体チップ５１の電源電極をワイヤ５２でチップコンデン
サ５３に接続し、さらにワイヤ５４で基板５５に接続す
ることで、図９（ｂ）の回路図に示すように、コンデン
サ５３の接続点Ａにおいて高周波での接地がとれるよう
になっている。なお、Ｌ１，Ｌ２はワイヤ５２，５３の
寄生インダクタンスである。この例では、チップコンデ
ンサ５３を使用するため、部品点数が増加し、コストが
高くなる。また、これを容器に入れて封止を行う場合に
は、コンデンサ５３の接地を取るためにセラミック容器
を採用せざるを得ず、構造が複雑になり、かつ高価にな
る。
【０００６】
【発明が解決しようとする課題】このように従来のセラ
ミック容器や外部回路を用いて半導体装置を構成する
と、構造が複雑となったり、部品点数が増えたりするの
で高価なものとなるという問題点があった。また、従来
のモールド容器を用いて半導体装置を構成すると、マイ
クロ波帯域ではリードのインピーダンスが大きくなり、
接地がうまくとれないため、回路の特性が劣化するとい
う問題点があった。本発明の目的は、構造の簡略化、低
価格化を図る一方で、好適な接地を確保して回路特性を
改善することが可能な半導体装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームに半導体チップを搭載し、モールド樹脂
により封止するモールド型半導体装置において、リード
フレームの一部で先端開放型スタブが形成され、この先
端開放スタブは前記半導体チップの接地電極に接続され
るとともに、半導体チップと共に前記モールド樹脂によ
り封止された構成とされる。ここで、先端開放スタブは
使用される信号の１／４波長の長さに形成される。ま
た、先端開放スタブはつづら折り型、あるいはスパイラ
ル型に形成される。
【０００８】
【作用】リードフレームの一部で先端開放スタブを形成
し、かつこの先端開放スタブをつづら折り型あるいはス
パイラル型に形成することで半導体チップと共にモール
ド樹脂に封止して半導体装置を構成でき、モールド樹脂
半導体装置の利点である構造の簡易化及び低価格化が得
られると共に、先端開放スタブの作用により好適な接地
が可能となり、回路特性が改善される。
【０００９】
【実施例】次に、本発明を図面を参照して説明する。図
１は本発明の半導体装置の内部構造の平面図である。リ
ードフレーム１は、半導体チップを搭載するタブ２と、
各種信号用のリード３とを備えるとともに、前記タブ２
に隣接する位置につづら折り型に形成した先端開放スタ
ブ４をタブ２と一体に設けている。そして、前記タブ２
には半導体チップ５が搭載され、その接地電極５ａと前
記先端開放スタブ４の一端部とをワイヤ６により接続し
ている。また、半導体チップ５の各種信号電極５ｂと信
号用のリード３とをそれぞれワイヤ７により接続してい
る。そして、これらをモールド樹脂８により一体的に封
止してモールド樹脂容器を構成している。ここで、前記
先端開放スタブ４は使用する信号波長の１／４の長さの
ミアンダ型先端開放スタブとして構成されている。
【００１０】また、前記半導体チップは、例えば図２
（ａ）〜（ｃ）の破線内に示すスイッチ回路として構成
されている。即ち、２個のＦＥＴ１１，１２を内蔵して
おり、これにつながる入力端子ＩＮ、出力端子ＯＵＴ、
接地端子ＧＮＤを有している。この回路では、ＦＥＴ１
１がオン、ＦＥＴ１２がオフのときスイッチオンの状態
であり、ＦＥＴ１１がオフ、ＦＥＴ１２がオンのときス
イッチオフとなる。
【００１１】この回路において、理想的には、図２
（ａ）のように、ＦＥＴ１２の接地Ｅが完全にとれてい
ることであり、このときのアイソレーション特性は図３
の（ａ）のように１４ＧＨZ 付近でも１８ｄＢ程度取れ
ている。これに対して、仮に前記半導体チップを図７に
示したモールド樹脂半導体装置として構成した場合に
は、図２（ｂ）の等価回路に示すように、接地端子Ｅの
リードは、先端短絡型スタブ１３と等価なインピーダン
スを持ち、このときのアイソレーション特性は、図３の
（ｂ）のように１４ＧＨZ 付近で、約８ｄＢとなり、
（ａ）に比べて１０ｄＢも劣化されている。なお、等価
回路のスタブは、幅０．３mm、長さ１．０mm、対接地間
隔０．８mmで計算した。
【００１２】図１に示した本発明のモールド樹脂半導体
装置では、半導体チップ５の接地はワイヤ６により先端
開放スタブ４と接続されており、等価回路は図２（ｃ）
のようになる。ＦＥＴ１２の接地は１／４波長の先端開
放スタブ４により、信号周波数帯域では十分接地が取れ
るので、アイソレーション特性は図３の（ｃ）のように
１４ＧＨZ 付近で約１８ｄＢとなり、理想とした図３の
（ａ）の特性とほぼ同等になり、特性劣化を改善するこ
とが可能となる。また、この構成によりモールド樹脂半
導体装置が備える容器構造が簡単になり、安価に構成で
きる利点が得られることは言うまでもない。
【００１３】図４は本発明の第２実施例の内部構造の平
面図であり、図１と等価な部分には同一符号を付してあ
る。この例では、前記実施例のつづら折り型の先端開放
スタブに代えて、リードフレームの一部でスパイラル型
先端開放スタブ４Ａが形成され、このスタブ４Ａの一端
は外部リード３Ａに接続されている。この実施例に用い
られている半導体チップ５Ａの回路は図５の破線内の増
幅器１３であり、チップ内の電源端子Ｅはワイヤ９によ
り外部リード３Ａに接続され、そこに並列に信号波長の
１／４の長さの先端開放スタブ４Ａが接続されていて、
等価回路上、電源端子Ｅは信号周波数で接地された状態
となる。基本的に高周波回路の電源端子は、外部の影響
を受けにくくするため、設計上、等価回路で接地する場
合が多く、本発明では容易に高周波帯域での接地を実現
できる。
【００１４】
【発明の効果】以上説明したように本発明は、リードフ
レームの一部で先端開放型スタブが形成され、この先端
開放スタブは半導体チップの接地電極に接続されるとと
もに、半導体チップと共にモールド樹脂により封止され
るので、モールド樹脂半導体装置の利点である構造の簡
易化及び低価格化が得られると共に、先端開放スタブの
作用により好適な接地が可能となり、回路特性が改善さ
れる。特に、マイクロ波等の高周波回路での接地が容易
に実現でき回路上の特性劣化を最小限にできるという効
果がある。また、先端開放スタブをつづら折り型或いは
スパイラル型とすることで、スタブを小型に形成でき、
半導体装置の小型化が損なわれることはない。
【図面の簡単な説明】
【図１】本発明の第１実施例の内部構成を示す平面図で
ある。
【図２】理想回路、従来回路、本発明回路を比較して示
す等価回路図である。
【図３】図２の各回路におけるアイソレーションを示す
図である。
【図４】本発明の第２実施例の内部構成を示す平面図で
ある。
【図５】図４の半導体装置の等価回路図である。
【図６】従来のセラミック容器半導体装置の一例の断面
図である。
【図７】従来のモールド樹脂半導体装置の一例の断面図
である。
【図８】回路基板においてスタブで接地を行う構成例の
平面図と断面図である。
【図９】コンデンサを用いて接地を行う構成例の平面図
と等価回路図である。
【符号の説明】
１ リードフレーム ３ リード ４，４Ａ 先端開放スタブ ５ 半導体チップ ８ モールド樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームに半導体チップを搭載
    し、モールド樹脂により封止するモールド型半導体装置
    において、リードフレームの一部で先端開放型スタブが
    形成され、この先端開放スタブは前記半導体チップの接
    地電極に接続されるとともに、半導体チップと共に前記
    モールド樹脂により封止されたことを特徴とする半導体
    装置。
  2. 【請求項２】 先端開放スタブは使用される信号の１／
    ４波長の長さである請求項１の半導体装置。
  3. 【請求項３】 先端開放スタブは、半導体チップを搭載
    するタブの隣接位置に設けられ、前記タブと一体に形成
    されてなる請求項１または２の半導体装置。
  4. 【請求項４】 先端開放スタブは、半導体チップを搭載
    するタブの隣接位置に設けられ、外部リードの１つと一
    体に形成されてなる請求項１または２の半導体装置。
  5. 【請求項５】 先端開放スタブはつづら折り型に形成さ
    れてなる請求項３または４のいずれかの半導体装置。
  6. 【請求項６】 先端開放スタブはスパイラル型に形成さ
    れてなる請求項３または４のいずれかの半導体装置。
JP5348271A 1993-12-24 1993-12-24 半導体装置 Expired - Fee Related JP2944403B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5348271A JP2944403B2 (ja) 1993-12-24 1993-12-24 半導体装置
US08/364,300 US5521431A (en) 1993-12-24 1994-12-27 Semiconductor device with lead frame of molded container

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5348271A JP2944403B2 (ja) 1993-12-24 1993-12-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH07193182A true JPH07193182A (ja) 1995-07-28
JP2944403B2 JP2944403B2 (ja) 1999-09-06

Family

ID=18395916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5348271A Expired - Fee Related JP2944403B2 (ja) 1993-12-24 1993-12-24 半導体装置

Country Status (2)

Country Link
US (1) US5521431A (ja)
JP (1) JP2944403B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234986A (ja) * 2011-05-02 2012-11-29 Shindengen Electric Mfg Co Ltd インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法
CN110010509A (zh) * 2018-01-05 2019-07-12 光宝新加坡有限公司 双引线架磁耦合封装结构及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4437721A1 (de) * 1994-10-21 1996-04-25 Giesecke & Devrient Gmbh Kontaktloses elektronisches Modul
DE19639650A1 (de) * 1996-09-26 1998-04-02 Sican Gmbh Integrierte Schaltung mit einem induktiven Bauelement und Verfahren zur Herstellung hierzu
US6242800B1 (en) * 1997-03-12 2001-06-05 International Rectifier Corp. Heat dissipating device package
JP3328542B2 (ja) * 1997-03-19 2002-09-24 富士通株式会社 高周波半導体集積回路装置
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
JP3709770B2 (ja) * 2000-07-27 2005-10-26 株式会社村田製作所 半導体スイッチ回路および半導体装置
WO2002041335A2 (en) * 2000-11-17 2002-05-23 Conexant Systems, Inc. High quality printed inductor on a package
US20020089064A1 (en) * 2001-01-08 2002-07-11 Jiahn-Chang Wu Flexible lead surface-mount semiconductor package
JP3913574B2 (ja) * 2002-02-27 2007-05-09 三洋電機株式会社 半導体装置
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
JP4633455B2 (ja) * 2004-12-24 2011-02-16 富士通セミコンダクター株式会社 半導体装置
US20060214271A1 (en) * 2005-03-23 2006-09-28 Jeremy Loraine Device and applications for passive RF components in leadframes
US7358830B2 (en) * 2005-06-14 2008-04-15 Rockwell Scientific Licensing, Llc Compact segmented stub
EP1951260A4 (en) 2005-10-21 2009-11-11 Bezwada Biomedical Llc FUNCTIONALIZED PHENOLIC COMPOUNDS AND POURABLE ARTICLES THEREOF
US8217134B2 (en) 2007-08-30 2012-07-10 Bezwada Biomedical, Llc Controlled release of biologically active compounds
US8026285B2 (en) * 2007-09-04 2011-09-27 Bezwada Biomedical, Llc Control release of biologically active compounds from multi-armed oligomers
US8048980B2 (en) 2007-09-17 2011-11-01 Bezwada Biomedical, Llc Hydrolysable linkers and cross-linkers for absorbable polymers
US8053591B2 (en) 2007-09-26 2011-11-08 Bezwada Biomedical, Llc Functionalized biodegradable triclosan monomers and oligomers for controlled release
US8367747B2 (en) 2008-05-23 2013-02-05 Bezwada Biomedical, Llc Bioabsorbable polymers from bioabsorbable polyisocyanates and uses thereof
JP6091239B2 (ja) * 2013-02-13 2017-03-08 キヤノン株式会社 プリント回路板、プリント配線板および電子機器
US9666509B2 (en) * 2015-01-16 2017-05-30 New Japan Radio Co., Ltd. Semiconductor device
US9543238B1 (en) * 2015-07-24 2017-01-10 Fitipower Integrated Technology, Inc. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187045A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd リ−ドフレ−ム
JPH045656U (ja) * 1990-04-28 1992-01-20
JPH0445566A (ja) * 1990-06-13 1992-02-14 Hitachi Ltd リードフレーム及びこれを用いた半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780795A (en) * 1986-04-28 1988-10-25 Burr-Brown Corporation Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
JPH03198402A (ja) * 1989-12-26 1991-08-29 Matsushita Electric Ind Co Ltd マイクロ波回路、バイアス回路及び帯域阻止フィルタ
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
US5276352A (en) * 1990-11-15 1994-01-04 Kabushiki Kaisha Toshiba Resin sealed semiconductor device having power source by-pass connecting line
JPH05251629A (ja) * 1992-03-05 1993-09-28 Hitachi Ltd 混成半導体集積回路
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
JPH06104372A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187045A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd リ−ドフレ−ム
JPH045656U (ja) * 1990-04-28 1992-01-20
JPH0445566A (ja) * 1990-06-13 1992-02-14 Hitachi Ltd リードフレーム及びこれを用いた半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234986A (ja) * 2011-05-02 2012-11-29 Shindengen Electric Mfg Co Ltd インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法
CN110010509A (zh) * 2018-01-05 2019-07-12 光宝新加坡有限公司 双引线架磁耦合封装结构及其制造方法
CN110010509B (zh) * 2018-01-05 2023-10-20 光宝新加坡有限公司 双引线架磁耦合封装结构及其制造方法

Also Published As

Publication number Publication date
US5521431A (en) 1996-05-28
JP2944403B2 (ja) 1999-09-06

Similar Documents

Publication Publication Date Title
JP2944403B2 (ja) 半導体装置
US5233310A (en) Microwave integrated circuit
JPH08222657A (ja) 半導体集積回路装置
JPH0786460A (ja) 半導体装置
JP2001168234A (ja) 半導体チップ用の接地平面
EP0015709B1 (en) Constructional arrangement for semiconductor devices
EP0117434A1 (en) Hybrid microwave subsystem
JP2788838B2 (ja) 高周波集積回路
JPH08116028A (ja) マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置
JP2962418B2 (ja) マイクロ波スイッチ
JP2690709B2 (ja) 半導体装置
JP2880023B2 (ja) 高周波トランジスタ回路
JP2001345606A (ja) Ｍｍｉｃ増幅器
JP2534841B2 (ja) マイクロ波集積回路用外囲器
JP2001044717A (ja) マイクロ波用半導体装置
JPS6031103B2 (ja) 高周波用高出力トランジスタ装置
JPS6364081B2 (ja)
JPS6035247Y2 (ja) 半導体装置
JPS647682B2 (ja)
JPH05211279A (ja) 混成集積回路
JP2701644B2 (ja) 半導体装置
JPS6043022B2 (ja) マイクロ波装置モジュ−ル
JPH07240609A (ja) マイクロ波ハイブリッド集積回路におけるｆｅｔチップの実装構造
JPH05299570A (ja) 半導体装置
JPS605055B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees