JPH1137800A

JPH1137800A - アブソリュートエンコーダ

Info

Publication number: JPH1137800A
Application number: JP19094297A
Authority: JP
Inventors: Soichi Takano; 惣一高野
Original assignee: Koyo Electronics Industries Co Ltd
Current assignee: Koyo Electronics Industries Co Ltd
Priority date: 1997-07-16
Filing date: 1997-07-16
Publication date: 1999-02-12
Anticipated expiration: 2017-07-16
Also published as: JP3689831B2

Abstract

(57)【要約】【課題】検出可能な最高回転数を高くすることがで
き、且つの省電力化を可能にしたアブソリュートエンコ
ーダを提供する。【解決手段】アブソリュートデータの内、ＬＳＢの４
ビット分のデータについて、「０〜４」を第１のデータ
領域とし、「Ｂ〜Ｆ」を第２のデータ領域とし、入力さ
れたデータが第１のデータ領域又は第２のデータ領域に
属するかどうかを判断して、それに対応した信号を出力
する大小一致検出回路１０，１２と、その信号及び境目
近傍のパルスに基づいて原点位置の回転方向を検出し
て、停電時にバックアップされるカウンタに「＋１信
号」又は「−１信号」を出力するフリップフロップ回路
群とを備え、そして、それらを停電時にパルス駆動す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマルチターン方式の
アブソリュートエンコーダ、特に、停電時のシャフトの
回転量の検出に関する。

【０００２】

【従来の技術】この種のアブソリュートエンコーダは、
バックアップ用の電池が内蔵されており、停電時にはそ
の電池を電源として動作する。ところが、停電時に常に
回路を動作させるようにすると消費電流が多くなり電池
の消耗が早くなる。そのことを解決する方法として、消
費電流の多い発光ダイオード（ＬＥＤ）の点灯回路と、
場合によってはそれに加えて、受光部において光電変換
して電気信号に変換し、更にその電気信号をコンパレー
タ回路等により論理レベルに変換するまでのアナログ回
路を、デューティの長い（例として、電源供給：無通電
＝１：６４もちろん、通電時は常時駆動される。）パ
ルス電圧で駆動し、シャフトの回転量を検出する方法が
提案されている（例えば特願平９−２１１１６号）。

【０００３】

【発明が解決しようとする課題】上記において提案され
ているシャフトの回転量を検出する方法においては、正
転方向又は逆転方向の回転方向により１回転した場合に
は、電源がバックアップされた内部のカウンタを正転で
「＋１」、逆転で「−１」することによりシャフトの回
転量が記憶される。この時、デューティの長いパルス電
圧で駆動している為に、アブソリュートデータのパルス
を検出できる最高回転数の上限に制約が出てしまう。つ
まり、デューティが長くなればそれに反比例して最高回
転数の上限が下がってしまう、という問題点があった。
また、多ビットのアブソリュートエンコーダの場合に
は、全ビットに対応する発光ダイオードＬＥＤ（又はＬ
ＥＤ＋アナログ回路）をパルス駆動する為（例えば全ビ
ットが１２ビット程度の構成の場合には、ＬＥＤが数個
（２〜４個程度）必要となる。）に、停電時の低消費電
流化に寄与しない、などの問題点があった。

【０００４】本発明は、このような問題点を解決するた
めになされたものであり、検出可能な最高回転数を高く
することができ、且つ停電時の省電力化を可能にしたア
ブソリュートエンコーダを提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明に係るアブソリュ
ートエンコーダは、発光素子、この発光素子に対してス
リット板を介して対向配置され、アブソリュートデータ
を生成する受光素子、及びその受光素子に後続するアナ
ログ回路を備え、停電時にこれらをパルス駆動するアブ
ソリュートエンコーダにおいて、回転スリット板の原点
位置を含むその近傍の光信号を受光して境目近傍のパル
スを生成する境目検出用の受光素子（ＰＤ）と、アブソ
リュートデータの内、下位の所定ビット数（例えば４ビ
ット）のデータについて、原点位置から所定値増加した
値までを第１のデータ領域（例えば「０〜４」）とし、
最大値から所定値減少した値までを第２のデータ領域
（例えば「Ｂ〜Ｆ」）とし、入力された下位の所定ビッ
ト数のアブソリュートデータが第１のデータ領域又は第
２のデータ領域に属するかどうかを判断して第１のデー
タ領域の出力又は第２のデータ領域の出力を出力するデ
ータ領域判断回路（１０，１２）と、第１のデータ領域
の出力及び第２のデータ領域の出力をそれぞれ入力して
記憶するとともに、その出力と前記境目近傍のパルスと
に基づいて原点位置の回転方向を検出して、停電時にバ
ックアップされるカウンタに加算信号又は減算信号を出
力する回転方向検出回路とを備え、そして、発光素子の
内下位ビット側の発光素子、境目検出用の受光素子、デ
ータ領域判断回路及び回転方向検出回路を停電時にパル
ス駆動する。

【０００６】そして、前記の回転方向検出回路は、例え
ば、第１のデータ領域の出力及び第２のデータ領域の出
力を境目近傍のパルスによりそれぞれ導通させるゲート
回路（１１，１３）と、第１のデータ領域の出力を信号
ｃによりラッチする第１のラッチ回路（１４）と、第２
のデータ領域の出力を信号ｃによりラッチする第２のラ
ッチ回路（１６）と、第１のラッチ回路の出力を信号ｂ
によりラッチする第３のラッチ回路（１８）と、第１の
ラッチ回路の出力を信号ａによりラッチする第４のラッ
チ回路（２０）と、第２のラッチ回路の出力を信号ｂに
よりラッチする第５のラッチ回路（２２）と、第２のラ
ッチ回路の出力を信号ａによりラッチする第６のラッチ
回路（２４）と、第５のラッチ回路の出力を第４のラッ
チ回路の出力によりラッチしてカウンタに加算信号を送
出する第７のラッチ回路（２６）と、第３のラッチ回路
の出力を前記第６のラッチ回路の出力によりラッチして
カウンタに減算信号を送出する第８のラッチ回路（２
８）とを備え、そして、信号ａ、信号ｂ及び信号ｃを、
信号ａ、信号ｂ及び信号ｃの順番で、サイクリックに発
生させて上記のラッチ回路にそれぞれ供給する。

【０００７】

【発明の実施の形態】図１は本発明の一実施形態に係る
アブソリュートエンコーダの回路図である。このアブソ
リュートエンコーダは、図示のように、大小一致検出回
路１０，１２及びフリップフロップ回路１４，１６，１
８，２０，２２，２４，２６，２８から構成されてい
る。このアブソリュートエンコーダにおいては、図示を
省略したが、複数の発光ダイオードの内、ＬＳＢの４ビ
ットに対応する１個の発光ダイオードと、その発光ダイ
オードに対向して配置された、ＬＳＢの４ビット分の受
光ダイオードと、図１の各回路には、停電時においてバ
ックアップ用の電池からパルス電圧（但し、デューティ
が長い）が印加されるものとする。そして、発光ダイオ
ード、回転スリット板のスリット、固定スリット板のス
リット及び受光ダイオードを介して得られたＬＳＢの４
ビット分のアブソリュートデータは、大小一致検出回路
１０，１２にそれぞれ供給される。大小一致検出回路１
０は、アブソリュートデータが「０〜４」の範囲内にあ
るとき「１」を出力する。大小一致検出回路１２は、ア
ブソリュートデータが「Ｂ〜Ｆ」の範囲内にあるとき
「１」を出力する。即ち、ＬＳＢの４ビット分のデータ
を、「０〜４」、「５〜Ａ」、「Ｂ〜Ｆ」の３つ
に分けている。そして、「０〜４」のときには大小一致
検出回路１０から「１」の出力が得られ、「Ｂ〜Ｆ」の
ときには大小一致検出回路１２から「１」の出力が得ら
れるように構成されている。

【０００８】また、回転スリット板（図示せず）には、
アブソリュートデータの最大値と零との境目付近にスリ
ットを設け、更に、固定スリット板には前記のスリット
に対応した位置にスリットを設けて、境目検出用の受光
ダイオードＰＤにより境目近傍のパルスを得ており、そ
して、この境目近傍のパルスが、上記の「０〜４」の範
囲と「Ｂ〜Ｆ」の範囲とを併せた時間幅よりも幅広にな
るように、上記のスリット幅を設定している。

【０００９】大小一致検出回路１０，１２の出力は、境
目近傍のパルスとアンド回路１１，１３によりアンド論
理がとられて、その結果がフリップフロップ回路１４，
１６にデータ信号として出力される。ここで、アンド回
路１１，１３による上記のようなアンド論理の演算は、
全アブソリュートデータが全体として４ビットを越える
場合には（例えば１６ビット）、ＬＳＢの４ビット分に
ついての「０〜４」及び「Ｂ〜Ｆ」は何度か現れること
になるため、大小一致検出回路１０，１２の出力の内境
目近傍のものについてのみフリップフロップ回路１４，
１６のデータ信号として供給するために行っている。

【００１０】フリップフロップ回路１４，１６は、アン
ド回路１１，１３を介して大小一致検出回路１０，１２
の出力をデータ信号として入力し、信号ｃの立ち上がり
のタイミングでそのデータ信号をラッチする。フリップ
フロップ回路１４の出力はフリップフロップ回路１８，
２０にデータ信号として供給され、フリップフロップ回
路１８は信号ｂの立ち上がりのタイミングでそのデータ
信号をラッチし、フリップフロップ回路２０は信号ａの
立ち上がりのタイミングでそのデータ信号をラッチす
る。フリップフロップ回路１６の出力はフリップフロッ
プ回路２２，２４にデータ信号として供給され、フリッ
プフロップ回路２２は信号ｂの立ち上がりのタイミング
でそのデータ信号をラッチし、フリップフロップ回路２
４は信号ａの立ち上がりのタイミングでそのデータ信号
をラッチする。

【００１１】ここで、信号ａ，ｂ，ｃは、タイミング用
の信号であり、発振回路（図示せず）により高い周波数
信号を発生させてその波形を成形することにより生成さ
れている（その周波数はパルス電圧（駆動電圧）よりも
十分高い周波数である）。そして、信号ａ，ｂ，ｃのタ
イミング周期の間に上記の「０〜４，「Ｂ〜Ｆ」の
のデータが変化すると回転方向が判別できなくなるの
で、例えば、図示のように、信号ｃの立ち上がりのタイ
ミングでフリップフロップ回路１４，１６により「０
〜４」、「Ｂ〜Ｆ」の信号をラッチし、信号ｃの立ち
上がりから次の立ち上がりまで同一データを次段に送出
するようにしている。

【００１２】フリップフロップ回路１８の出力はフリッ
プフロップ回路２８にデータ信号として供給され、フリ
ップフロップ回路の２０の出力はフリップフロップ回路
２６にクロック信号として供給され、フリップフロップ
回路２２の出力はフリップフロップ回路２６にデータ信
号として供給され、フリップフロップ回路２４の出力は
フリップフロップ回路２８にクロック信号として供給さ
れる。そして、フリップフロップ回路２６の出力はカウ
ンタの「＋１信号」を出力し、フリップフロップ回路２
８の出力はカウンタの「−１信号」を出力する。

【００１３】初期リセット信号は、フリップフロップ回
路１４，１６，１８，２０，２２，２４，２６，２８に
それぞれ供給されており、初めて電源投入した時に、こ
れらのフリップフロップ回路、カウンタ（図示せず）等
を初期値にリセットする。電源投入時以外に、他の指令
信号でリセットするように構成しても良い。ここでは、
説明の都合上既にリセットされているものとして説明す
る。なお、フリップフロップ回路２６，２８について
は、初期リセット信号の他に信号ｃによりリセットされ
るように、アンド回路２９により初期リセット信号と信
号ｃとのアンド論理を求めて、その結果がリセット信号
として供給されている。

【００１４】次に、図１のアブソリュートエンコーダの
動作を説明する。図２はその動作を示すタイミングチャ
ートである。（１）正方向の回転検出について：ここでは、まず、境
目近傍のパルスが「１」になっており、ＬＳＢの４ビッ
ト分のアブソリュートデータが「Ｂ〜Ｆ」の範囲内にあ
る状態から原点（零）の方向に更に回転する状態につい
て説明する。この状態においては、大小一致検出回路１
０の出力は「０」、大小一致検出回路１２の出力は
「１」となっており、それらの出力はアンド回路１１，
１３を介してフリップフロップ回路１４，１６にデータ
信号として供給される。フリップフロップ回路１４は信
号ｃの立ち上がりのタイミングでその出力「０」をラッ
チし、フリップフロップ回路１６は信号ｃの立ち上がり
のタイミングでその出力「１」をラッチする。このた
め、フリップフロップ回路１４の後段に位置するフリッ
プフロップ回路１８，２０は信号ａ，ｂのタイミングで
「０」をラッチすることになる。フリップフロップ回路
１６の出力はフリップフロップ回路２２，２４にデータ
信号として供給され、フリップフロップ回路２４は信号
ａの立ち上がりのタイミングでその信号をラッチし、フ
リップフロップ回路２２は信号ｂの立ち上がりのタイミ
ングでその信号をラッチする。これによりフリップフロ
ップ回路２２，２４の出力はいずれも「１」となる。

【００１５】フリップフロップ回路２６は、フリップフ
ロップ回路の２２の出力「１」がデータ信号として供給
されるが、フリップフロップ回路２０の出力は「０」で
あり、クロック信号が供給されないことから、その出力
は「０」のままであり、「＋１信号」がカウンタに出力
されることはない。フリップフロップ回路２８は、フリ
ップフロップ回路の１８の出力「０」がデータ信号とし
て供給され、フリップフロップ回路２４の出力「１」が
クロック信号として供給されることから、その出力は
「０」のままであり、「−１信号」がカウンタに出力さ
れることはない。そして、この状態において信号ａ，
ｂ，ｃが連続して供給されても上記のフリップフロップ
回路の出力は変化せず、同一の状態が保持されることに
なる。

【００１６】次に、シャフトが更に回転してＬＳＢの４
ビット分のアブソリュートデータが「０〜４」の範囲に
なると、この状態においては、大小一致検出回路１０の
出力は「１」、大小一致検出回路１２の出力は「０」と
なり、それらの出力はアンド回路１１，１３を介してフ
リップフロップ回路１４，１６にデータ信号として供給
される。フリップフロップ回路１４は信号ｃの立ち上が
りのタイミングでその出力「１」をラッチし、フリップ
フロップ回路１６は信号ｃの立ち上がりのタイミングで
その出力「０」をラッチする。そして、フリップフロッ
プ回路１４の出力「１」はフリップフロップ回路１８，
２０にデータ信号として供給され、フリップフロップ回
路２０は信号ａの立ち上がりのタイミングでその信号を
ラッチし、フリップフロップ回路１８は信号ｂの立ち上
がりのタイミングでその信号をラッチする。これにより
フリップフロップ回路１８，２０の出力はいずれも
「１」となる。また、フリップフロップ回路１６の出力
「０」はフリップフロップ回路２２，２４にデータ信号
として供給され、フリップフロップ回路２４は信号ａの
立ち上がりのタイミングでその信号をラッチし、フリッ
プフロップ回路２２は信号ｂの立ち上がりのタイミング
でその信号をラッチする。このため、フリップフロップ
回路２２，２４はいずれも「１」となる。

【００１７】フリップフロップ回路２６は、フリップフ
ロップ回路の２２の出力がデータ信号として供給される
が、この出力は、信号ｂの立ち上がりのタイミングでデ
ータ信号「０」をラッチするまでは「１」なっており、
そして、フリップフロップ回路２０は信号ａの立ち上が
りのタイミングでフリップフロップ回路１４の出力
「１」をラッチしてそれをフリップフロップ回路２６に
クロック信号として送り出している。このため、フリッ
プフロップ回路２６は、信号ａの立ち上がりのタイミン
グで、フリップフロップ回路の２２の出力「１」をラッ
チして、カウンタに「＋１信号」を送出する。そして、
フリップフロップ回路２６は信号ｃによりリセットさ
れ、それ以降は「０」になる。

【００１８】また、フリップフロップ回路２４は信号ａ
の立ち上がりのタイミングでフリップフロップ回路１６
の出力「０」をラッチして、それをフリップフロップ回
路２８にクロック信号として供給しているので、フリッ
プフロップ回路１８の出力「１」がデータ信号として供
給されても、それをラッチしないので、フリップフロッ
プ回路２８の出力は「０」のままとなっており、カウン
タに「−１信号」が送出されることはない。そして、こ
の状態において信号ａ，ｂ，ｃが連続して供給されても
上記のフリップフロップ回路の出力は変化せずに同一の
状態が保持され、また、更にシャフトが回転し続けて
も、再び境目の近傍に到達するまでは、同一の状態が保
持されることになる。

【００１９】（２）逆方向の回転検出について：まず、
境目近傍のパルスが「１」になっており、アブソリュー
トデータが「０〜４」の範囲内にある状態から原点方向
に更に回転する状態について説明する。この状態におい
ては、大小一致検出回路１０の出力は「１」、大小一致
検出回路１２の出力は「０」となっており、それらの出
力はアンド回路１１，１３を介してフリップフロップ回
路１４，１６にデータ信号として供給される。フリップ
フロップ回路１４は信号ｃの立ち上がりのタイミングで
その出力「１」をラッチし、フリップフロップ回路１６
は信号ｃの立ち上がりのタイミングでその出力「０」を
ラッチする。このため、フリップフロップ回路１６の後
段に位置するフリップフロップ回路２２，２４は「０」
をラッチすることになる。フリップフロップ回路１４の
出力はフリップフロップ回路１８，２０にデータ信号と
して供給され、フリップフロップ回路２０は信号ａの立
ち上がりのタイミングでその信号をラッチし、フリップ
フロップ回路１８は信号ｂの立ち上がりのタイミングで
その信号をラッチする。これによりフリップフロップ回
路１８，２０の出力はいずれも「１」となる。

【００２０】フリップフロップ回路２６は、フリップフ
ロップ回路の２２の出力「０」がデータ信号として供給
され、フリップフロップ回路２０の出力「１」がクロッ
ク信号して供給されることから、出力「０」をラッチす
るので、その出力は「０」のままであり、「＋１信号」
がカウンタに出力されることはない。また、フリップフ
ロップ回路２８は、フリップフロップ回路の１８の出力
「１」がデータ信号として供給され、フリップフロップ
回路２４の出力「０」がクロック信号が供給されること
から、その出力は「０」のままであり、「−１信号」が
カウンタに出力されることはない。そして、この状態に
おいて信号ａ，ｂ，ｃが連続して供給されても上記のフ
リップフロップ回路の出力は変化せず、同一の状態が保
持される。

【００２１】次に、シャフトが更に回転してＬＳＢの４
ビット分のアブソリュートデータが「Ｂ〜Ｆ」の範囲に
なると、この状態においては、大小一致検出回路１０の
出力は「０」、大小一致検出回路１２の出力は「１」と
なり、それらの出力はアンド回路１１，１３を介してフ
リップフロップ回路１４，１６にデータ信号として供給
される。フリップフロップ回路１４は信号ｃの立ち上が
りのタイミングでその出力「０」をラッチし、フリップ
フロップ回路１６は信号ｃの立ち上がりのタイミングで
その出力「１」をラッチする。そして、フリップフロッ
プ回路１４の出力「０」はフリップフロップ回路１８，
２０にデータ信号として供給され、フリップフロップ回
路１８は信号ａの立ち上がりのタイミングでその信号を
ラッチし、フリップフロップ回路２０は信号ｂの立ち上
がりのタイミングでその信号をラッチする。これにより
フリップフロップ回路１８，２０の出力はいずれも
「０」となる。また、フリップフロップ回路１６の出力
「１」はフリップフロップ回路２２，２４にデータ信号
として供給され、フリップフロップ回路２４は信号ａの
立ち上がりのタイミングでその信号をラッチし、フリッ
プフロップ回路２２は信号ｂの立ち上がりのタイミング
でその信号をラッチする。このため、フリップフロップ
回路２２，２４はいずれも「１」となる。

【００２２】フリップフロップ回路２６は、フリップフ
ロップ回路の２２の出力「１」が信号ｂの立ち上がりの
タイミングでデータ信号として供給されるが、フリップ
フロップ回路２０の出力「０」が信号ａの立ち上がりの
タイミングでクロック信号として供給されるので、その
データ信号「１」はラッチされず、フリップフロップ回
路２６の出力は「０」のままとなっている。このため、
カウンタに「＋１信号」が送出されることはない。

【００２３】また、フリップフロップ回路２８には、フ
リップフロップ回路１８の出力がデータ信号として供給
されるが、これは信号ｂの立ち上がりのタイミングでデ
ータ信号「０」をラッチするまでは「１」なっている。
そして、フリップフロップ回路２４は信号ａの立ち上が
りのタイミングでフリップフロップ回路１６の出力
「１」をラッチして、それをフリップフロップ回路２８
にクロック信号として送り出している。このため、フリ
ップフロップ回路２８は、信号ａの立ち上がりのタイミ
ングで、フリップフロップ回路の１８の出力「１」をラ
ッチして、カウンタに「−１信号」を送出する。そし
て、フリップフロップ回路２８は信号ｃによりリセット
されて、それ以降は「０」になる。そして、この状態に
おいて信号ａ，ｂ，ｃが連続して供給されても上記のフ
リップフロップ回路の出力は変化せず同一の状態が保持
される。また、更にシャフトが回転し続けても、再び境
目の近傍に到達するまでは、同一の状態が保持される。

【００２４】（３）シャフトが「Ｂ〜Ｆ」の範囲から逆
転する場合について：この場合には、ＬＳＢの４ビット
分のアブソリュートデータ「Ｂ〜Ｆ」の範囲から「５〜
Ａ」の範囲に移行することになるので、大小一致検出回
路１０，１２のいずれも「０」となり、その結果、上述
のフリップフロップ回路１８，２０，２２，２４，２
６，２８の出力はいずれも「０」となり、そして、フリ
ップフロップ回路１８，２０の出力についてはそれ以前
から「０」であるから、「＋１信号」及び「−１信号」
のいずれも出力されることはない。

【００２５】（４）境目以外の領域においてＬＳＢの４
ビット分のアブソリュートデータが「Ｂ〜Ｆ」から「０
〜４」に変化したとき又はその逆の場合について：この
場合には、境目近傍のパルスは「１」にならないから、
大小一致検出回路１０，１２の出力はアンド回路１１，
１３により阻止され、後段のフリップフロップ回路に影
響を与えないことから、「＋１信号」及び「−１信号」
のいずれも出力されることはない。

【００２６】本実施形態においては、以上の動作説明か
らも明らかなように、アブソリュートデータの内、ＬＳ
Ｂの４ビット分のデータだけで回転方向を判断すること
ができ、停電保持（バックアップ）したカウンタに回転
数を記憶させることができる。更に、停電時に発光ダイ
オードＬＥＤをパルス点灯する時に、その周期内にその
ビット分に対応した識別ができれば良いので、１パルス
毎の変化に対応するのでは無く、本実施形態の場合には
５パルス毎の変化に対応すれば良いので、５倍の回転速
度に対応することができる。また、この回路方式は、停
電時のパルス駆動から、通電時の直流駆動に切り替える
だけでよく、回転方向を判断するための回路（図１の各
回路）そのものを切り替えなくてすむ、という利点があ
る。

【００２７】なお、本実施形態においては、ＬＳＢの４
ビット分のデータについて比較した例について説明した
が、１個の発光ダイオードＬＥＤの光軸面積に見合うだ
けビット数を増してもよく、そのことにより停電時の回
転速度追従性が更に増すことになる。

【００２８】

【発明の効果】以上のように本発明によれば、アブソリ
ュートデータの内、下位の所定ビット数のデータについ
て、原点位置と最大値との間を境として、原点位置から
所定の値までを第１のデータ領域とし、最大値から所定
の値減少した値までを第２のデータ領域とし、入力され
た下位の所定ビット数のアブソリュートデータが第１の
データ領域又は第２のデータ領域に属するかどうかを判
断して、そして、第１のデータ領域の出力、第２のデー
タ領域の出力及び境目近傍のパルスに基づいて原点位置
の回転方向を検出して、カウンタに加算信号又は減算信
号を出力するようにしたので次のような効果が得られ
る。（１）アブソリュートデータの全ビットを確認するので
はなく、下位の所定ビット数を確認するだけで足りるこ
とから、そのための回路も小規模となり、発光素子の駆
動数も少なくて済み、停電時の省電力化が実現されてい
る。このため、バックアップ用の電池の長寿命化が図ら
れる。（２）また、アブソリュートデータの下位の所定ビット
数のデータが第１のデータ領域又は第２のデータ領域の
範囲内にあるかどうかを判断すれば良いので、従来のよ
うに１ビット単位で比較する場合に比べて、同じパルス
駆動周期でも、数倍の回転速度に対応できる。このこと
はまた、同じ回転速度であれば、従来に比べてデューテ
イの長いパルス電圧により駆動できることを意味するか
ら、この点からも停電時の省電力化が図られているとい
える。（３）更に、通常通電時に発光素子及びアナログ回路を
直流で駆動するように切り替えた場合でも、回転方向判
別回路は、停電時にも、通常通電時にも同じ回路で（回
路構成を切り替える事無く）対応でき、その判別精度は
全く同じである。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るアブソリュートエン
コーダの回路図である。

【図２】図１のアブソリュートエンコーダの動作を示す
タイミングチャートである。

Claims

【特許請求の範囲】

【請求項１】発光素子、該発光素子に対してスリット
板を介して対向配置され、アブソリュートデータを生成
する受光素子、及び該受光素子に後続するアナログ回路
を備え、停電時にこれらをパルス駆動するアブソリュー
トエンコーダにおいて、回転スリット板の原点位置を含むその近傍の光信号を受
光して境目近傍のパルスを生成する境目検出用の受光素
子と、前記アブソリュートデータの内、下位の所定ビット数の
データについて、原点位置から所定値増加した値までを
第１のデータ領域とし、最大値から所定値減少した値ま
でを第２のデータ領域とし、入力された下位の所定ビッ
ト数のアブソリュートデータが第１のデータ領域又は第
２のデータ領域に属するかどうかを判断して第１のデー
タ領域の出力又は第２のデータ領域の出力を出力するデ
ータ領域判断回路と、前記第１のデータ領域の出力及び前記第２のデータ領域
の出力をそれぞれ入力して記憶するとともに、その出力
と前記境目近傍のパルスとに基づいて原点位置の回転方
向を検出して、停電時にバックアップされるカウンタに
加算信号又は減算信号を出力する回転方向検出回路とを
備え、そして、前記発光素子の内下位ビット側の発光素
子、前記境目検出用の受光素子、前記データ領域判断回
路及び前記回転方向検出回路を停電時にパルス駆動する
ことを特徴とするアブソリュートエンコーダ。
【請求項２】前記回転方向検出回路は、前記第１のデ
ータ領域の出力及び第２のデータ領域の出力を前記境目
近傍のパルスによりそれぞれ導通させるゲート回路と、
第１のデータ領域の出力を信号ｃによりラッチする第１
のラッチ回路と、第２のデータ領域の出力を信号ｃによ
りラッチする第２のラッチ回路と、前記第１のラッチ回
路の出力を信号ｂによりラッチする第３のラッチ回路
と、前記第１のラッチ回路の出力を信号ａによりラッチ
する第４のラッチ回路と、前記第２のラッチ回路の出力
を信号ｂによりラッチする第５のラッチ回路と、前記第
２のラッチ回路の出力を信号ａによりラッチする第６の
ラッチ回路と、前記第５のラッチ回路の出力を前記第４
のラッチ回路の出力によりラッチしてカウンタに加算信
号を送出する第７のラッチ回路と、前記第３のラッチ回
路の出力を前記第６のラッチ回路の出力によりラッチし
てカウンタに減算信号を送出する第８のラッチ回路とを
備え、そして、前記信号ａ、前記信号ｂ及び前記信号ｃ
を、順次、サイクリックに発生して供給することを特徴
とする請求項１記載のアブソリュートエンコーダ。