JPH113848A - 半導体装置の製造装置 - Google Patents
半導体装置の製造装置Info
- Publication number
- JPH113848A JPH113848A JP9154063A JP15406397A JPH113848A JP H113848 A JPH113848 A JP H113848A JP 9154063 A JP9154063 A JP 9154063A JP 15406397 A JP15406397 A JP 15406397A JP H113848 A JPH113848 A JP H113848A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- resist coating
- semiconductor device
- removal
- lots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】半導体製造におけるフォト工程前処理の酸化膜
除去に関し、酸化膜除去からレジスト塗布にかかる時間
を統一し、自然酸化膜の膜厚をウェハ間またロット間で
一定に保つことで寸法ばらつきを低減すること。 【解決手段】酸化膜除去ユニットをレジスト塗布コータ
ーに組み込むことにより酸化膜除去からレジスト塗布ま
でかかる時間を統一し、自然酸化膜の膜厚をロット間で
一定に保つことで寸法ばらつきを低減する。基板を酸化
膜除去ユニット１に入れ酸化膜除去した後、ベークプレ
ート２に入れ乾燥させる。その後レジスト塗布コーター
３、プレベークプレート４によってレジスト塗布工程の
処理を終了させる。尚、各ユニットはすべて枚葉処理で
ある。
除去に関し、酸化膜除去からレジスト塗布にかかる時間
を統一し、自然酸化膜の膜厚をウェハ間またロット間で
一定に保つことで寸法ばらつきを低減すること。 【解決手段】酸化膜除去ユニットをレジスト塗布コータ
ーに組み込むことにより酸化膜除去からレジスト塗布ま
でかかる時間を統一し、自然酸化膜の膜厚をロット間で
一定に保つことで寸法ばらつきを低減する。基板を酸化
膜除去ユニット１に入れ酸化膜除去した後、ベークプレ
ート２に入れ乾燥させる。その後レジスト塗布コーター
３、プレベークプレート４によってレジスト塗布工程の
処理を終了させる。尚、各ユニットはすべて枚葉処理で
ある。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造における
フォト工程前処理の酸化膜除去に関する。
フォト工程前処理の酸化膜除去に関する。
【０００２】
【従来の技術】従来の半導体製造におけるフォト工程前
処理の酸化膜除去は次工程のレジスト塗布機と別の単体
機で処理を行っていた。
処理の酸化膜除去は次工程のレジスト塗布機と別の単体
機で処理を行っていた。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術ではレジスト塗布装置とは別になっているため酸化膜
除去をした後ウェハ間またロット間でレジスト塗布まで
の時間が異なるため、「シリコンウェーハ表面のクリー
ン化技術」の第８節図−５に示されている様に自然酸化
膜がウェハごとまたロットごとに違う膜厚で付き、図１
に説明する様に寸法ばらつきの要因になるという問題を
有する。そこで本発明は酸化膜除去からレジスト塗布ま
でかかる時間を統一し、自然酸化膜の膜厚をウェハ間ま
たロット間で一定に保つことで寸法ばらつきを低減する
半導体製造装置を提供することを目的とする。
術ではレジスト塗布装置とは別になっているため酸化膜
除去をした後ウェハ間またロット間でレジスト塗布まで
の時間が異なるため、「シリコンウェーハ表面のクリー
ン化技術」の第８節図−５に示されている様に自然酸化
膜がウェハごとまたロットごとに違う膜厚で付き、図１
に説明する様に寸法ばらつきの要因になるという問題を
有する。そこで本発明は酸化膜除去からレジスト塗布ま
でかかる時間を統一し、自然酸化膜の膜厚をウェハ間ま
たロット間で一定に保つことで寸法ばらつきを低減する
半導体製造装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】請求項１記載の半導体製
造装置は、レジスト塗布前に酸化膜除去を行うためのユ
ニットを組み込んだ構成からなることを特徴としてい
る。上記手段を用いた半導体製造装置を使用することに
より、酸化膜除去をインラインでできることからウェハ
間またロット間での自然酸化膜が一定になり寸法ばらつ
きが低減できるという効果を有する。請求項２記載の半
導体製造装置は、レジスト塗布前に酸化膜除去を行うた
めのユニットにディップ槽を用いたことを特徴としてい
る。上記手段を用いた半導体製造装置を使用することに
より、酸化膜除去をインラインでできることからウェハ
間またロット間での自然酸化膜が一定になり寸法ばらつ
きが低減できるという効果を有する。請求項３記載の装
置は請求項１記載の装置で酸化膜除去に無水弗酸を使う
ためのチャンバーを用いたことを特徴としている。上記
手段を用いた半導体製造装置を使用することにより、酸
化膜除去をインラインでできることからウェハ間またロ
ット間での自然酸化膜が一定になり寸法ばらつきが低減
できるという効果を有する。請求項４記載の装置は請求
項１記載の装置で酸化膜除去にスピンナーを用いたこと
を特徴としている。上記手段を用いた半導体製造装置を
使用することにより、酸化膜除去をインラインでできる
ことからウェハ間またロット間での自然酸化膜が一定に
なり寸法ばらつきが低減できるという効果を有する。
造装置は、レジスト塗布前に酸化膜除去を行うためのユ
ニットを組み込んだ構成からなることを特徴としてい
る。上記手段を用いた半導体製造装置を使用することに
より、酸化膜除去をインラインでできることからウェハ
間またロット間での自然酸化膜が一定になり寸法ばらつ
きが低減できるという効果を有する。請求項２記載の半
導体製造装置は、レジスト塗布前に酸化膜除去を行うた
めのユニットにディップ槽を用いたことを特徴としてい
る。上記手段を用いた半導体製造装置を使用することに
より、酸化膜除去をインラインでできることからウェハ
間またロット間での自然酸化膜が一定になり寸法ばらつ
きが低減できるという効果を有する。請求項３記載の装
置は請求項１記載の装置で酸化膜除去に無水弗酸を使う
ためのチャンバーを用いたことを特徴としている。上記
手段を用いた半導体製造装置を使用することにより、酸
化膜除去をインラインでできることからウェハ間またロ
ット間での自然酸化膜が一定になり寸法ばらつきが低減
できるという効果を有する。請求項４記載の装置は請求
項１記載の装置で酸化膜除去にスピンナーを用いたこと
を特徴としている。上記手段を用いた半導体製造装置を
使用することにより、酸化膜除去をインラインでできる
ことからウェハ間またロット間での自然酸化膜が一定に
なり寸法ばらつきが低減できるという効果を有する。
【０００５】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
基づいて説明する。
【０００６】（実施例１）図２（ａ）、図２（ｂ）は請
求項１記載の発明に係る半導体装置の製造装置の第１の
実施例の構成を示す図である。その構成を説明すると１
は酸化膜除去ユニット、２はベークプレート、３はレジ
スト塗布コーター、４はプレベークプレートである。ま
た各ユニットはすべて枚葉処理である。従来は３のレジ
スト塗布コーターと４のプレベークプレートしかない
が、１と２のユニットを塗布前に組み込むことにより、
インラインで酸化膜除去とレジスト塗布ができるように
なり、さらに基板９は枚葉処理のためレジスト塗布前の
酸化膜の厚さがウェハごとさらにロットごと一定とな
る。なおこの構成で３の前にＨＭＤＳ処理を加えても良
い。
求項１記載の発明に係る半導体装置の製造装置の第１の
実施例の構成を示す図である。その構成を説明すると１
は酸化膜除去ユニット、２はベークプレート、３はレジ
スト塗布コーター、４はプレベークプレートである。ま
た各ユニットはすべて枚葉処理である。従来は３のレジ
スト塗布コーターと４のプレベークプレートしかない
が、１と２のユニットを塗布前に組み込むことにより、
インラインで酸化膜除去とレジスト塗布ができるように
なり、さらに基板９は枚葉処理のためレジスト塗布前の
酸化膜の厚さがウェハごとさらにロットごと一定とな
る。なおこの構成で３の前にＨＭＤＳ処理を加えても良
い。
【０００７】（実施例２）図３は請求項２記載の発明に
係る半導体装置の製造装置の第２の実施例の構成を示す
図であり、実施例１の構成を示す図２の１の酸化膜除去
ユニットの内容を示すものである。その構成を説明する
と酸化膜除去ユニットは弗酸水溶液の入ったディップ槽
５とリンス用の純水が入ったディップ槽６から成り、す
べて基板９は枚葉式で処理される。この構成から実施例
１と同様の作用が得られる。
係る半導体装置の製造装置の第２の実施例の構成を示す
図であり、実施例１の構成を示す図２の１の酸化膜除去
ユニットの内容を示すものである。その構成を説明する
と酸化膜除去ユニットは弗酸水溶液の入ったディップ槽
５とリンス用の純水が入ったディップ槽６から成り、す
べて基板９は枚葉式で処理される。この構成から実施例
１と同様の作用が得られる。
【０００８】（実施例３）図４は請求項３記載の発明に
係る半導体装置の製造装置の第３の実施例の構成を示す
図であり、実施例１の構成を示す図２の１の酸化膜除去
ユニットの内容を示すものである。その構成を説明する
と酸化膜除去ユニットは無水弗酸ガス７をウェハの入っ
たチャンバーに入れ酸化膜除去した後、純水６でリンス
し８から廃液を出す。この構成から実施例１と同様の作
用が得られる。
係る半導体装置の製造装置の第３の実施例の構成を示す
図であり、実施例１の構成を示す図２の１の酸化膜除去
ユニットの内容を示すものである。その構成を説明する
と酸化膜除去ユニットは無水弗酸ガス７をウェハの入っ
たチャンバーに入れ酸化膜除去した後、純水６でリンス
し８から廃液を出す。この構成から実施例１と同様の作
用が得られる。
【０００９】（実施例４）図５は請求項４記載の発明に
係る半導体装置の製造装置の第４の実施例の構成を示す
図であり、実施例１の構成を示す図２の１の酸化膜除去
ユニットの内容を示すものである。その構成を説明する
と酸化膜除去ユニットはスピンナーを使って弗酸水溶液
５をウェハ上に滴下し酸化膜除去した後純水６にてリン
スする。この構成から実施例１と同様の作用が得られ
る。
係る半導体装置の製造装置の第４の実施例の構成を示す
図であり、実施例１の構成を示す図２の１の酸化膜除去
ユニットの内容を示すものである。その構成を説明する
と酸化膜除去ユニットはスピンナーを使って弗酸水溶液
５をウェハ上に滴下し酸化膜除去した後純水６にてリン
スする。この構成から実施例１と同様の作用が得られ
る。
【００１０】
【発明の効果】以上述べたように、本発明の半導体装置
の製造装置によれば、フォト工程前処理の酸化膜除去装
置とレジスト塗布装置をインラインに組み込んだため、
酸化膜除去後からレジスト塗布までのウェハ間、ロット
間の時間差がなくなり、自然酸化膜の厚さを一定に保つ
ことができるため、寸法ばらつきの低減ができる。
の製造装置によれば、フォト工程前処理の酸化膜除去装
置とレジスト塗布装置をインラインに組み込んだため、
酸化膜除去後からレジスト塗布までのウェハ間、ロット
間の時間差がなくなり、自然酸化膜の厚さを一定に保つ
ことができるため、寸法ばらつきの低減ができる。
【図１】自然酸化膜膜厚とそのときのパターン寸法。
【図２】本発明の構成を示すダイヤグラム図。
【図３】図２における酸化膜除去ユニットの一実施例を
示す断面図。
示す断面図。
【図４】図２における酸化膜除去ユニットの一実施例を
示す断面図。
示す断面図。
【図５】図２における酸化膜除去ユニットの一実施例を
示す断面図。
示す断面図。
１．酸化膜除去ユニット ２．ベークプレート ３．レジスト塗布コーター ４．プレベークプレート ５．弗酸水溶液 ６．純水 ７．無水弗酸 ８．廃液 ９．基板
Claims (4)
- 【請求項１】半導体製造におけるフォト工程前処理の酸
化膜除去のユニットをレジスト塗布装置の前に組み込む
ことにより前処理からレジスト塗布までの処理時間を統
一し、それによって処理ウェハ間またロット間の自然酸
化膜を一定に保つことにより寸法ばらつきを低減するこ
とを特徴とする半導体装置の製造装置。 - 【請求項２】請求項１記載の装置で酸化膜除去にディッ
プ槽を用いたことを特徴とする半導体装置の製造装置。 - 【請求項３】請求項１記載の装置で酸化膜除去に無水弗
酸を使うためのチャンバーを用いたことを特徴とする半
導体装置の製造装置。 - 【請求項４】請求項１記載の装置で酸化膜除去にスピン
ナーを用いたことを特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154063A JPH113848A (ja) | 1997-06-11 | 1997-06-11 | 半導体装置の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154063A JPH113848A (ja) | 1997-06-11 | 1997-06-11 | 半導体装置の製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113848A true JPH113848A (ja) | 1999-01-06 |
Family
ID=15576095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154063A Withdrawn JPH113848A (ja) | 1997-06-11 | 1997-06-11 | 半導体装置の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113848A (ja) |
-
1997
- 1997-06-11 JP JP9154063A patent/JPH113848A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0959490A2 (en) | A semiconductor device washing apparatus and a method of washing a semiconductordevice | |
| JPH09260326A (ja) | 粒子を除去するため半導体ウェハの表面をクリーニングする方法 | |
| JPH08187475A (ja) | スクラバ中の金属を除去する方法 | |
| CN103187267A (zh) | 活动硬掩模的等离子体刻蚀过程中的原地光刻胶剥离 | |
| WO2008002669A2 (en) | Post etch wafer surface cleaning with liquid meniscus | |
| CN101625968A (zh) | 提高湿法刻蚀性能的方法 | |
| TW420850B (en) | Process for production of semiconductor device and cleaning device used therein | |
| JPH113848A (ja) | 半導体装置の製造装置 | |
| JP2001068463A5 (ja) | ||
| JPS61294824A (ja) | 半導体集積回路の製造装置 | |
| JPH11154659A (ja) | 基板表面金属汚染除去方法及び半導体基板 | |
| JPH0590239A (ja) | 洗浄方法及び洗浄装置 | |
| JP2000150627A (ja) | 液塗布装置 | |
| JPH05102121A (ja) | 枚葉式洗浄方法及び装置 | |
| JP2013084723A (ja) | 基板の洗浄方法及び、基板の洗浄装置 | |
| JP2003142475A (ja) | 半導体装置の製造方法 | |
| KR100622809B1 (ko) | 반도체 소자의 세정 방법 | |
| JPH09181042A (ja) | ウェット処理装置 | |
| KR100876782B1 (ko) | 반도체소자 제조방법 | |
| KR100436007B1 (ko) | 에치설비및에치방법 | |
| JP3000997B1 (ja) | 半導体洗浄装置及び半導体装置の洗浄方法 | |
| JP2898848B2 (ja) | 誘電体分離基板の製造装置 | |
| JPH1027745A (ja) | 半導体装置の製造方法 | |
| JPH09186120A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH03228330A (ja) | エッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |