JPH1139177A - 誤り訂正装置および誤り訂正方法 - Google Patents

Abstract

(57)【要約】 【課題】 記録媒体から高速でリアルタイム再生を行な
う際に誤り訂正能力を向上した誤り訂正装置および誤り
訂正方法を提供する。 【解決手段】 ＥＣＣデコーダ９３およびＥＤＣデコー
ダ９４は、ＥＣＣ処理およびＥＤＣ処理をパイプライン
態様で実行する。ＥＣＣの各ブロックの所定の処理時間
において、ショートモードのエラー訂正Ｐ１処理および
Ｐ２処理においてエラー訂正が完了しない場合は、当該
処理時間の満了時までさらにＰ１処理が続行される。処
理時間満了時にＰ１処理は強制的に終了させられる。こ
れにより、エラー訂正の時間資源を有効に使いきり、エ
ラー訂正能力をより一層高めることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、誤り訂正装置お
よび誤り訂正方法に関し、特に、ＣＤ（CompactDis
c）、ＤＶＤ（Digital Video Disc）、ＭＯ（Magneto O
ptic ）等の記録媒体から読出された、積符号化されて
いるデジタルデータに対して、各方向の誤り訂正を順次
行なう誤り訂正装置および誤り訂正方法に関する。

【０００２】

【従来の技術】ＣＤ、ＤＶＤ、ＭＯ等のデジタルディス
クに記録されるデータには、ディスク再生エラー（ラン
ダムエラーやバーストエラー）などのデータエラーに対
応するために、一般的に誤り訂正符号ＥＣＣ（Error Co
rrection Code ）、誤り検出符号ＥＤＣ（Error Detect
ion Code）などの冗長データが加えられている。これに
より、再生データの高信頼性を得ることが可能となり、
コンピュータの周辺装置、デジタルオーディオビデオ機
器などのための、記録媒体としての機能を果たすことが
可能となっている。

【０００３】特に、ＣＤ、ＤＶＤ、ＭＯなどの光ディス
ク記録媒体においては、一様にＥＣＣとＥＤＣとを組込
んだ信号フォーマットが採用されている。以下に、ＣＤ
−ＲＯＭデコーダ装置の再生処理系に沿った処理内容を
説明する。なお、ＣＤ−ＲＯＭのディスクの物理フォー
マットは、ＣＤフォーマット：ＩＥＣ９０８、およびＣ
Ｄ−ＲＯＭ物理フォーマット：ＩＳＯ／ＩＥＣ１０１４
９において取決められており、公知のものである。

【０００４】一般に、ＣＤ−ＲＯＭのディスクより読出
されたデータは、ＣＤデコーダ回路に与えられ、そこで
同期検出と、ＣＤのＥＣＣによるエラー訂正とが行なわ
れ、ＣＤ−ＲＯＭデコーダ回路に転送される。

【０００５】次に、ＣＤ−ＲＯＭデコーダ回路では、Ｃ
Ｄ−ＲＯＭフォーマットのデコード処理が行なわれる。
図１４は、ＣＤ−ＲＯＭのフォーマットを示している。
データの１セクタ（２３５２バイト）は、１２バイトの
同期信号と、４バイトのヘッダと、２０４８バイトのユ
ーザデータと、４バイトのＥＤＣと、８バイトのスペー
ス（００）と、２７６バイトのＥＣＣ（Ｐパリティ、Ｑ
パリティ）とから構成される。ＥＣＣは、セクタ全体で
完結した符号化がなされ、ＥＤＣは、同期信号、ヘッダ
およびユーザデータに対して符号化されている。

【０００６】図１５は、符号化時におけるＥＣＣの演算
の手順を模式的に示す図である。図１５を参照して、Ｅ
ＣＣの演算の手順について概略的に説明する。

【０００７】図１５を参照して、データのヘッダ以下の
バイト列は偶数列と奇数列とに分離され、横方向４３バ
イトおよび縦方向２４バイトの総計１０３２バイトのフ
ィールドにマッピングされる。そして縦系列のＰパリテ
ィと斜め系列のＱパリティとをラインごとにそれぞれ２
バイト演算し付加する。

【０００８】すなわち、まずはじめに、Ｐパリティを縦
系列の情報長２４バイトに対して２バイト計算し、これ
を４３列のすべてに対して完成する。次に、Ｐパリティ
の処理が完了した後のバイト配列に対し、Ｑパリティを
斜め方向の情報長４３バイトに対して２バイト計算し、
これを２６列のすべてに対して完成する。これによりＥ
ＣＣの演算を終了する。

【０００９】一般に、ＥＣＣの演算には、リードソロモ
ン符号が使用される。そして図１５に示すように、情報
バイトに対して、ＥＣＣを２次元に符号化する手法（積
符号化）が採用されている。一般にこのようなＥＣＣ手
法は、ＲＳＰＣ（Reed Solomon Product Code ）と呼ば
れている。

【００１０】図１６は、このＲＳＰＣの態様を一般化し
たものを示している。図１６を参照して、横方向の演算
によりＰ１パリティを演算し、次に縦方向の演算により
Ｐ２パリティを演算する。Ｐ１は、情報長＝ｎ、検査長
＝ｋ（ただし、符号長（ｎ＋ｋ）は２５５以下）のリー
ドソロモン符号であり、Ｐ２は、情報長＝ｍ、検査長＝
ｌ（ただし、符号長（ｍ＋ｌ）は２５５以下）のリード
ソロモン符号である。

【００１１】ＥＣＣとＥＤＣとの関係は、図１４のＣＤ
−ＲＯＭフォーマットの例では、１セクタに対して１系
列のＥＤＣを演算し、それに対して、１ブロックのＥＣ
Ｃの演算を施すことになる。一般的には、セクタサイズ
は、５１２／１０２４／２０４８バイト長になるので、
リードソロモン符号の符号効率を上げると、すなわち符
号長が大きくなると、図１６の構成におけるｍ×ｎのサ
イズが大きくなり、図１７に示すように、１ブロックの
中に複数のセクタを含むことができるようになる。各セ
クタの構成は、上述のＣＤ−ＲＯＭフォーマットの例と
同様に、図１８に示すように、同期信号、セクタアドレ
ス、ユーザデータ（５１２／１０２４／２０４８バイ
ト）、ＥＤＣ／ＥＣＣ等から成り立っている。ここでＥ
ＤＣはセクタ単位で形成されており、したがって１つの
ＥＣＣブロックの中に複数のＥＤＣが存在していること
になる。

【００１２】次に、ＣＤ−ＲＯＭデコード装置のＥＣＣ
／ＥＤＣデコード処理に関して説明する。ＣＤ−ＲＯＭ
のディスクから読出され、ＣＤ−ＲＯＭデコーダに与え
られたデータは、同期検出および復調を受けた後、一旦
ＥＣＣ処理ブロック単位でＲＡＭに格納される。ＲＡＭ
に格納されたデータは、ＥＣＣデコーダで誤り訂正処理
を受け、ＥＤＣデコーダで誤りが存在するか否かの確認
を受けた後、外部への転送要求に応じて外部出力され
る。たとえば、コンピュータの外部記憶装置（たとえば
ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭドライブ装置など）とし
て使用される場合には、ホストコンピュータからのリー
ド要求に応じてデータの外部出力を行なう。

【００１３】ＥＣＣ処理とＥＤＣ処理との関係は、ＥＣ
Ｃ処理でエラー訂正処理を行なった結果をＥＤＣ処理で
確認をするという内容で機能し、図１９に示すように、
第ｎブロックのＥＣＣ処理を行なった結果を受け、次の
第（ｎ＋１）ブロックのための処理時間で、第ｎブロッ
クのＥＤＣ処理を行なっている。

【００１４】特に、ディスクから再生されたデータを順
にデコードして、データを必要とするデバイスへ次々に
転送しなければならないシステムにおいては、このＥＣ
Ｃ／ＥＤＣ処理がパイプライン態様で次々に行なわれな
ければならない。

【００１５】たとえば、オーディオビデオ（ＡＶ）デー
タのように、再生のリアルタイム性が要求されるアプリ
ケーションにおいては、ＥＣＣ／ＥＤＣデコード処理の
段階で、各ＥＣＣブロックのデコード処理すなわちエラ
ー訂正処理が予め決められた処理時間内に終了しなけれ
ば、後段のＡＶデコーダにおいてデコードすべきデータ
の連続性を維持できなくなり、再生が滞ってしまうこと
になる。

【００１６】このような事態を回避するため、ＥＣＣ／
ＥＤＣデコード処理は、たとえば図１９のパイプライン
処理を採用するなどして、リアルタイム処理を実現でき
るように、アルゴリズムと、その演算を実施するための
回路アーキテクチャとを使用している。

【００１７】

【発明が解決しようとする課題】ところで、最近では、
データ転送レートを上げるため、光ディスク記録媒体の
再生スピードを上げることが一般的に行なわれるように
なってきている。すなわち、各ＥＣＣブロックのエラー
訂正のための処理時間が短縮される傾向にある。このよ
うなデータ転送レートの向上およびエラー訂正処理時間
の短縮に対応するためには、ＥＣＣ／ＥＤＣデコード処
理の速度も連動して向上させる必要があるが、そのよう
なデコード処理の速度も一定の限界に達しつつある。

【００１８】このような状況において、記録媒体からの
再生のリアルタイム性を必要としないアプリケーション
においては、所定の処理時間を超えてＥＣＣ／ＥＤＣデ
コード処理を行なっても大きな問題は生じない。しかし
ながら、記録媒体からのリアルタイムの再生を前提とす
るアプリケーションにおいては、所定の処理時間を超え
てＥＣＣ／ＥＤＣデコード処理を行なうことは許されな
い。

【００１９】このため、後者のようなアプリケーション
においては、従来は、エラー訂正の訂正能力よりも、あ
えて各ブロックの所定の処理時間の満了前に確実に処理
を切り上げることに重点を置く制御を行なっていたた
め、エラー訂正能力が十分ではなく、また与えられた時
間資源をかえって無駄にしてしまっているという問題点
があった。

【００２０】この発明は、このような課題を解決するた
めになされたもので、記録媒体からのデータ再生のリア
ルタイム性を維持することを要求されるシステムにおい
て、データの信頼性をより一層向上した誤り訂正装置お
よび誤り訂正方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】請求項１に係る誤り訂正
装置は、記録媒体から再生された、異なる方向の誤り訂
正符号が付加されて積符号化されているデータのブロッ
クに対し、各方向の符号の誤り訂正を順次行なう誤り訂
正装置であり、記録媒体から再生される同期信号に基づ
いて、データの各ブロックの誤り訂正処理を開始する信
号を発生する処理開始信号発生手段と、この処理開始信
号発生手段からの処理開始信号に応じて誤り訂正処理を
行なう誤り訂正実行手段と、この誤り訂正実行手段によ
る誤り訂正が終了したかを判別する終了判別手段と、こ
の判別手段からの判別出力と処理開始信号発生手段から
の開始信号に基づいて当該ブロックの誤り訂正を強制終
了させる誤り訂正終了手段とを備え、誤り訂正実行手段
は、処理開始信号の発生前に当該ブロックの誤り訂正の
完了が検出されなかった場合には、当該処理開始信号の
発生時まで各方向の符号の誤り訂正を継続し、当該処理
開始信号の発生後は、当該ブロックの誤り訂正処理を強
制終了して、次のブロックの誤り訂正処理を開始するこ
とを特徴とする。

【００２２】請求項２に係る誤り訂正装置は、請求項１
の誤り訂正装置において、誤り訂正実行手段が、各ブロ
ックの処理開始信号間に、異なる方向に対し、予め設定
された回数だけ順次誤り訂正処理を行ない、予め設定さ
れた回数に達する前に当該ブロックの誤り訂正の完了が
検出されれば、その時点で誤り訂正処理を終了する。

【００２３】請求項３に係る誤り訂正装置は、請求項２
の誤り訂正装置において、処理開始信号発生手段によっ
て発生される処理開始信号間の時間は可変であり、処理
開始信号間の時間に応じて、誤り訂正実行手段は誤り訂
正処理の回数を設定する。

【００２４】請求項４に係る誤り訂正装置は、請求項３
の誤り訂正装置において、処理開始信号発生手段は記録
媒体のデータ再生速度に関連して処理開始信号間の時間
が変化する。

【００２５】請求項５に係る誤り訂正装置は、請求項１
ないし４のいずれかの誤り訂正装置において、データの
各ブロックの処理開始信号の発生後、当該ブロックの誤
り訂正処理の結果を後続のブロックの処理時間中に判定
するパイプライン処理を行なう手段をさらに備える。

【００２６】請求項６に係る誤り訂正装置は、請求項１
ないし４のいずれかの誤り訂正装置において、データの
各ブロックの処理開始信号の発生後、当該ブロックの誤
り訂正処理の結果を後続のブロックの処理開始前に判定
するシリアル処理を行なう手段をさらに備える。

【００２７】請求項７に係る誤り訂正方法は、記録媒体
から再生された、異なる方向の誤り訂正符号が付加され
て積符号化されているデータのブロックに対し、各方向
の符号の誤り訂正を順次行なう誤り訂正方法であり、記
録媒体から再生される同期信号に基づいて、データの各
ブロックの誤り訂正処理を開始する信号を発生するステ
ップと、各ブロックの処理開始信号が入力されると、異
なる方向に対し、順次誤り訂正処理を行なうステップ
と、当該ブロックの誤り訂正の完了を検出するステップ
と、当該ブロックの誤り訂正の完了が検出されない場合
には、次の処理開始信号の発生前まで各方向の符号の誤
り訂正を継続させるステップと、当該次の処理開始信号
の発生時点で誤り訂正処理が継続しておればその処理を
強制的に終了させ、次のブロックの誤り訂正処理へと切
替えるステップとを備えている。

【００２８】請求項８に係る誤り訂正方法は、請求項７
の誤り訂正方法において、誤り訂正処理を行なうステッ
プが、各ブロックの処理開始信号間に、異なる方向に対
し、予め設定された回数だけ順次誤り訂正処理を行な
い、予め設定された回数に達する前に当該ブロックの誤
り訂正の完了が検出されれば、その時点で誤り訂正処理
を終了する。

【００２９】請求項９に係る誤り訂正方法は、請求項８
の誤り訂正方法において、発生される処理開始信号間の
時間が可変であり、発生された処理開始信号間の時間に
応じて、誤り訂正処理を行なうステップは誤り訂正処理
の回数を決定する。

【００３０】請求項１０に係る誤り訂正方法は、請求項
９の誤り訂正方法において、処理開始信号を発生するス
テップは、記録媒体のデータ再生速度に関連して処理開
始信号間の時間が変化する。

【００３１】請求項１１に係る誤り訂正方法は、請求項
７ないし１０のいずれかの誤り訂正方法において、デー
タの各ブロックの処理開始信号の発生後、当該ブロック
の誤り訂正処理の結果を後続のブロックの処理時間中に
判定するパイプライン処理を行なうステップをさらに備
える。

【００３２】請求項１２に係る誤り訂正方法は、請求項
７ないし１０のいずれかの誤り訂正方法において、デー
タの各ブロックの処理開始信号の発生後、当該ブロック
の誤り訂正処理の結果を後続のブロックの処理開始前に
判定するシリアル処理を行なうステップをさらに備え
る。

【００３３】

【発明の実施の形態】図１は、この発明による誤り訂正
装置としてのＣＤ−ＲＯＭデコーダを用いた光ディスク
再生システムの構成を示す概略ブロック図である。

【００３４】図１を参照して、スピンドルモータ１によ
って回転駆動される光ディスク２からピックアップ３に
よって読出された信号は、アナログ処理回路６によって
アナログ処理が施された後、ＣＤデコーダ７に与えられ
る。

【００３５】回転制御回路４はスピンドルモータ１の回
転を制御し、フォーカス・トラッキング制御回路５はピ
ックアップ３のフォーカス制御およびトラッキング制御
を実行する。なお、回転制御回路４、フォーカス・トラ
ッキング制御回路５およびアナログ処理回路６の動作は
ＣＰＵ１１によって制御される。

【００３６】アナログ処理回路６で所定の処理が施され
た再生データはＣＤデコーダ７に与えられる。ＣＤデコ
ーダ７は、ＲＡＭ８およびＣＰＵ１１と協動して、再生
データの同期検出およびＣＤフォーマットの誤り訂正が
行なわれる。

【００３７】ＣＤデコーダ７で所定の処理が施されたデ
ータは、ＣＤ−ＲＯＭデコーダ９に与えられる。ＣＤ−
ＲＯＭデコーダ９は、ＲＡＭ１０およびＣＰＵ１１と協
動して、ＣＤ−ＲＯＭフォーマットのデコード処理を実
行する。

【００３８】次に、図２は、図１に示したＣＤ−ＲＯＭ
デコーダ９の構成を示すブロック図である。図１のＣＤ
デコーダ７から与えられたデータはまず同期検出および
復調回路９１に与えられ、同期検出および復調を受けた
後、図１６に示すようなＥＣＣ処理ブロック単位で、Ｒ
ＡＭコントロール回路９２を介してＲＡＭ１０に格納さ
れる。

【００３９】ＲＡＭ１０に格納されたデータは、ＥＣＣ
デコーダ９３で誤り訂正処理を受け、ＥＤＣデコーダ９
４で誤りが存在するか否かの確認を受ける。ＥＣＣデコ
ーダ９３およびＥＤＣデコーダ９４の動作は、それぞ
れ、ＥＣＣコントローラ９５およびＥＤＣコントローラ
９６によって制御される。

【００４０】ＥＣＣデコーダ９３およびＥＤＣデコーダ
９４による処理を受けたデータは、外部への転送要求に
応じて、出力インタフェース回路９７を介して外部へ出
力される。

【００４１】上述の同期検出および復調回路９１、ＥＣ
Ｃコントローラ９５、ＥＤＣコントローラ９６および出
力インタフェース回路９７の動作は、ＣＰＵ１１によっ
て制御されるシステムコントロール回路９８による制御
を受ける。

【００４２】この図２に示すＣＤ−ＲＯＭデコーダ９
は、図１９に関連して先に説明したパイプライン態様で
ＥＣＣ処理とＥＤＣ処理とを順次実行するように構成し
たものである。すなわち、図２のＣＤ−ＲＯＭデコーダ
において、ＥＣＣデコーダ９３と、ＥＤＣデコーダ９４
とは並列に動作可能であり、図１９のリアルタイム処理
のタイムチャートに示すように、１つのＥＣＣブロック
の処理時間内で、ＥＣＣ処理とＥＤＣ処理とが並行して
行なわれる。

【００４３】この図２に示すような再生システムにおい
て、従来に比べて再生スピードが２倍になった場合（以
後、倍速再生と呼ぶ）を考える。この倍速再生は、従来
の再生スピードの倍のスピードという意味で、ディスク
規格から計算できる倍速スピードという意味ではない。

【００４４】図１９に示した再生方式において、再生速
度を単純に倍にすると、すなわち各ブロックの処理時間
を１／２に短縮すると、第（ｎ＋１）ブロックおよび第
（ｎ＋２）ブロックの処理において、処理時間をオーバ
ーしてしまうことになるということが理解される。

【００４５】ここで、ＥＣＣの処理時間とその訂正能力
との関係について、ＲＳＰＣ方式のＥＣＣ処理に基づい
て説明する。

【００４６】図１６に示すＲＳＰＣの誤り訂正アルゴリ
ズムは、 Ｐ１→Ｐ２→Ｐ１→Ｐ２ というように、各方向の誤り訂正を順次繰返すことによ
り、訂正能力が向上することが知られている。

【００４７】すなわち、処理時間に余裕があれば、エラ
ー訂正の繰返し回数を多く設定することにより、エラー
訂正の能力が向上する。図２に示すＣＰＵ１１は、３段
階の繰返し回数の設定、すなわちショートモード、ミド
ルモードおよびロングモードの設定が可能なようになっ
ており、リアルタイム性を要求されるシステムでは、再
生スピードに応じて、処理時間内に実質処理が可能な処
理モードを設定し、エラー訂正処理を行なうようにして
いる。

【００４８】より具体的には、図３に示すように、ショ
ートモードではＰ１→Ｐ２、ミドルモードではＰ１→Ｐ
２→Ｐ１、ロングモードではＰ１→Ｐ２→Ｐ１→Ｐ２と
いう、３段階のモードが設定可能になっている。

【００４９】ＲＳＰＣ方式のＥＣＣの処理の特徴とし
て、繰返し回数に応じて訂正能力が向上するので、図４
に示すように、ＥＣＣブロックあたりのエラー量に応じ
て、訂正可能か否かという訂正能力が異なることにな
る。

【００５０】すなわち、図４の（ａ）に示すようにエラ
ーがない状態であれば、上記３つのモードのいずれのモ
ードに設定しても同一の処理時間でエラーがないことが
判明する。次に、図４の（ｂ）に示すように、エラーが
ごく少ない状態であれば、１回のＰ１処理のみでエラー
訂正処理が完了してしまい、いずれのモードに設定して
いても処理時間に差がないことになる。

【００５１】これに対してエラーの量が多くなると、図
４の（ｃ）に示すように、Ｐ１→Ｐ２→Ｐ１→Ｐ２のロ
ングモードの設定でエラー訂正が完了するものの、ショ
ートモードおよびミドルモードの設定ではエラーが残留
する場合がある。さらにエラーの量が多くなると、図４
の（ｄ）に示すように、３段階のモードのいずれのモー
ドでもエラーが残留してしまう状態が生じる。

【００５２】したがって、処理時間に余裕がありロング
モードに設定可能な再生速度の場合には、ロングモード
に設定しておけばよいが、同じロングモードであっても
エラーの多少によって処理時間が異なってくる。たとえ
ば図５に示すように、同じロングモードでもエラー量が
より多いほど処理時間は長くなる。したがって、ロング
モードを一様に設定する場合には、ロングモードの処理
時間が最大となる場合でも予め決められたブロックあた
りの処理時間を超過しないようでなければならない。

【００５３】図６は、このようなロングモードの設定の
態様を模式的に示す図である。図６において、第（ｎ＋
２）ブロックでの処理時間がロングモードの最大処理時
間であれば、この時間内にエラー訂正処理が終了するよ
うなデコーダ回路でなければ、ロングモードの設定がで
きなことになる。一方、この状態でエラー訂正が可能で
あったものにおいて、倍速でリアルタイムのディスク再
生を行なおうとすると、図７に示すように、各処理時間
は１／２となり、第（ｎ＋１）ブロックおよび第（ｎ＋
２）ブロックの処理の途中で処理時間をオーバーしてし
まうことになる。リアルタイム性を要求されないデータ
の再生であれば、このような状態が生じても、出力デー
タ量が減り、平均データ転送量が低下することによって
応答性が低下するだけであり、致命的な問題とはならな
かった。

【００５４】しかしながら、リアルタイム再生が求めら
れるシステムでは、ＥＣＣ処理クロック速度が限界に達
しこれ以上上げられない状況では、あえて処理能力を落
としてリアルタイム再生を維持するしか方法がない。

【００５５】すなわち、図８に示すように、倍速再生時
には、ロングモードからショートモードに設定を変更し
て、ＥＣＣのリアルタイム処理を実現している。しかし
ながら、誤り量の多いブロックではショートモードでは
訂正しきれずに、エラー残留を生じてしまうことにな
る。

【００５６】この発明は、以下のような方策を用いて、
上記の問題を少しでも解消しようとするものである。

【００５７】まず、この発明の原理を説明する前提とし
て、倍速再生時にショートモードに設定を変更した場合
に図９に示すようなデコード結果が生じていたものとす
る。

【００５８】この図９において、第ｎブロックでは、Ｐ
１処理でエラー訂正が完了しているのに対し、第（ｎ＋
１）、第（ｎ＋２）、第（ｎ＋３）ブロックではＰ１→
Ｐ２処理でもエラー残留があり、一方第（ｎ＋４）ブロ
ックではＰ１→Ｐ２処理でエラー訂正が完了している。
このように、ショートモードに設定した場合には、エラ
ーが訂正しきれていないＥＣＣブロックが存在する可能
性が大きくなる。

【００５９】そこで、図１０では、各ブロックの処理時
間において、ミドルモードのエラー訂正を設定した場合
に、エラー訂正が可能か否かを示している。この図１０
では、第（ｎ＋１）、第（ｎ＋２）ブロックでは、ミド
ルモードに設定すると予め決められた処理時間を超過し
てしまうことになり、ミドルモードの設定が不可能であ
ることが理解される。一方、第（ｎ＋３）ブロックで
は、ミドルモードに設定しても所定の処理時間内にエラ
ー訂正処理が終了する場合があることが理解される。

【００６０】したがって、どれか１つのブロックでも処
理時間超過にならないようにするという要求を考えた場
合、一様にミドルモードに設定を行なうことは不可能で
ある。

【００６１】そこで、この発明は、図１０に示すように
各ブロックの処理時間において、完全なミドルモードの
エラー訂正を実行するのではなく、図１１に示すよう
に、各ブロックにおいて、とりあえずミドルモードのエ
ラー訂正を設定しておき、図１０の第（ｎ＋１）、第
（ｎ＋２）ブロックのように処理時間超過になる場合に
は、処理時間が満了した時点で、たとえ処理中であって
もその処理をアボートすることにより、訂正能力を少し
でも高めようとするものである。そして、たとえ処理の
途中でアボートしたとしても、次のブロック処理時間中
に当該ブロックに対するＥＤＣ検査がパイプライン的に
行なわれるので、当該ブロックのデータの信頼性を確認
することができる。

【００６２】図１０に示す例で、ミドルモードでエラー
訂正を行なった場合に処理時間を超過するブロック、す
なわち第（ｎ＋１）、第（ｎ＋２）ブロックにおいて、
処理時間が満了し次第ＥＣＣ処理を強制的に終了させた
場合に、中断したＰ２のエラー訂正処理が、どのような
誤り訂正結果をもたらしたかについては、後続のブロッ
クにおける当該データのＥＤＣ処理によって確認するこ
とができる。

【００６３】たとえば、図１０の第（ｎ＋１）ブロック
のように、Ｐ１処理がわずかに所定の処理時間を超過
し、その最終部分がアボートされたような例では、この
最後のＰ１処理においてエラー訂正が必要なデータのほ
とんどが訂正済になっていることも十分あり得る。この
ような場合には、このＰ１処理を強制的に終了させて
も、エラー訂正が完了した後であるので、実際上何ら問
題は生じない。むしろ、倍速再生時に一様にショートモ
ードに設定し消極的なエラー訂正を行なっていたものを
ミドルモードの訂正を行なうようにしたことにより、シ
ョートモードだけでは回復できなかったエラーを訂正で
きるようになり、訂正能力のより一層の向上を図ること
ができる。

【００６４】一方、第（ｎ＋２）ブロックのように、最
後のＰ１処理が所定の処理時間をかなり超過する場合に
は、前段のＰ２処理の結果残留しているエラーをこのＰ
１処理で訂正しきれない場合が考えられる。しかしなが
ら、たとえエラーの全部が訂正できていなくとも、ショ
ートモードでエラー訂正を終了する場合に比較すると、
処理時間満了時までにある程度のエラーを訂正できてい
る可能性が十分考えられる。

【００６５】ここで、ＥＣＣ処理を施すデータのサイズ
と、ＥＤＣ処理を施すデータのサイズとが同じ場合（た
とえばＣＤ−ＲＯＭ等）では、ＥＣＣ処理を受けたＥＣ
Ｃブロックのエラーがすべて訂正できていなければ、Ｅ
ＤＣ処理においてエラーと判定されることになる。

【００６６】ところが、ＥＣＣ処理を施すデータのサイ
ズがＥＤＣ処理を施すデータのサイズよりも大きい場
合、たとえば、図１７に示したように１つのＥＣＣブロ
ックに１６個のＥＤＣブロック（セクタ）が包含されて
いるような場合には、Ｐ１処理により処理済になってい
るラインに対応するセクタ領域では誤りが訂正されたこ
とになる。ただし、ミドルモードでも処理しきれないエ
ラーが存在していた場合には、エラーが残留することに
なる。このようなフォーマットの記録媒体に対しては、
ミドルモードによって２回目のＰ１処理を実行できるよ
うにすることにより、１６個のセクタの中で当該Ｐ１処
理によって処理済のセクタは後続のＥＤＣ処理によって
エラーなしと確認することができる。

【００６７】ＣＤ−ＲＯＭのような記録媒体では、セク
タ単位でデータの転送が行なわれるため、セクタ単位で
のエラーの有無によりデータの信頼性を確認している。
一方、ＤＶＤ−ＲＯＭのような記録媒体では、１つのＥ
ＣＣブロック内に１６個のセクタが存在するため、１ブ
ロックのＥＣＣ処理の結果により、１６個のセクタの信
頼性が確認されることになる。

【００６８】再生のリアルタイム性が要求されるアプリ
ケーションの例としては、たとえばビデオ−ＣＤ、ＤＶ
Ｄ−ビデオなどの記録媒体が存在する。これらの再生処
理においては、ＥＤＣ処理により当該セクタのエラーの
有無を確認はしているが、少々のエラーの残留では再生
そのものを止めることはなく、そのまま再生を継続す
る。これは、デコーダの後段のＡＶデコーダによるエラ
ーコンシール手法により、エラーデータが感知しづらく
なるように処理を行なっているからである。

【００６９】図１１は、上述のこの発明によるエラー訂
正手法により、高速のリアルタイム再生時に、ショート
モードではなくミドルモードに設定し、各ブロックの処
理時間において処理時間が満了したら強制的に処理を終
了させる場合の、ＥＣＣ／ＥＤＣのパイプライン動作の
手順を模式的に示している。前述の図９の例に比較し
て、この図１１の例では、第（ｎ＋１）、第（ｎ＋３）
ブロックにおいて処理を継続することにより、エラー回
復が可能となったことを示している。

【００７０】図１１に示すようなＥＣＣ処理は、図２の
システムコントロール回路９８からブロック処理開始信
号を受けるＥＣＣコントローラ９５によって実行され
る。図１３は、このＥＣＣコントローラ９５による制御
を示すフロー図である。

【００７１】図１３を参照して、ＥＣＣコントローラ９
５は、記録媒体から再生された同期信号に基づいてシス
テムコントロール回路９８が発生するブロック処理開始
信号を受け、当該１ブロックに対するＥＣＣ処理を開始
すべく、ＥＣＣデコーダ９３を制御する。

【００７２】まず、図１３のステップＳ１に示すよう
に、最初のＰ１処理を実行する。そしてこの処理により
エラー訂正が完了したことがステップＳ２において判断
されると、Ｓ９において次のブロック処理開始信号を受
けるまで、アイドル状態に入る。

【００７３】一方、１回目のＰ１処理ではエラー訂正が
完了していないことが判定されると、ステップＳ３にお
いて最初のＰ２処理が実行される。

【００７４】このＰ２処理の結果エラー訂正が完了した
ことがステップＳ４において判定されると、ステップＳ
９において次のブロック処理開始信号を受けるまでアイ
ドル状態に入る。

【００７５】一方、Ｐ２処理においてもエラー訂正が完
了していない場合には、ステップＳ５において２度目の
Ｐ１処理を実行しながら次のブロック処理開始信号の受
信を待つ。

【００７６】次のブロック処理開始信号を受信する前
に、Ｐ３訂正によりエラー訂正が完了したことがステッ
プＳ６において判定されると、ステップＳ９において次
のブロック処理開始信号を受けるまでアイドル状態に入
る。

【００７７】一方、エラー訂正が完了しないまま次のブ
ロック処理開始信号を受信したことがステップＳ７にお
いて判定されると、ステップＳ８においてＰ１処理は強
制的に終了させられ、次のブロックに対するＥＣＣ処理
が開始される。一方、ステップＳ９においてアイドル状
態にあるときに、次のブロック処理開始信号が受信され
ると、この場合にも直ちに次のブロックのＥＣＣ処理が
開始される。

【００７８】図１２は、上述のように強制的な処理の終
了によって次のブロック処理へ移行する場合のタイミン
グ（上段）と、正常にＰ１処理が終了した後に、次のＥ
ＣＣブロックへ移行する場合のタイミング（下段）を模
式的に示している。

【００７９】以上のようにこの発明の実施の形態によれ
ば、高速のリアルタイム再生が要求される場合に各ブロ
ックの所定の処理時間内はエラー訂正処理を続行し、処
理時間が満了すれば強制的にエラー訂正処理を終了させ
るように構成している。またその場合であっても、当該
ブロックのデータのエラー訂正の成果についてはＥＤＣ
処理により判定することができる。したがって、再生の
リアルタイム性を追求しつつ与えられた時間資源を有効
に使いきってより有効な誤り訂正を行なうことが可能と
なる。

【００８０】なお、上述の実施の形態では、高速再生時
に、従来一様にショートモードに設定していたものをミ
ドルモードに設定するようにしていたが、ミドルモード
に留まらずロングモードに設定するように構成すること
も可能である。また、このような段階的な訂正モードの
切替えではなく、常に各ブロックの処理時間が満了する
まで時間のある限り各方向のエラー訂正処理を実行する
ように構成してもよい。

【００８１】さらに、上述の実施の形態では、再生スピ
ードを高速化した場合の対応策として説明を行なった
が、再生モードに関係なく、従来ロングモードの設定が
可能であったようなアプリケーションにおいても、さら
にエラー訂正能力を高めるため、所定の処理時間内は設
定されたモードを超えて誤り訂正処理を続行し続けるよ
うに構成することも可能である。

【００８２】さらに上述の実施の形態では、ＥＣＣ処理
とＥＤＣ処理とをブロック単位でパイプライン化するこ
とを前提としていたが、ＥＣＣ処理時間が予め決められ
ておりかつＥＤＣ処理が必ず実行されるシステムであれ
ば、ＥＣＣ処理とＥＤＣ処理とを同一ブロックに関する
データ処理時間内にシリアル処理をするようなシステム
に応用することも可能である。

【００８３】

【発明の効果】以上のようにこの発明によれば、リアル
タイム処理を実現するために予め設定されたエラー訂正
処理時間を最大限に利用し、その時間内で最大限のエラ
ー訂正能力を実現することにより、データの再生速度に
かかわりなくリアルタイム処理を目指してきたシステム
において、リアルタイム処理を継続しつつデータの信頼
性をさらに向上させることができるという効果を奏す
る。

【図面の簡単な説明】

【図１】この発明による誤り訂正方法を用いた光ディス
ク再生システムの構成を示す概略ブロック図である。

【図２】図１に示したＣＤ−ＲＯＭデコーダの構成を示
すブロック図である。

【図３】エラー訂正の設定モードの処理時間を模式的に
示す図である。

【図４】エラー訂正の設定モードと処理結果の関係を示
す図である。

【図５】エラー訂正の処理時間のエラーの多少による変
化を模式的に示す図である。

【図６】ＥＣＣ処理とＥＤＣ処理とのパイプライン処理
を模式的に示す図である。

【図７】倍速再生時におけるＥＣＣ処理とＥＤＣ処理と
のパイプライン処理を模式的に示す図である。

【図８】倍速再生時におけるショートモードのパイプラ
イン処理を模式的に示す図である。

【図９】倍速再生時におけるショートモードのパイプラ
イン処理を模式的に示す図である。

【図１０】ミドルモード設定時における各ブロックの処
理時間を模式的に示す図である。

【図１１】この発明によるリアルタイム再生の処理を模
式的に示す図である。

【図１２】ブロック処理時間満了時における切替え処理
のタイミングを示す模式図である。

【図１３】この発明のエラー訂正処理を説明するフロー
図である。

【図１４】ＣＤ−ＲＯＭのデータフォーマットを模式的
に示す図である。

【図１５】ＥＣＣ演算の手順を模式的に示す図である。

【図１６】ＥＣＣ積符号化されたデータブロックを模式
的に示す図である。

【図１７】ＥＣＣ積符号化されたデータブロックを模式
的に示す図である。

【図１８】１つのＥＣＣブロックを構成する１つのセク
タのデータ構成を模式的に示す図である。

【図１９】従来のＥＣＣ処理およびＥＤＣ処理のパイプ
ライン制御を模式的に示す図である。

【符号の説明】

１ スピンドルモータ ２ 光ディスク ３ ピックアップ ４ 回転制御回路 ５ フォーカス・トラッキング制御回路 ６ アナログ処理回路 ７ ＣＤデコーダ ８ ＲＡＭ ９ ＣＤ−ＲＯＭデコーダ １０ ＲＡＭ １１ ＣＰＵ ９１ 同期検出および復調回路 ９２ ＲＡＭコントロール回路 ９３ ＥＣＣデコーダ ９４ ＥＤＣデコーダ ９５ ＥＣＣコントローラ ９６ ＥＤＣコントローラ ９７ 出力インタフェース回路 ９８ システムコントロール回路

Claims (12)

【特許請求の範囲】
1. 【請求項１】 記録媒体から再生された、異なる方向の
   誤り訂正符号が付加されて積符号化されているデータの
   ブロックに対し、各方向の符号の誤り訂正を順次行なう
   誤り訂正装置であって、 前記記録媒体から再生される同期信号に基づいて、前記
   データの各ブロックの誤り訂正処理を開始する信号を発
   生する処理開始信号発生手段と、 この処理開始信号発生手段からの処理開始信号に応じて
   前記誤り訂正処理を行なう誤り訂正実行手段と、 この誤り訂正実行手段による誤り訂正が終了したかを判
   別する終了判別手段と、 この判別手段からの判別出力と前記処理開始信号発生手
   段からの開始信号に基づいて当該ブロックの誤り訂正を
   強制終了させる誤り訂正終了手段とを備え、 前記誤り訂正実行手段は、前記処理開始信号の発生前に
   当該ブロックの誤り訂正の完了が検出されなかった場合
   には、当該処理開始信号の発生時まで前記各方向の符号
   の誤り訂正を継続し、当該処理開始信号の発生後は、当
   該ブロックの誤り訂正処理を強制終了して、次のブロッ
   クの誤り訂正処理を開始することを特徴とする誤り訂正
   装置。
2. 【請求項２】 前記誤り訂正実行手段は、前記各ブロッ
   クの処理開始信号間に、前記異なる方向に対し、予め設
   定された回数だけ順次誤り訂正処理を行ない、前記予め
   設定された回数に達する前に当該ブロックの誤り訂正の
   完了が検出されれば、その時点で誤り訂正処理を終了す
   る、請求項１に記載の誤り訂正装置。
3. 【請求項３】 前記処理開始信号発生手段によって発生
   される前記処理開始信号間の時間は可変であり、前記処
   理開始信号間の時間に応じて、前記誤り訂正実行手段は
   前記誤り訂正処理の回数を設定する、請求項２に記載の
   誤り訂正装置。
4. 【請求項４】 前記処理開始信号発生手段は、前記記録
   媒体のデータ再生速度に関連して前記処理開始信号間の
   時間が変化する、請求項２または３に記載の誤り訂正装
   置。
5. 【請求項５】 前記データの各ブロックの処理開始信号
   の発生後、当該ブロックの誤り訂正処理の結果を後続の
   ブロックの処理時間中に判定するパイプライン処理を行
   なう手段をさらに備えた、請求項１ないし４のいずれか
   に記載の誤り訂正装置。
6. 【請求項６】 前記データの各ブロックの処理開始信号
   の発生後、当該ブロックの誤り訂正処理の結果を後続の
   ブロックの処理開始前に判定するシリアル処理を行なう
   手段をさらに備えた、請求項１ないし４のいずれかに記
   載の誤り訂正装置。
7. 【請求項７】 記録媒体から再生された、異なる方向の
   誤り訂正符号が付加されて積符号化されているデータの
   ブロックに対し、各方向の符号の誤り訂正を順次行なう
   誤り訂正方法であって、 前記記録媒体から再生される同期信号に基づいて、前記
   データの各ブロックの誤り訂正処理を開始する信号を発
   生するステップと、 前記各ブロックの処理開始信号が入力されると、前記異
   なる方向に対し、順次誤り訂正処理を行なうステップ
   と、 当該ブロックの誤り訂正の完了を検出するステップと、 当該ブロックの誤り訂正の完了が検出されない場合に
   は、次の処理開始信号の発生前まで前記各方向の符号の
   誤り訂正を継続させるステップと、 当該次の処理開始信号の発生時点で誤り訂正処理が継続
   しておればその処理を強制的に終了させ、次のブロック
   の誤り訂正処理へと切替えるステップとを備えた、誤り
   訂正方法。
8. 【請求項８】 前記誤り訂正処理を行なうステップは、
   前記各ブロックの処理開始信号間に、前記異なる方向に
   対し、予め設定された回数だけ順次誤り訂正処理を行な
   い、前記予め設定された回数に達する前に当該ブロック
   の誤り訂正の完了が検出されれば、その時点で誤り訂正
   処理を終了する、請求項７に記載の誤り訂正方法。
9. 【請求項９】 発生される前記処理開始信号間の時間は
   可変であり、前記発生された処理開始信号間の時間に応
   じて、前記誤り訂正処理を行なうステップは前記誤り訂
   正処理の回数を決定する、請求項８に記載の誤り訂正方
   法。
10. 【請求項１０】 前記処理開始信号を発生するステップ
    は、前記記録媒体のデータ再生速度に関連して前記処理
    開始信号間の時間が変化する、請求項８または９に記載
    の誤り訂正方法。
11. 【請求項１１】 前記データの各ブロックの処理開始信
    号の発生後、当該ブロックの誤り訂正処理の結果を後続
    のブロックの処理時間中に判定するパイプライン処理を
    行なうステップをさらに備えた、請求項７ないし１０の
    いずれかに記載の誤り訂正方法。
12. 【請求項１２】 前記データの各ブロックの処理開始信
    号の発生後、当該ブロックの誤り訂正処理の結果を後続
    のブロックの処理開始前に判定するシリアル処理を行な
    うステップをさらに備えた、請求項７ないし１０のいず
    れかに記載の誤り訂正方法。