JPH113967A - 高周波モジュール - Google Patents
高周波モジュールInfo
- Publication number
- JPH113967A JPH113967A JP10073871A JP7387198A JPH113967A JP H113967 A JPH113967 A JP H113967A JP 10073871 A JP10073871 A JP 10073871A JP 7387198 A JP7387198 A JP 7387198A JP H113967 A JPH113967 A JP H113967A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- frequency
- electronic component
- sheet
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
- H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguide Connection Structure (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 高周波グランド面を有する基材に誘電体シー
トなどを積層して高周波モジュールを構成する場合に、
電子部品のアース接続をスルーホールを介して行うこと
による、高周波特性の悪化および放熱性の悪化の問題を
解消する。 【解決手段】 一部を電極非形成部１７とする高周波グ
ランド面１５を有する誘電体板１に対して、各種導電体
パターンを形成した誘電体シート２を積層して高周波モ
ジュールを構成する際、誘電体板１の高周波グランド面
に電子部品２８，２９を直接実装し、これに対応する誘
電体シート２の部分に孔１１，１２を設ける。
トなどを積層して高周波モジュールを構成する場合に、
電子部品のアース接続をスルーホールを介して行うこと
による、高周波特性の悪化および放熱性の悪化の問題を
解消する。 【解決手段】 一部を電極非形成部１７とする高周波グ
ランド面１５を有する誘電体板１に対して、各種導電体
パターンを形成した誘電体シート２を積層して高周波モ
ジュールを構成する際、誘電体板１の高周波グランド面
に電子部品２８，２９を直接実装し、これに対応する誘
電体シート２の部分に孔１１，１２を設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波帯や
ミリ波帯で使用される、例えば電圧制御発振器、フィル
タ、アンテナ共用器、アンテナモジュールなどの高周波
モジュールに関する。
ミリ波帯で使用される、例えば電圧制御発振器、フィル
タ、アンテナ共用器、アンテナモジュールなどの高周波
モジュールに関する。
【０００２】
【従来の技術】近年の移動体通信システムの需要の拡大
および伝送情報量の拡大に伴って、通信帯域がマイクロ
波帯からミリ波帯へ拡大されようとしている。このよう
な高周波帯域においてＴＥ０１δモードの誘電体共振器
を用いて誘電体フィルタや電圧制御発振器（以下ＶＣＯ
と言う。）を構成する場合、一般的なＴＥ０１δモード
の誘電体共振器の共振周波数は円柱形状の誘電体の外径
寸法で決定され、またマイクロストリップラインなどと
の結合は相互間の距離によって決定されるため、高い寸
法精度および位置決め精度が要求される。
および伝送情報量の拡大に伴って、通信帯域がマイクロ
波帯からミリ波帯へ拡大されようとしている。このよう
な高周波帯域においてＴＥ０１δモードの誘電体共振器
を用いて誘電体フィルタや電圧制御発振器（以下ＶＣＯ
と言う。）を構成する場合、一般的なＴＥ０１δモード
の誘電体共振器の共振周波数は円柱形状の誘電体の外径
寸法で決定され、またマイクロストリップラインなどと
の結合は相互間の距離によって決定されるため、高い寸
法精度および位置決め精度が要求される。
【０００３】そこで、本願出願人は特願平７−６２６２
５号でこれらの問題を解消した加工精度に優れた誘電体
共振器および誘電体フィルタを提案している。
５号でこれらの問題を解消した加工精度に優れた誘電体
共振器および誘電体フィルタを提案している。
【０００４】上記出願に係る誘電体共振器および誘電体
フィルタは誘電体板の両主面に電極を形成することによ
って、誘電体板の一部を誘電体共振器として用いるもの
である。このような誘電体共振器は、その誘電体板に形
成されている電極を高周波グランド面として用いること
ができるので、他の誘電体シートなどにマイクロストリ
ップラインを構成して上記誘電体板に積層することによ
って、誘電体共振器と電子部品とを含むＶＣＯなどの高
周波モジュールを構成することができる。
フィルタは誘電体板の両主面に電極を形成することによ
って、誘電体板の一部を誘電体共振器として用いるもの
である。このような誘電体共振器は、その誘電体板に形
成されている電極を高周波グランド面として用いること
ができるので、他の誘電体シートなどにマイクロストリ
ップラインを構成して上記誘電体板に積層することによ
って、誘電体共振器と電子部品とを含むＶＣＯなどの高
周波モジュールを構成することができる。
【０００５】その構成例を断面図として図９に示す。同
図において１は誘電体板であり、その両主面に電極を形
成している。２は誘電体シートであり、図における上面
に４，５などで示す配線パターンを形成するとともに、
所定箇所にランドＰを有するスルーホールｔｈを形成
し、そのランドＰの上に２８で示すチップ状の電子部品
をマウントする。そして配線パターン２３，２４との間
をボンディングワイアｗで接続する。
図において１は誘電体板であり、その両主面に電極を形
成している。２は誘電体シートであり、図における上面
に４，５などで示す配線パターンを形成するとともに、
所定箇所にランドＰを有するスルーホールｔｈを形成
し、そのランドＰの上に２８で示すチップ状の電子部品
をマウントする。そして配線パターン２３，２４との間
をボンディングワイアｗで接続する。
【０００６】
【発明が解決しようとする課題】図９に示したように、
誘電体板１と誘電体シート２とから成る２層構造を採れ
ば、誘電体板１上の電極１５を高周波グランド面として
用い、誘電体シート２上の配線パターン４，５をマイク
ロストリップラインとして構成できる。
誘電体板１と誘電体シート２とから成る２層構造を採れ
ば、誘電体板１上の電極１５を高周波グランド面として
用い、誘電体シート２上の配線パターン４，５をマイク
ロストリップラインとして構成できる。
【０００７】ところが、例えばＦＥＴなどの電子部品を
実装する場合、その電子部品のアース接続を図９に示し
たスルーホールｔｈを介して行うことになるので、アー
ス経路が長くなり、高周波特性に悪影響を与える懸念が
ある。またスルーホールを有するランドの上にチップ状
の電子部品を実装することになるので、放熱性が悪く、
発熱量の多い電子部品には適用できない、という問題も
ある。
実装する場合、その電子部品のアース接続を図９に示し
たスルーホールｔｈを介して行うことになるので、アー
ス経路が長くなり、高周波特性に悪影響を与える懸念が
ある。またスルーホールを有するランドの上にチップ状
の電子部品を実装することになるので、放熱性が悪く、
発熱量の多い電子部品には適用できない、という問題も
ある。
【０００８】上述の問題点は図９に示した誘電体板の１
の一部に誘電体共振器を構成するものに限らず、高周波
グランド面を有する基材に誘電体シートなどを積層して
高周波モジュールを構成する場合に生じる共通の問題で
ある。
の一部に誘電体共振器を構成するものに限らず、高周波
グランド面を有する基材に誘電体シートなどを積層して
高周波モジュールを構成する場合に生じる共通の問題で
ある。
【０００９】この発明の目的は上述の問題を解消した高
周波モジュールを提供することにある。
周波モジュールを提供することにある。
【００１０】
【課題を解決するための手段】この発明は、請求項１に
記載のとおり、表面に高周波回路を構成した、誘電体ま
たは絶縁体からなるシート材または板材を、高周波グラ
ンド面を有する基材に積層して成る高周波モジュールで
あって、前記高周波回路の一部を構成する電子部品を構
成する電子部品を前記基材上に実装または形成するとと
もに、その電子部品が露出する孔を前記シート材または
板材に設け、前記孔を介して前記電子部品の電極と前記
シート材上または板材上の導電体パターンとの間をボン
ディングワイアにより電気的に接続する。
記載のとおり、表面に高周波回路を構成した、誘電体ま
たは絶縁体からなるシート材または板材を、高周波グラ
ンド面を有する基材に積層して成る高周波モジュールで
あって、前記高周波回路の一部を構成する電子部品を構
成する電子部品を前記基材上に実装または形成するとと
もに、その電子部品が露出する孔を前記シート材または
板材に設け、前記孔を介して前記電子部品の電極と前記
シート材上または板材上の導電体パターンとの間をボン
ディングワイアにより電気的に接続する。
【００１１】ここで、その構成例を断面図として図１に
示す。同図に示すように、誘電体板１の高周波グランド
面１５上に電子部品２８を直接マウントし、この電子部
品２８が露出する孔１１を形成した誘電体シート２を積
層し、電子部品２８の電極と誘電体シート２上の導電体
パターン４，５との間をボンディングワイアｗを介して
接続している。
示す。同図に示すように、誘電体板１の高周波グランド
面１５上に電子部品２８を直接マウントし、この電子部
品２８が露出する孔１１を形成した誘電体シート２を積
層し、電子部品２８の電極と誘電体シート２上の導電体
パターン４，５との間をボンディングワイアｗを介して
接続している。
【００１２】この構成によって電子部品が、高周波グラ
ンド面を有する基材上に直接実装または形成することに
なるため、電子部品のアース接続が確実となり、アース
経路が長くなることによる高周波特性の悪影響がない。
また電子部品の発する熱は基材に直接伝導されるため放
熱性が高く、電子部品およびその周囲の部材に対して悪
影響を与えない。また電子部品が基材上に設けられるた
め、全体の高さ（厚み）寸法を小さくし、高周波モジュ
ール全体を低背化することができる。更に、電子部品は
誘電体シートの表面より突出しないか、またはその突出
量が小さくなるため、電子部品が機械的に保護される。
ンド面を有する基材上に直接実装または形成することに
なるため、電子部品のアース接続が確実となり、アース
経路が長くなることによる高周波特性の悪影響がない。
また電子部品の発する熱は基材に直接伝導されるため放
熱性が高く、電子部品およびその周囲の部材に対して悪
影響を与えない。また電子部品が基材上に設けられるた
め、全体の高さ（厚み）寸法を小さくし、高周波モジュ
ール全体を低背化することができる。更に、電子部品は
誘電体シートの表面より突出しないか、またはその突出
量が小さくなるため、電子部品が機械的に保護される。
【００１３】またこの発明は、請求項２に記載のとお
り、前記基材に、前記高周波回路の一部を構成する電子
部品を実装するとともに該電子部品の電極を接続するた
めの導電体パターンを形成し、前記シート材または板材
に、前記導電体パターンに電気的に導通する導電体パタ
ーンと、前記電子部品が貫通する孔を設ける。
り、前記基材に、前記高周波回路の一部を構成する電子
部品を実装するとともに該電子部品の電極を接続するた
めの導電体パターンを形成し、前記シート材または板材
に、前記導電体パターンに電気的に導通する導電体パタ
ーンと、前記電子部品が貫通する孔を設ける。
【００１４】また、この発明は請求項３に記載のとお
り、前記基材に、前記高周波回路の一部を構成する電子
部品を形成し、前記シート材または板材に、前記電子部
品の電極に電気的に導通する導電体パターンを設ける。
り、前記基材に、前記高周波回路の一部を構成する電子
部品を形成し、前記シート材または板材に、前記電子部
品の電極に電気的に導通する導電体パターンを設ける。
【００１５】さらにこの発明は、請求項４に記載のとお
り、前記基材は、誘電体板を挟んで対向する一部を電極
非形成部とするとともに該誘電体板の両主面に電極を形
成することによって、誘電体共振器およびグランド面を
構成したものとし、前記高周波回路は前記誘電体共振器
に結合する導電体パターンを含むものとする。
り、前記基材は、誘電体板を挟んで対向する一部を電極
非形成部とするとともに該誘電体板の両主面に電極を形
成することによって、誘電体共振器およびグランド面を
構成したものとし、前記高周波回路は前記誘電体共振器
に結合する導電体パターンを含むものとする。
【００１６】上記請求項１および請求項３に係る高周波
モジュールにおいては、基材上に直接電子部品を形成で
きるので、これらの電子部品を直接形成できない材質の
シート材または板材を用いることも可能となる。また、
請求項４に係る高周波モジュールにおいては、誘電体共
振器を含む高周波モジュールを容易に構成できる。
モジュールにおいては、基材上に直接電子部品を形成で
きるので、これらの電子部品を直接形成できない材質の
シート材または板材を用いることも可能となる。また、
請求項４に係る高周波モジュールにおいては、誘電体共
振器を含む高周波モジュールを容易に構成できる。
【００１７】
【発明の実施の形態】この発明の第１の実施形態に係る
ＶＣＯの構成を図２〜図５を参照して説明する。
ＶＣＯの構成を図２〜図５を参照して説明する。
【００１８】図２はその主要部の分解斜視図である。同
図において１は誘電体板であり、図における上面には一
部を電極非形成部１７とするＲＦグランド１５を形成し
ている。この誘電体板１の図における下面には電極非形
成部１７に対向する部分に同一形状の電極非形成部を有
するＲＦグランドを形成している。上面のＲＦグランド
１５には所定位置にＦＥＴ２８およびバラクタダイオー
ド２９をマウントしている。またＲＦグランド１５の所
定位置には薄膜インダクタ３０および薄膜抵抗３１を形
成している。この薄膜インダクタ３０および薄膜抵抗３
１の形成領域にはＲＦグランド１５を形成していない。
図において１は誘電体板であり、図における上面には一
部を電極非形成部１７とするＲＦグランド１５を形成し
ている。この誘電体板１の図における下面には電極非形
成部１７に対向する部分に同一形状の電極非形成部を有
するＲＦグランドを形成している。上面のＲＦグランド
１５には所定位置にＦＥＴ２８およびバラクタダイオー
ド２９をマウントしている。またＲＦグランド１５の所
定位置には薄膜インダクタ３０および薄膜抵抗３１を形
成している。この薄膜インダクタ３０および薄膜抵抗３
１の形成領域にはＲＦグランド１５を形成していない。
【００１９】同図において２はポリテトラフルオロエチ
レンなどから成る誘電体シートであり、４つの孔１１，
１２，１３，１４を設けている。またｔｈで示す複数の
スルーホールを形成するとともに、誘電体シート２の図
における上面に各種導電体パターンを形成している。
レンなどから成る誘電体シートであり、４つの孔１１，
１２，１３，１４を設けている。またｔｈで示す複数の
スルーホールを形成するとともに、誘電体シート２の図
における上面に各種導電体パターンを形成している。
【００２０】図３は図２に示した誘電体板１に誘電体シ
ート２を積層した状態を示す斜視図である。このように
ＦＥＴ２８、バラクタダイオード２９、薄膜インダクタ
３０および薄膜抵抗３１は誘電体シート２に設けた各孔
の内部に収まることになる。そして、ＦＥＴ２８は同図
の部分拡大図に示すように、ボンディングワイアＷを介
してマイクロストリップ線路２４，３６、ドレイン接続
電極２３にそれぞれ接続している。バラクタダイオード
２９についても同様に、ボンディングワイアを介して接
続している。薄膜インダクタ３０および薄膜抵抗３１の
両端は、図２に示した孔１３，１４の内面に形成した電
極を介して、誘電体シート２上の所定の導電体パターン
に接続している。
ート２を積層した状態を示す斜視図である。このように
ＦＥＴ２８、バラクタダイオード２９、薄膜インダクタ
３０および薄膜抵抗３１は誘電体シート２に設けた各孔
の内部に収まることになる。そして、ＦＥＴ２８は同図
の部分拡大図に示すように、ボンディングワイアＷを介
してマイクロストリップ線路２４，３６、ドレイン接続
電極２３にそれぞれ接続している。バラクタダイオード
２９についても同様に、ボンディングワイアを介して接
続している。薄膜インダクタ３０および薄膜抵抗３１の
両端は、図２に示した孔１３，１４の内面に形成した電
極を介して、誘電体シート２上の所定の導電体パターン
に接続している。
【００２１】ポリテトラフルオロエチレンの熱伝導率は
０．１〜０．３Ｗ／（ｍ・Ｋ）であるが、Ｂａ（ＳｎＭ
ｇＴａ）Ｏ3 ，Ｂａ（ＭｇＴａ）Ｏ3 等の誘電体板の熱
伝導率は２．０〜５．０Ｗ／（ｍ・Ｋ）であり、その比
は１０倍以上であるので、誘電体シート上にＦＥＴ２８
を実装した場合に比較して、ＦＥＴ２８の放熱性は大き
く向上する。
０．１〜０．３Ｗ／（ｍ・Ｋ）であるが、Ｂａ（ＳｎＭ
ｇＴａ）Ｏ3 ，Ｂａ（ＭｇＴａ）Ｏ3 等の誘電体板の熱
伝導率は２．０〜５．０Ｗ／（ｍ・Ｋ）であり、その比
は１０倍以上であるので、誘電体シート上にＦＥＴ２８
を実装した場合に比較して、ＦＥＴ２８の放熱性は大き
く向上する。
【００２２】図４は図３に示したＶＣＯモジュール２１
とこれを収納するセラミックパッケージ５０との組み立
て前の斜視図である。同図に示すように、誘電体シート
２の上面には、主線路としてのマイクロストリップ線路
２４と副線路としてのマイクロストリップ線路２５とを
ＲＦグランドの電極非形成部１７に対し透視状態で重な
るように形成している。マイクロストリップ線路２４の
一端は抵抗膜２６を介してアース電極２７に接続してい
て、他端はボンディングワイアを介してＦＥＴ２８のゲ
ートに接続している（図３参照）。マイクロストリップ
線路２５の一端はバラクタダイオード２９を介してアー
ス電極２７に接続していて、他端は開放端としている。
また、マイクロストリップ線路２５のバラクタダイオー
ド２９に対する接続端には薄膜インダクタ３０を接続
し、この薄膜インダクタ３０には薄膜抵抗３１を介して
バイアス電圧を印加するためのバイアス電極３２を接続
している。更にバイアス電極３２とアース電極２７との
間に抵抗膜３３を形成している。
とこれを収納するセラミックパッケージ５０との組み立
て前の斜視図である。同図に示すように、誘電体シート
２の上面には、主線路としてのマイクロストリップ線路
２４と副線路としてのマイクロストリップ線路２５とを
ＲＦグランドの電極非形成部１７に対し透視状態で重な
るように形成している。マイクロストリップ線路２４の
一端は抵抗膜２６を介してアース電極２７に接続してい
て、他端はボンディングワイアを介してＦＥＴ２８のゲ
ートに接続している（図３参照）。マイクロストリップ
線路２５の一端はバラクタダイオード２９を介してアー
ス電極２７に接続していて、他端は開放端としている。
また、マイクロストリップ線路２５のバラクタダイオー
ド２９に対する接続端には薄膜インダクタ３０を接続
し、この薄膜インダクタ３０には薄膜抵抗３１を介して
バイアス電圧を印加するためのバイアス電極３２を接続
している。更にバイアス電極３２とアース電極２７との
間に抵抗膜３３を形成している。
【００２３】ＦＥＴ２８は、そのドレインをマイクロス
トリップ線路３４を介して入力電極３５に接続してい
て、ソースをマイクロストリップ線路３６の一端に接続
している。また、入力電極３５とアース電極２７との間
にはチップコンデンサ４０を接続している。マイクロス
トリップ線路３４にはＦＥＴ２８のドレインとの接続点
付近に整合用のスタブ３７を設けている。なお、ドレイ
ン接続電極２３も整合用スタブとして用いている。
トリップ線路３４を介して入力電極３５に接続してい
て、ソースをマイクロストリップ線路３６の一端に接続
している。また、入力電極３５とアース電極２７との間
にはチップコンデンサ４０を接続している。マイクロス
トリップ線路３４にはＦＥＴ２８のドレインとの接続点
付近に整合用のスタブ３７を設けている。なお、ドレイ
ン接続電極２３も整合用スタブとして用いている。
【００２４】マイクロストリップ線路３６の他端は抵抗
膜３８を介してアース電極２７に接続している。またこ
のマイクロストリップ線路３６に対して一定の間隙を設
けて他のマイクロストリップ線路３９を設け、その端部
を出力電極４１としている。
膜３８を介してアース電極２７に接続している。またこ
のマイクロストリップ線路３６に対して一定の間隙を設
けて他のマイクロストリップ線路３９を設け、その端部
を出力電極４１としている。
【００２５】セラミックパッケージ５０は第１のセラミ
ック基板５１と第２のセラミック基板５２とから構成し
ている。第１のセラミック基板５１には凹部５３を設け
ていて、凹部５３を取り巻くように外部端子５４を形成
している。また、凹部５３の底面には導体を形成してい
る。このセラミックパッケージ５０に対してＶＣＯモジ
ュール２１を誘電体シート２側を下面にして収納すると
ともに、入力電極３５、出力電極４１、バイアス電極３
２およびその他のアース電極２７を外部端子５４にそれ
ぞれ接続し、図示しない金属板で封止することによって
表面実装型のＶＣＯを構成する。
ック基板５１と第２のセラミック基板５２とから構成し
ている。第１のセラミック基板５１には凹部５３を設け
ていて、凹部５３を取り巻くように外部端子５４を形成
している。また、凹部５３の底面には導体を形成してい
る。このセラミックパッケージ５０に対してＶＣＯモジ
ュール２１を誘電体シート２側を下面にして収納すると
ともに、入力電極３５、出力電極４１、バイアス電極３
２およびその他のアース電極２７を外部端子５４にそれ
ぞれ接続し、図示しない金属板で封止することによって
表面実装型のＶＣＯを構成する。
【００２６】図５は誘電体板に構成される誘電体共振器
の構造と共振モードを示す部分平面図および部分断面図
である。図において、実線の矢印は電界分布、破線は磁
界分布をそれぞれ示している。このように、誘電体板１
を挟んで電極非形成部１７，１８を対向配置することに
よって、その部分にＴＥ010 モードの誘電体共振器を構
成している。マイクロストリップ線路２４，２５はこの
誘電体共振器とそれぞれ磁界結合する。
の構造と共振モードを示す部分平面図および部分断面図
である。図において、実線の矢印は電界分布、破線は磁
界分布をそれぞれ示している。このように、誘電体板１
を挟んで電極非形成部１７，１８を対向配置することに
よって、その部分にＴＥ010 モードの誘電体共振器を構
成している。マイクロストリップ線路２４，２５はこの
誘電体共振器とそれぞれ磁界結合する。
【００２７】以上のようにして、誘電体共振器に主線路
と副線路をそれぞれ結合させ、副線路の端部にバラクタ
ダイオードを接続し、主線路の一端を抵抗終端し、他端
にＦＥＴを接続して成る帯域反射型の発振器を構成す
る。
と副線路をそれぞれ結合させ、副線路の端部にバラクタ
ダイオードを接続し、主線路の一端を抵抗終端し、他端
にＦＥＴを接続して成る帯域反射型の発振器を構成す
る。
【００２８】次に第２の実施形態に係る高周波モジュー
ルの主要部の構造を図６を参照して説明する。
ルの主要部の構造を図６を参照して説明する。
【００２９】図６はその主要部の分解斜視図である。同
図において１は誘電体板であり、図における上面には一
部を電極非形成部１７とするＲＦグランド１５を形成し
ている。この誘電体板１の図における下面には電極非形
成部１７に対向する部分に同一形状の電極非形成部を有
するＲＦグランドを形成している。上面のＲＦグランド
１５には所定位置にＦＥＴ２８をマウントしていて、下
面のＲＦグランドにはバラクタダイオードをマウントし
ている。また下面のＲＦグランドの所定位置には薄膜イ
ンダクタおよび薄膜抵抗を形成している。
図において１は誘電体板であり、図における上面には一
部を電極非形成部１７とするＲＦグランド１５を形成し
ている。この誘電体板１の図における下面には電極非形
成部１７に対向する部分に同一形状の電極非形成部を有
するＲＦグランドを形成している。上面のＲＦグランド
１５には所定位置にＦＥＴ２８をマウントしていて、下
面のＲＦグランドにはバラクタダイオードをマウントし
ている。また下面のＲＦグランドの所定位置には薄膜イ
ンダクタおよび薄膜抵抗を形成している。
【００３０】同図において２，３はそれぞれポリテトラ
フルオロエチレンなどから成る誘電体シートであり、孔
１１，１２，１３，１４を設けている。また複数のスル
ーホールを形成するとともに、誘電体シート２の図にお
ける上面および誘電体シート３の図における下面に各種
導電体パターンをそれぞれ形成している。
フルオロエチレンなどから成る誘電体シートであり、孔
１１，１２，１３，１４を設けている。また複数のスル
ーホールを形成するとともに、誘電体シート２の図にお
ける上面および誘電体シート３の図における下面に各種
導電体パターンをそれぞれ形成している。
【００３１】図６を図２に対比すれば明らかなように、
この第２の実施形態では、誘電体板の上下面にそれぞれ
誘電体シートを張り合わせて、誘電体板の上下面に回路
を構成する。この構造によれば、誘電体板の両面が有効
に利用でき、全体に小型化を図ることができる。また、
誘電体共振器とそれを挟むマイクロストリップ線路が対
称配置されるため、誘電体板内部の不要モードの発生を
抑圧することができる。
この第２の実施形態では、誘電体板の上下面にそれぞれ
誘電体シートを張り合わせて、誘電体板の上下面に回路
を構成する。この構造によれば、誘電体板の両面が有効
に利用でき、全体に小型化を図ることができる。また、
誘電体共振器とそれを挟むマイクロストリップ線路が対
称配置されるため、誘電体板内部の不要モードの発生を
抑圧することができる。
【００３２】次に第３の実施形態に係る高周波モジュー
ルの主要部の構造を図７を参照して説明する。
ルの主要部の構造を図７を参照して説明する。
【００３３】図７は電子部品のマウント部分における誘
電体板側と誘電体シート側の構成を示す分解斜視図であ
る。図２〜図５に示した第１の実施形態では、電子部品
の電極と誘電体シート上の導電体パターンとの間をボン
ディングワイアで接続したが、この第３の実施形態で
は、誘電体シートに設けたスルーホールを介して接続す
る。すなわち図７において誘電体板１の図における上面
には導電体パターン６１，６２，６３を形成するととも
に、この形成領域を避けてＲＦグランド１５を形成して
いる。ＦＥＴ２８はそのパッド面を下面にして導電体パ
ターン６１，６２，６３の端部に接続（ボンディング）
している。一方の誘電体シート２にはＦＥＴ２８部分を
開口させた孔１１を設けるとともに、導電体パターン６
１，６２，６３にそれぞれ導通するスルーホール６４，
６５，６６をドレイン接続電極２３、マイクロストリッ
プ線路３６および２４にそれぞれ設けている。この誘電
体板１に誘電体シート２を積層することによってＦＥＴ
２８のドレイン、ソースおよびゲートを誘電体シート２
上の所定の導電体パターンに接続する。
電体板側と誘電体シート側の構成を示す分解斜視図であ
る。図２〜図５に示した第１の実施形態では、電子部品
の電極と誘電体シート上の導電体パターンとの間をボン
ディングワイアで接続したが、この第３の実施形態で
は、誘電体シートに設けたスルーホールを介して接続す
る。すなわち図７において誘電体板１の図における上面
には導電体パターン６１，６２，６３を形成するととも
に、この形成領域を避けてＲＦグランド１５を形成して
いる。ＦＥＴ２８はそのパッド面を下面にして導電体パ
ターン６１，６２，６３の端部に接続（ボンディング）
している。一方の誘電体シート２にはＦＥＴ２８部分を
開口させた孔１１を設けるとともに、導電体パターン６
１，６２，６３にそれぞれ導通するスルーホール６４，
６５，６６をドレイン接続電極２３、マイクロストリッ
プ線路３６および２４にそれぞれ設けている。この誘電
体板１に誘電体シート２を積層することによってＦＥＴ
２８のドレイン、ソースおよびゲートを誘電体シート２
上の所定の導電体パターンに接続する。
【００３４】次に第４の実施形態に係る高周波モジュー
ルの主要部の構成を部分分解斜視図として図８に示す。
第１・第２の実施形態では誘電体シートに孔を形成した
例を示したが、この第４の実施形態では、誘電体板１に
薄膜インダクタや薄膜抵抗などの電子部品を直接形成す
るとともに、誘電体シート上の回路との接続を誘電体シ
ートに設けたスルーホールを介して行う。すなわち図８
において誘電体板１の上面には端部に導電体パターン６
７を有する薄膜インダクタ３０を設け、誘電体シート２
には端部にスルーホール６８を設けたマイクロストリッ
プ線路２５を設けていて、両者を積層することによっ
て、マイクロストリップ線路２５の端部に薄膜インダク
タ３０を電気的に接続する。このようにすれば、誘電体
シート２側の材質による制限を受けることなく、誘電体
板１側に任意の微細な導電体パターンを容易に形成する
ことができる。
ルの主要部の構成を部分分解斜視図として図８に示す。
第１・第２の実施形態では誘電体シートに孔を形成した
例を示したが、この第４の実施形態では、誘電体板１に
薄膜インダクタや薄膜抵抗などの電子部品を直接形成す
るとともに、誘電体シート上の回路との接続を誘電体シ
ートに設けたスルーホールを介して行う。すなわち図８
において誘電体板１の上面には端部に導電体パターン６
７を有する薄膜インダクタ３０を設け、誘電体シート２
には端部にスルーホール６８を設けたマイクロストリッ
プ線路２５を設けていて、両者を積層することによっ
て、マイクロストリップ線路２５の端部に薄膜インダク
タ３０を電気的に接続する。このようにすれば、誘電体
シート２側の材質による制限を受けることなく、誘電体
板１側に任意の微細な導電体パターンを容易に形成する
ことができる。
【００３５】なお、上述した各実施形態では、誘電体シ
ートを用いたが、基材としての誘電体板より相対的に薄
い板状の誘電体板を上記誘電体シートに代えて用いても
よい。また、上述した各実施形態では、誘電体のシート
を用いたが、誘電率の低い絶縁体のシート材または板材
を用いてもよい。
ートを用いたが、基材としての誘電体板より相対的に薄
い板状の誘電体板を上記誘電体シートに代えて用いても
よい。また、上述した各実施形態では、誘電体のシート
を用いたが、誘電率の低い絶縁体のシート材または板材
を用いてもよい。
【００３６】また、各実施形態では、電圧制御発振器を
例に挙げたが、本願発明はフィルタ、アンテナ共用器、
アンテナモジュール等のその他の高周波モジュールにも
適用できることは言うまでもない。
例に挙げたが、本願発明はフィルタ、アンテナ共用器、
アンテナモジュール等のその他の高周波モジュールにも
適用できることは言うまでもない。
【００３７】
【発明の効果】請求項１，２に記載の発明によれば、電
子部品が、高周波グランド面を有する基材上に直接実装
または形成することになるため、電子部品のアース接続
が確実となり、アース経路が長くなることによる高周波
特性の悪影響がない。また電子部品の発する熱は基材に
直接伝導されるため放熱性が高く、電子部品およびその
周囲の部材に対して悪影響を与えない。また電子部品が
基材上に設けられるため、全体の高さ（厚み）寸法を小
さくし、高周波モジュール全体を低背化することができ
る。更に、電子部品は誘電体シートの表面より突出しな
いか、またはその突出量が小さくなるため、電子部品が
機械的に保護される。
子部品が、高周波グランド面を有する基材上に直接実装
または形成することになるため、電子部品のアース接続
が確実となり、アース経路が長くなることによる高周波
特性の悪影響がない。また電子部品の発する熱は基材に
直接伝導されるため放熱性が高く、電子部品およびその
周囲の部材に対して悪影響を与えない。また電子部品が
基材上に設けられるため、全体の高さ（厚み）寸法を小
さくし、高周波モジュール全体を低背化することができ
る。更に、電子部品は誘電体シートの表面より突出しな
いか、またはその突出量が小さくなるため、電子部品が
機械的に保護される。
【００３８】また、請求項１，３に記載の発明によれ
ば、基材上に直接電子部品を形成できるので、これらの
電子部品を直接形成できない材質のシート材または板材
を用いることも可能となる。
ば、基材上に直接電子部品を形成できるので、これらの
電子部品を直接形成できない材質のシート材または板材
を用いることも可能となる。
【００３９】また、請求項４に係る高周波モジュールに
おいては、誘電体共振器を含む高周波モジュールを容易
に構成できる。
おいては、誘電体共振器を含む高周波モジュールを容易
に構成できる。
【図１】この発明の高周波モジュールの構成例を示す断
面図である。
面図である。
【図２】第１の実施形態に係るＶＣＯの主要部の分解斜
視図である。
視図である。
【図３】ＶＣＯモジュールの構成を示す斜視図である。
【図４】セラミックパッケージとＶＣＯモジュールとの
関係を示す斜視図である。
関係を示す斜視図である。
【図５】誘電体板に構成される誘電体共振器の構成を示
す図である。
す図である。
【図６】第２の実施形態に係るＶＣＯモジュールの分解
斜視図である。
斜視図である。
【図７】第３の実施形態に係る高周波モジュールの主要
部の分解斜視図である。
部の分解斜視図である。
【図８】第４の実施形態に係る高周波モジュールの主要
部の分解斜視図である。
部の分解斜視図である。
【図９】従来技術による高周波モジュールの構成を示す
断面図である。
断面図である。
１−誘電体板（基材） ２−誘電体シート ３−誘電体シート ４，５−マイクロストリップ線路（導電体パターン） １１，１２，１３，１４−孔 １５−ＲＦグランド（高周波グランド面） １６−ＲＦグランド １７−電極非形成部 １８−電極非形成部 ２１−ＶＣＯモジュール ２３−ドレイン接続電極 ２４，２５−マイクロストリップ線路 ２６−抵抗膜 ２７−アース電極 ２８−ＦＥＴ（電子部品） ２９−バラクタダイオード ３０−薄膜インダクタ ３１−薄膜抵抗 ３２−バイアス電極 ３３−抵抗膜 ３４−マイクロストリップ線路 ３５−入力電極 ３６−マイクロストリップ線路 ３７−スタブ ３８−抵抗膜 ３９−マイクロストリップ線路 ４０−チップコンデンサ ４１−出力電極 ５０−セラミックパッケージ ５１−第１セラミック板 ５２−第２セラミック板 ５３−凹部 ５４−外部端子 ６１，６２，６３−導電体パターン ６４，６５，６６−スルーホール ６７−導電体パターン ６８−スルーホール ｗ−ボンディングワイア ｔｈ−スルーホール ｐ−ランド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｐ 5/08 Ｈ０１Ｐ 7/10 7/10 Ｈ０３Ｂ 5/18 Ｄ Ｈ０３Ｂ 5/18 (72)発明者 石川 容平 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (4)
- 【請求項１】 表面に高周波回路を構成した、誘電体ま
たは絶縁体からなるシート材または板材を、高周波グラ
ンド面を有する基材に積層して成る高周波モジュールで
あって、 前記高周波回路の一部を構成する電子部品を前記基材上
に実装または形成するとともに、その電子部品が露出す
る孔を前記シート材または板材に設け、前記孔を介して
前記電子部品の電極と前記シート材上または板材上の導
電体パターンとの間をボンディングワイアにより電気的
に接続したことを特徴とする高周波モジュール。 - 【請求項２】 表面に高周波回路を構成した、誘電体ま
たは絶縁体からなるシート材または板材を、高周波グラ
ンド面を有する基材に積層して成る高周波モジュールで
あって、 前記基材に、前記高周波回路の一部を構成する電子部品
を実装するとともに該電子部品の電極を接続するための
導電体パターンを形成し、前記シート材または板材に、
前記導電体パターンに電気的に導通する導電体パターン
と、前記電子部品が貫通する孔を設けたことを特徴とす
る高周波モジュール。 - 【請求項３】 表面に高周波回路を構成した、誘電体ま
たは絶縁体からなるシート材または板材を、高周波グラ
ンド面を有する基材に積層して成る高周波モジュールで
あって、 前記基材に、前記高周波回路の一部を構成する電子部品
を形成し、前記シート材または板材に、前記電子部品の
電極に電気的に導通する導電体パターンを設けたことを
特徴とする高周波モジュール。 - 【請求項４】 前記基材は、誘電体板を挟んで対向する
一部を電極非形成部とするとともに該誘電体板の両主面
に電極を形成することによって、誘電体共振器およびグ
ランド面を構成したものであり、前記高周波回路は前記
誘電体共振器に結合する導電体パターンを含むものであ
る請求項１〜３のいずれか１項に記載の高周波モジュー
ル。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07387198A JP3663898B2 (ja) | 1997-04-14 | 1998-03-23 | 高周波モジュール |
| EP98106749A EP0872890A1 (en) | 1997-04-14 | 1998-04-14 | High frequency module |
| US09/060,190 US6087912A (en) | 1997-04-14 | 1998-04-14 | High frequency multi-layer module comprising a dielectric resonator |
| US09/502,184 US6359536B1 (en) | 1997-04-14 | 2000-02-10 | High frequency multi-layer module with electronic component receiving aperture and conductive via |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9569797 | 1997-04-14 | ||
| JP9-95697 | 1997-04-14 | ||
| JP07387198A JP3663898B2 (ja) | 1997-04-14 | 1998-03-23 | 高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113967A true JPH113967A (ja) | 1999-01-06 |
| JP3663898B2 JP3663898B2 (ja) | 2005-06-22 |
Family
ID=26415016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07387198A Expired - Fee Related JP3663898B2 (ja) | 1997-04-14 | 1998-03-23 | 高周波モジュール |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6087912A (ja) |
| EP (1) | EP0872890A1 (ja) |
| JP (1) | JP3663898B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208947A (ja) * | 1999-01-08 | 2000-07-28 | Kyocera Corp | 配線基板 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3663898B2 (ja) * | 1997-04-14 | 2005-06-22 | 株式会社村田製作所 | 高周波モジュール |
| SE515661C2 (sv) | 1998-12-22 | 2001-09-17 | Ericsson Telefon Ab L M | Trådbondningskompensering |
| JP3521832B2 (ja) * | 2000-02-21 | 2004-04-26 | 株式会社村田製作所 | 高周波回路モジュール、フィルタ、デュプレクサおよび通信装置 |
| US6710675B2 (en) * | 2000-10-04 | 2004-03-23 | Hewlett-Packard Development Company, L.P. | Transmission line parasitic element discontinuity cancellation |
| JP3649111B2 (ja) * | 2000-10-24 | 2005-05-18 | 株式会社村田製作所 | 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置 |
| JP2003078304A (ja) * | 2001-08-30 | 2003-03-14 | Murata Mfg Co Ltd | 電子モジュールおよびそれを用いた通信機モジュール |
| US7166877B2 (en) * | 2004-07-30 | 2007-01-23 | Bae Systems Information And Electronic Systems Integration Inc. | High frequency via |
| CN1997271B (zh) * | 2006-01-06 | 2010-07-21 | 聚鼎科技股份有限公司 | 散热装置和其制作方法 |
| US20070238324A1 (en) * | 2006-04-07 | 2007-10-11 | Lotes Co., Ltd. | Electrical connector |
| EP2237316B1 (en) * | 2008-01-30 | 2019-10-09 | Kyocera Corporation | Connection terminal, package using the same and electronic device |
| JP5330359B2 (ja) * | 2010-11-19 | 2013-10-30 | 株式会社東芝 | 高周波回路 |
| US9350062B2 (en) * | 2014-08-12 | 2016-05-24 | Anaren, Inc. | Stress relieved high power RF circuit |
| US11658404B2 (en) * | 2020-09-22 | 2023-05-23 | Apple Inc. | Electronic devices having housing-integrated dielectric resonator antennas |
| US11967781B2 (en) * | 2020-09-23 | 2024-04-23 | Apple Inc. | Electronic devices having compact dielectric resonator antennas |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135802A (ja) * | 1988-11-16 | 1990-05-24 | Mitsubishi Electric Corp | 混成集積回路装置 |
| US5138436A (en) * | 1990-11-16 | 1992-08-11 | Ball Corporation | Interconnect package having means for waveguide transmission of rf signals |
| JPH05259720A (ja) * | 1992-03-12 | 1993-10-08 | Ngk Insulators Ltd | マイクロ波用共振器内蔵配線基板 |
| JP3136058B2 (ja) * | 1994-10-26 | 2001-02-19 | アルプス電気株式会社 | 平衡不平衡変換回路 |
| JP2897117B2 (ja) * | 1995-09-19 | 1999-05-31 | 株式会社村田製作所 | 周波数可変型誘電体共振器 |
| JP3087664B2 (ja) * | 1996-11-06 | 2000-09-11 | 株式会社村田製作所 | 誘電体共振器装置及び高周波モジュール |
| JPH10200370A (ja) * | 1997-01-10 | 1998-07-31 | Murata Mfg Co Ltd | 弾性表面波フィルタ |
| JP3663898B2 (ja) * | 1997-04-14 | 2005-06-22 | 株式会社村田製作所 | 高周波モジュール |
-
1998
- 1998-03-23 JP JP07387198A patent/JP3663898B2/ja not_active Expired - Fee Related
- 1998-04-14 US US09/060,190 patent/US6087912A/en not_active Expired - Lifetime
- 1998-04-14 EP EP98106749A patent/EP0872890A1/en not_active Withdrawn
-
2000
- 2000-02-10 US US09/502,184 patent/US6359536B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208947A (ja) * | 1999-01-08 | 2000-07-28 | Kyocera Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6359536B1 (en) | 2002-03-19 |
| JP3663898B2 (ja) | 2005-06-22 |
| US6087912A (en) | 2000-07-11 |
| EP0872890A1 (en) | 1998-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7649499B2 (en) | High-frequency module | |
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| JP3663898B2 (ja) | 高周波モジュール | |
| JP3087664B2 (ja) | 誘電体共振器装置及び高周波モジュール | |
| CA2262357C (en) | Dielectric resonant having a coupling line formed thereon | |
| US20200058998A1 (en) | Patch antenna feed | |
| US6992540B2 (en) | Two-port isolator and communication device | |
| US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
| JP2000278036A (ja) | 積層チップアンテナ | |
| US5886587A (en) | Flipped lumped element circulator | |
| JP2616698B2 (ja) | 複合高周波回路モジュール | |
| KR100263643B1 (ko) | 유전체 공진 장치 및 고주파수 모듈 | |
| US6727766B2 (en) | Oscillator with dielectric resonator and electronic apparatus using the same | |
| JP3916988B2 (ja) | 高周波モジュール | |
| JPH10163353A (ja) | マイクロ波デバイス用パッケージ | |
| US6930566B2 (en) | Small nonreciprocal circuit element that can be easily wired | |
| JP2606964Y2 (ja) | 集中定数形サーキュレータ | |
| JP2606963Y2 (ja) | 集中定数形サーキュレータ | |
| JP2666094B2 (ja) | 誘電体帯域阻止フィルタ | |
| JP2002134809A (ja) | ガンダイオード発振器 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JP3772513B2 (ja) | 高周波モジュール | |
| JPS6314484Y2 (ja) | ||
| JPH11145709A (ja) | 誘電体共振器及びそれを用いた誘電体フィルタ、誘電体デュプレクサ、発振器、高周波モジュール | |
| JPH05299570A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |