JPH114012A - Ｐｉｎフォトダイオード - Google Patents
ＰｉｎフォトダイオードInfo
- Publication number
- JPH114012A JPH114012A JP9155215A JP15521597A JPH114012A JP H114012 A JPH114012 A JP H114012A JP 9155215 A JP9155215 A JP 9155215A JP 15521597 A JP15521597 A JP 15521597A JP H114012 A JPH114012 A JP H114012A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- conductive type
- semiconductor substrate
- pin photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 16
- 230000005855 radiation Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
Landscapes
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 Ｘ線、γ線のような高エネルギーの放射線検
出のように大きな逆電圧を加え空乏層を大きく伸ばすＰ
ＩＮフォトダイオードの低暗電流化を実現する。 【解決手段】 シリコンのＮ−基板１の第１の面に部分
的にＰ＋領域２を有し、第２の面に基板より不純物濃度
の大きいＮ＋領域３を有し、逆電圧の印加により空乏層
７を形成するＰＩＮフォトダイオードにおいて、Ｎ−基
板の端１ａとＰ＋領域２の端２ａとの間隔ＬをＮ−基板
の厚みｔの７０％以上とする。
出のように大きな逆電圧を加え空乏層を大きく伸ばすＰ
ＩＮフォトダイオードの低暗電流化を実現する。 【解決手段】 シリコンのＮ−基板１の第１の面に部分
的にＰ＋領域２を有し、第２の面に基板より不純物濃度
の大きいＮ＋領域３を有し、逆電圧の印加により空乏層
７を形成するＰＩＮフォトダイオードにおいて、Ｎ−基
板の端１ａとＰ＋領域２の端２ａとの間隔ＬをＮ−基板
の厚みｔの７０％以上とする。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｘ線、γ線、荷電
粒子などの高エネルギーの放射線を検出するシリコンの
ＰＩＮフォトダイオードに関するものである。
粒子などの高エネルギーの放射線を検出するシリコンの
ＰＩＮフォトダイオードに関するものである。
【０００２】
【従来の技術】高速応答の光電変換素子あるいはＸ線、
γ線、荷電粒子などの高エネルギーの放射線を検出する
半導体放射線検出装置としては従来よりＰＩＮフォトダ
イオードが使用されている。ＰＩＮフォトダイオード
は、例えば、高比抵抗のＮ−基板の１方の面にＰ＋型領
域が形成され、反対側の面には当該基板より高い濃度の
Ｎ型であるＮ＋型領域が形成された構造を有しており、
逆電圧を加えた時の空乏層の伸びが大きく、検出する放
射線のエネルギーの範囲が大きく取れてＸ線、γ線、荷
電粒子などの高エネルギーの放射線の検出が可能とな
る。また、接合容量も小さいため高速応答に適している
という特徴をもっている。
γ線、荷電粒子などの高エネルギーの放射線を検出する
半導体放射線検出装置としては従来よりＰＩＮフォトダ
イオードが使用されている。ＰＩＮフォトダイオード
は、例えば、高比抵抗のＮ−基板の１方の面にＰ＋型領
域が形成され、反対側の面には当該基板より高い濃度の
Ｎ型であるＮ＋型領域が形成された構造を有しており、
逆電圧を加えた時の空乏層の伸びが大きく、検出する放
射線のエネルギーの範囲が大きく取れてＸ線、γ線、荷
電粒子などの高エネルギーの放射線の検出が可能とな
る。また、接合容量も小さいため高速応答に適している
という特徴をもっている。
【０００３】なお、基板がＰ−基板であっても、Ｐ＋型
領域をＮ＋領域、Ｎ＋領域をＰ＋領域とすることで同様
の作用をするものができ、やはりＰＩＮフォトダイオー
ドと呼ばれる。以下の説明でも、Ｎ−基板を例として説
明するが、その場合でも、Ｐ−基板を用いたＰＩＮフォ
トダイオードにも当然同様に当てはまるものである。
領域をＮ＋領域、Ｎ＋領域をＰ＋領域とすることで同様
の作用をするものができ、やはりＰＩＮフォトダイオー
ドと呼ばれる。以下の説明でも、Ｎ−基板を例として説
明するが、その場合でも、Ｐ−基板を用いたＰＩＮフォ
トダイオードにも当然同様に当てはまるものである。
【０００４】
【発明が解決しようとする課題】ＰＩＮフォトダイオー
ドの性能を決めるものとしては暗電流があり、この暗電
流はできるだけ小さくする必要がある。しかしながら、
大きな逆電圧を加えて空乏層を大きく伸ばそうとすると
極端に暗電流が増加するという問題があった。そこで、
本発明では大きな逆電圧を加えて空乏層を大きく伸ば
し、Ｘ線、γ線、荷電粒子などの高エネルギーの放射線
検出のような用途に使用する低暗電流のＰＩＮフォトダ
イオードを実現することを課題としている。
ドの性能を決めるものとしては暗電流があり、この暗電
流はできるだけ小さくする必要がある。しかしながら、
大きな逆電圧を加えて空乏層を大きく伸ばそうとすると
極端に暗電流が増加するという問題があった。そこで、
本発明では大きな逆電圧を加えて空乏層を大きく伸ば
し、Ｘ線、γ線、荷電粒子などの高エネルギーの放射線
検出のような用途に使用する低暗電流のＰＩＮフォトダ
イオードを実現することを課題としている。
【０００５】
【課題を解決するための手段】前記課題を解決する本発
明は、シリコンの第１導電型半導体基板の第１面に部分
的に第２導電型不純物領域を有し、且つ第２面に当該基
板より不純物濃度の大きい第１導電型不純物領域を有す
るＰＩＮフォトダイオードにおいて、前記第１導電型半
導体基板の端と前記第２導電型不純物領域の端との間隔
（Ｌ）が当該第１導電型半導体基板の厚み（ｔ）の７０
％以上（０．７≦Ｌ／ｔ）であることを特徴とするＰＩ
Ｎフォトダイオードにある。
明は、シリコンの第１導電型半導体基板の第１面に部分
的に第２導電型不純物領域を有し、且つ第２面に当該基
板より不純物濃度の大きい第１導電型不純物領域を有す
るＰＩＮフォトダイオードにおいて、前記第１導電型半
導体基板の端と前記第２導電型不純物領域の端との間隔
（Ｌ）が当該第１導電型半導体基板の厚み（ｔ）の７０
％以上（０．７≦Ｌ／ｔ）であることを特徴とするＰＩ
Ｎフォトダイオードにある。
【０００６】ここで、前記第１導電型半導体基板の端と
前記第２導電型不純物領域の端との間隔（Ｌ）が当該第
１導電型半導体基板の厚み（ｔ）の７０％以上、２００
％以下（０．７≦Ｌ／ｔ≦２．０）であるのが好まし
い。ＰＩＮフォトダイオードに逆電圧をかけて空乏層化
する場合、空乏層は基板の垂直方向だけでなく、基板面
に平行な方向にも延び、これが切断により多量の欠陥を
含む基板の端面の影響をうけるようになると暗電流が急
増する。しかしながら、本発明では、Ｎ−基板の端とＰ
＋領域の端との間隔を空乏層の深さの７０％以上とする
ことにより、基板端面の影響を避けている。また、Ｎ−
基板の端とＰ＋領域の端との間隔を空乏層の深さの２０
０％を越えると暗電流低減の効果は全くなくなるので、
２００％以下とするのが好ましい。
前記第２導電型不純物領域の端との間隔（Ｌ）が当該第
１導電型半導体基板の厚み（ｔ）の７０％以上、２００
％以下（０．７≦Ｌ／ｔ≦２．０）であるのが好まし
い。ＰＩＮフォトダイオードに逆電圧をかけて空乏層化
する場合、空乏層は基板の垂直方向だけでなく、基板面
に平行な方向にも延び、これが切断により多量の欠陥を
含む基板の端面の影響をうけるようになると暗電流が急
増する。しかしながら、本発明では、Ｎ−基板の端とＰ
＋領域の端との間隔を空乏層の深さの７０％以上とする
ことにより、基板端面の影響を避けている。また、Ｎ−
基板の端とＰ＋領域の端との間隔を空乏層の深さの２０
０％を越えると暗電流低減の効果は全くなくなるので、
２００％以下とするのが好ましい。
【０００７】また、ＰＩＮフォトダイオードを完全に空
乏層化して使用する場合でもＮ−基板の端とＰ＋領域と
の間隔をＮ−基板の厚みの７０％以上とすることにより
基板の端の悪影響を避けることができる。本発明のＰＩ
Ｎフォトダイオードは、逆電圧の印加により前記第１導
電型半導体基板の８０％以上を空乏層化して用いるのが
好ましい。
乏層化して使用する場合でもＮ−基板の端とＰ＋領域と
の間隔をＮ−基板の厚みの７０％以上とすることにより
基板の端の悪影響を避けることができる。本発明のＰＩ
Ｎフォトダイオードは、逆電圧の印加により前記第１導
電型半導体基板の８０％以上を空乏層化して用いるのが
好ましい。
【０００８】かかる構造のＰＩＮフォトダイオードで
は、基板の８０％以上空乏層化するとＳ／Ｎ比的には完
全空乏層化した場合と大差なくなる。また、前記第１導
電型半導体基板の比抵抗は、例えば、１ｋΩ・ｃｍ以上
である。製造での取り扱い上、基板の厚みは３００μｍ
以上必要であり、この程度の厚みを１００Ｖ程度で空乏
層化するのに必要な基板の比抵抗は１ｋΩ・ｃｍ以上で
ある。
は、基板の８０％以上空乏層化するとＳ／Ｎ比的には完
全空乏層化した場合と大差なくなる。また、前記第１導
電型半導体基板の比抵抗は、例えば、１ｋΩ・ｃｍ以上
である。製造での取り扱い上、基板の厚みは３００μｍ
以上必要であり、この程度の厚みを１００Ｖ程度で空乏
層化するのに必要な基板の比抵抗は１ｋΩ・ｃｍ以上で
ある。
【０００９】また、本発明では、前記第１導電型半導体
基板の前記第１面上に、前記第２導電型不純物領域を囲
んで当該基板より不純物濃度の大きい第２の第１導電型
不純物領域を形成してもよい。例えば、Ｐ＋領域を囲ん
で同一基板面上に基板より不純物濃度の大きいＮ＋領域
を形成する。
基板の前記第１面上に、前記第２導電型不純物領域を囲
んで当該基板より不純物濃度の大きい第２の第１導電型
不純物領域を形成してもよい。例えば、Ｐ＋領域を囲ん
で同一基板面上に基板より不純物濃度の大きいＮ＋領域
を形成する。
【００１０】このＮ＋領域を形成することによりブレー
クダウン電圧に近い逆電圧での暗電流の増加を低減でき
る。また、本発明では、前記前記第１導電型半導体基板
の前記第１面上に、前記第２導電型不純物領域を囲んで
第２の第２導電型不純物領域を有するようにしてもよ
い。
クダウン電圧に近い逆電圧での暗電流の増加を低減でき
る。また、本発明では、前記前記第１導電型半導体基板
の前記第１面上に、前記第２導電型不純物領域を囲んで
第２の第２導電型不純物領域を有するようにしてもよ
い。
【００１１】例えば、Ｐ＋領域を囲んで同一基板面上に
ガードリングなどと称される第２のＰ＋領域を１個以上
形成する。これによりブレークダウン電圧を高くできよ
り厚い基板の完全空乏層化が達成できる。さらに、本発
明では、前記第１導電型半導体基板の前記第１面上に、
前記第２の第２導電型不純物領域を囲んで当該基板より
不純物濃度の大きい第２の第１導電型不純物領域を有す
るようにしてもよい。
ガードリングなどと称される第２のＰ＋領域を１個以上
形成する。これによりブレークダウン電圧を高くできよ
り厚い基板の完全空乏層化が達成できる。さらに、本発
明では、前記第１導電型半導体基板の前記第１面上に、
前記第２の第２導電型不純物領域を囲んで当該基板より
不純物濃度の大きい第２の第１導電型不純物領域を有す
るようにしてもよい。
【００１２】すなわち、更にブレークダウン電圧を高く
するため、例えば、Ｐ＋領域を囲んで同一基板面上にガ
ードリングなどと称される第２のＰ＋領域を１個以上形
成し、そのガードリングとしての最外周のＰ＋領域を囲
んで同一基板面上に当該基板より不純物濃度の大きいＮ
＋領域を形成する。これにより高耐圧で極めて深く空乏
層を延ばすことのできるＰＩＮフォトダイオードにおい
てブレークダウン電圧に近い逆電圧での暗電流の増加を
低減することができる。
するため、例えば、Ｐ＋領域を囲んで同一基板面上にガ
ードリングなどと称される第２のＰ＋領域を１個以上形
成し、そのガードリングとしての最外周のＰ＋領域を囲
んで同一基板面上に当該基板より不純物濃度の大きいＮ
＋領域を形成する。これにより高耐圧で極めて深く空乏
層を延ばすことのできるＰＩＮフォトダイオードにおい
てブレークダウン電圧に近い逆電圧での暗電流の増加を
低減することができる。
【００１３】
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づいて説明する。 （第１実施形態）図１は一実施形態に係るＰＩＮフォト
ダイオードの断面図である。Ｎ−基板１の表面には、Ｐ
＋領域２が形成され、裏面にはＮ＋領域３が形成されて
いる。
に基づいて説明する。 （第１実施形態）図１は一実施形態に係るＰＩＮフォト
ダイオードの断面図である。Ｎ−基板１の表面には、Ｐ
＋領域２が形成され、裏面にはＮ＋領域３が形成されて
いる。
【００１４】本実施形態では、Ｎ−基板１として厚みｔ
が３００μｍのものを使用しており、Ｎ−基板１の端１
ａとＰ＋領域２の端２ａとの間隔Ｌを２１０μｍ以上、
６００μｍ以下、特に５００μｍ程度としている。Ｎ−
基板１の端１ａはウエハーからの切断部であり、欠陥を
多量に生じているが、この端１ａからＰ＋領域２の端２
ａを所定の距離以上離すことにより、欠陥の影響を避け
ることができる。
が３００μｍのものを使用しており、Ｎ−基板１の端１
ａとＰ＋領域２の端２ａとの間隔Ｌを２１０μｍ以上、
６００μｍ以下、特に５００μｍ程度としている。Ｎ−
基板１の端１ａはウエハーからの切断部であり、欠陥を
多量に生じているが、この端１ａからＰ＋領域２の端２
ａを所定の距離以上離すことにより、欠陥の影響を避け
ることができる。
【００１５】このＰＩＮフォトダイオードで、Ｐ＋領域
２をアノードとしてＮ＋領域３をカソードとして逆電圧
を印加した場合を考える。すなわち、例えば、Ｎ＋領域
３を接地９と結合し、Ｐ＋領域２に負の電位を印加する
とＮ−基板１には空乏層７が生じ、電位にしたがって空
乏層はＮ＋領域３側に延びていってその深さがＷとな
り、やがてＮ＋領域３に達して完全空乏層化する。
２をアノードとしてＮ＋領域３をカソードとして逆電圧
を印加した場合を考える。すなわち、例えば、Ｎ＋領域
３を接地９と結合し、Ｐ＋領域２に負の電位を印加する
とＮ−基板１には空乏層７が生じ、電位にしたがって空
乏層はＮ＋領域３側に延びていってその深さがＷとな
り、やがてＮ＋領域３に達して完全空乏層化する。
【００１６】勿論、逆電圧印加は上述したものに限ら
ず、一般的にはＮ＋領域３をＰ＋領域２より高電位にす
ればよい。ここで、空乏層７は、Ｎ−基板１の表面に直
交する方向だけではなく、割合としては少ないが平行な
方向にも延びていく。ここで、上述したようにＮ−基板
１の厚みをｔ、Ｎ−基板１の端１ａとＰ＋領域２の端２
ａとの間隔をＬとし、完全空乏層化した状態でのＬ／ｔ
と暗電流との関係を示した特性図を図２に示す。
ず、一般的にはＮ＋領域３をＰ＋領域２より高電位にす
ればよい。ここで、空乏層７は、Ｎ−基板１の表面に直
交する方向だけではなく、割合としては少ないが平行な
方向にも延びていく。ここで、上述したようにＮ−基板
１の厚みをｔ、Ｎ−基板１の端１ａとＰ＋領域２の端２
ａとの間隔をＬとし、完全空乏層化した状態でのＬ／ｔ
と暗電流との関係を示した特性図を図２に示す。
【００１７】図２に示す結果より、Ｌ／ｔ＜０．７の範
囲では暗電流が急激に増加していることがわかる。これ
はＮ−基板１の表面に平行な方向への空乏層７の延びに
より欠陥を多量に生じているＮ−基板１の端１ａの影響
を受けるためである。すなわち、欠陥を多量に生じてい
るＮ−基板１の端１ａの影響を避けるためには、 Ｌ／ｔ≧０．７ とする必要があることがわかる。
囲では暗電流が急激に増加していることがわかる。これ
はＮ−基板１の表面に平行な方向への空乏層７の延びに
より欠陥を多量に生じているＮ−基板１の端１ａの影響
を受けるためである。すなわち、欠陥を多量に生じてい
るＮ−基板１の端１ａの影響を避けるためには、 Ｌ／ｔ≧０．７ とする必要があることがわかる。
【００１８】ところで、Ｎ−基板１の端１ａとＰ＋領域
２の端２ａとの間隔Ｌを大きくすることは歩留まりを下
げることとなる。図２から明らかなように、Ｌ／ｔが
２．０を越えるともはや暗電流の低下は全くない。従っ
てＬ／ｔは２．０以下でよいことがわかる。勿論、完全
空乏層化しない場合でも、Ｌ／ｔ≧０．７としておけば
暗電流の激増は生じない。
２の端２ａとの間隔Ｌを大きくすることは歩留まりを下
げることとなる。図２から明らかなように、Ｌ／ｔが
２．０を越えるともはや暗電流の低下は全くない。従っ
てＬ／ｔは２．０以下でよいことがわかる。勿論、完全
空乏層化しない場合でも、Ｌ／ｔ≧０．７としておけば
暗電流の激増は生じない。
【００１９】Ｓ／Ｎ比的には８０％以上空乏層化する
と、完全空乏層化した場合と大差なくなる。ここで、完
全空乏層化したかどうかは接合容量を測定するばわか
る。図３は、ＰＩＮフォトダイオードの接合容量−逆電
圧特性図である。これによると、逆電圧が大きくなるに
したがい、接合容量は小さくなり、やがて一定値を示す
ことが判るが、この一定の値のときが完全空乏層化して
いる状態である。
と、完全空乏層化した場合と大差なくなる。ここで、完
全空乏層化したかどうかは接合容量を測定するばわか
る。図３は、ＰＩＮフォトダイオードの接合容量−逆電
圧特性図である。これによると、逆電圧が大きくなるに
したがい、接合容量は小さくなり、やがて一定値を示す
ことが判るが、この一定の値のときが完全空乏層化して
いる状態である。
【００２０】８０％以上空乏層化しているということは
完全空乏層化した場合の接合容量を１００％とした場
合、接合容量が１２５％以下であるということを意味す
る。一般には、製造での取り扱い上、基板の厚みは３０
０μｍ以上必要であり、この程度の厚みを１００Ｖ程度
で空乏層化するには基板の比抵抗は１ｋΩ・ｃｍ以上で
ある必要がある。また、基板の比抵抗は２０ｋΩ・ｃｍ
までのものが比較的容易に入手できるため、比抵抗が１
ｋΩ・ｃｍ以下のものに１００Ｖ以上の逆電圧を印加し
て空乏層を３００μｍ以上とすることは不都合である。
完全空乏層化した場合の接合容量を１００％とした場
合、接合容量が１２５％以下であるということを意味す
る。一般には、製造での取り扱い上、基板の厚みは３０
０μｍ以上必要であり、この程度の厚みを１００Ｖ程度
で空乏層化するには基板の比抵抗は１ｋΩ・ｃｍ以上で
ある必要がある。また、基板の比抵抗は２０ｋΩ・ｃｍ
までのものが比較的容易に入手できるため、比抵抗が１
ｋΩ・ｃｍ以下のものに１００Ｖ以上の逆電圧を印加し
て空乏層を３００μｍ以上とすることは不都合である。
【００２１】換言すると、比抵抗が１ｋΩ・ｃｍ以下の
基板を使用すると、空乏層が３００μｍ以下となり、し
たがって、この場合、Ｎ−基板の端とＰ＋領域の端との
間隔をＮ−基板の厚みの７０％以上としたことが、無駄
な面積をとって歩留まりを下げることとなる。 （第２実施形態）図４は本発明の第２実施形態に係り、
Ｐ＋領域を囲んで同一基板面上に当該基板より不純物濃
度の大きいＮ＋領域を形成したＰＩＮフォトダイオード
の断面図である。
基板を使用すると、空乏層が３００μｍ以下となり、し
たがって、この場合、Ｎ−基板の端とＰ＋領域の端との
間隔をＮ−基板の厚みの７０％以上としたことが、無駄
な面積をとって歩留まりを下げることとなる。 （第２実施形態）図４は本発明の第２実施形態に係り、
Ｐ＋領域を囲んで同一基板面上に当該基板より不純物濃
度の大きいＮ＋領域を形成したＰＩＮフォトダイオード
の断面図である。
【００２２】図４に示すように、Ｎ−基板１の表面には
Ｐ＋領域２が形成され、裏面にはＮ＋領域３が形成され
ている。また、Ｎ−基板１のＰ＋領域２を形成した面に
は、Ｐ＋領域２には直接接しない状態でその周囲に、Ｎ
−基板１より不純物濃度の大きいＮ＋領域４が形成され
ている。
Ｐ＋領域２が形成され、裏面にはＮ＋領域３が形成され
ている。また、Ｎ−基板１のＰ＋領域２を形成した面に
は、Ｐ＋領域２には直接接しない状態でその周囲に、Ｎ
−基板１より不純物濃度の大きいＮ＋領域４が形成され
ている。
【００２３】本実施形態においても、Ｎ−基板１の端１
ａとＰ＋領域２の端２ａとの間隔ＬをＮ−基板１の厚み
ｔの７０％以上、２００％以下となるように設定し、Ｎ
−基板１の切断端面の影響を防止している。ここで、例
えば数１０ｋｅＶ以上のＸ線の検出のためには空乏層を
１ｍｍ以上延ばす必要があるが、そのためにはＮ−基板
の比抵抗を２０ｋΩ・ｃｍとしても数１００Ｖ以上のブ
レークダウン電圧が必要となる。この場合、一般的には
高いブレークダウン電圧により暗電流が急増してしまう
という不具合が発生するが、本実施形態では、Ｎ＋領域
４を形成したことにより、かかる暗電流の増加を防止す
ることができる。
ａとＰ＋領域２の端２ａとの間隔ＬをＮ−基板１の厚み
ｔの７０％以上、２００％以下となるように設定し、Ｎ
−基板１の切断端面の影響を防止している。ここで、例
えば数１０ｋｅＶ以上のＸ線の検出のためには空乏層を
１ｍｍ以上延ばす必要があるが、そのためにはＮ−基板
の比抵抗を２０ｋΩ・ｃｍとしても数１００Ｖ以上のブ
レークダウン電圧が必要となる。この場合、一般的には
高いブレークダウン電圧により暗電流が急増してしまう
という不具合が発生するが、本実施形態では、Ｎ＋領域
４を形成したことにより、かかる暗電流の増加を防止す
ることができる。
【００２４】図７には、図１の第１実施形態及び図４の
第２実施形態の各ＰＩＮフォトダイオードの暗電流−逆
電圧特性を、それぞれ曲線ａ及び曲線ｂで示す。なお、
基板比抵抗、基板厚み、Ｐ＋領域の面積、基板の端とＰ
＋領域の端との間隔Ｌはすべて同一なものである。第１
実施形態に係るＰＩＮフォトダイオードの曲線ａはブレ
ークダウンのまえから暗電流が急増しているのに対し、
本実施形態のＰＩＮフォトダイオードの曲線ｂは、ブレ
ークダウンに至るまでに暗電流の増加はわずかであり、
したがって空乏層を深く延ばすために高電圧をかける場
合には、本実施形態のように、Ｎ＋領域４を形成したＰ
ＩＮフォトダイオードのほうが優れていることが判っ
た。
第２実施形態の各ＰＩＮフォトダイオードの暗電流−逆
電圧特性を、それぞれ曲線ａ及び曲線ｂで示す。なお、
基板比抵抗、基板厚み、Ｐ＋領域の面積、基板の端とＰ
＋領域の端との間隔Ｌはすべて同一なものである。第１
実施形態に係るＰＩＮフォトダイオードの曲線ａはブレ
ークダウンのまえから暗電流が急増しているのに対し、
本実施形態のＰＩＮフォトダイオードの曲線ｂは、ブレ
ークダウンに至るまでに暗電流の増加はわずかであり、
したがって空乏層を深く延ばすために高電圧をかける場
合には、本実施形態のように、Ｎ＋領域４を形成したＰ
ＩＮフォトダイオードのほうが優れていることが判っ
た。
【００２５】（第３実施形態）図５は本発明の第３実施
形態に係る高耐圧なＰＩＮフォトダイオードの断面図で
ある。図５に示すように、Ｎ−基板１の表面にはＰ＋領
域２が形成され、裏面にはＮ＋領域３が形成されてい
る。
形態に係る高耐圧なＰＩＮフォトダイオードの断面図で
ある。図５に示すように、Ｎ−基板１の表面にはＰ＋領
域２が形成され、裏面にはＮ＋領域３が形成されてい
る。
【００２６】また、Ｐ＋領域２を形成した面には、Ｐ＋
領域２には直接接しない状態で周囲にリング状のＰ＋領
域５が２個形成されている。本実施形態においても、Ｎ
−基板１の端１ａとＰ＋領域２の端２ａとの間隔ＬをＮ
−基板１の厚みｔの７０％以上、２００％以下となるよ
うに設定し、Ｎ−基板１の切断端面の影響を防止してい
る。
領域２には直接接しない状態で周囲にリング状のＰ＋領
域５が２個形成されている。本実施形態においても、Ｎ
−基板１の端１ａとＰ＋領域２の端２ａとの間隔ＬをＮ
−基板１の厚みｔの７０％以上、２００％以下となるよ
うに設定し、Ｎ−基板１の切断端面の影響を防止してい
る。
【００２７】また、本実施形態で設けた第２のＰ＋領域
５は、ガードリングなどと称され、ブレークダウン電圧
を大きくする効果がある。この領域は少なくとも１個設
ければよいが、２個、３個と多くなるほどブレークダウ
ン電圧は向上し、通常は浮かした状態で使用する。本実
施形態のＰＩＮフォトダイオードの暗電流−逆電圧特性
を、上述した実施形態と同様に、図７に曲線ｃで示す。
なお、基板比抵抗、基板厚み、Ｐ＋領域の面積、基板の
端とＰ＋領域の端との間隔Ｌはすべて同一なものであ
る。
５は、ガードリングなどと称され、ブレークダウン電圧
を大きくする効果がある。この領域は少なくとも１個設
ければよいが、２個、３個と多くなるほどブレークダウ
ン電圧は向上し、通常は浮かした状態で使用する。本実
施形態のＰＩＮフォトダイオードの暗電流−逆電圧特性
を、上述した実施形態と同様に、図７に曲線ｃで示す。
なお、基板比抵抗、基板厚み、Ｐ＋領域の面積、基板の
端とＰ＋領域の端との間隔Ｌはすべて同一なものであ
る。
【００２８】図７から明らかなように、本実施形態のよ
うに、ガードリングとしてのＰ＋領域５を２個形成した
ＰＩＮフォトダイオードの曲線ｃは、ブレークダウン電
圧が高くなっている。 （第４実施形態）図６は本発明の第４実施形態に係る高
耐圧で低暗電流なＰＩＮフォトダイオードの断面図であ
る。
うに、ガードリングとしてのＰ＋領域５を２個形成した
ＰＩＮフォトダイオードの曲線ｃは、ブレークダウン電
圧が高くなっている。 （第４実施形態）図６は本発明の第４実施形態に係る高
耐圧で低暗電流なＰＩＮフォトダイオードの断面図であ
る。
【００２９】本実施形態では、図５の第３実施形態のＰ
ＩＮフォトダイオードに、更に、ガードリングとしての
Ｐ＋領域５の周囲に、Ｎ−基板１より不純物濃度の大き
いＮ＋領域４が形成されている。本実施形態において
も、Ｎ−基板１の端１ａとＰ＋領域２の端２ａとの間隔
ＬをＮ−基板１の厚みｔの７０％以上、２００％以下と
なるように設定し、Ｎ−基板１の切断端面の影響を防止
している。
ＩＮフォトダイオードに、更に、ガードリングとしての
Ｐ＋領域５の周囲に、Ｎ−基板１より不純物濃度の大き
いＮ＋領域４が形成されている。本実施形態において
も、Ｎ−基板１の端１ａとＰ＋領域２の端２ａとの間隔
ＬをＮ−基板１の厚みｔの７０％以上、２００％以下と
なるように設定し、Ｎ−基板１の切断端面の影響を防止
している。
【００３０】また、ガードリングとしてＰ＋領域５を形
成してあるので、ブレークダウン電圧を大きくする効果
があり、さらに、その周囲にＮ＋領域４が形成されてい
るので、ブレークダウン電圧が高くなっても暗電流の増
加を防止することができる。本実施形態のＰＩＮフォト
ダイオードの暗電流−逆電圧特性を、上述した実施形態
と同様に、図７に曲線ｄで示す。なお、基板比抵抗、基
板厚み、Ｐ＋領域の面積、基板の端とＰ＋領域の端との
間隔Ｌはすべて同一なものである。
成してあるので、ブレークダウン電圧を大きくする効果
があり、さらに、その周囲にＮ＋領域４が形成されてい
るので、ブレークダウン電圧が高くなっても暗電流の増
加を防止することができる。本実施形態のＰＩＮフォト
ダイオードの暗電流−逆電圧特性を、上述した実施形態
と同様に、図７に曲線ｄで示す。なお、基板比抵抗、基
板厚み、Ｐ＋領域の面積、基板の端とＰ＋領域の端との
間隔Ｌはすべて同一なものである。
【００３１】図７から明らかなように、本実施形態のよ
うに、ガードリングとしてのＰ＋領域５を２個形成した
場合には、ブレークダウン電圧が高くなり、さらに、こ
の場合でもやはりＮ＋領域４を形成したことにより、ブ
レークダウン近くでの暗電流の増加がわずかであり、し
たがって空乏層を深くのばすため高電圧をかける場合に
は有利であることが判った。
うに、ガードリングとしてのＰ＋領域５を２個形成した
場合には、ブレークダウン電圧が高くなり、さらに、こ
の場合でもやはりＮ＋領域４を形成したことにより、ブ
レークダウン近くでの暗電流の増加がわずかであり、し
たがって空乏層を深くのばすため高電圧をかける場合に
は有利であることが判った。
【００３２】なお、本実施形態でも、ガードリングとし
てのＰ＋領域は２個としたが、これは上述したように、
少なくとも１個あればよく、多くなればその効果が大き
くなる。
てのＰ＋領域は２個としたが、これは上述したように、
少なくとも１個あればよく、多くなればその効果が大き
くなる。
【００３３】
【発明の効果】以上に述べたように本発明によれば完全
空乏層化ないしはそれに近い状態で使用するＰＩＮフォ
トダイオードの低暗電流化を実現でき、また数１０ｋｅ
Ｖ以上のＸ線、γ線のような高エネルギーの放射線検出
のような用途で使用する、数１００Ｖの逆電圧で数ｍｍ
の空乏層化を必要とするＰＩＮフォトダイオードの低暗
電流化をも実現できる。
空乏層化ないしはそれに近い状態で使用するＰＩＮフォ
トダイオードの低暗電流化を実現でき、また数１０ｋｅ
Ｖ以上のＸ線、γ線のような高エネルギーの放射線検出
のような用途で使用する、数１００Ｖの逆電圧で数ｍｍ
の空乏層化を必要とするＰＩＮフォトダイオードの低暗
電流化をも実現できる。
【図１】本発明の第１実施形態のＰＩＮフォトダイオー
ドの断面図である。
ドの断面図である。
【図２】ＰＩＮフォトダイオードの暗電流−Ｌ／ｔ特性
図である。
図である。
【図３】ＰＩＮフォトダイオードの接合容量−逆電圧特
性図である。
性図である。
【図４】本発明の第２実施形態のＰＩＮフォトダイオー
ドの断面図である。
ドの断面図である。
【図５】本発明の第３実施形態のＰＩＮフォトダイオー
ドの断面図である。
ドの断面図である。
【図６】本発明の第４実施形態のＰＩＮフォトダイオー
ドの断面図である。
ドの断面図である。
【図７】各実施形態のＰＩＮフォトダイオードの暗電流
−逆電圧特性図である。
−逆電圧特性図である。
１ ・・・Ｎ−基板 １ａ ・・・基板の端 ２，５ ・・・Ｐ＋領域 ２ａ ・・・Ｐ＋領域の端 ３，４ ・・・Ｎ＋領域 ７ ・・・空乏層 ８ ・・・印加電圧 ９ ・・・接地
Claims (7)
- 【請求項１】 シリコンの第１導電型半導体基板の第１
面に部分的に第２導電型不純物領域を有し、且つ第２面
に当該基板より不純物濃度の大きい第１導電型不純物領
域を有するＰＩＮフォトダイオードにおいて、前記第１
導電型半導体基板の端と前記第２導電型不純物領域の端
との間隔（Ｌ）が当該第１導電型半導体基板の厚み
（ｔ）の７０％以上（０．７≦Ｌ／ｔ）であることを特
徴とするＰＩＮフォトダイオード。 - 【請求項２】 請求項１において、前記第１導電型半導
体基板の端と前記第２導電型不純物領域の端との間隔
（Ｌ）が当該第１導電型半導体基板の厚み（ｔ）の７０
％以上、２００％以下（０．７≦Ｌ／ｔ≦２．０）であ
ることを特徴とするＰＩＮフォトダイオード。 - 【請求項３】 請求項１又は２において、逆電圧の印加
により前記第１導電型半導体基板の８０％以上を空乏層
化することを特徴とするＰＩＮフォトダイオード。 - 【請求項４】 請求項１〜３の何れかにおいて、前記第
１導電型半導体基板の比抵抗が１ｋΩ・ｃｍ以上である
ことを特徴とするＰＩＮフォトダイオード。 - 【請求項５】 請求項１〜４の何れかにおいて、前記第
１導電型半導体基板の前記第１面上に、前記第２導電型
不純物領域を囲んで当該基板より不純物濃度の大きい第
２の第１導電型不純物領域を有することを特徴とするＰ
ＩＮフォトダイオード。 - 【請求項６】 請求項１〜４の何れかにおいて、前記第
１導電型半導体基板の前記第１面上に、前記第２導電型
不純物領域を囲んで第２の第２導電型不純物領域を有す
ることを特徴とするＰＩＮフォトダイオード。 - 【請求項７】 請求項６の何れかにおいて、前記第１導
電型半導体基板の前記第１面上に、前記第２の第２導電
型不純物領域を囲んで当該基板より不純物濃度の大きい
第２の第１導電型不純物領域を有することを特徴とする
ＰＩＮフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155215A JPH114012A (ja) | 1997-06-12 | 1997-06-12 | Ｐｉｎフォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155215A JPH114012A (ja) | 1997-06-12 | 1997-06-12 | Ｐｉｎフォトダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114012A true JPH114012A (ja) | 1999-01-06 |
Family
ID=15601040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9155215A Pending JPH114012A (ja) | 1997-06-12 | 1997-06-12 | Ｐｉｎフォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH114012A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326376A (ja) * | 2000-05-12 | 2001-11-22 | Hamamatsu Photonics Kk | 半導体エネルギー検出素子 |
| WO2011004883A1 (ja) * | 2009-07-10 | 2011-01-13 | 富士電機システムズ株式会社 | 表面汚染モニタ |
| JP2012054421A (ja) * | 2010-09-01 | 2012-03-15 | Lapis Semiconductor Co Ltd | 半導体装置 |
| JP2021528634A (ja) * | 2018-06-27 | 2021-10-21 | プリズマティック、センサーズ、アクチボラグＰｒｉｓｍａｔｉｃ Ｓｅｎｓｏｒｓ Ａｂ | Ｘ線センサ、ｘ線センサを構築するための方法、およびこのようなｘ線センサを備えるｘ線撮像システム |
| WO2022230499A1 (ja) | 2021-04-28 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子およびｘ線撮像素子ならびに電子機器 |
| WO2022230498A1 (ja) | 2021-04-28 | 2022-11-03 | 国立研究開発法人理化学研究所 | 受光素子およびｘ線撮像素子ならびに電子機器 |
| JPWO2023281857A1 (ja) * | 2021-07-06 | 2023-01-12 | ||
| WO2023281856A1 (ja) | 2021-07-06 | 2023-01-12 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置およびｘ線撮像装置ならびに電子機器 |
-
1997
- 1997-06-12 JP JP9155215A patent/JPH114012A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326376A (ja) * | 2000-05-12 | 2001-11-22 | Hamamatsu Photonics Kk | 半導体エネルギー検出素子 |
| WO2011004883A1 (ja) * | 2009-07-10 | 2011-01-13 | 富士電機システムズ株式会社 | 表面汚染モニタ |
| US8822944B2 (en) | 2009-07-10 | 2014-09-02 | Fuji Electric Co., Ltd | Surface contamination monitor |
| JP2012054421A (ja) * | 2010-09-01 | 2012-03-15 | Lapis Semiconductor Co Ltd | 半導体装置 |
| JP2021528634A (ja) * | 2018-06-27 | 2021-10-21 | プリズマティック、センサーズ、アクチボラグＰｒｉｓｍａｔｉｃ Ｓｅｎｓｏｒｓ Ａｂ | Ｘ線センサ、ｘ線センサを構築するための方法、およびこのようなｘ線センサを備えるｘ線撮像システム |
| WO2022230498A1 (ja) | 2021-04-28 | 2022-11-03 | 国立研究開発法人理化学研究所 | 受光素子およびｘ線撮像素子ならびに電子機器 |
| WO2022230499A1 (ja) | 2021-04-28 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子およびｘ線撮像素子ならびに電子機器 |
| KR20230173669A (ko) | 2021-04-28 | 2023-12-27 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 수광 소자 및 x선 촬상 소자 그리고 전자 기기 |
| KR20240000482A (ko) | 2021-04-28 | 2024-01-02 | 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 | 수광 소자 및 x선 촬상 소자 그리고 전자 기기 |
| US12501727B2 (en) | 2021-04-28 | 2025-12-16 | Sony Semiconductor Solutions Corporation | Light-receiving element, x-ray imaging element, and electronic apparatus |
| JPWO2023281857A1 (ja) * | 2021-07-06 | 2023-01-12 | ||
| WO2023281856A1 (ja) | 2021-07-06 | 2023-01-12 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置およびｘ線撮像装置ならびに電子機器 |
| KR20240031244A (ko) | 2021-07-06 | 2024-03-07 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 수광 장치 및 x선 촬상 장치, 그리고 전자 기기 |
| US12543389B2 (en) | 2021-07-06 | 2026-02-03 | Sony Semiconductor Solutions Corporation | Light-receiving element, X-ray imaging element, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6504158B2 (en) | Imaging array minimizing leakage currents | |
| JP5523317B2 (ja) | アバランシェフォトダイオード及びアバランシェ照射検出器 | |
| US5719414A (en) | Photoelectric conversion semiconductor device with insulation film | |
| US6597025B2 (en) | Light sensitive semiconductor component | |
| US6455858B1 (en) | Semiconductor radiation detector | |
| US4692782A (en) | Semiconductor radioactive ray detector | |
| US7105827B2 (en) | Semiconductor detector with optimised radiation entry window | |
| JP2003535459A (ja) | 半導体装置のエッジ電流の抑制方法 | |
| US10056424B2 (en) | Semiconductor device, electrical device system, and method of producing semiconductor device | |
| GB1579938A (en) | Semiconductor devices | |
| JP4522531B2 (ja) | 半導体エネルギー検出素子 | |
| JPH114012A (ja) | Ｐｉｎフォトダイオード | |
| US4129878A (en) | Multi-element avalanche photodiode having reduced electrical noise | |
| US4841350A (en) | Static induction photothyristor having a non-homogeneously doped gate | |
| US6388276B1 (en) | Reverse conducting thyristor | |
| US5780913A (en) | Photoelectric tube using electron beam irradiation diode as anode | |
| US4462019A (en) | Photosensitive semiconductor resistor | |
| JP2608311B2 (ja) | イオン化粒子検出器 | |
| JPS6035834B2 (ja) | 輻射線検出用半導体装置 | |
| US6174750B1 (en) | Process for fabricating a drift-type silicon radiation detector | |
| RU2061282C1 (ru) | Полупроводниковый детектор ионизирующего излучения | |
| KR101091205B1 (ko) | 암전류가 감소된 실리콘 광전자 증배관 | |
| JPS5812374A (ja) | 半導体検出器 | |
| JPH11220157A (ja) | 放射線損傷抵抗性の半導体ダイオード・アレイ | |
| JPH09260709A (ja) | 半導体放射線検出素子 |