JPH1140522A - 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード - Google Patents

半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード

Info

Publication number
JPH1140522A
JPH1140522A JP19220397A JP19220397A JPH1140522A JP H1140522 A JPH1140522 A JP H1140522A JP 19220397 A JP19220397 A JP 19220397A JP 19220397 A JP19220397 A JP 19220397A JP H1140522 A JPH1140522 A JP H1140522A
Authority
JP
Japan
Prior art keywords
semiconductor chip
scribe line
forming
electrode
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19220397A
Other languages
English (en)
Inventor
Minoru Hirai
稔 平井
Shigeyuki Ueda
茂幸 上田
Osamu Miyata
修 宮田
Tomoharu Horio
友春 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP19220397A priority Critical patent/JPH1140522A/ja
Priority to US09/147,824 priority patent/US6207473B1/en
Priority to CN98801006A priority patent/CN1118089C/zh
Priority to PCT/JP1998/003048 priority patent/WO1999004419A1/ja
Priority to EP98929861A priority patent/EP0928016B1/en
Priority to DE69838935T priority patent/DE69838935T2/de
Priority to KR1019997002159A priority patent/KR100321399B1/ko
Priority to AU79385/98A priority patent/AU745483B2/en
Priority to CA002265916A priority patent/CA2265916C/en
Publication of JPH1140522A publication Critical patent/JPH1140522A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/699—Insulating or insulated package substrates; Interposers; Redistribution layers for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/503—Located in scribe lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/074—Connecting or disconnecting of anisotropic conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Dicing (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 複数の回路素子か形成された半導体ウエハに
異方性導電膜を貼着した場合であっても、所望通りに回
路素子を分画することができるようにする。 【解決手段】 半導体ウエハ１の製造方法において、基
板１ａに複数の回路素子４１を一体に造り込む工程と、
上記回路素子４１と導通する電極パッド１１ｂ上に電極
バンプ１１を形成する工程と、上記基板１ａの所定位置
にスクライブラインまたはスクライブラインマーク２１
ａを形成する工程と、上記各電極バンプ１１およびスク
ライブラインまたはスクライブラインマーク２１ａを覆
うようにして異方性導電膜３０を貼着する工程と、を含
み、上記各電極バンプ１１を形成する工程と、上記スク
ライブラインまたはスクライブラインマーク２１ａを形
成する工程とを同時に行う。好ましくは、上記電極バン
プ１１および上記スクライブラインまたはスクライブラ
インマーク２１ａは、金により形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、基板に回路素子
が一体に造り込まれた半導体ウエハを製造する方法、こ
の方法により作製された半導体ウエハ、この半導体ウエ
ハから半導体チップを製造する方法、およびこの方法に
よって製造された半導体チップ、ならびにこの半導体チ
ップを備えたＩＣカードに関する。
【０００２】
【従来の技術】図７は、いわゆるチップ・オン・ボード
方式で所定の配線パターンが形成された絶縁基板２０上
に半導体チップ１０を実装した状態の拡大図である。こ
のチップ・オン・ボード方式とは、上方に突出するよう
にして導体バンプ２１が形成された絶縁基板２０と、そ
の主面１０ａから突出するようにして電極バンプ１１が
形成された半導体チップ１０との間に異方性導電膜３０
を介在させた上で、これらを加熱圧接させて上記導体バ
ンプ２１と電極バンプ１１との間を導通接続する方式で
ある。
【０００３】図７に良く表れているように、上記異方性
導電膜３０は、接着性の樹脂膜３１内に導電性の粒子３
２を分散させた構造をもっており、上記導体バンプ２１
と電極バンプ１１とは、これらの間に上記導電粒子２１
が介在することによって導通接続される。一方、上記半
導体チップ１０の主面１０ａにおける電極バンプ１１が
形成されていない領域と上記絶縁基板２０とは、上記異
方性導電膜３０が加熱されて一旦溶融して固化した場合
に、上記樹脂膜３１が有する接着性によって互いに接着
される。このとき、上記導電粒子３２が樹脂膜３１内に
分散された状態であるので、この領域での絶縁性は保た
れている。このように、上記した実装方法においては、
異方性導電膜３０を介在させた状態で半導体チップ１０
と絶縁基板２０とを押圧するといった簡単な操作をする
だけで必要箇所のみの電気的導通を図りながら、半導体
チップ１０を上記絶縁基板２０に実装することができる
のであり、いわゆるチップボンディングとワイヤボンデ
ィングとによって絶縁基板２０上に半導体チップ１０を
実装する場合に比較して、著しく簡便な方法である。
【０００４】ところが、異方性導電膜３０を用いて絶縁
基板２０上に半導体チップ１０を実装する場合には、実
装すべき半導体チップ１０の大きさに対応した、たとえ
ば数ｍｍ四辺程度の極めて小さな異方性導電膜３０を実
装すべき半導体チップ１０の個数分だけ用意しなければ
ならない。しかも、上記半導体チップ１０の実装に先立
ち、上記異方性導電膜３０を一枚一枚上記絶縁基板２０
の導体バンプ２１上に載置するか、あるいは上記半導体
チップ１０の主面１０ａに貼着しなければならない。こ
のように、従来の異方性導電膜３０を用いた実装方法で
は、半導体チップ１０の実装に先立つ準備の面において
作業性が悪かった。
【０００５】そこで、半導体チップ１０となるべき回路
素子が複数形成された半導体ウエハの状態で上記回路素
子の形成領域全体に異方性導電膜３０を貼着し、上記各
回路素子を分画する際に、上記異方性導電膜３０も同時
に分画する方法が提案されている。すなわち、上記方法
では、上記各回路素子が分画されて個別の半導体チップ
１０とされた状態においては、その主面１０ａに異方性
導電膜３０が貼着されており、半導体チップ１０の実装
に先立って特別な準備を必要としないといった利点を有
する。
【０００６】
【発明が解決しようとする課題】一般に、上記半導体ウ
エハには、適所にスクライブラインと呼ばれるものが形
成されており、このスクライブラインを目印としてダイ
ヤモンドカッターなどを用いて上記各回路素子毎に分画
されていた。上記スクライブラインは、たとえばパシベ
ーションなどをパターン形成する工程において同時に形
成される。ところで、上述したように、上記異方性導電
膜３０は、樹脂膜３１内に多数の導電粒子３２が分散さ
れた構造とされており、このため、上記異方性導電膜３
０が乳白色の色彩を有している。したがって、上記半導
体ウエハに異方性導電膜３０を貼着したのでは、ＳｉＮ
などによって形成された銀色のスクライブラインを乳白
色の異方性導電膜を介して認識しなければならず、上記
スクライブラインが視認しがたく、上記回路素子を分画
して所望通りの半導体チップ１０を得ることが困難であ
った。
【０００７】本願発明は、上記した事情のもとで考え出
されたものであって、複数の回路素子か形成された半導
体ウエハに異方性導電膜を貼着した場合であっても、所
望通りに回路素子を分画することができるようにするこ
とをその課題とする。
【０００８】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００９】すなわち、本願発明の第１の側面により提
供される半導体ウエハの製造方法は、基板に複数の回路
素子を一体に造り込む工程と、上記各回路素子と導通す
る電極パッド上に電極バンプを形成する工程と、上記基
板の所定位置にスクライブラインまたはスクライブライ
ンマークを形成する工程と、上記各電極バンプおよびス
クライブラインまたはスクライブラインマークを覆うよ
うにして異方性導電膜を貼着する工程と、を含み、上記
各電極バンプを形成する工程と、上記スクライブライン
またはスクライブラインマークを形成する工程とを同時
に行うことを特徴としている。
【００１０】異方性導電膜を用いて半導体チップを基板
上に実装する場合には、上記回路素子と導通する電極パ
ッド上に半導体チップの主面から突出する電極バンプを
形成しなければならない。この電極バンプは、電極パッ
ドを含む所定の配線パターンを形成した後に、上記電極
パッド上に形成されるのであるが、上記製造方法におい
ては、上記各電極バンプを形成する工程と、上記スクラ
イブラインまたはスクライブラインマークを形成する工
程とが同時に行なわれるようになされている。すなわ
ち、スクライブラインまたはスクライブラインマークを
形成するために新たな工程を必要とせず、半導体ウエハ
を製造するうえでの必須の工程において所定の部位にス
クライブラインまたはスクライブラインマークを形成す
ることができる。
【００１１】好ましい実施の形態においては、上記各電
極バンプおよびスクライブラインまたはスクライブライ
ンマークを形成する工程は、上記電極パッドが臨むよう
にして上記回路素子を保護する絶縁層を形成する工程
と、上記基板上の回路素子形成領域全体にバリアメタル
層を形成する工程と、上記各電極パッドが形成された領
域に対応する部位および上記スクライブラインまたはス
クライブラインマークを形成すべき部位が臨むようにし
てフォトレジスト層を形成する工程と、フォトレジスト
層が形成されていない部位に金属層を形成する工程と、
上記フォトレジスト層およびバリアメタル層を剥離処理
する工程と、を含んでいる。
【００１２】上記製造方法においては、たとえば金属イ
オンを含む溶液内にフォトレジスト層が形成された基板
を漬け込み、上記バリアメタル層をマイナス電極として
通電することにより、上記フォトレジスト層が形成され
ていない領域に金属層を成長させることによって上記各
電極バンプおよびスクライブラインまたはスクライブラ
インマークが同時に形成される。すなわち、フォトレジ
スト層を形成する際に、スクライブラインまたはスクラ
イブラインマークを形成すべき部位にフォトレジスト層
を形成しないだけで、電極バンプと同時にスクライブラ
インまたはスクライブラインマークも形成されるように
なされている。
【００１３】好ましい実施の形態においてはさらに、上
記各電極バンプおよび上記スクライブラインまたはスク
ライブラインマークは、金により形成される。
【００１４】上述のように、一般的には、従来のスクラ
イブラインはパシベーションと同時に形成されていた
が、上記パシベーションは、たとえばＳｉＮによって形
成されており、スクライブラインもまたＳｉＮによって
形成されていた。このため、異方性導電膜を貼着した場
合には、銀色のスクライブラインを乳白色の異方性導電
膜を介して認識しなけばならず、上記スクライブライン
が視認しにくかったのであるが、上記スクライブライン
またはスクライブラインマークを金により形成すれば、
上記異方性導電膜を介してでも上記スクライブラインま
たはスクライブラインマークが視認しやすいものとな
り、所望通りに半導体ウエハを上記回路素子毎に分画し
やすくなる。
【００１５】本願発明の第２の側面により提供される半
導体チップの製造方法は、上述した第１の側面に記載さ
れた製造方法によって作製されたことを特徴としてい
る。
【００１６】上記半導体ウエハは、上述した第１の側面
に半導体ウエハの効果を享受できるのはいうまでもな
い。すなわち、上述のように、上記スクライブラインま
たはスクライブラインマークは、その形成が容易であ
り、特に、金によってスクライブラインまたはスクライ
ブラインマークを形成した場合には、異方性導電膜を貼
着した場合であっても上記スクライブラインまたはスク
ライブラインマークが視認しやすいものとなっており、
半導体ウエハを上記回路素子毎に分画する際の目印とし
て良好に利用することができる。
【００１７】本願発明の第３の側面により提供される半
導体ウエハは、上述した第２の側面に記載された半導体
ウエハを上記スクライブラインまたはスクライブライン
マークを目印して各回路素子毎に分画する工程を含むこ
とを特徴としている。
【００１８】上述したように、上記半導体ウエハに形成
されているスクライブラインまたはスクライブラインマ
ークは、視認しやすいものであるため、各回路素子毎に
分画する工程を容易に、かつ所望通りに行なうことがで
きるのはいうまでもない。
【００１９】本願発明の第４の側面により提供される半
導体チップは、上述した第３の側面に記載された製造方
法によって製造されたことを特徴としている。
【００２０】上記した第３の側面に記載された製造方法
によって製造された半導体チップには、半導体ウエハを
各回路素子毎に分画した際にすでに、その主面には異方
性導電膜が貼着されている。このため、上記半導体チッ
プを絶縁基板上に実装する場合には、実装すべき半導体
チップの大きさに対応した、たとえば数ｍｍ四辺程度の
極めて小さな異方性導電膜を実装すべき半導体チップの
個数分だけ改めて用意する必要はない。しかも、上記半
導体チップの実装に先立ち、上記異方性導電膜を一枚一
枚上記絶縁基板の導体バンプ上に載置したり、あるいは
上記半導体チップの主面に貼着する必要はない。このよ
うに、上記半導体チップにおいては、この半導体チップ
の実装に先立って特別な準備を必要としないといった利
点を有する。
【００２１】本願発明の第５の側面により提供されるＩ
Ｃカードは、上述した第４の側面に記載された半導体チ
ップと、この半導体チップが実装された絶縁基板と、上
記半導体チップと導通するアンテナコイルと、が樹脂製
のカード内に埋設されていることを特徴としている。
【００２２】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２３】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【００２４】図１は、本願発明に係る半導体ウエハの一
例を表す全体平面図であり、図２は、図１のII−II線に
沿う断面図である。
【００２５】図１および図２に示すように、上記半導体
ウエハ１は、切欠円板状とされており、たとえばシリコ
ンなどによって形成された基板１ａに回路素子４１が一
体に造り込まれている。上記基板１ａの表面には、所定
位置にスクライブラインマーク２１ａが形成されている
とともに、上記回路素子４１と導通する電極パッド１１
ｂが形成されており、この電極パッド１１ｂ上には電気
メッキを施すなどして電極バンプ１１が形成されてい
る。また、この電極バンプ１１やスクライブラインマー
ク２１ａなどが形成された基板１ａ上には、これらを覆
うようにして異方性導電膜３０が貼着されている。
【００２６】上記スクライブラインマーク２１ａは、た
とえば上記電極バンプ１１を形成する際に同時に形成す
ることができ、図１に点線で囲んだように、たとえば４
つ回路素子４１を１単位としてこの回路素子群４１ａの
各コーナ部の近傍位置に形成されている。なお、上記ス
クライブラインマーク２１ａは、図１に良く表れている
ような十字状のものではなく、直線状のスクライブライ
ンとして形成されたものであってもよい。
【００２７】ここで、上記半導体ウエハ１の製造方法を
図３を参照しながら簡単に説明する。なお、図３は、図
２の鎖線Ｃで囲まれた部分に対応している。
【００２８】まず、切欠円板状とされた、たとえばシリ
コン製などの基板１ａに回路素子４１を一体的に造り込
み、図３（ａ）に示すように、この回路素子４１と導通
する電極パッド１１ｂを所定の配線パターンとともに形
成する。この電極パッド１１ｂは、たとえばスパッタ法
あるいは真空蒸着などの手段によってアルミニウムなど
の金属被膜層を形成した後に、この金属被膜層にエッチ
ング処理を施すなどして形成される。
【００２９】ついで、図３（ｂ）に示すように、上記回
路素子４１や配線パターンなどを保護すべく、上記電極
パッド１１ｂが臨むようにして、かつ上記電極パッド１
１ｂの周縁端を覆うようにして、たとえばＣＶＤ法など
によって絶縁膜２２、すなわちパシベーション膜を形成
する。
【００３０】さらに、図３（ｃ）に示すように、基板１
ａの回路素子４１形成領域全体を覆うようにしてバリア
メタル層２３を形成する。このバリアメタル層２３は、
たとえばチタン層に白金層が積層された構成とされてお
り、上記チタン層は２０００Å程度に、上記白金層は１
０００Å程度に形成される。なお、このバリアメタル層
２３もまた、たとえばスパッタ法あるいは真空蒸着など
の手段によって形成される。
【００３１】続いて、図３（ｄ）に示すように、上記電
極パッド１１ｂ上の電極バンプ１１を形成すべき領域お
よび上記スクライブラインマーク２１ａを形成すべき領
域を除いてフォトレジスト層２４を形成する。このフォ
トレジスト層２４は、たとえば上記バリアメタル層２３
上に感光性樹脂層を積層した後に、所定のマスクを用い
て露光し、上記感光性樹脂層を現像処理することにより
形成される。
【００３２】ついで、図３（ｅ）に示すように、上記フ
ォトレジスト層２４が形成されていない領域、すなわち
電極バンプ１１およびスクライブラインマーク２１ａを
形成すべき領域に、たとえば金など金属層２４Ａを形成
する。この金属層２４Ａは、たとえば電気メッキなどに
より形成される。すなわち、電気メッキによって金の金
属層２４Ａを形成する場合には、フォトレジスト層２４
が形成された基板１ａを金イオンを含む溶液内に漬け込
み、上記バリアメタル層２３をマイナス電極として通電
することにより行なわれる。この場合、フォトレジスト
層２４が形成されていない領域のバリアメタル層２３上
に金層２４Ａが成長し、電極バンプ１１およびスクライ
ブラインマーク２１ａとなるべき金層２４Ａが形成され
る。
【００３３】さらに、図３（ｆ）に示すように、上記フ
ォトレジスト層２４を剥離処理してバリアメタル層２３
を露出させ、このバリアメタル層２３を薬剤処理するな
どして上記絶縁膜２２を露出させる。このようにして、
上記金層２４Ａが電極バンプ１１およびスクライブライ
ンマーク２１ａとして形成される。すなわち、上記の製
造方法は、フォトレジスト層２４を形成する際に、スク
ライブラインマーク２１ａを形成すべき部位にフォトレ
ジスト層２４を形成しないだけで、電極バンプ１１と同
時にスクライブラインマーク２１ａも同時に形成される
ようになされている。したがって、スクライブラインマ
ーク２１ａを形成するために新たな工程を必要とせず、
半導体ウエハ１を製造するうえでの必須の工程において
所定の部位にスクライブラインマーク２１ａを形成する
ことができる。
【００３４】最後に、上記半導体ウエハ１の回路素子４
１が形成された面に異方性導電膜３０を貼着することに
よって図１および図２に表れているような半導体ウエハ
１が形成される。なお、上記異方性導電膜３０の貼着
は、樹脂製などの接着材を用いて行なってもよいし、上
記異方性導電膜３０に熱を加え、異方性導電膜３０の接
着性を利用して行なってもよい。
【００３５】上記の製造方法によって作製された半導体
ウエハ１は、図２に一点鎖線で示したラインに沿って切
断し、上記各回路素子４１毎に分画されて図４に表され
ているような個々の半導体チップ１０とされる。上記半
導体ウエハ１の分画は、たとえばダイヤモンド刃などを
用いて上記スクライブラインマーク２１ａを目印として
行なわれる。この操作は、上記スクライブラインマーク
２１ａが金によって形成されているために容易に行なう
ことができる。すなわち、後述するように、上記異方性
導電膜３０が樹脂膜３１内に導電粒子３２が分散された
構造とされており、乳白色の色彩を有しているが、上述
したように、上記スクライブラインマークを金によって
形成すればＳｉＮなどによって形成する場合と比較すれ
ば格段に視認しやすいものとなり、このスクライブライ
ンマーク２１ａを目印にして所望通りに半導体ウエハ１
を上記回路素子４１毎に分画しやすくなる。
【００３６】上記ようにして製造されるとともに、上記
異方性導電膜３０が貼着された半導体チップ１０は、絶
縁基板上に実装されて各種の用途に利用される。ここ
で、図５ないし図７を参照して上記半導体チップ１０の
絶縁基板２０上への実装工程について簡単に説明する。
なお、図５は、異方性導電膜３０を有する半導体チップ
１０を絶縁基板２０上に載置しようとしている状態の図
であり、図６は、上記半導体チップ１０と上記絶縁基板
２０とを相互に押し付けている状態の図であり、図７
は、図６の要部拡大図である。また、本実施形態のおけ
る上記半導体チップ１０は、たとえば半導体メモリやコ
ンデンサなどが一体に造り込まれており、後述するよう
に、樹脂製カード内にアンテナコイルなどとともに埋設
されて、いわゆるＩＣカードに利用されるものを前提と
して説明する。
【００３７】ところで、上記半導体チップ１０の実装工
程について説明する前に、まず、異方性導電膜３０およ
び上記半導体チップ１０が実装される絶縁基板２０につ
いて簡単に説明しておく。
【００３８】図５に良く表れているように、上記異方性
導電膜３０は、接着性の樹脂膜３１内に導電性の粒子３
２を分散させた構造をもっている。上記導電性の粒子３
２としては、金属球のほか、たとえば樹脂製ボールの表
面にニッケルメッキを施したもの、あるいはニッケルメ
ッキの上にさらに金メッキを施したものなどが使用され
る。上記異方性導電膜３０の自然状態での厚みは、たと
えば３０〜５０μｍ、上記導電性の粒子３２の球径は、
たとえば５μｍに設定される。
【００３９】上記半導体チップ１０が搭載されるべき絶
縁基板２０は、絶縁性を有するポリイミド樹脂などによ
って形成されており、この表面には、銅被膜を形成した
後に所定のパターンエッチング処理を施すなどしてアン
テナコイル２０ａを含む配線パターンが形成されている
（図８参照）。図８に示すように、上記絶縁基板２０の
表面にはさらに、上記配線パターンに導通するようにし
て導体パッドが形成されており、この導体パッドにはニ
ッケルメッキおよび金メッキが施された恰好で導体２１
が露出形成されている。このようにして露出形成された
導体２１以外の絶縁基板２０上の領域は、通常ポリイミ
ド樹脂などの絶縁膜によって覆われている。図５に良く
表れているように、上記導体２１は、ニッケルメッキお
よび金メッキが施されているが故に、絶縁基板２０表面
に対してやや突出状とされている。
【００４０】図５および図６に示すように、上記のよう
にして製造された異方性導電膜３０を有する半導体チッ
プ１０は、異方性導電膜３０を下向きにして電極バンプ
１１と上記絶縁基板２０の導体２１とが対応するように
して位置決めされながら、所定の圧力で押圧される。こ
のとき、絶縁基板２０が載置される支持台４０は、その
内部に組み込まれたヒータ（図示せず）などによって、
たとえば１８０℃程度に加熱させられる。
【００４１】図６に示すように、上記半導体チップ１０
の上記絶縁基板２０への押圧は、たとえば押圧装置５０
を用いて行われる。
【００４２】上記異方性導電膜３０は、その選択された
領域が厚み方向に加熱圧迫させられると、樹脂成分が軟
化して圧し潰される。上記の例においては、半導体チッ
プ１０の電極バンプ１１および絶縁基板２０の導体バン
プ２１がともに突出状となっているので、異方性導電膜
３０のうち、上記対向状の電極バンプ１１と導体２１と
の間に挟まれる領域が選択的に圧し潰され、その結果、
図７に示すように、樹脂中に分散させられている導電性
粒子３２が上記電極バンプ１１と導体バンプ２１とに接
触させられる。異方性導電膜３０のうち、上記電極バン
プ１１と上記導体２１とに挟まれない領域は、圧し潰さ
れないか、または圧し潰される程度が低いため、内部の
導電性粒子３２は依然として異方性導電膜３０の厚み方
向に分散された状態となり、したがって、半導体チップ
１０と絶縁基板２０の両表面における上記電極バンプ１
１および導体２１以外の領域間の絶縁性が維持される。
【００４３】本実施形態においては、半導体ウエハ１の
状態で異方性導電膜３０が貼着され、これを分画するこ
とにより得られた半導体チップ１０が絶縁基板２０上に
実装されるので、上記半導体チップ１０の実装に際し
て、実装すべき半導体チップ１０の大きさに対応した極
めて小さな異方性導電膜３０を実装すべき半導体チップ
１０の個数分だけ改めて用意する必要はない。しかも、
上記半導体チップ１０の実装に先立ち、上記異方性導電
膜３０を一枚一枚上記絶縁基板２０の導体バンプ２１上
に載置したり、あるいは上記半導体チップ１０の主面１
０ａに貼着する必要はない。このように、上記のように
して製造された半導体チップ１０においては、この半導
体チップ１０の実装に先立って特別な準備を必要としな
いといった利点を有する。
【００４４】図８に良く表れているように、上記のよう
にして半導体チップ１０が実装された絶縁基板２０は、
好ましくは、エポキシ樹脂などの熱硬化性樹脂を用いた
トランスファ成形、あるいは熱可塑性樹脂を用いた射出
成形によって樹脂パッケージングされて、モジュール化
される。
【００４５】上記のようにして樹脂パッケージ４が形成
されてモジュール化されたＩＣモジュール５は、たとえ
ばポリエチレンテレフタレート樹脂（以下「ＰＥＴ」と
いう）あるいはポリ塩化ビニル（以下「ＰＶＣ」とい
う）などによって上記ＩＣモジュール５の形状に対応し
た貫通孔７１が形成された樹脂製カード７０Ａ内に嵌め
込まれる。なお、上記ＩＣモジュール５を樹脂製カード
７０Ａ内に嵌め込む際には、たとえばエポキシ樹脂系の
接着材などを使用してもよく、その手段は適宜選択すれ
ばよい。このようにして上記ＩＣモジュール５が嵌め込
まれた樹脂製カード７０Ａは、その上下面に、たとえば
ＰＥＴあるいはＰＶＣによってその厚みが０．１５ｍｍ
程度に形成されたカバーシート７０，７０が貼着され
る。これによって、ＩＣカード７、特に、ＩＣモジュー
ル５が保護される。
【００４６】なお、上記実施形態においては、半導体チ
ップ１０が実装された絶縁基板２０が樹脂パッケージン
グされていたが、これに限らず、樹脂パッケージングせ
ずに上記樹脂製カード７０Ａ内に上記半導体チップ１０
が実装された絶縁基板２０を嵌め込むように構成しても
よい。
【００４７】また、上記ＩＣカード７においては、アン
テナコイル２０ａが絶縁基板２０にパターン形成されて
いたが、上記アンテナコイル２０ａとしては、金属線材
を巻回形成することにより別体形成された巻き線コイル
であってもよい。
【図面の簡単な説明】
【図１】本願発明に係る半導体ウエハの一例を表す全体
平面図である。
【図２】図１のII−II線に沿う断面図である。
【図３】上記半導体チップの製造工程の一例を表す要部
断面図である。
【図４】本願発明に係る半導体チップの一例を表す全体
斜視図である。
【図５】半導体チップを絶縁基板上に実装している状態
の断面図である。
【図６】上記半導体チップと上記絶縁基板とを相互に押
し付けている状態の図である。
【図７】半導体チップに形成された電極バンプと絶縁基
板に形成された導体バンプとの導通接続状態を表す要部
断面図である。
【図８】本願発明に係るＩＣカードの一例を表す分解側
面図である。
【符号の説明】
１ 半導体ウエハ １ａ 基板 ７ ＩＣカード １０ 半導体チップ １１ 電極バンプ １１ｂ 電極パッド ２０ 絶縁基板 ２０ａ アンテナコイル ２１ 導体 ２１ａ スクライブラインマーク ２２ 絶縁膜 ２３ バリアメタル層 ２４ フォトレジスト層 ２４Ａ 金属層（金層） ３０ 異方性導電膜 ４１ 回路素子 ７０Ａ 樹脂製カード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀尾 友春 京都市右京区西院溝崎町21番地 ローム株 式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板に複数の回路素子を一体に造り込む
    工程と、 上記各回路素子と導通する電極パッド上に電極バンプを
    形成する工程と、 上記基板の所定位置にスクライブラインまたはスクライ
    ブラインマークを形成する工程と、 上記各電極バンプおよびスクライブラインまたはスクラ
    イブラインマークを覆うようにして異方性導電膜を貼着
    する工程と、を含み、 上記各電極バンプを形成する工程と、上記スクライブラ
    インまたはスクライブラインマークを形成する工程とを
    同時に行うことを特徴とする、半導体ウエハの製造方
    法。
  2. 【請求項２】 上記各電極バンプおよびスクライブライ
    ンまたはスクライブラインマークを形成する工程は、上
    記各電極パッドが臨むようにして上記各回路素子を保護
    する絶縁層を形成する工程と、上記基板上の回路素子形
    成領域全体にバリアメタル層を形成する工程と、上記各
    電極パッドが形成された領域に対応する部位および上記
    スクライブラインまたはスクライブラインマークを形成
    すべき部位が臨むようにしてフォトレジスト層を形成す
    る工程と、フォトレジスト層が形成されていない部位に
    金属層を形成する工程と、上記フォトレジスト層および
    バリアメタル層を剥離処理する工程と、を含む、請求項
    １に記載の製造方法。
  3. 【請求項３】 上記各電極バンプおよび上記スクライブ
    ラインまたはスクライブラインマークは、金により形成
    される、請求項１または２に記載の半導体ウエハ。
  4. 【請求項４】 請求項１ないし３のいずれかに記載され
    た製造方法によって作製されたことを特徴とする、半導
    体ウエハ。
  5. 【請求項５】 請求項４に記載された半導体ウエハを上
    記スクライブラインまたはスクライブラインマークを目
    印して各回路素子毎に分画する工程を含むことを特徴と
    する、半導体チップの製造方法。
  6. 【請求項６】 請求項５に記載された製造方法によって
    製造されたことを特徴とする、半導体チップ。
  7. 【請求項７】 請求項６に記載された半導体チップと、
    この半導体チップが実装された絶縁基板と、上記半導体
    チップと導通するアンテナコイルと、が樹脂製のカード
    内に埋設されていることを特徴とする、ＩＣカード。
JP19220397A 1997-07-17 1997-07-17 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード Pending JPH1140522A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP19220397A JPH1140522A (ja) 1997-07-17 1997-07-17 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
US09/147,824 US6207473B1 (en) 1997-07-17 1998-07-06 Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card
CN98801006A CN1118089C (zh) 1997-07-17 1998-07-06 半导体晶片和半导体芯片及其制造方法以及ic卡
PCT/JP1998/003048 WO1999004419A1 (fr) 1997-07-17 1998-07-06 Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre
EP98929861A EP0928016B1 (en) 1997-07-17 1998-07-06 Process for manufacturing semiconductor wafer, semiconductor chip, and ic card
DE69838935T DE69838935T2 (de) 1997-07-17 1998-07-06 Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
KR1019997002159A KR100321399B1 (ko) 1997-07-17 1998-07-06 반도체웨이퍼의 제조방법, 반도체칩의 제조방법 및 ｉｃ카드
AU79385/98A AU745483B2 (en) 1997-07-17 1998-07-06 Process for manufacturing semiconductor wafer, process for manufacturing semic onductor chip, and IC card
CA002265916A CA2265916C (en) 1997-07-17 1998-07-06 Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19220397A JPH1140522A (ja) 1997-07-17 1997-07-17 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード

Publications (1)

Publication Number Publication Date
JPH1140522A true JPH1140522A (ja) 1999-02-12

Family

ID=16287391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19220397A Pending JPH1140522A (ja) 1997-07-17 1997-07-17 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード

Country Status (9)

Country Link
US (1) US6207473B1 (ja)
EP (1) EP0928016B1 (ja)
JP (1) JPH1140522A (ja)
KR (1) KR100321399B1 (ja)
CN (1) CN1118089C (ja)
AU (1) AU745483B2 (ja)
CA (1) CA2265916C (ja)
DE (1) DE69838935T2 (ja)
WO (1) WO1999004419A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893943B2 (en) 1999-03-11 2005-05-17 Oki Electric Industry Co., Ltd. Method of dividing a semiconductor wafer
KR100715858B1 (ko) * 2006-05-11 2007-05-11 한국과학기술원 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)
US9553590B1 (en) 2012-10-29 2017-01-24 Altera Corporation Configuring programmable integrated circuit device resources as processing elements
US10452392B1 (en) 2015-01-20 2019-10-22 Altera Corporation Configuring programmable integrated circuit device resources as processors

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999063316A1 (en) * 1998-06-05 1999-12-09 Georgia Tech Research Corporation Robust substrate-based micromachining of sensors and actuators
JP2000294607A (ja) * 1999-04-08 2000-10-20 Hitachi Ltd 半導体装置の製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
US6613608B1 (en) * 1999-09-10 2003-09-02 Nitto Denko Corporation Semiconductor wafer with anisotropic conductor film, and method of manufacture thereof
DE19958328A1 (de) 1999-10-08 2001-07-12 Flexchip Ag Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen
ATE237849T1 (de) * 1999-10-08 2003-05-15 Andreas Plettner Verfahren zur herstellung kontaktloser chipkarten sowie zur herstellung von elektrischen einheiten, bestehend aus chips mit kontaktelementen
EP1234275B1 (de) * 1999-12-02 2004-03-31 Infineon Technologies AG Chipkartenmodul mit anisotrop leitfähiger trägerfolie
JP2001250799A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体ウェハおよび半導体装置
JP3440997B2 (ja) * 2000-03-27 2003-08-25 関西日本電気株式会社 半導体ウェーハ及びその製造方法
US6350625B1 (en) * 2000-12-28 2002-02-26 International Business Machines Corporation Optoelectronic packaging submount arrangement providing 90 degree electrical conductor turns and method of forming thereof
US20020096766A1 (en) * 2001-01-24 2002-07-25 Chen Wen Chuan Package structure of integrated circuits and method for packaging the same
EP1231629A1 (en) 2001-02-07 2002-08-14 STMicroelectronics S.r.l. A method of forming metal connection elements in integrated circuits
DE10108081B4 (de) * 2001-02-20 2006-01-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
FR2824185B1 (fr) * 2001-04-25 2004-06-25 Gemplus Card Int Report direct ou indirect d'adhesif anisotropique de report de puces sur une plaquette
JP3981817B2 (ja) * 2001-08-08 2007-09-26 セイコーエプソン株式会社 半導体装置の製造方法
WO2003025982A1 (en) * 2001-09-17 2003-03-27 Advion Biosciences, Inc. Uniform patterning for deep reactive ion etching
JP2003188313A (ja) 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
GB2392782B (en) * 2002-09-04 2005-07-13 Teraview Ltd An Antenna
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
US20090102070A1 (en) * 2007-10-22 2009-04-23 International Business Machines Corporation Alignment Marks on the Edge of Wafers and Methods for Same
JP5757625B2 (ja) 2008-04-25 2015-07-29 エルジー・ケム・リミテッド エポキシ系組成物、接着フィルム、ダイシングダイボンディングフィルム及び半導体装置
US8003482B2 (en) 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US9111894B2 (en) 2011-08-31 2015-08-18 Freescale Semiconductor, Inc. MOFSET mismatch characterization circuit
US8729954B2 (en) * 2011-08-31 2014-05-20 Freescale Semiconductor, Inc. MOFSET mismatch characterization circuit
JP5435129B2 (ja) * 2011-10-26 2014-03-05 トヨタ自動車株式会社 半導体装置
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
US20180248090A1 (en) * 2017-02-27 2018-08-30 Rohinni, LLC Semiconductor Device Circuit Apparatus Bonded with Anisotropic Conductive Film and Method of Direct Transfer for Making the Same
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
KR102268586B1 (ko) 2020-12-31 2021-06-24 임상호 여과부 세척구조를 갖는 중수처리장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254938A (ja) 1985-09-04 1987-03-10 Olympus Optical Co Ltd 半導体装置
JPS62161511A (ja) * 1986-01-13 1987-07-17 三洋電機株式会社 半導体装置の分割方法
US5270253A (en) * 1986-01-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device
JPS6427827A (en) * 1987-07-20 1989-01-30 Aronshiya Kk Encoder disc
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
JPH04297044A (ja) * 1991-03-26 1992-10-21 Toshiba Corp 半導体装置およびその製造方法
JPH0521515A (ja) * 1991-07-15 1993-01-29 Seiko Epson Corp 液晶表示デバイスとその製造方法
JPH0677280A (ja) 1992-08-24 1994-03-18 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH06254938A (ja) * 1993-03-02 1994-09-13 Tenryu Ind Co Ltd 巻取りコア及びその製造方法
JP2980496B2 (ja) * 1993-11-10 1999-11-22 シャープ株式会社 フレキシブル配線板の端子構造
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
JPH08310172A (ja) 1995-05-23 1996-11-26 Hitachi Ltd 半導体装置
JPH1027827A (ja) 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
KR0178134B1 (ko) * 1996-10-01 1999-04-15 삼성전자주식회사 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
JPH10199927A (ja) 1996-12-27 1998-07-31 Texas Instr Japan Ltd 異方性導電膜付回路基体及び回路チップ並びにその製法
JP3503677B2 (ja) 1997-02-19 2004-03-08 キヤノン株式会社 配線基板の接続方法および配線基板の接続装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893943B2 (en) 1999-03-11 2005-05-17 Oki Electric Industry Co., Ltd. Method of dividing a semiconductor wafer
KR100715858B1 (ko) * 2006-05-11 2007-05-11 한국과학기술원 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)
US9553590B1 (en) 2012-10-29 2017-01-24 Altera Corporation Configuring programmable integrated circuit device resources as processing elements
US10452392B1 (en) 2015-01-20 2019-10-22 Altera Corporation Configuring programmable integrated circuit device resources as processors

Also Published As

Publication number Publication date
WO1999004419A1 (fr) 1999-01-28
KR20000068559A (ko) 2000-11-25
CA2265916C (en) 2002-10-01
CA2265916A1 (en) 1999-01-28
EP0928016B1 (en) 2008-01-02
DE69838935T2 (de) 2008-12-18
US6207473B1 (en) 2001-03-27
CN1234908A (zh) 1999-11-10
DE69838935D1 (de) 2008-02-14
AU745483B2 (en) 2002-03-21
KR100321399B1 (ko) 2002-01-24
EP0928016A4 (en) 1999-11-03
CN1118089C (zh) 2003-08-13
EP0928016A1 (en) 1999-07-07
AU7938598A (en) 1999-02-10

Similar Documents

Publication Publication Date Title
JPH1140522A (ja) 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
JPH09511097A (ja) 集積回路素子の製造方法および製造装置
JP2002076196A (ja) チップ型半導体装置及びその製造方法
KR20090029660A (ko) 반도체 장치의 제조 방법
TW200818358A (en) Manufacturing method of semiconductor device
JPH1095189A (ja) 半導体装置の製造方法
TW201913899A (zh) 積體電路封裝及其製作方法
JP2002270720A (ja) 半導体装置およびその製造方法
JP2970411B2 (ja) 半導体装置
JP2009076497A (ja) 半導体装置の製造方法
EP0186818B1 (en) Chip to pin interconnect method
TWI266375B (en) Semiconductor device and manufacture method thereof
US20020110955A1 (en) Electronic device including at least one chip fixed to a support and a method for manufacturing such a device
JPS6399995A (ja) Ｉｃカ−ド及びその製造方法
CN111599694B (zh) 半导体封装方法
JP2004311552A (ja) 半導体装置およびその製造方法
JP3350405B2 (ja) 半導体装置
JP3963796B2 (ja) 半導体装置及びその製造方法
JP2002100726A (ja) 半導体装置及びその製造方法
JP2001319996A (ja) 半導体装置の製造方法
JPH046210Y2 (ja)
JPS617638A (ja) 半導体装置
JPS5814746B2 (ja) ハンドウタイソウチノセイゾウホウホウ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109