JPH1140560A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1140560A JPH1140560A JP9211237A JP21123797A JPH1140560A JP H1140560 A JPH1140560 A JP H1140560A JP 9211237 A JP9211237 A JP 9211237A JP 21123797 A JP21123797 A JP 21123797A JP H1140560 A JPH1140560 A JP H1140560A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- pure water
- silicon
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
らなるシリコン層の表面にウォータマークと呼ばれるシ
ミが発生しないようにする。 【解決手段】 レジストマスク6をマスクとしてチャネ
ル保護膜5をエッチングすると、レジストマスク6下に
のみチャネル保護膜5が残存される。次に、純水で洗浄
する。次に、シリコン層4の表面に紫外線を照射する。
すると、シリコン層4の表面に膜厚10Å程度の極めて
薄いシリコン酸化膜4aが形成される。次に、シリコン
酸化膜4aの表面等に残存する純水を除去するためにス
ピンドライ法やエアーナイフ法により乾燥する。この場
合、シリコン酸化膜4aの表面が親水性を示すことによ
り、ウォータマークが発生することはない。なお、シリ
コン酸化膜4aの膜厚は10Å程度と極めて薄いので、
シリコン層4とn+シリコン層8、9とのコンタクトは
十分にとることができる。
Description
方法に関する。
リックス型の液晶表示装置の画素用スイッチング素子と
して用いられる薄膜トランジスタがある。次に、従来の
このような薄膜トランジスタの製造方法の一例につい
て、図3を参照して説明する。
板1の上面の所定の箇所にゲート電極2を含む走査信号
ライン(図示せず)を形成し、その上面にゲート絶縁膜
3を成膜し、その上面にアモルファスシリコンからなる
シリコン層4を成膜し、その上面に窒化シリコンからな
るチャネル保護膜5を成膜し、その上面においてゲート
電極2に対応する部分にレジストマスク6を形成する。
ャネル保護膜5をエッチング液を用いてエッチングする
と、図3(B)に示すように、レジストマスク6下にの
みチャネル保護膜5が残存される。次に、シリコン層4
の表面等に残存するエッチング液を除去するために純水
で洗浄する。次に、シリコン層4の表面等に残存する純
水を除去するために乾燥する。この場合の乾燥方法とし
ては、ガラス基板1を高速回転させて遠心力により水滴
を振り切るスピンドライ法があり、またスリット状のノ
ズルから窒素を吹き付けて水滴を吹き飛ばすエアーナイ
フ法がある。
を用いて剥離する。この場合、レジスト剥離液がシリコ
ン層4の表面に接触するので、図3(C)に示すよう
に、シリコン層4の表面がレジストの成分である有機物
により汚染され、汚染層7が形成される。次に、汚染層
7の表面等に残存するレジスト剥離液を除去するために
純水で洗浄する。次に、汚染層7の表面等に残存する純
水を除去するためにスピンドライ法やエアーナイフ法に
より乾燥する。
ング液を用いてエッチングを行うことにより、汚染層7
を除去する(図3(D)参照)。次に、シリコン層4の
表面等に残存するエッチング液を除去するために純水で
洗浄する。次に、シリコン層4の表面等に残存する純水
を除去するためにスピンドライ法やエアーナイフ法によ
り乾燥する。
すように、シリコン層4を素子分離する。次に、シリコ
ン層4及びチャネル保護膜5の上面の両側にn+シリコ
ン層8、9を形成し、n+シリコン層8、9の各上面に
ドレイン電極10及びソース電極11を形成する。ま
た、ドレイン電極10及びソース電極11の形成と同時
に、ゲート絶縁膜3の上面の所定の箇所にデータ信号ラ
イン(図示せず)を形成する。なお、ドレイン電極1
0、ソース電極11及びデータ信号ラインを形成する前
に、ゲート絶縁膜3の上面の所定の箇所に画素電極12
を形成する。かくして、薄膜トランジスタが製造され
る。
製造方法では、所定の工程後に、純水で洗浄して乾燥す
る工程がある。そこで、次に、特に、シリコン層4の表
面と純水との一般的な関係について説明する。シリコン
層4の表面は高撥水性を示すので、この表面に純水が静
止した場合、純水の接触角は70°程度以上と大きくな
る。ここで、接触角について説明すると、例えば図4に
示すように、シリコン層4の表面に静止した純水13の
表面とシリコン層4の表面とのなす角θを接触角とい
う。そして、純水の接触角が70°程度以上と大きくな
ると、シリコン層4の表面に静止した純水13はほぼ半
球状の水滴となる。このほぼ半球状の水滴13は、シリ
コン層4の表面が高撥水性を示し、水はじきが良いの
で、スピンドライ法やエアーナイフ法による乾燥工程を
経ると、すべて除去される。
の製造方法では、例えば図3(C)に示す汚染層7を除
去すると、図3(D)に示すように、チャネル保護膜5
下以外の領域におけるシリコン層4の表面が露出され
る。しかし、この露出されたシリコン層4の表面は汚染
層7によって一度汚染されているので、当該表面に対す
る純水の接触角が55°程度となり、撥水性が低下す
る。このため、スピンドライ法やエアーナイフ法による
乾燥工程を経ても、シリコン層4の表面に純水が残存す
ることがある。特に、ガラス基板1の上面に走査信号ラ
イン等の配線がある場合、この配線上に形成されるシリ
コン層4に段差部が生じ、またチャネル保護膜5も段差
部を形成し、このような段差部に純水が引っ掛かって残
りやすい。この残存する純水の接触角は55°程度であ
るので、依然としてほぼ半球状の水滴となり、蒸発する
のに時間がかかる。このため、水滴が静止してから数十
秒程度経過すると、シリコン層4から極めて微量のシリ
コンが水滴中に溶け出し、水滴が蒸発した後に水滴中の
シリコンが酸化シリコンとして析出し、この析出された
酸化シリコンがウォータマークと呼ばれるシミ(以下、
ウォータマークという。)として残存することになる。
膜トランジスタの製造方法では、所定の洗浄、乾燥工程
後に、チャネル保護膜5下以外の領域におけるシリコン
層4の表面に局部的にウォータマークが発生することが
ある。このような現象が生じた場合には、シリコン層4
を素子分離するとき、ウォータマークがエッチングマス
クとして機能し、シリコン層4が局部的に不要に残存
し、この不要に残存するシリコン層4を介して、画素電
極12とデータ信号ラインとがショートしてしまうこと
があり、歩留低下の一要因となっているという問題があ
った。なお、シリコンウェハを用いた半導体装置の製造
方法においても、ウォータマークの発生に起因する問題
があった。この発明の課題は、ウォータマークが発生し
ないようにすることである。
後にシリコン層の表面を洗浄液で洗浄し、次いで前記シ
リコン層の表面に該表面が局部的に乾燥しないように純
水を供給し、次いで前記シリコン層の表面への前記純水
の供給を停止し、前記シリコン層の表面に極めて薄いシ
リコン酸化膜を形成して前記シリコン層の表面側を親水
性とし、次いで乾燥するようにしたものである。
めて薄いシリコン酸化膜を形成してから乾燥しているの
で、乾燥時におけるシリコン層の表面をその上に形成さ
れたシリコン酸化膜によって親水性とすることができ、
この結果ウォータマークが発生しないようにすることが
できる。
タの製造方法に適用した場合の一実施形態について、図
1を参照して説明する。この場合、図1(A)、(B)
に示す工程までは、図3(A)、(B)に示す従来の場
合と同じであるが、再度説明する。まず、図1(A)に
示すように、ガラス基板1の上面の所定の箇所にゲート
電極2を含む走査信号ライン(図示せず)を形成し、そ
の上面にゲート絶縁膜3を成膜し、その上面にアモルフ
ァスシリコンからなるシリコン層4を成膜し、その上面
に窒化シリコンからなるチャネル保護膜5を成膜し、そ
の上面においてゲート電極2に対応する部分にレジスト
マスク6を形成する。次に、レジストマスク6をマスク
としてチャネル保護膜5をエッチング液を用いてエッチ
ングすると、図1(B)に示すように、レジストマスク
6下にのみチャネル保護膜5が残存される。次に、シリ
コン層4の表面等に残存するエッチング液を除去するた
めに純水で洗浄する。次に、シリコン層4の表面等に残
存する純水を除去するためにスピンドライ法やエアーナ
イフ法により乾燥する。この場合、シリコン層4の表面
は高撥水性を示すので、ウォータマークが発生すること
はない。
的に乾燥しないように純水を供給し、次いでシリコン層
4の表面に紫外線を照射するが、このときに使用する純
水供給兼紫外線照射装置の概略構成を図2(A)に示
す。この純水供給兼紫外線照射装置では、装置本体21
内にガラス基板1を搬送するための複数の搬送ローラ2
2が水平方向に配置され、その上方に複数の低圧水銀灯
23が同じく水平方向に配置され、その上方に複数の純
水シャワー24が同じく水平方向に配置された構造とな
っている。このうち複数の搬送ローラ22及び複数の低
圧水銀灯23は、図2(B)に示すように、一体的に適
宜に傾斜されるようになっている。
純水による洗浄工程から送られて来たガラス基板1は水
平な状態で搬送ローラ22によって装置本体21内の中
央部に送り込まれて一旦停止される。この場合、すなわ
ち、ガラス基板1が装置本体21内に送り込まれる当初
から装置本体21内の中央部に送り込まれて一旦停止さ
れるまでの期間は、純水シャワー24から純水が放出さ
れ、低圧水銀灯23は消灯状態にある。このため、前工
程の純水による洗浄工程から送られて来たガラス基板1
上のシリコン層4の表面に純水シャワー24から純水が
供給され、該表面の乾燥が全面的に防止される。この乾
燥防止は、シリコン層4の表面が局部的に乾燥しないよ
うにするためのものである。
中央部に送り込まれて一旦停止されると、純水シャワー
24からの純水の放出が停止され、また図2(B)に示
すように、複数の搬送ローラ22及び複数の低圧水銀灯
23が一体的に適宜に傾斜され、さらに低圧水銀灯23
が点灯される。すると、シリコン層4の表面は高撥水性
を示すので、複数の搬送ローラ22の傾斜と一体的に傾
斜されたシリコン層4の表面に残存する純水のほとんど
が該表面から流れ落ちる。このようにするのは、低圧水
銀灯23から放出される紫外線が、純水に吸収されず
に、シリコン層4の表面全体に照射されるようにするた
めである。したがって、複数の搬送ローラ22及び複数
の低圧水銀灯23を図2(B)に示すように傾斜させた
後にこれとは異なる方向に傾斜させるようにすると、最
初の傾斜でシリコン層4の表面に純水が局部的に残存し
ても、この残存する純水が移動することにより、紫外線
をシリコン層4の表面全体にまんべんなく照射すること
ができる。上記において、シリコン層4の表面への純水
の供給を停止してから低圧水銀灯23の点灯、すなわ
ち、シリコン層4の表面への紫外線の照射の開始までは
できるだけ短時間が望ましく、数秒〜数十秒とする。
んなく照射されると、図1(C)に示すように、シリコ
ン層4の表面全体に膜厚10Å程度の極めて薄いシリコ
ン酸化膜4aが形成される。この場合、シリコン酸化膜
4aの表面は親水性を示すので、該表面に対する純水の
接触角が10°程度以下と小さくなる。このため、紫外
線を照射する前に、シリコン層4の表面に純水が局部的
に残存している場合、この残存する純水はシリコン酸化
膜4aの表面に薄い凸レンズ状の薄膜となって残存する
ことになる。次に、シリコン酸化膜4aの表面等に残存
する純水を除去するためにスピンドライ法やエアーナイ
フ法により乾燥する。この乾燥工程を経ても、シリコン
酸化膜4aの表面に純水が局部的に残存した場合、この
残存する純水の接触角が10°程度以下と小さく、薄い
凸レンズ状の薄膜として残存するので、シリコン酸化膜
4aから極めて微量のシリコンが薄膜状の純水中に溶け
だす前に蒸発してしまい、したがってウォータマークが
発生することはない。
と、シリコン酸化膜4aの表面に対する純水の接触角が
10°程度となり、20秒程度以上照射すると3°程度
となった。そして、特に、接触角が3°程度と小さくな
ると、スピンドライ法やエアーナイフ法による乾燥工程
を経た後に、シリコン酸化膜4aの表面に純水が局部的
に残存したとしても、この残存する純水は速やかに蒸発
し、ウォータマークが発生することはない。なお、シリ
コン酸化膜4aの膜厚が20Å以上になると、シリコン
層4上に形成する、後述のソース電極やドレイン電極と
の導通不良が発生するので、シリコン酸化膜4aの膜厚
は20Å未満とすることが望ましい。
を用いて剥離する(図1(D)参照)。この場合、レジ
スト剥離液がシリコン酸化膜4aの表面に接触するが、
シリコン酸化膜4aの表面にレジストの成分である有機
物の汚染層は形成されない。次に、シリコン酸化膜4a
の表面等に残存するレジスト剥離液を除去するために純
水で洗浄する。次に、シリコン酸化膜4aの表面等に残
存する純水を除去するためにスピンドライ法やエアーナ
イフ法により乾燥する。この場合も、シリコン酸化膜4
aの表面は親水性を示すので、ウォータマークが発生す
ることはない。
すように、シリコン層4及びシリコン酸化膜4aを素子
分離する。次に、シリコン酸化膜4a及びチャネル保護
膜5の上面の両側にn+シリコン層8、9を形成する。
次に、n+シリコン層8、9の各上面にドレイン電極1
0及びソース電極11を形成する。また、ドレイン電極
10及びソース電極11の形成と同時に、ゲート絶縁膜
3の上面の所定の箇所にデータ信号ライン(図示せず)
を形成する。なお、ドレイン電極10、ソース電極11
及びデータ信号ラインを形成する前に、ゲート絶縁膜3
の上面の所定の箇所に画素電極12を形成する。かくし
て、薄膜トランジスタが製造される。
造方法では、ウォータマークが発生しないようにするこ
とができ、したがってウォータマークの発生に起因する
不都合を解消することができ、歩留の向上を図ることが
できる。
ラス基板1上に成膜したアモルファスシリコン層からな
るシリコン層4を備えた薄膜トランジスタの製造方法に
適用した場合について説明したが、これに限らず、ガラ
ス基板上に成膜したポリシリコン層からなるシリコン層
を備えた薄膜トランジスタの製造方法にも適用すること
ができる。また、シリコンウェハを用いた半導体装置の
製造方法にも適用することができる。
ば、シリコン層の表面に極めて薄いシリコン酸化膜を形
成してから乾燥しているので、乾燥時におけるシリコン
層の表面をその上に形成されたシリコン酸化膜によって
親水性とすることができ、この結果ウォータマークが発
生しないようにすることができる。
薄膜トランジスタの製造方法の一実施形態における各製
造工程を示す断面図。
図、(B)はその複数の搬送ローラ及び複数の低圧水銀
灯を一体的に適宜に傾斜させた状態を示す図。
スタの製造方法の一例における各製造工程を示す断面
図。
Claims (7)
- 【請求項1】 所定の工程後にシリコン層の表面を洗浄
液で洗浄し、次いで前記シリコン層の表面に該表面が局
部的に乾燥しないように純水を供給し、次いで前記シリ
コン層の表面への前記純水の供給を停止し、前記シリコ
ン層の表面に極めて薄いシリコン酸化膜を形成して前記
シリコン層の表面側を親水性とし、次いで乾燥すること
を特徴とする半導体装置の製造方法。 - 【請求項2】 請求項1記載の発明において、前記所定
の工程は、前記シリコン層上に形成された薄膜をレジス
トマスクによりエッチングする工程であることを特徴と
する半導体装置の製造方法。 - 【請求項3】 請求項1または2記載の発明において、
前記シリコン酸化膜は、前記シリコン層の表面に紫外線
を照射することによって形成することを特徴とする半導
体装置の製造方法。 - 【請求項4】 請求項3記載の発明において、前記紫外
線は、前記シリコン層の表面への前記純水の供給を停止
した後に前記シリコン層を傾斜させた状態で照射するこ
とを特徴とする半導体装置の製造方法。 - 【請求項5】 請求項1〜4のいずれかに記載の発明に
おいて、前記乾燥はスピンドライ法またはエアーナイフ
法による乾燥であることを特徴とする半導体装置の製造
方法。 - 【請求項6】 請求項1〜5のいずれかに記載の発明に
おいて、前記シリコン層は基板上に成膜されたアモルフ
ァスシリコン層またはポリシリコン層であることを特徴
とする半導体装置の製造方法。 - 【請求項7】 請求項1〜6のいずれかに記載の発明に
おいて、前記シリコン酸化膜の膜厚は20Å未満である
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21123797A JP3543168B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21123797A JP3543168B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140560A true JPH1140560A (ja) | 1999-02-12 |
| JP3543168B2 JP3543168B2 (ja) | 2004-07-14 |
Family
ID=16602565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21123797A Expired - Fee Related JP3543168B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543168B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319128A (ja) * | 2005-05-12 | 2006-11-24 | Seiko Epson Corp | 積層体の製造方法、電子機器 |
| US7157317B2 (en) | 2001-10-31 | 2007-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
| WO2016101361A1 (zh) * | 2014-12-24 | 2016-06-30 | 深圳市华星光电技术有限公司 | 一种非晶硅表面氧化层形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329516A (ja) * | 1986-07-22 | 1988-02-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04113620A (ja) * | 1990-09-03 | 1992-04-15 | Seiko Epson Corp | 半導体基板の洗浄方法 |
| JPH04144131A (ja) * | 1990-10-05 | 1992-05-18 | Toshiba Corp | 半導体ウェーハの処理方法 |
| JPH06333917A (ja) * | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | 半導体ウエーハの酸化前処理方法 |
-
1997
- 1997-07-23 JP JP21123797A patent/JP3543168B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329516A (ja) * | 1986-07-22 | 1988-02-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04113620A (ja) * | 1990-09-03 | 1992-04-15 | Seiko Epson Corp | 半導体基板の洗浄方法 |
| JPH04144131A (ja) * | 1990-10-05 | 1992-05-18 | Toshiba Corp | 半導体ウェーハの処理方法 |
| JPH06333917A (ja) * | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | 半導体ウエーハの酸化前処理方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157317B2 (en) | 2001-10-31 | 2007-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
| US7718478B2 (en) | 2001-10-31 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
| US8420461B2 (en) | 2001-10-31 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
| JP2006319128A (ja) * | 2005-05-12 | 2006-11-24 | Seiko Epson Corp | 積層体の製造方法、電子機器 |
| WO2016101361A1 (zh) * | 2014-12-24 | 2016-06-30 | 深圳市华星光电技术有限公司 | 一种非晶硅表面氧化层形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3543168B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333035B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| US6777350B2 (en) | Method and device of forming a film using a coating material and method of manufacturing a semiconductor device | |
| US20120193763A1 (en) | Method of manufacturing semiconductor device, semiconductor device and resist coater | |
| KR100837124B1 (ko) | 기판을 처리하는 방법 및 이 방법에 이용되는 화합물 | |
| JP3543168B2 (ja) | 半導体装置の製造方法 | |
| JP2003173951A (ja) | 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス | |
| JP2699911B2 (ja) | エアナイフ乾燥方法 | |
| JP3677956B2 (ja) | 半導体装置の製造方法 | |
| US20060093968A1 (en) | Method of processing substrate and chemical used in the same | |
| JP2000150627A (ja) | 液塗布装置 | |
| KR100474558B1 (ko) | 반도체소자 제조방법 | |
| JP2006173260A (ja) | 半導体装置の製造方法及び装置 | |
| JP4019656B2 (ja) | 板状基板の流体処理方法および処理装置 | |
| JPH10199851A (ja) | 基板の処理方法 | |
| TWI889807B (zh) | 圖案形成方法及圖案形成系統 | |
| US6689541B1 (en) | Process for forming a photoresist mask | |
| US6136665A (en) | Method for forming a recess-free buffer layer | |
| KR100425999B1 (ko) | 반도체 소자의 비아홀 린스 방법 | |
| KR20010093006A (ko) | 웨이퍼 에지 처리 방법 | |
| KR100817415B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR920002028B1 (ko) | 부산물을 이용한 리프트 오프 공정 | |
| KR20010046665A (ko) | 웨이퍼 세정 장치 | |
| JP2000195848A (ja) | 半導体装置の製造方法 | |
| KR20020061231A (ko) | 반도체 웨이퍼의 가장자리 부분의 비트라인 형성방법 | |
| KR20060079380A (ko) | 반도체 웨이퍼의 모서리 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |