JPH1140908A - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH1140908A
JPH1140908A JP19572397A JP19572397A JPH1140908A JP H1140908 A JPH1140908 A JP H1140908A JP 19572397 A JP19572397 A JP 19572397A JP 19572397 A JP19572397 A JP 19572397A JP H1140908 A JPH1140908 A JP H1140908A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
layer
alignment mark
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19572397A
Other languages
English (en)
Inventor
Kazuhito Yamada
和仁 山田
Yoshinori Wakihara
義範 脇原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP19572397A priority Critical patent/JPH1140908A/ja
Publication of JPH1140908A publication Critical patent/JPH1140908A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 アライメントマークとソルダーレジスト層の
開口部との間に位置ずれが発生した場合においても、印
刷用マスクを開口部に位置合わせすることが可能で、適
正な高さの半田バンプを形成することができ、かつ開口
部の形状変形を防止して半導体素子等を適正に実装する
ことが可能なプリント配線板を提供する。 【解決手段】 プリント配線板5にて各個片基板Cに形
成されてICチップとの位置決めに使用されるアライメ
ントマーク13、半導体パッケージ化したプリント配線
板5をマザーボードに実装するために使用されるアライ
メントマーク130、及び、各個片基板Cの外側におい
て形成されて印刷用マスク1との位置決めに使用される
アライメントマーク12を、導体層120上に形成され
るソルダーレジスト層14から前記導体層120表面の
みを露出させた開口部14Bから形成し、かつ、各アラ
イメントマーク13、130、12を構成する導体層1
20の表面に粗化層7を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アライメントマー
クを有するプリント配線板に関し、特に、各アライメン
トマークとソルダーレジスト層の開口部との間に位置ず
れが発生した場合においても、印刷用マスクを開口部に
位置合わせすることを可能として、適性な高さの半田バ
ンプを形成することが可能であり、また、半導体素子を
実装する際および半導体素子を実装してパッケージ化し
たプリント配線板をマザーボードのような他のプリント
配線板に実装する際にアライメントマークである開口部
がソルダーレジスト層の剥離により欠損して実装不能に
ならないようにしたプリント配線板に関する。
【0002】
【従来の技術】従来より、プリント配線板の表面におけ
る半導体素子(ICチップ)実装用パッドには、所謂、
半田バンプ群が形成されており、ICチップは、その接
続端子を半田バンプに位置決めしつつ載置した状態で加
熱することにより、プリント配線板に実装されている。
【0003】ここに、プリント配線板のICチップ実装
用パッドに対して半田バンプを形成する方法としては、
例えば、メタルマスクやプラスチックマスク等の印刷用
マスク及びプリント配線板の双方に位置合わせのための
アライメントマークを形成しておき、各アライメントマ
ークが整合するように、印刷用マスクとプリント配線板
とを積層した後、クリーム半田をICチップ実装用パッ
ドに印刷するともに、リフロー処理する方法が採用され
ている。このとき、プリント配線板に形成されるアライ
メントマークは、一般に、アライメントマークを露出す
べくソルダーレジスト層に形成された開口部よりも小さ
い導体層から形成されており、かかる場合、プリント配
線板のアライメントマークは、ソルダーレジスト層の開
口部から完全に露出されることとなる。
【0004】また、プリント配線板には、ICチップを
実装する際にICチップと前記のようにICチップ実装
用パッド上に形成された半田バンプとを位置合わせする
ためのアライメントマークや、ICチップを実装してパ
ッケージ化したプリント配線板をマザーボードに実装す
る際に、パッケージとマザーボードとを位置合わせする
ためのアラメントマークも形成されており、かかるアラ
イメントマークは、印刷用マスクとの位置合わせに使用
される前記アライメントマークと同様、ソルダーレジス
ト層に形成された開口部よりも小さい導体層から形成さ
れてソルダーレジスト層の開口部から完全に露出されて
いる。
【0005】しかしながら、前記したようにプリント配
線板と印刷用マスクの位置合わせ用、実装用パッドとI
Cチップの位置合わせ用のアライメントマーク、及びI
Cチップを実装してパッケージ化したプリント配線板を
他の配線板に実装するための位置合わせ用のアライメン
トマークを、ソルダーレジスト層の開口部から完全に露
出させるべく、プリント配線板上に感光性樹脂を塗布し
た後開口部形成用のフォトマスクを載置する際に、フォ
トマスクがアライメントマークに対して位置ずれを発生
する場合がある。
【0006】かかる場合、アライメントマークを開口部
から完全に露出させることができなくなる。このような
場合においても、印刷用マスクを位置決めしたりICチ
ップを位置決めするにつき、アライメントマークを構成
する導体層の中心が位置決めの基準位置となる。従っ
て、印刷用マスクを介してICチップ実装用パッドにク
リーム半田を印刷する場合に、アライメントマークと開
口部との位置ずれに起因して、パッドに対して供給され
るべきクリーム半田の量が減じられてしまい、この結
果、ICチップ実装用パッドに形成される半田バンプの
高さが低くなってしまう。また、ICチップ実装用パッ
ドにICチップを実装する場合、およびICチップを実
装してパッケージ化したプリント配線板を他の配線板に
実装するためのアライメントマークの場合においても、
前記と同様、アライメントマークと開口部との位置ずれ
に起因して、ICチップが位置ずれした状態でパッドに
実装されたり、パッケージ基板が位置ずれした状態でマ
ザーボードに実装されてしまい、この結果、ICチップ
とパッドとの接続強度上に支障を発生したり、あるいは
動作不良が発生する虞がある。
【0007】また、特にセミアディティブ法により、ア
ライメントマーク用の導体層を形成した場合は、めっき
レジストが存在しないため剥離しやすく、導体層を開口
から完全に露出させると導体層が剥離してしまい、アラ
イメントマークとして機能しないという問題も見られ
た。このような問題に対して特開平2−39485号公
報には、アイマーク用の導体層とこの導体層のみが露出
する開口部を有するソルダーレジスト層からなるアライ
メントマークを開示する。
【0008】このアライメントマークは、導体層上に形
成されるソルダーレジスト層から導体層表面のみを露出
させた開口部から形成することにより、各アライメント
マークとソルダーレジスト層の開口部との間に位置ずれ
が発生した場合においても、印刷用マスクを開口部に位
置合わせでき、適正な高さの半田バンプを形成すること
が可能であり、また、半導体素子を各半田バンプに位置
合わせすることおよびパッケージ基板をマザーボードに
実装することができ、半導体素子およびパッケージ化し
たプリント配線板を適正に実装することができる。
【0009】
【発明が解決しようとする課題】ところが、このような
アライメントマークは、開口部付近のソルダーレジスト
層が、ハンドリング、吸湿、熱サイクルなどで剥離しや
すく、開口形状が歪んでしまうため、アライメントマー
クとして認識できず、位置合わせができないという問題
が発生した。本願発明は、ハンドリング、吸湿、熱サイ
クルなどによる、ソルダーレジストの開口変形を防止
し、アライメントマーク機能を損なわないプリント配線
板を提供することを目的とする。
【0010】
【課題を解決するための手段】前記目的を達成するため
請求項1に係るプリント配線板は、基板上に導体層が設
けられ、その導体層上にソルダーレジスト層が形成され
てなるとともに、そのソルダーレジスト層に導体層のみ
を露出するように開口部が形成され、その開口部が位置
決めのためのアライメントマークとして使用されるプリ
ント配線板において、前記導体層表面には、粗化層が形
成されてなることを特徴とするプリント配線板である。
【0011】請求項1のプリント配線板では、アライメ
ントマークは、導体層上に形成されるソルダーレジスト
層から前記導体層表面のみを露出させた開口部から形成
されており、開口部の中心を位置決めの基準位置として
使用することができ、また、導体層表面が粗化処理され
ているため、ソルダーレジストと導体層が粗化層を介し
て完全に密着し、ハンドリング、吸湿、熱サイクルなど
による開口部の変形もない。また、アライメントマーク
用の導体層は、配線パターンと接続していない独立した
形態が多く、剥離しやすいが、導体層は粗化層を介して
ソルダーレジスト層と密着しており、導体層の剥離を防
止できる。
【0012】請求項2のプリント配線板では、前記アラ
イメントマークは、印刷用マスクを介して半導体素子実
装用パッドにクリーム半田を印刷する場合に、印刷マス
クとプリント配線板の位置合わせの基準として使用され
る。このプリント配線板では、開口部の中心を位置合わ
せの基準位置として使用し、アライメントマークである
開口部の位置が設計位置よりもずれた場合でも、同じず
れ量ずれ方向で実装用パッド部の開口部の位置もずれる
ため、常に実装用パッドの開口部に半田ペーストを正確
に印刷でき、適正な高さの半田バンプを形成することが
可能である。
【0013】請求項3のプリント配線板では、前記アラ
イメントマークは、半導体素子を実装する際に半導体素
子とプリント配線板に設けられた実装用パッドとの位置
合わせのために使用される。このプリント配線板では、
開口部の中心を位置合わせの基準位置として使用するこ
とができ、アライメントマークである開口部の位置が設
計位置よりもずれた場合でも、同じずれ量ずれ方向で実
装用パッド部の開口部の位置もずれるため、常に正確に
ICチップの実装が可能となる。しかも、導体層表面の
粗化層によりソルダーレジストと密着しているので、開
口形状の変形などがなく、正確にアライメントマークを
認識できる。
【0014】請求項4のプリント配線板では、前記アラ
イメントマークは、ICチップを実装してパッケージ化
したプリント配線板を、マザーボードなどの他のプリン
ト配線板に実装する場合の位置合わせに使用される。導
体層は、表面の粗化層によりソルダーレジストと密着し
ているので、ハンドリング、吸湿、熱サイクルなどによ
り、開口部付近のソルダーレジストが剥離したり欠損し
たりしないため、開口形状の変形などがなく、正確にア
ライメントマークを認識でき、実装精度に優れる。
【0015】請求項5のプリント配線板では、導体層表
面の粗化層として銅−ニッケル−リン針状合金を使用す
る。ソルダーレジスト層との密着性に優れるからであ
る。
【0016】
【発明の実施の形態】以下、本発明に係るプリント配線
板について、本発明を具体化した実施形態に基づき図面
を参照しつつ詳細に説明する。先ず、本実施形態に係る
プリント配線板の外観構成について図1に基づき説明す
る。図1はプリント配線板の平面図である。
【0017】図1において、プリント配線板5は所定の
サイズ(340mm×255mm程度)を有しており、
かかるプリント配線板5からは例えば30個の個片基板
C(50mm×50mm程度)を作成することが可能で
ある。各個片基板Cにおいて、その中央部には、フリッ
プチップ、CPS等のICチップが接続実装される実装
パッド11(150μm程度の大きさを有する)が所定
ピッチ(0.3mm程度)で、所定個数(1000個程
度)設けられている。また、実装パッド11の外側の2
箇所において、ICチップの実装時に、ICチップとの
位置合わせを行うために使用されるアライメントマーク
13およびICチップを実装してパッケージ化したプリ
ント配線板を実装するためのアライメントマーク130
が形成されており、更に、各個片基板Cの外側の2箇所
にて、印刷用マスクとの位置合わせを行う時に使用され
るアライメントマーク12が形成されている。尚、図1
中、範囲Aは、プリント配線板5から各個片基板Cが作
成される製品部分を示す。
【0018】次に、前記プリント配線板5の詳細な構
成、及び、実装パッド11に対して半田バンプを形成す
る方法について図2に基づき説明する。図2は実装パッ
ド11に半田バンプを形成する一連の方法を連続的に示
す説明図である。
【0019】図2に示すプリント配線板5において、絶
縁基材6上に第1層導体回路8及び層間絶縁層(無電解
メッキ用接着剤層)9が形成されており、また、層間絶
縁層9上には、メッキレジスト層(永久レジスト層)1
0が形成されるとともに、かかるメッキレジスト層10
の非形成部分に第2層導体回路の一部である実装パッド
11(導体パターン)が形成されている。更に、実装パ
ッド11の外方にアライメントマーク13、130及び
製品部Aの外側にアライメントマーク12が設けられて
いる。また、メッキレジスト層10の上には、各アライ
メントマーク13、130、12及び実装パッド11以
外の部分をリフロー処理時に保護するためのソルダーレ
ジスト層14が形成されている。かかるソルダーレジス
ト層14には、実装パッド11に対応して開口部14
A、及び、各アライメントマーク13、130、12に
対応して開口部14Bが形成されている。
【0020】ここに、プリント配線板5の第1層導体回
路8、第2層導体回路は、所謂、ビルドアップ法により
多層に形成されている。但し、各導体回路は多層である
必要はなく、単層であってもよい。絶縁基材6として
は、例えば、樹脂基板、セラミック基板、ガラス基板、
薄膜基板等が使用できる。また、絶縁基材6の厚さは、
通常、0.1mm〜2mm程度であることが好ましい。
【0021】各アライメントマーク13、130、12
は、図1に示すように、それぞれ各個片基板C毎、各プ
リント配線板5毎に2個ずつ設けられ、また、アライメ
ントマーク13、12の形状については特に限定はな
く、任意の形状、例えば、直径0. 5〜1. 5mmの円
形が望ましい。アライメントマーク130は、図1に示
すように十字の形状がよい。
【0022】更に、各アライメントマーク13、13
0、12において、そのパッド面積はソルダーレジスト
層14の開口部14Bの開口面積よりも大きく形成され
ており、従って、各アライメントマーク13、130、
12の導体層の周縁部はソルダーレジスト層14とオー
バラップされることとなり、ソルダーレジスト層14の
開口部14Bからは導体層のみが露出されている。
【0023】これに基づき、各アライメントマーク1
3、130、12は、導体層120上に形成されたソル
ダーレジスト層14から前記導体層120表面のみを露
出させた開口部14Bにより形成されることとなり、か
つ、導体層表面には粗化層7が形成されている。このよ
うに構成されることのメリットについてアライメントマ
ーク12を例にとって図3、図4に基づき説明する。
【0024】図3の(a)では、アライメントマーク1
2は、導体層120上に形成されたソルダーレジスト層
14から前記導体層120表面のみを露出させた開口部
14Bにより形成されている。即ち、図3の(d)のよ
うに導体層120の周縁はソルダーレジスト層14とオ
ーバーラップしており、ソルダーレジスト層14の開口
部14Bからは導体層120の周囲のめっきレジスト1
0や層間絶縁材層9は露出せず、導体層120のみが露
出している。
【0025】このようなアライメントマーク12の場
合、印刷用マスクとの位置決めは、開口部14Bの中心
をマークの中心として認識して行われる。ソルダーレジ
スト層14の開口部14Bは、感光性樹脂層を形成し、
フォトマスクを被せて露光、現像処理して行うのである
が、フォトマスクを載置する場合に、位置ずれが発生す
る場合がある。
【0026】もし、図3の(b)に示すようにソルダー
レジスト層14の開口部14Bの位置がずれた場合、開
口部14Bの中心がアライメントマークの中心になるた
め、ソルダーレジスト層14の開口部14Bの位置のず
れ量に追従してアライメントマークの位置もずれ、その
結果、印刷用マスクの位置もソルダーレジスト層14の
開口位置のずれに追従してずれる。そのため、ソルダー
レジスト層14の開口位置のずれに関わらず、印刷用マ
スクを常にソルダーレジスト層14の開口にあわせるこ
とができる。このため、図3の(c)のようにクリーム
半田の印刷量がソルダーレジスト層14により減ぜられ
ることがなく、加熱溶融させて半田バンプを形成しても
一定の半田バンプの高さを確保できる。
【0027】ところが、図4の(a)、(d)のよう
に、導体層120が完全にソルダーレジスト層から露出
している場合、導体層120自体がアライメントマーク
12となる。このアライメントマーク12のマーク中心
は導体層120の中心である。もし、図4の(b)に示
すようにソルダーレジスト層14の開口部14Bの位置
がずれた場合、導体層120の中心がアライメントマー
クの中心になるため、ソルダーレジスト層14の開口部
14Bの位置がずれてもアライメントマーク12の位置
はずれない。
【0028】それゆえ印刷用マスクは、アライメントマ
ーク12を基準にして載置され、図3の(c)に示すよ
うにソルダーレジスト層14の開口と印刷用マスクの開
口に位置ずれが発生し、クリーム半田15を印刷しても
ソルダーレジスト層14により、その印刷量が減じられ
てしまい、加熱溶融させて半田バンプを形成すると、半
田バンプが低くなってしまう。
【0029】また、アライメントマーク13、130、
12の導体層表面に粗化層7が設けられており、導体層
の周縁部にてソルダーレジスト層14との密着性が高く
されている。これにより、ソルダーレジスト層14が剥
離することを防止して、開口部の変形を防止し、各アラ
イメントマーク13、130、12の機能を確実に保持
することができる。従って、相対的に図3に示すような
アライメントマーク12が有利である。
【0030】粗化層7は、銅−ニッケル−リンからなる
針状合金メッキ層であることが望ましく、かかる粗化層
7は無電解メッキにより形成される。このときのメッキ
液組成としては、銅イオン濃度、ニッケルイオン濃度、
次亜リン酸イオン濃度は、それぞれ2.2×10-2
4.1×10-2mol/l、2.2×10-3〜4.1×
10-3mol/l、0.20〜0.25mol/lであ
ることが望ましい。かかる組成を有するメッキ液によれ
ば、析出する皮膜の結晶構造が針状構造になり、アンカ
ー効果に優れることを勘案したものである。尚、無電解
メッキ浴には、前記化合物に加えて錯化剤や添加剤を加
えてもよい。
【0031】前記のような無電解メッキ液から析出する
合金層の組成は、銅、ニッケル、リンの割合で、それぞ
れ90〜96重量%、1〜5重量%、0.5〜2重量%
になることが望ましい。かかる組成割合の時に、合金層
の構造が針状構造となることに基づく。
【0032】また、図5に示すように、アライメントマ
ーク13、130、12は、セミアディティブ法によっ
ても形成することができる。ここに、セミアディティブ
法は、粗化された無電解メッキ用接着剤層の表面に無電
解メッキ膜を形成し、この無電解メッキ膜にレジストを
設けて電解メッキを行った後、メッキレジストを除去し
てメッキレジスト下の無電解メッキ膜をエッチングする
ことにより独立して導体回路を形成する方法である。か
かるセミアディティブ法によれば、アライメントマーク
13、130、12は、無電解メッキ膜19と電解メッ
キ膜18からなる。側面および上面に粗化層7を形成す
ると、ヒートサイクル時にソルダーレジスト層14とア
ライメントマーク13、130、12の界面を起点とし
てソルダーレジスト層14等に発生する垂直方向のクラ
ックを防止できる。各アライメントマーク13、13
0、12において開口部から露出する導体層(その表面
に粗化層7が形成されているのが好ましい)上には、更
にニッケル−金−からなる金属層16が形成されている
ことが望ましい。ここに、金は反射率が高いためアライ
メントマーク13、130、12の表面に被覆されると
有利である。ニッケル−金からなる金属層16はの形成
は、無電解メッキにより行うことができる。金属層16
の厚さは、5μmであり、金厚さ0.1μmのフラッシ
ュ金メッキ、又は、金厚さ0.5μmの厚付け金メッキ
でもよい。
【0033】前記第1導体回路8は、通常、電源層、グ
ランド層等として作用するので、面状あるいは格子状の
いずれであってもよい。また、層間絶縁層9としては、
例えば、無電解メッキ用接着剤が用いられる。かかる無
電解メッキ用接着剤としては、たとえは、絶縁性を有す
る各種樹脂等を挙げることができる。かかる樹脂の代表
例としては、例えば、エポキシ樹脂、ポリイミド樹脂等
が挙げられる。これらの樹脂は硬化剤によって硬化され
る性質を有し、この種硬化剤としては、例えば、イミダ
ゾール系硬化剤、酸無水物系硬化剤等が挙げられる。
【0034】前記層間絶縁層9には、酸又は酸化剤に可
溶の耐熱性樹脂粒子が分散されていることが望ましい。
このような耐熱性樹脂粒子を層間絶縁層9内に分散させ
た場合には、層間絶縁層9の表面を粗面化させることが
でき、メッキレジスト10及び実装パッド11との接着
強度を高めることができる。
【0035】前記耐熱性樹脂粒子としては、例えば、ア
ミン系硬化剤で硬化させたエポキシ樹脂からなる樹脂粒
子をはじめ、メラミン樹脂、尿素樹脂、グアナミン樹脂
等に代表されるアミノ系樹脂からなる樹脂粒子があげら
れる。
【0036】前記耐熱性樹脂粒子としては、例えば、
平均粒径が10μm以下の耐熱性樹脂粒子、平均粒径
が2μm以下の耐熱性1次樹脂粒子を凝集させて得られ
た平均粒径10μm以下の凝集粒子、平均粒径が2〜
10μmの耐熱性樹脂粒子と、平均粒径が2μm以下の
耐熱性樹脂粒子との混合物、平均粒径が2〜10μm
の耐熱性樹脂粒子の表面に、平均粒径が2μm以下の耐
熱性樹脂粒子およびシリカ、アルミナ、炭酸カルシウム
などの無機粒子の少なくとも1種を付着させた疑似粒
子、平均粒径が0.1〜0.8μmの耐熱性樹脂粒子
と、平均粒径が0.8〜2.0μmの耐熱性樹脂粒子と
の混合物、等があげらえる。これらの樹脂粒子は、メッ
キレジスト10および半田バンプ形成用パッド11に対
して複雑なアンカー効果(投錨効果)を呈するので、本
発明において好適に使用しうるものである。
【0037】なお、層間絶縁材9には、感光性樹脂を用
いることが望ましい。このように感光性樹脂を用いた場
合には、かかる感光性樹脂に露光、現像処理を施すこと
により、バイアホール形成用の孔等を容易に形成させる
ことができる。かかる感光性樹脂の代表的なものとして
は、例えば、エポキシアクリレート樹脂等があげられ
る。
【0038】層間絶縁材9の厚さは、特に限定がない
が、通常、5〜100μm程度であることが好ましい。
なお、層間絶縁材9の表面には、例えば、酸や酸化剤等
を用いて、常法により粗面化処理が施されている。
【0039】メッキレジスト10は、通常用いられてい
るものであれば、特に限定がない。かかるメッキレジス
ト10には、例えば、エポキシ樹脂とアクリル酸、メタ
クリル酸等とを反応させて得られたエポキシアクリレー
ト樹脂とイミダゾール系硬化剤とからなる組成物;エポ
キシアクリレート樹脂、ポリエーテルスルホンおよびイ
ミダゾール系硬化剤からなる組成物等があげられる。メ
ッキレジスト10の厚さは、特に限定がないが、5〜4
0μm程度であることが好ましい。
【0040】実装パッド11は、バイアホールからなっ
て第2層導体回路の一部を構成し、例えば、無電解メッ
キ法等によって形成される。また、実装パッド11にお
けるパッド径は、ソルダーレジスト層14に形成された
開口部14Aの開口径よりも大きく設定されており、従
って、前記各アライメントマーク13、130、12と
同様、実装パッド11の周縁部はソルダーレジスト層1
4とオーバラップされることとなり、ソルダーレジスト
層14により被覆されている。尚、実装パッド11は、
例えば、円形、長円形、長方形等の形状を有し、配線の
幅よりもその幅が大きくなるように、形成されている。
実装パッド11の厚さは、特に限定がないが、通常5〜
40μmであることが好ましい。
【0041】ソルダーレジスト層14は、例えば、市販
品をそのまま用いることができる。例えば、エポキシ樹
脂のアクリレート等を用いることが好ましく、また必要
に応じてフタロシアニングリーン等の色素や顔料を混合
して用いてもよい。ソルダーレジスト層14の厚さは、
特に限定がないが、例えば、5〜40μm程度であるこ
とが好ましい。
【0042】次に、前記のように構成されたプリント配
線板5の実装パッド11に半田バンプを形成する方法に
ついて図2に基づき説明する。実装パッド11に対して
半田バンプを形成するには、先ず、プリント配線板5に
印刷用マスク1を積層する。ここで、印刷用マスク1に
ついて図2(b)に基づき説明する。印刷用マスク1は
金属基板2から形成されており、この金属基板2には、
プリント配線板5における各実装パッド11に対応する
位置にて半田印刷用の開口部(貫通孔)3が形成されて
おり、また、プリント配線板5におけるアライメントマ
ーク12に整合されてプリント配線板5との位置決めの
ために使用されるアライメントマーク4が形成されてい
る。
【0043】印刷用マスク1としては、特に限定がな
く、従来用いられているものを用いることができる。印
刷用マスク1の材質としては、例えば、ニッケル合金、
ニッケル−コバルト合金、ステンレス鋼等の金属;エポ
キシ樹脂、ポリイミド樹脂等の樹脂等があげられるが、
本発明はかかる例示のみに限定されるものではない。な
お、これらのなかでは、コスト、耐久性、開口部の精度
等の点から、ニッケル合金、ニッケル−コバルト合金等
が好ましい。また、印刷用マスク1の厚さは、特に限定
がないが、通常30〜150μm程度、好ましくは40
〜80μm程度であることが望ましい。更に、印刷用マ
スク1の開口部3の形状、大きさ等は、特に限定がな
く、任意である。その一例として、例えば、直径100
〜200μm程度の円形等をあげることができる。ま
た、印刷用マスク1の開口部3は、例えば、エッチング
法、アディティブ法、レーザー加工法等によって形成さ
れることができる。これらの方法のなかでは、開口部3
の断面形状の粗さによるクリーム半田の抜け性という観
点から、アディティブ法が特に好ましい。
【0044】また、アライメントマーク4は、プリント
配線板5との位置決めのためのものであり、金属基板2
において、通常、プリント配線板5に設けられているア
ライメントマーク12と対応する位置に設けられる。ア
ライメントマーク4の数は、任意であり、またその位置
は、プリント配線板5のアライメントマーク12に応じ
て適宜選定すればよい。本実施形態では、プリント配線
板5の外周近傍部分であって導体パターンが形成されて
いない部分に相当する位置に形成されている。
【0045】アライメントマーク4としては、貫通孔で
あることが必要である。半田量を減らすために印刷用マ
スクを薄くすることが望ましいが、薄くするとハーフエ
ッチングして、ここに樹脂を充填することが困難であ
り、貫通孔を設けてこれをアライメントマークとする方
が有利だからである。本発明では、プリント配線板5の
アライメントマーク12は、該プリント配線板の外周近
傍部分であって導体パターンが形成されていない部分に
形成されているため、ICチップ実装のためアライメン
トマーク13、パッケージ実装用アライメントマーク1
30は、影響をうけずICチップ実装が可能である。
【0046】前記貫通孔は、例えば、前記金属基板2に
前記開口部3を形成する際にかかる開口部3とともに形
成させることができる。前記貫通孔の大きさは、特に限
定されないが、例えば、直径0.5〜1.5mmで、特に
は直径0.8〜1.0mmがよい。
【0047】前記したように、プリント配線板5に印刷
用マスク1を積層するに際して、その積層方法としては
特に限定がなく、例えば、図6に示すように、印刷用マ
スク1及びプリント配線板5をクリーム半田印刷機に配
設し、印刷用マスク1に形成されているアライメントマ
ーク4の位置を、CCDカメラ20等を用いて認識し
(図6(a))、次いでプリント配線板5の上方からC
CDカメラ20等を用いてプリント配線板5に形成され
たアライメントマーク12を認識し(図6(b))、印
刷用マスク1及びプリント配線板5の位置ずれを補正
し、両者に形成されているそれぞれのアライメントマー
ク4、12が整合するようにプリント配線板5に印刷用
マスク1を積層する(図6(C))方法等があげられ
る。この方法の場合、プリント配線板5に形成されたア
ライメントマーク12を認識するにあたり、プリント配
線板5を印刷機の印刷ステージ上で吸引又はクランプ固
定しておくことが望ましい。
【0048】次に、印刷用マスク1に設けられた開口部
3に、図2(c)に示されるようにクリーム半田15を
充填する。クリーム半田15としては、一般に使用され
ているものであれば特に限定がない。かかるクリーム半
田15の代表例としては、例えば、Sn63Pb37、
Sn62Pb63Ag2、Sn96.5Ag3.5等があ
げられる。
【0049】印刷用マスク1に設けられた開口部3に、
クリーム半田15を充填した後に、図2(d)に示され
るように、印刷用マスク1をプリント配線板5から離脱
させることにより、プリント配線板5にクリーム半田1
5を印刷することができる。印刷終了後には、図2
(e)に示すように、印刷されたクリーム半田15にリ
フロー処理を施し、半田バンプ17を形成する。これに
より、プリント配線板5の実装パッド11に対して半田
バンプ17を形成することができる。このように半田バ
ンプ17を形成した後、後加工によりプリント配線板の
外周部分であって導体パターンが形成されていない部分
に設けられたアライメントマーク12を切断除去し、プ
リント配線板5の製品部分Aを個片基板Cに切断する。
そして、クリーム半田印刷機には新たなプリント配線板
5がセットされ、プリント配線板5の実装パッド11に
対して順次連続して半田バンプ17が形成されていく。
【0050】以上詳細に説明した通り本実施形態に係る
プリント配線板5では、プリント配線板5にて各個片基
板C毎に形成されてICチップとの位置合わせに使用さ
れるアライメントマーク13、及び、各個片基板Cの外
側において形成されて印刷用マスク1との位置合わせに
使用されるアライメントマーク12が、導体層120上
に形成されるソルダーレジスト層14から前記導体層1
20表面のみを露出させた開口部14Bから形成されて
おり、印刷用マスク1を介して実装用パッド11にクリ
ーム半田15を印刷する場合、及び、実装用パッド11
にICチップを実装する場合のいずれの場合において
も、開口部14Bの中心を位置決めの基準位置として使
用すればよく、従って、印刷用マスク1を開口部14B
に位置合わせすることを可能として適正な高さの半田バ
ンプ17を形成することができ、また、ICチップを各
半田バンプ17に位置合わせすることを可能としてIC
チップを適正に各個片基板Cに実装することができる。
【0051】また、プリント配線板5では、各アライメ
ントマーク13、130、12を構成する導体層120
の表面に粗化層7が設けられているので、各アライメン
トマーク13、130、12の周縁部において、ソルダ
ーレジスト層14との密着性を格段に向上することがで
きる。
【0052】(実施例1)次に、図2に示す方法に従
い、印刷用マスク1を用いてプリント配線板5にクリー
ム半田を印刷した。即ち、図2(a)において、印刷用
マスクとして、ニッケル−コバルト−合金からなる厚さ
50μmの金属基板2(340mm×255mm)に
て、プリント配線板5のアライメントマーク12に対応
する位置に直径0.1mm、深さ50μmの貫通孔が形
成され、また、プリント配線板5の半田バンプ形成用パ
ッド11に対応する位置に直径100μmの円形を有す
る開口部3が形成されたものを使用した。
【0053】また、プリント配線板5としては、ビルド
アップ法によって導体回路が多層に形成された個片基板
C(50mm×50mm)30個取りのプリント配線板
5(340mm×255mm)を使用した。前記プリン
ト配線板5は、具体的には以下のような構成を有する。
即ち、厚さ1mmのビスマレイドトリアジン樹脂基板か
らなる絶縁基材6上に、電源層である厚さ20μmの第
1導体層回路8及び層間絶縁層9が形成されている。
【0054】かかる層間絶縁層9は、エポキシアクリレ
ート樹脂70重量部中に平均粒子径5.5μmの粒子3
5重量部と平均粒子径0.5μmの粒子5重量部を混合
したエポキシ樹脂粒子を分散させた厚さ50μmの無電
解メッキ接着剤からなるものであり、その表面はエポキ
シ樹脂粒子を酸化剤で除去して粗面化処理が施されてい
る。かかる層間絶縁層9上には、エポキシアクリレート
樹脂からなる厚さ20μmのメッキレジスト10が形成
され、かかるメッキレジストの非形成部分には、第2導
体回路の一部である直径150μmで内層と接続するバ
イアホール(半田バンプ形成用パッド11)並びに厚さ
20μm及び直径0.1mmの印刷用マスク1との位置
合わせのためのアライメントマーク12、ICチップと
実装用パッドとの位置合わせのためのアライメントマー
ク13、ICチップを実装してパッケージ化したプリン
ト配線板をマザーボードに搭載するためのアライメント
マーク130が無電解メッキにより形成され、粗化層7
上には同様に無電解ニッケル−金メッキが施されてい
る。
【0055】粗化層7は、銅−ニッケル−リンからなる
針状合金が使用されている。形成方法としては、硫酸銅
8g/l、硫酸ニッケル0.6g/l、クエン酸15g
/l、次亜リン酸ナトリウム29g/l、ホウ酸31g
/l、界面活性剤0.1g/lからなるpH=9の無電
解メッキ液に浸漬し、アライメントマークや導体回路の
表面に厚さ3μm程度析出させる。また、ニッケル−金
層については、塩化ニッケル30g/l、次亜リン酸ナ
トリウム10g/l、クエン酸ナトリウム10g/lか
らなるpH=5の無電解ニッケルメッキ液に20分間浸
漬して、開口部に厚さ5μmのニッケルメッキ層を形成
し、さらに、その基板を、シアン化金カリウム2g/
l、塩化アンモニウム75g/l、クエン酸ナトリウム
50g/l、次亜リン酸ナトリウム10g/lからなる
無電解メッキ液に93℃の条件で23秒間浸漬して、ニ
ッケルメッキ層上に厚さ0.03μmの金メッキ層を形
成した。さらに、メッキレジスト層上にはアライメント
マーク12および半田バンプ形成用パッド11以外の部
分を保護するために厚さ20μmのソルダーレジスト層
14が形成されたものである。なお、アライメントマー
ク12は、プリント配線板5における一本の対角線にお
いてかかる対角線の両端から5mm内側の2箇所に設け
られており、半田バンプ形成用パッド11は、0.25
mmの間隔で、プリント配線板5上に1000個形成さ
れている。また、ICチップ実装用アライメントマーク
13は、個片基板C毎に対角線の両端から70mm内側
の2箇所、パッケージ実装用アライメントマーク130
は、個片基板C毎に対角線の両端から75mm内側の2
箇所に設けられている。
【0056】次に、印刷用マスク1およびプリント配線
板5を印刷機に配設し、印刷用マスク1に形成されてい
るアライメントマーク4およびプリント配線板5に形成
されているアライメントマーク12のそれぞれの位置を
CCDカメラ20を用いて認識し、印刷用マスク1およ
びプリント配線板5の位置を調整して、両者のアライメ
ントマーク4、12が整合するようにプリント配線板5
に印刷用マスク1を積層した後、図2(b)に示される
ようにクリーム半田以後を印刷用マスク1の開口部3に
充填し、図2(c)に示されるように印刷用マスク1を
プリント配線板5から離脱させることにより、プリント
配線板5にクリーム半田15を印刷した。
【0057】印刷終了後、230℃で加熱し、クリーム
半田15を半田バンプ17とした。個片基板Cに切断
し、粉取り洗浄を行い、50mm×50mmの半導体パ
ッケージ用基板(製品)とした。
【0058】(実施例2)実施例1で作成した製品にI
Cチップを実装する。ICチップおよび製品を実装機に
配設し、CCDカメラで製品の実装用アラメントマーク
13を読み取り、アライメントマークの中心点の位置座
標を算出した。ついでICチップのアライメントマーク
をCCDカメラで読み取り、その位置座標を算出した。
両者のアライメントマークの位置座標が整合するように
ICチップと製品の位置を調整してICチップを載置
し、加熱して実装して半導体パッケージとした。
【0059】(実施例3)ICチップを実装した半導体
パッケージをマザーボードに実装する。実施例2の半導
体パッケージおよびマザーボードを実装機に配設し、C
CDカメラで製品の実装用アラメントマーク130を読
み取り、アライメントマークの中心点の位置座標を算出
した。ついでマザーボードのアライメントマークをCC
Dカメラで読み取り、その位置座標を算出した。両者の
アライメントマークの位置座標が整合するようにマザー
ボードとパッケージの位置を調整して半導体パッケージ
を載置し、加熱して実装した。
【0060】
【発明の効果】以上の通り本発明は、各アライメントマ
ークとソルダーレジスト層の開口部との間に位置ずれが
発生した場合においても、印刷用マスクを開口部に位置
合わせすることを可能として適正な高さの半田バンプを
形成することが可能であり、また、粗化層により加熱等
によるソルダーレジスト剥離を防止できるため、アライ
メントマークである開口形状の変形がないため、半導体
素子やパッケージ化したプリント配線板を適性に実装す
ることができる。
【図面の簡単な説明】
【図1】プリント配線板の平面図である。
【図2】実装パッドに半田バンプを形成する一連の方法
を連続的に示す説明図である。
【図3】印刷用マスクとの位置決めに使用されるアライ
メントマークの断面図である。
【図4】印刷用マスクとの位置決めに使用されるアライ
メントマークの断面図である。
【図5】セミアディティブ法により作成したプリント配
線板の断面図である。
【図6】印刷用マスクとプリント配線板との位置合わせ
を行う工程図である。
【符号の説明】
1 印刷用マスク 2 金属基板 3 開口部 4 アライメントマーク(印刷用マスク) 5 プリント配線板 6 絶縁基材 7 粗化層 8 第1導体回路 9 層間絶縁層 10 メッキレジスト 11 実装パッド 12、13 アライメントマーク 130 アライメントマーク 14 ソルダーレジスト層 15 クリーム半田 17 半田バンプ 14B 開口部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に導体層が設けられ、その導体層
    上にソルダーレジスト層が形成されてなるとともに、そ
    のソルダーレジスト層に導体層のみを露出するように開
    口部が形成され、その開口部が位置合わせのためのアラ
    イメントマークとして使用されるプリント配線板におい
    て、 前記導体層表面には、粗化層が形成されてなることを特
    徴とするプリント配線板。
  2. 【請求項2】 前記アライメントマークは、印刷用マス
    クとの位置合わせに使用される請求項1に記載のプリン
    ト配線板。
  3. 【請求項3】 前記アライメントマークは、半導体素子
    を実装する際に半導体素子とプリント配線板に設けられ
    た実装用パッドとの位置合わせのために使用される請求
    項1に記載のプリント配線板。
  4. 【請求項4】 前記アライメントマークは、半導体素子
    を実装したプリント配線板を他のプリント配線板に実装
    する際に位置合わせのために使用される請求項1に記載
    のプリント配線板。
  5. 【請求項5】 前記粗化層は、銅−ニッケル−リン針状
    合金からなる請求項1に記載のプリント配線板。
JP19572397A 1997-07-22 1997-07-22 プリント配線板 Pending JPH1140908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19572397A JPH1140908A (ja) 1997-07-22 1997-07-22 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19572397A JPH1140908A (ja) 1997-07-22 1997-07-22 プリント配線板

Publications (1)

Publication Number Publication Date
JPH1140908A true JPH1140908A (ja) 1999-02-12

Family

ID=16345902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19572397A Pending JPH1140908A (ja) 1997-07-22 1997-07-22 プリント配線板

Country Status (1)

Country Link
JP (1) JPH1140908A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176232A (ja) * 2000-09-29 2002-06-21 Sumitomo Bakelite Co Ltd アライメントマーク
JP2004328006A (ja) * 2004-06-07 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
US7714233B2 (en) 2005-06-30 2010-05-11 Ibiden Co., Ltd. Printed wiring board
US7823276B2 (en) 2004-04-16 2010-11-02 Sony Corporation Parts mounting method
US8017875B2 (en) 2005-06-30 2011-09-13 Ibiden Co., Ltd. Printed wiring board
US8673744B2 (en) 2010-01-13 2014-03-18 Shinko Electric Industries Co., Ltd. Wiring substrate, manufacturing method thereof, and semiconductor package
JP2020202378A (ja) * 2019-06-12 2020-12-17 エーティーアンドエス (チョンチン) カンパニー リミテッド パッド型アラインメントマーカおよびホール型アラインメントマーカを組み合わせた評価によるコンポーネントキャリア構造の位置調整

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176232A (ja) * 2000-09-29 2002-06-21 Sumitomo Bakelite Co Ltd アライメントマーク
US7823276B2 (en) 2004-04-16 2010-11-02 Sony Corporation Parts mounting method
JP2004328006A (ja) * 2004-06-07 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
US7714233B2 (en) 2005-06-30 2010-05-11 Ibiden Co., Ltd. Printed wiring board
US8003897B2 (en) 2005-06-30 2011-08-23 Ibiden Co., Ltd. Printed wiring board
US8017875B2 (en) 2005-06-30 2011-09-13 Ibiden Co., Ltd. Printed wiring board
US8022314B2 (en) 2005-06-30 2011-09-20 Ibiden Co., Ltd. Printed wiring board
US8624132B2 (en) 2005-06-30 2014-01-07 Ibiden Co., Ltd. Printed wiring board
US8832935B2 (en) 2005-06-30 2014-09-16 Ibiden Co., Ltd. Method of manufacturing a printed wiring board
US8673744B2 (en) 2010-01-13 2014-03-18 Shinko Electric Industries Co., Ltd. Wiring substrate, manufacturing method thereof, and semiconductor package
JP2020202378A (ja) * 2019-06-12 2020-12-17 エーティーアンドエス (チョンチン) カンパニー リミテッド パッド型アラインメントマーカおよびホール型アラインメントマーカを組み合わせた評価によるコンポーネントキャリア構造の位置調整

Similar Documents

Publication Publication Date Title
CN101049057B (zh) 多层印刷电路板及多层印刷电路板的制造方法
US7929313B2 (en) Method of manufacturing multilayer printed circuit board
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
EP0452506B1 (en) METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's
US8912451B2 (en) Multilayered printed circuit board and method for manufacturing the same
JP3050812B2 (ja) 多層プリント配線板
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
JPH06132474A (ja) 半導体装置
JPH1140908A (ja) プリント配線板
JPH10335800A (ja) 半田バンプの形成方法
JPH10215060A (ja) プリント配線板の半田バンプ形成方法、その形成方法において使用するプリント配線板および印刷用マスク
JP3261338B2 (ja) 半田バンプの形成方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
KR100531223B1 (ko) 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법
JP2921557B2 (ja) 電子部品実装板及びその製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
EP1392089A1 (en) Printed circuit board with self align bonding pads thereon
JPH10151724A (ja) 印刷用マスクおよびそれを用いたプリント配線板の半田印刷方法
JPH10157064A (ja) 印刷用マスクおよびそれを用いたプリント配線板の半田印刷方法
JPH0437042A (ja) フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法
JP2001135744A (ja) Icパッケージの製造方法
JP2005011918A (ja) 配線基板及びその製造方法
JPH0453100B2 (ja)
JPS6074596A (ja) 電子部品搭載基板の製造方法