JPH1145864A - チタニウム及びアルミニウムの相互作用を防止するための、集積窒素処理チタニウム層 - Google Patents
チタニウム及びアルミニウムの相互作用を防止するための、集積窒素処理チタニウム層Info
- Publication number
- JPH1145864A JPH1145864A JP10139101A JP13910198A JPH1145864A JP H1145864 A JPH1145864 A JP H1145864A JP 10139101 A JP10139101 A JP 10139101A JP 13910198 A JP13910198 A JP 13910198A JP H1145864 A JPH1145864 A JP H1145864A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- layer
- substrate
- aluminum
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5826—Treatment with charged particles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5846—Reactive treatment
- C23C14/586—Nitriding
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/44—Physical vapour deposition [PVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
- H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
- H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 アルミニウムの堆積に先立ってチタン及び／
又はシリコンの露出面を有する基板を処理するための方
法を提供する。 【解決手段】 基板が、窒素プラズマを供給するプロセ
ス領域に隣接して配置され、基板上のチタンとシリコン
の露出区域が窒素でスタッフィングされ、窒化チタン
（ＴｉＮ）と、シリコンと窒素の各種化合物（Ｓｉx Ｎ
y ）とがそれぞれ形成される。窒素処理された表面、即
ちＴｉＮ及びシリコン／窒素化合物は、アルミニウムと
の相互作用に耐性を有している。このようにして、電気
絶縁性ＴｉＡｌ3 の形成及び／又はシリコンのスパイク
が低減又は除去される。
又はシリコンの露出面を有する基板を処理するための方
法を提供する。 【解決手段】 基板が、窒素プラズマを供給するプロセ
ス領域に隣接して配置され、基板上のチタンとシリコン
の露出区域が窒素でスタッフィングされ、窒化チタン
（ＴｉＮ）と、シリコンと窒素の各種化合物（Ｓｉx Ｎ
y ）とがそれぞれ形成される。窒素処理された表面、即
ちＴｉＮ及びシリコン／窒素化合物は、アルミニウムと
の相互作用に耐性を有している。このようにして、電気
絶縁性ＴｉＡｌ3 の形成及び／又はシリコンのスパイク
が低減又は除去される。
Description
【０００１】
【発明の分野】本発明は半導体デバイスを製造するため
のメタライゼーションプロセスに関する。より詳細に
は、本発明はＴｉＡｌx を形成しないサブクォータミク
ロンのＡｌ相互接続用の集積シーケンスに関する。更に
詳細には、本発明は、基板を窒素で処理して半導体デバ
イス内のチタン及びシリコン層に対するアルミニウムの
相互作用を防止するための方法に関する。
のメタライゼーションプロセスに関する。より詳細に
は、本発明はＴｉＡｌx を形成しないサブクォータミク
ロンのＡｌ相互接続用の集積シーケンスに関する。更に
詳細には、本発明は、基板を窒素で処理して半導体デバ
イス内のチタン及びシリコン層に対するアルミニウムの
相互作用を防止するための方法に関する。
【０００２】
【発明の背景】サブハーフミクロン多層メタライゼーシ
ョンは、超大規模集積（「ＶＬＳＩ」）という次世代用
の非常に重要な技術である。コンタクト、バイア、ライ
ン等を含む、ＶＬＳＩ技術の中心をなす多層フィーチャ
は、高まる回路密度で確実に形成されなければならな
い。回路密度を増加させるための一手段は、集積回路を
構成する金属導体の寸法を減少させることである。寸法
が小型化されるにつれて、動作速度が増加して電力密度
は一定に保たれるが、電流密度は縮小率に比例して増大
する。従って、フィーチャサイズが減少するにつれて、
金属フィーチャが高い導電率を有することが益々重要に
なる。
ョンは、超大規模集積（「ＶＬＳＩ」）という次世代用
の非常に重要な技術である。コンタクト、バイア、ライ
ン等を含む、ＶＬＳＩ技術の中心をなす多層フィーチャ
は、高まる回路密度で確実に形成されなければならな
い。回路密度を増加させるための一手段は、集積回路を
構成する金属導体の寸法を減少させることである。寸法
が小型化されるにつれて、動作速度が増加して電力密度
は一定に保たれるが、電流密度は縮小率に比例して増大
する。従って、フィーチャサイズが減少するにつれて、
金属フィーチャが高い導電率を有することが益々重要に
なる。
【０００３】集積回路内の金属フィーチャの導電率は、
回路の設計と使用される製作技術により、数々の現象に
よって影響される。例えば、エレクトロマイグレーショ
ン（electromigration ）は、固体の原子が電気的な力
の影響下である場所から他の場所へと移動する拡散過程
である。この影響は、急速な破壊なしで導体によって運
ばれることのできる最大電流を制限する。集積回路のア
ルミニウム導体では、電流密度は約１０6 オングストロ
ーム／ｃｍ2 未満に維持しなければならない。エレクト
ロマイグレーションは最小デバイス寸法を制限しない
が、単位時間当りの所定の接続回路素子数によって実行
し得る回路機能の数を制限する。しかし、方向性の高い
結晶構造を有する導体は、エレクトロマイグレーション
に対して向上された耐性を示す。従って、集積回路の寸
法形状が縮小するにつれて、方向性の高い膜のニーズが
増大する。＜１１１＞の結晶方向を有するアルミニウム
膜層を基板上に形成することが理想的であり、もってこ
れらの小さな寸法形状での膜のエレクトロマイグレーシ
ョン耐性が改善される。通常は、Ｔｉ下層を用いてＡｌ
の＜１１１＞の結晶方向が改善される。
回路の設計と使用される製作技術により、数々の現象に
よって影響される。例えば、エレクトロマイグレーショ
ン（electromigration ）は、固体の原子が電気的な力
の影響下である場所から他の場所へと移動する拡散過程
である。この影響は、急速な破壊なしで導体によって運
ばれることのできる最大電流を制限する。集積回路のア
ルミニウム導体では、電流密度は約１０6 オングストロ
ーム／ｃｍ2 未満に維持しなければならない。エレクト
ロマイグレーションは最小デバイス寸法を制限しない
が、単位時間当りの所定の接続回路素子数によって実行
し得る回路機能の数を制限する。しかし、方向性の高い
結晶構造を有する導体は、エレクトロマイグレーション
に対して向上された耐性を示す。従って、集積回路の寸
法形状が縮小するにつれて、方向性の高い膜のニーズが
増大する。＜１１１＞の結晶方向を有するアルミニウム
膜層を基板上に形成することが理想的であり、もってこ
れらの小さな寸法形状での膜のエレクトロマイグレーシ
ョン耐性が改善される。通常は、Ｔｉ下層を用いてＡｌ
の＜１１１＞の結晶方向が改善される。
【０００４】電気的抵抗層ＴｉＡｌ3 の形成がチタン
（Ｔｉ）とアルミニウム（Ａｌ）の層の相互作用で生じ
た場合には、金属の導電率に影響する別の現象も存在す
る。ＴｉＡｌ3 は、特にサブクォータミクロンのバイア
等の小型フィーチャサイズで電気抵抗を増加させると考
えられている。ＴｉＡｌ3 の形成は、ストレスマイグレ
ーション（ stress migration ）と膜のエッチングにと
っても不利と考えられている。しかし、チタンとアルミ
ニウムは共に、集積回路内の導電金属デバイスの形成に
通常的に使用される導電金属である。チタンとアルミニ
ウムの両者の独特な物理特性は、様々な組合せで有益に
使用されて、その組合せなしで作られたものより優れた
デバイスを生産する。従って、それらの相互作用を最小
化又は防止する方法を見い出だすことが最も有益であ
る。
（Ｔｉ）とアルミニウム（Ａｌ）の層の相互作用で生じ
た場合には、金属の導電率に影響する別の現象も存在す
る。ＴｉＡｌ3 は、特にサブクォータミクロンのバイア
等の小型フィーチャサイズで電気抵抗を増加させると考
えられている。ＴｉＡｌ3 の形成は、ストレスマイグレ
ーション（ stress migration ）と膜のエッチングにと
っても不利と考えられている。しかし、チタンとアルミ
ニウムは共に、集積回路内の導電金属デバイスの形成に
通常的に使用される導電金属である。チタンとアルミニ
ウムの両者の独特な物理特性は、様々な組合せで有益に
使用されて、その組合せなしで作られたものより優れた
デバイスを生産する。従って、それらの相互作用を最小
化又は防止する方法を見い出だすことが最も有益であ
る。
【０００５】チタンは、シリコン又は二酸化シリコン層
とアルミニウム等の導電金属層の間の「接着(glue)」層
として役立つことが知られている。用語の「接着」層が
意味するように、チタンは、アルミニウム等の他の多く
の導電金属よりも良好にシリコンに付着し、隣接する導
電金属と強力に結合する。
とアルミニウム等の導電金属層の間の「接着(glue)」層
として役立つことが知られている。用語の「接着」層が
意味するように、チタンは、アルミニウム等の他の多く
の導電金属よりも良好にシリコンに付着し、隣接する導
電金属と強力に結合する。
【０００６】アルミニウムは、その高い導電率と良好な
処理性によって、集積回路の各所に導電性のメタルライ
ン及びフィーチャを形成するために役立つことが知られ
ている。アルミニウムは、物理気相堆積（ＰＶＤ）と化
学気相堆積（ＣＶＤ）の両者を含む様々な技術で堆積さ
れ得る。しかし、アルミニウムは、シリコンの構造を侵
してデバイス不良の原因となることも知られており、電
流密度が高いとエレクトロマイグレーションを起こす場
合もある。アルミニウムスパイクは、アルミニウム層と
シリコン層との間にＴｉ又はＴｉＮ等の連続バリヤ層を
用いることによって最小化される。アルミニウムのエレ
クトロマイグレーション耐性は、高い結晶構造の形成及
び／又はアルミニウム／銅合金の提供によって増大す
る。アルミニウム／銅合金は、アルミニウムと共に銅を
堆積すること、即ちＰＶＤ−Ａｌ／Ｃｕによって形成し
てもよいし、アルミニウムをドーピングした後に銅を堆
積、拡散して形成してもよい。
処理性によって、集積回路の各所に導電性のメタルライ
ン及びフィーチャを形成するために役立つことが知られ
ている。アルミニウムは、物理気相堆積（ＰＶＤ）と化
学気相堆積（ＣＶＤ）の両者を含む様々な技術で堆積さ
れ得る。しかし、アルミニウムは、シリコンの構造を侵
してデバイス不良の原因となることも知られており、電
流密度が高いとエレクトロマイグレーションを起こす場
合もある。アルミニウムスパイクは、アルミニウム層と
シリコン層との間にＴｉ又はＴｉＮ等の連続バリヤ層を
用いることによって最小化される。アルミニウムのエレ
クトロマイグレーション耐性は、高い結晶構造の形成及
び／又はアルミニウム／銅合金の提供によって増大す
る。アルミニウム／銅合金は、アルミニウムと共に銅を
堆積すること、即ちＰＶＤ−Ａｌ／Ｃｕによって形成し
てもよいし、アルミニウムをドーピングした後に銅を堆
積、拡散して形成してもよい。
【０００７】Ｔｉは、バイア、トレンチ等への流れを可
能にするための濡れ層として通常的に用いられる。しか
し、ＴｉＡｌ3 の形成によって、ラインとバイアの抵抗
が増加される。電気抵抗性のＴｉＡｌ3 の形成を最小化
するか或いは防止するための一方法は、チタンとアルミ
ニウムの層を窒化チタン（ＴｉＮ）の層で分離すること
である。ＴｉＮ層の利点は、それがチタンとアルミニウ
ムとの間の良好な結合をもたらすにもかかわらず、アル
ミニウムと相互作用しないことである。しかし、ＴｉＮ
は剥離してチャンバ壁に不完全に付着する傾向があり、
チャンバ内の粒子源となる可能性がある。
能にするための濡れ層として通常的に用いられる。しか
し、ＴｉＡｌ3 の形成によって、ラインとバイアの抵抗
が増加される。電気抵抗性のＴｉＡｌ3 の形成を最小化
するか或いは防止するための一方法は、チタンとアルミ
ニウムの層を窒化チタン（ＴｉＮ）の層で分離すること
である。ＴｉＮ層の利点は、それがチタンとアルミニウ
ムとの間の良好な結合をもたらすにもかかわらず、アル
ミニウムと相互作用しないことである。しかし、ＴｉＮ
は剥離してチャンバ壁に不完全に付着する傾向があり、
チャンバ内の粒子源となる可能性がある。
【０００８】Ｔｉ／ＴｉＮ／Ａｌの堆積シーケンスがＴ
ｉＡｌ3 の形成を低減することを示したが、このシーケ
ンスでは、Ａｌとの全ての相互作用を防止するために、
ＴｉＮ層がＴｉ層全体を覆わなくてはならない。残念な
がら、メタライゼーション積層部に更に連続層を加える
ことは、フィーチャサイズを減少させる。メタライゼー
ション積層部の厚さの急激な増加を抑えるには、非常に
薄く、必ずしも連続でないＴｉＮ層を使用するのが一般
的である。Ｔｉの極薄層かサブアトミック層のみを用い
てＣＶＤ−Ａｌの核を形成させる場合、ＴｉＮ層は、Ｔ
ｉＡｌ3 の形成を防止するために全てのＴｉを覆わなけ
ればならず、またシリコンへのアルミニウムのマイグレ
ーション／侵入を防ぐために全てのＳｉを、ＴｉかＴｉ
Ｎによって覆わなければならない。
ｉＡｌ3 の形成を低減することを示したが、このシーケ
ンスでは、Ａｌとの全ての相互作用を防止するために、
ＴｉＮ層がＴｉ層全体を覆わなくてはならない。残念な
がら、メタライゼーション積層部に更に連続層を加える
ことは、フィーチャサイズを減少させる。メタライゼー
ション積層部の厚さの急激な増加を抑えるには、非常に
薄く、必ずしも連続でないＴｉＮ層を使用するのが一般
的である。Ｔｉの極薄層かサブアトミック層のみを用い
てＣＶＤ−Ａｌの核を形成させる場合、ＴｉＮ層は、Ｔ
ｉＡｌ3 の形成を防止するために全てのＴｉを覆わなけ
ればならず、またシリコンへのアルミニウムのマイグレ
ーション／侵入を防ぐために全てのＳｉを、ＴｉかＴｉ
Ｎによって覆わなければならない。
【０００９】ＴｉとＴｉＮの両層の更なる制約は、それ
らが従来からＰＶＤプロセスで堆積されきたことであ
る。従来のＰＶＤ技術は、比較的安価で、フィールド
（ウェーハの最上面や最外面）に対してコンフォーマル
（コンフォーマル性を有する）なカバレッジを提供でき
るが、同技術は高アスペクト比のバイアその他のフィー
チャの壁面と床面を覆うにはあまり適していない。従っ
て、フィールドより上で連続するＴｉＮ層はバイア内で
は連続ではないかもしれない。バイアの床の不連続なＴ
ｉＮ層は特に問題である。その理由は、もってＴｉとＡ
ｌが相互作用する可能性があり、金属プラグとフィーチ
ャ間のコンタクト面を跨ぐ電気絶縁性ＴｉＡｌ3 が形成
される可能性があるからである。
らが従来からＰＶＤプロセスで堆積されきたことであ
る。従来のＰＶＤ技術は、比較的安価で、フィールド
（ウェーハの最上面や最外面）に対してコンフォーマル
（コンフォーマル性を有する）なカバレッジを提供でき
るが、同技術は高アスペクト比のバイアその他のフィー
チャの壁面と床面を覆うにはあまり適していない。従っ
て、フィールドより上で連続するＴｉＮ層はバイア内で
は連続ではないかもしれない。バイアの床の不連続なＴ
ｉＮ層は特に問題である。その理由は、もってＴｉとＡ
ｌが相互作用する可能性があり、金属プラグとフィーチ
ャ間のコンタクト面を跨ぐ電気絶縁性ＴｉＡｌ3 が形成
される可能性があるからである。
【００１０】更に、バイア内にＰＶＤ−Ｔｉ／ＴｉＮを
堆積させた後でも、バイアは、シリコンコンタクトの場
合、特にバイアの側壁の基部とバイアの床の周縁に沿っ
て、依然として露出シリコンの区域を有する可能性があ
る。バイアにおけるシリコンの不完全なカバレッジは、
バイアがオーバーエッチングされて、不規則、又は下方
に広がるプロフィールを有するような場合に、一層悪化
する恐れがある。後に露出シリコン上に直接堆積される
アルミニウムによって、シリコン内でアルミニウムがマ
イグレーションする可能性がある。
堆積させた後でも、バイアは、シリコンコンタクトの場
合、特にバイアの側壁の基部とバイアの床の周縁に沿っ
て、依然として露出シリコンの区域を有する可能性があ
る。バイアにおけるシリコンの不完全なカバレッジは、
バイアがオーバーエッチングされて、不規則、又は下方
に広がるプロフィールを有するような場合に、一層悪化
する恐れがある。後に露出シリコン上に直接堆積される
アルミニウムによって、シリコン内でアルミニウムがマ
イグレーションする可能性がある。
【００１１】ＴｉＮのバリヤ特性は、アニーリング又は
膜への酸素の取込によって向上できることが知られてい
る。酸素はＴｉＮの結晶粒界間の空間を充填する。アニ
ーリングは急速熱アニール（ＲＴＡ）チャンバ内で行わ
れるか、酸素雰囲気内で加熱することによって実行でき
る。ＴｉＮの酸素処理は、Ａｌに対する良好なバリヤ層
を提供することによって、スパイクの可能性を低減す
る。
膜への酸素の取込によって向上できることが知られてい
る。酸素はＴｉＮの結晶粒界間の空間を充填する。アニ
ーリングは急速熱アニール（ＲＴＡ）チャンバ内で行わ
れるか、酸素雰囲気内で加熱することによって実行でき
る。ＴｉＮの酸素処理は、Ａｌに対する良好なバリヤ層
を提供することによって、スパイクの可能性を低減す
る。
【００１２】従って、チタンとシリコンに対するアルミ
ニウムの相互作用を防止するプロセスのニーズが存在す
る。プロセスが従来型処理チャンバで実行され、必要な
処理ステップが少なく、処理時間が低減されれば望まし
いだろう。また、プロセスがメタライゼーション積層部
の厚さを低減すると同時に、ＴｉＡｌ3 の形成を防止で
きれば望ましいであろう。プロセスが粒子の発生量を低
減すれば、更に望ましいであろう。
ニウムの相互作用を防止するプロセスのニーズが存在す
る。プロセスが従来型処理チャンバで実行され、必要な
処理ステップが少なく、処理時間が低減されれば望まし
いだろう。また、プロセスがメタライゼーション積層部
の厚さを低減すると同時に、ＴｉＡｌ3 の形成を防止で
きれば望ましいであろう。プロセスが粒子の発生量を低
減すれば、更に望ましいであろう。
【００１３】
【発明の概要】本発明は、基板上にチタンを堆積すると
共にチタンを窒素プラズマ（Ｎ2 ）に暴露させるステッ
プを有する、基板上に窒化チタンを形成する方法を提供
する。これらのステップは要望に応じて反復されること
もできる。チタンは化学気相堆積（ＣＶＤ）で堆積され
てもよいし、高密度プラズマＰＶＤ（イオン金属プラズ
マとして知られる）は勿論、標準ＰＶＤ及びコリメート
式ＰＶＤを含む物理気相堆積（ＰＶＤ）によって堆積さ
れてもよい。窒素は、約５〜５００ｓｃｃｍ、好ましく
は約３００ｓｃｃｍの速度で、基板に隣接したプロセス
領域に供給される。また、チタンを、窒素の存在下で基
板に隣接したプロセス領域内にエネルギを容量的又は誘
導的に結合することによって提供される窒素プラズマに
暴露させることもできる。窒化チタンは、ニュークリエ
ーション（nucleation、核形成）層を形成するであろう
し、或いは不連続又は連続のサブアトミック層を形成す
るであろう。
共にチタンを窒素プラズマ（Ｎ2 ）に暴露させるステッ
プを有する、基板上に窒化チタンを形成する方法を提供
する。これらのステップは要望に応じて反復されること
もできる。チタンは化学気相堆積（ＣＶＤ）で堆積され
てもよいし、高密度プラズマＰＶＤ（イオン金属プラズ
マとして知られる）は勿論、標準ＰＶＤ及びコリメート
式ＰＶＤを含む物理気相堆積（ＰＶＤ）によって堆積さ
れてもよい。窒素は、約５〜５００ｓｃｃｍ、好ましく
は約３００ｓｃｃｍの速度で、基板に隣接したプロセス
領域に供給される。また、チタンを、窒素の存在下で基
板に隣接したプロセス領域内にエネルギを容量的又は誘
導的に結合することによって提供される窒素プラズマに
暴露させることもできる。窒化チタンは、ニュークリエ
ーション（nucleation、核形成）層を形成するであろう
し、或いは不連続又は連続のサブアトミック層を形成す
るであろう。
【００１４】本発明の別の局面は、基板上にチタンを堆
積するステップと、チタンを窒素と接触させて窒化チタ
ンを形成するステップと、窒化チタン上にアルミニウム
を堆積するステップとを含む基板処理方法を提供する。
アルミニウムは、ＣＶＤかＰＶＤのいずれかで堆積され
る。アルミニウムは次いで、約３５０〜６００℃の温度
で加熱される。通常アルミニウムは約４００〜５００℃
でアニールされる。このプロセスは、約３−０μΩｃｍ
Ｏｈｍｓ未満のシート抵抗率を有するアニーリングされ
たアルミニウムを提供する。
積するステップと、チタンを窒素と接触させて窒化チタ
ンを形成するステップと、窒化チタン上にアルミニウム
を堆積するステップとを含む基板処理方法を提供する。
アルミニウムは、ＣＶＤかＰＶＤのいずれかで堆積され
る。アルミニウムは次いで、約３５０〜６００℃の温度
で加熱される。通常アルミニウムは約４００〜５００℃
でアニールされる。このプロセスは、約３−０μΩｃｍ
Ｏｈｍｓ未満のシート抵抗率を有するアニーリングされ
たアルミニウムを提供する。
【００１５】本発明の更に別の局面は、基板を処理する
方法を提供する。その方法は、基板上にチタンを堆積す
るステップと、チタンを窒素に接触させて窒化チタンを
形成するステップと、窒化チタン上にアルミニウムの第
１層を堆積するステップと、アルミニウムの第１層を覆
ってＰＶＤウォームアルミニウムの第２層を堆積するス
テップとを有する。方法は更にアルミニウム上に窒化チ
タンを堆積するステップを含んでもよい。
方法を提供する。その方法は、基板上にチタンを堆積す
るステップと、チタンを窒素に接触させて窒化チタンを
形成するステップと、窒化チタン上にアルミニウムの第
１層を堆積するステップと、アルミニウムの第１層を覆
ってＰＶＤウォームアルミニウムの第２層を堆積するス
テップとを有する。方法は更にアルミニウム上に窒化チ
タンを堆積するステップを含んでもよい。
【００１６】本発明の更なる局面は、シリコンが約０．
５ｍＴｏｒｒ〜５Ｔｏｒｒの、好ましくは約１．５Ｔｏ
ｒｒの圧力で窒素プラズマに暴露されるような、シリコ
ン面を有する基板処理方法を提供する。その方法は、基
板上にチタンを堆積するステップと、窒化チタンを形成
するためにチタンを窒素に接触させるステップと、オプ
ションとして、窒化チタン上にアルミニウムの第１層を
堆積するステップと、アルミニウムの第１層を覆ってＰ
ＶＤウォームアルミニウム（即ち３８０℃以下の基板温
度で堆積したアルミニウム）の第２層を堆積するステッ
プとを含んでもよい。
５ｍＴｏｒｒ〜５Ｔｏｒｒの、好ましくは約１．５Ｔｏ
ｒｒの圧力で窒素プラズマに暴露されるような、シリコ
ン面を有する基板処理方法を提供する。その方法は、基
板上にチタンを堆積するステップと、窒化チタンを形成
するためにチタンを窒素に接触させるステップと、オプ
ションとして、窒化チタン上にアルミニウムの第１層を
堆積するステップと、アルミニウムの第１層を覆ってＰ
ＶＤウォームアルミニウム（即ち３８０℃以下の基板温
度で堆積したアルミニウム）の第２層を堆積するステッ
プとを含んでもよい。
【００１７】本発明の更なる局面では、露出チタンとシ
リコンとを有する基板が、基板に隣接したプロセス領域
に窒素を約０．５〜５Ｔｏｒｒの圧力で供給し、プロセ
ス領域内でプラズマを点火して、露出チタンを窒化チタ
ンに変換し、露出シリコンを窒化シリコンに変換するこ
とによって、処理される。
リコンとを有する基板が、基板に隣接したプロセス領域
に窒素を約０．５〜５Ｔｏｒｒの圧力で供給し、プロセ
ス領域内でプラズマを点火して、露出チタンを窒化チタ
ンに変換し、露出シリコンを窒化シリコンに変換するこ
とによって、処理される。
【００１８】本発明の上記の特徴、利点及び目的を獲得
する方法を細部にわたって理解できるように、上記に簡
単に要約した本発明を、添付図面で示す実施形態を参照
して更に詳細に説明する。しかし、添付図面は本発明の
代表的な実施形態を説明するだけのものであって、その
範囲を限定するものと見なしてはならない。というの
は、本発明では、他の同等に有効な実施形態が認められ
る可能性があるからである。
する方法を細部にわたって理解できるように、上記に簡
単に要約した本発明を、添付図面で示す実施形態を参照
して更に詳細に説明する。しかし、添付図面は本発明の
代表的な実施形態を説明するだけのものであって、その
範囲を限定するものと見なしてはならない。というの
は、本発明では、他の同等に有効な実施形態が認められ
る可能性があるからである。
【００１９】
【実施形態の詳細な説明】本発明は一般に、チタン及び
／又はシリコンの露出面を有する基板を、アルミニウム
を堆積する前に処理するための方法を提供する。基板
は、窒素プラズマを提供するプロセス領域に隣接して配
置することができるように、基板上のチタンとシリコン
の露出区域が窒素に曝されて（窒素でスタッフィングさ
れて）窒化チタン（ＴｉＮ）、及びシリコンと窒素の各
種化合物（Ｓｉx Ｎy ）がそれぞれ形成される。窒素で
処理された表面、即ちＴｉＮ及びシリコン／窒素化合物
は、アルミニウムとの相互作用に耐性を有する。このよ
うにして、電気絶縁性ＴｉＡｌ3 の形成、及び／又はシ
リコンのスパイクが低減されるか除去される。
／又はシリコンの露出面を有する基板を、アルミニウム
を堆積する前に処理するための方法を提供する。基板
は、窒素プラズマを提供するプロセス領域に隣接して配
置することができるように、基板上のチタンとシリコン
の露出区域が窒素に曝されて（窒素でスタッフィングさ
れて）窒化チタン（ＴｉＮ）、及びシリコンと窒素の各
種化合物（Ｓｉx Ｎy ）がそれぞれ形成される。窒素で
処理された表面、即ちＴｉＮ及びシリコン／窒素化合物
は、アルミニウムとの相互作用に耐性を有する。このよ
うにして、電気絶縁性ＴｉＡｌ3 の形成、及び／又はシ
リコンのスパイクが低減されるか除去される。
【００２０】本発明の一局面では、チタンを窒素スタッ
フィングして窒化チタンを形成するための方法を提供す
る。プロセスは、電気絶縁性ＴｉＡｌ3 の形成をもたら
すチタンとアルミニウムの相互作用を低減又は防止する
ために有益である。連続及び不連続のチタン層が共に、
窒素プラズマに露出することによって本発明に従って処
理できる。プラズマ中の窒素イオンは、チタンを衝撃す
ると共にチタンと反応して窒化チタンを形成する。窒化
チタンは、アルミニウムとの相互作用に耐性を有し、Ｔ
ｉ／Ａｌ積層部又はＴｉ／ＴｉＮ／Ａｌ積層部よりも低
いシート抵抗値を有するＴｉ／Ｎ2 スタッフィング／Ａ
ｌメタライゼーション積層部を提供できる。
フィングして窒化チタンを形成するための方法を提供す
る。プロセスは、電気絶縁性ＴｉＡｌ3 の形成をもたら
すチタンとアルミニウムの相互作用を低減又は防止する
ために有益である。連続及び不連続のチタン層が共に、
窒素プラズマに露出することによって本発明に従って処
理できる。プラズマ中の窒素イオンは、チタンを衝撃す
ると共にチタンと反応して窒化チタンを形成する。窒化
チタンは、アルミニウムとの相互作用に耐性を有し、Ｔ
ｉ／Ａｌ積層部又はＴｉ／ＴｉＮ／Ａｌ積層部よりも低
いシート抵抗値を有するＴｉ／Ｎ2 スタッフィング／Ａ
ｌメタライゼーション積層部を提供できる。
【００２１】本発明の別の局面では、ＣＶＤ−Ａｌ等の
ＣＶＤ金属堆積の核を形成するためにニュークリエーシ
ョン層を形成する方法を提供する。Ｔｉ又はＴｉＮの単
分子層（即ち非常に薄い、好ましくはコンフォーマル
層）やサブアトミック層（即ち、決して連続層ではない
層）は、ＣＶＤ−Ａｌの核を形成して、その上に堆積す
るＡｌに、エレクトロマイグレーションに対する耐性の
増加を示す結晶性の高い構造を持たせることが分かって
いる。本発明によれば、ＴｉＮの薄層は、ＰＶＤ−Ｔｉ
の薄層を堆積させて、Ｔｉを窒素プラズマに暴露するこ
とによって、形成できる。チタンのＮ2 スタッフィング
は、まず、好ましくは約５０〜５００オングストローム
の厚さを有する薄いチタン層を堆積することによって行
われる。チタンは、アルゴン（Ａｒ）スパッタリングガ
ス中で、約５〜３０秒、チタンターゲットをスパッタリ
ングすることによって堆積することが望ましい。スパッ
タリング時にＮ2 が存在しなかった場合は、次いでそれ
をチャンバに導入して、チャンバ内でプラズマを点火(s
truck)することによってＴｉとＮ2 の間の反応が促進さ
れる。プラズマはスタッフィングの好ましい方法とし
て、Ｎ2 をＴｉ上に供給し、熱反応等の異なる反応によ
ってＴｉとＮ2 と間の反応を促進してもよい。プラズマ
が使用される場合、Ｎ2 を約５〜５００ｓｃｃｍの速度
でチャンバに供給すると同時に、チャンバを約０．５ｍ
Ｔｏｒｒ〜５Ｔｏｒｒの圧力に維持することが望まし
い。電力を容量的或いは誘電的のいずれかでチャンバに
結合して、Ｎ2 を、ウェーハ上のＴｉと反応する励起中
性体(excited neutrals)等に励起する。ウェーハ温度
は、ほぼ室温から約５００℃までの範囲に維持すること
が望ましい。シリコンのＮ2 スタッフィング用の好まし
い条件は、チタンの存在を必要としないことを除いて、
Ｎ2 スタッフィングチタンの場合と同様であることを認
識すべきである。
ＣＶＤ金属堆積の核を形成するためにニュークリエーシ
ョン層を形成する方法を提供する。Ｔｉ又はＴｉＮの単
分子層（即ち非常に薄い、好ましくはコンフォーマル
層）やサブアトミック層（即ち、決して連続層ではない
層）は、ＣＶＤ−Ａｌの核を形成して、その上に堆積す
るＡｌに、エレクトロマイグレーションに対する耐性の
増加を示す結晶性の高い構造を持たせることが分かって
いる。本発明によれば、ＴｉＮの薄層は、ＰＶＤ−Ｔｉ
の薄層を堆積させて、Ｔｉを窒素プラズマに暴露するこ
とによって、形成できる。チタンのＮ2 スタッフィング
は、まず、好ましくは約５０〜５００オングストローム
の厚さを有する薄いチタン層を堆積することによって行
われる。チタンは、アルゴン（Ａｒ）スパッタリングガ
ス中で、約５〜３０秒、チタンターゲットをスパッタリ
ングすることによって堆積することが望ましい。スパッ
タリング時にＮ2 が存在しなかった場合は、次いでそれ
をチャンバに導入して、チャンバ内でプラズマを点火(s
truck)することによってＴｉとＮ2 の間の反応が促進さ
れる。プラズマはスタッフィングの好ましい方法とし
て、Ｎ2 をＴｉ上に供給し、熱反応等の異なる反応によ
ってＴｉとＮ2 と間の反応を促進してもよい。プラズマ
が使用される場合、Ｎ2 を約５〜５００ｓｃｃｍの速度
でチャンバに供給すると同時に、チャンバを約０．５ｍ
Ｔｏｒｒ〜５Ｔｏｒｒの圧力に維持することが望まし
い。電力を容量的或いは誘電的のいずれかでチャンバに
結合して、Ｎ2 を、ウェーハ上のＴｉと反応する励起中
性体(excited neutrals)等に励起する。ウェーハ温度
は、ほぼ室温から約５００℃までの範囲に維持すること
が望ましい。シリコンのＮ2 スタッフィング用の好まし
い条件は、チタンの存在を必要としないことを除いて、
Ｎ2 スタッフィングチタンの場合と同様であることを認
識すべきである。
【００２２】本発明は次の利点を提供する。第１に、Ｔ
ｉを全露出面と反応させてＴｉＮを形成することによっ
てＴｉＡｌ3 の形成を最小化するか完全に除去する。Ｔ
ｉの一部が残っている場合でも、極薄Ｔｉニュークリエ
ーション層の使用は、Ａｌ等の金属との反応に利用可能
なＴｉの量を低減するので、ＴｉＡｌ3 の形成を低減す
る。第２に、ニュークリエーション層を提供するために
ＰＶＤ−ＴｉやＰＶＤ−ＴｉＮやＰＶＤ−Ｔｉ／Ｎ2 の
スタッフィングを用いることは、ＣＶＤ−Ａｌ用のニュ
ークリエーション層を堆積するためのＣＶＤチャンバの
使用を排除する。薄膜堆積用ＰＶＤ技術が好ましいとい
うのは、結果としての膜が通常、他の膜よりも純度が高
く、且つＰＶＤ技術の方がコストが安いからである。第
３に、本発明のプロセスは、非常に小さいフィーチャサ
イズまで拡張できるが、それは、濡れ層の堆積の核を形
成するには、特にＴｉ又はＴｉＮの高密度プラズマ堆積
を用いてニュークリエーション層を堆積する場合に、コ
ンフォーマルなニュークリエーションや連続的なニュー
クリエーションが必要とされないからである。
ｉを全露出面と反応させてＴｉＮを形成することによっ
てＴｉＡｌ3 の形成を最小化するか完全に除去する。Ｔ
ｉの一部が残っている場合でも、極薄Ｔｉニュークリエ
ーション層の使用は、Ａｌ等の金属との反応に利用可能
なＴｉの量を低減するので、ＴｉＡｌ3 の形成を低減す
る。第２に、ニュークリエーション層を提供するために
ＰＶＤ−ＴｉやＰＶＤ−ＴｉＮやＰＶＤ−Ｔｉ／Ｎ2 の
スタッフィングを用いることは、ＣＶＤ−Ａｌ用のニュ
ークリエーション層を堆積するためのＣＶＤチャンバの
使用を排除する。薄膜堆積用ＰＶＤ技術が好ましいとい
うのは、結果としての膜が通常、他の膜よりも純度が高
く、且つＰＶＤ技術の方がコストが安いからである。第
３に、本発明のプロセスは、非常に小さいフィーチャサ
イズまで拡張できるが、それは、濡れ層の堆積の核を形
成するには、特にＴｉ又はＴｉＮの高密度プラズマ堆積
を用いてニュークリエーション層を堆積する場合に、コ
ンフォーマルなニュークリエーションや連続的なニュー
クリエーションが必要とされないからである。
【００２３】本発明は、シーケンスＴｉ／Ｎ2−スタッ
フィング／ＣＶＤ−Ａｌ／ウォームＰＶＤＡｌの後のウ
ォームＡｌ平坦化プロセスで有利に使用できる。このメ
タライゼーション積層部では、連続の濡れ層が良好なコ
ンフォーマルカバレッジを達成する鍵である。ＣＶＤ−
Ａｌ等の、ＣＶＤ金属の連続した濡れ層が、ＴｉＮの薄
膜上で成長される。ニュークリエーション層は、ＣＶＤ
堆積の核を形成するためにバイアの内部で連続膜である
必要がないので、より広範囲の膜厚が使用可能となり、
ＣＶＤ／ＰＶＤ集積技術の能力を拡大する。発明者は、
以前に、ＣＶＤ−Ａｌ等の薄い連続金属膜が良好な濡れ
層であることを発見した。Ａｌ等の金属を含む濡れ層
は、同時係属中の米国特許出願第08/561,605号明細書に
開示されているように、ＰＶＤ金属堆積に用いられる埋
込プロセスや流れプロセスを助長して低温（≦３８０
℃）堆積プロセスをもたらす。
フィング／ＣＶＤ−Ａｌ／ウォームＰＶＤＡｌの後のウ
ォームＡｌ平坦化プロセスで有利に使用できる。このメ
タライゼーション積層部では、連続の濡れ層が良好なコ
ンフォーマルカバレッジを達成する鍵である。ＣＶＤ−
Ａｌ等の、ＣＶＤ金属の連続した濡れ層が、ＴｉＮの薄
膜上で成長される。ニュークリエーション層は、ＣＶＤ
堆積の核を形成するためにバイアの内部で連続膜である
必要がないので、より広範囲の膜厚が使用可能となり、
ＣＶＤ／ＰＶＤ集積技術の能力を拡大する。発明者は、
以前に、ＣＶＤ−Ａｌ等の薄い連続金属膜が良好な濡れ
層であることを発見した。Ａｌ等の金属を含む濡れ層
は、同時係属中の米国特許出願第08/561,605号明細書に
開示されているように、ＰＶＤ金属堆積に用いられる埋
込プロセスや流れプロセスを助長して低温（≦３８０
℃）堆積プロセスをもたらす。
【００２４】図１は、金属層１４上に堆積した、ＳｉＯ
2 等の誘電層１２を有する処理済基板１０の部分断面図
を示す。本発明の一局面によれば、誘電層１２が、貫通
するバイア１６を含むようにパターニングされる。続い
て、薄いニュークリエーション膜１８が、誘電層１２の
フィールド上とバイア１６の内部に堆積される。好まし
いニュークリエーション層１８は、ＴｉＮを形成するた
めに窒素スタッフィングされたＰＶＤ−Ｔｉによって提
供される。従来の知識とは逆に、この層は連続である必
要はなく、ＰＶＤ技術を使って堆積でき、最小厚さで膜
の品質を改善する。好ましいニュークリエーション層の
シーケンスは、単分子層から約２００オングストローム
のＰＶＤ−Ｔｉまでの間で構成され、その後、窒素スタ
ッフィングされる。
2 等の誘電層１２を有する処理済基板１０の部分断面図
を示す。本発明の一局面によれば、誘電層１２が、貫通
するバイア１６を含むようにパターニングされる。続い
て、薄いニュークリエーション膜１８が、誘電層１２の
フィールド上とバイア１６の内部に堆積される。好まし
いニュークリエーション層１８は、ＴｉＮを形成するた
めに窒素スタッフィングされたＰＶＤ−Ｔｉによって提
供される。従来の知識とは逆に、この層は連続である必
要はなく、ＰＶＤ技術を使って堆積でき、最小厚さで膜
の品質を改善する。好ましいニュークリエーション層の
シーケンスは、単分子層から約２００オングストローム
のＰＶＤ−Ｔｉまでの間で構成され、その後、窒素スタ
ッフィングされる。
【００２５】極薄ニュークリエーション層は、フィール
ド上に金属濡れ層の制御された堆積を提供し、後続する
ＰＶＤ金属層を含む堆積金属層の改善された形態とテク
スチャを提供するために、本明細書に援用されている同
時係属中の通常的に譲渡された米国特許出願第08/622,9
41号明細書に記載された技術を使って基板上に堆積され
てもよい。
ド上に金属濡れ層の制御された堆積を提供し、後続する
ＰＶＤ金属層を含む堆積金属層の改善された形態とテク
スチャを提供するために、本明細書に援用されている同
時係属中の通常的に譲渡された米国特許出願第08/622,9
41号明細書に記載された技術を使って基板上に堆積され
てもよい。
【００２６】図２は図１の基板１０の部分断面略図で、
フィールド上とバイア内に堆積した、ＣＶＤ−Ａｌ層等
の薄い濡れ層２０を示す。ＣＶＤ−Ａｌは、高アスペク
ト比を有する小開口部の良好なボトムカバレッジと連続
ステップカバレッジを提供することが分かっている。Ｃ
ＶＤ−Ａｌ層２８は、前駆物質ガスとしてＤＭＡＨの熱
分解を用いてニュークリエーション層上に堆積すること
が望ましい。約１００〜３００オングストロームのＣＶ
Ｄ−Ａｌを、パターニングされた表面上にコンフォーマ
ルに堆積させて、後続のバイア埋込用の連続濡れ層２８
を提供することが望ましい。
フィールド上とバイア内に堆積した、ＣＶＤ−Ａｌ層等
の薄い濡れ層２０を示す。ＣＶＤ−Ａｌは、高アスペク
ト比を有する小開口部の良好なボトムカバレッジと連続
ステップカバレッジを提供することが分かっている。Ｃ
ＶＤ−Ａｌ層２８は、前駆物質ガスとしてＤＭＡＨの熱
分解を用いてニュークリエーション層上に堆積すること
が望ましい。約１００〜３００オングストロームのＣＶ
Ｄ−Ａｌを、パターニングされた表面上にコンフォーマ
ルに堆積させて、後続のバイア埋込用の連続濡れ層２８
を提供することが望ましい。
【００２７】ＣＶＤ金属層を堆積するための好ましい反
応は、次式によるＤＭＡＨの熱リダクションである。
応は、次式によるＤＭＡＨの熱リダクションである。
【００２８】６（ＣＨ3 ）2 Ａｌ−−−２Ａｌ＋４（Ｃ
Ｈ3 ）3 Ａｌ＋３Ｈ2 Ａｌは好ましいＣＶＤ金属層の一つだが、銅（Ｃｕ）等
の他の金属も本発明の方法によって堆積することができ
る。
Ｈ3 ）3 Ａｌ＋３Ｈ2 Ａｌは好ましいＣＶＤ金属層の一つだが、銅（Ｃｕ）等
の他の金属も本発明の方法によって堆積することができ
る。
【００２９】図３は図２の基板１０の部分断面略図で、
コンフォーマな濡れ層２０（図２参照）上に低い温度で
堆積した金属層２２を示す。次に、バイア１６を、ウォ
ームＰＶＤ金属層２２の堆積等のＰＶＤ技術を使って埋
め込み、ボイドのない、抵抗率の低い相互接続部を提供
することが望ましい。ＰＶＤ技術は、構造のフィールド
上の平坦化も提供するウォーム金属堆積であることが望
ましい。
コンフォーマな濡れ層２０（図２参照）上に低い温度で
堆積した金属層２２を示す。次に、バイア１６を、ウォ
ームＰＶＤ金属層２２の堆積等のＰＶＤ技術を使って埋
め込み、ボイドのない、抵抗率の低い相互接続部を提供
することが望ましい。ＰＶＤ技術は、構造のフィールド
上の平坦化も提供するウォーム金属堆積であることが望
ましい。
【００３０】平坦化された金属ＰＶＤ層２２は、約１５
０℃より高く、最も好ましくは約２５０℃より高いが、
約３８０℃より低いプロセス温度で形成されることが望
ましい。金属膜の平坦化を達成するには、ＰＶＤ金属膜
を濡れＣＶＤ金属膜の堆積の直後に堆積することが望ま
しい。約２５０℃より高い温度で形成されたＰＶＤ金属
層の粒子の成長は、ＣＶＤ金属堆積中に基板のフィール
ド上に形成されるノジュール(nodules) その他の欠陥を
吸収して、方向性の高い金属ブランケット層を形成す
る。ＰＶＤプロセスは、基板を約６６０℃未満、好まし
くは約４００℃未満の温度に加熱することによって実行
される。
０℃より高く、最も好ましくは約２５０℃より高いが、
約３８０℃より低いプロセス温度で形成されることが望
ましい。金属膜の平坦化を達成するには、ＰＶＤ金属膜
を濡れＣＶＤ金属膜の堆積の直後に堆積することが望ま
しい。約２５０℃より高い温度で形成されたＰＶＤ金属
層の粒子の成長は、ＣＶＤ金属堆積中に基板のフィール
ド上に形成されるノジュール(nodules) その他の欠陥を
吸収して、方向性の高い金属ブランケット層を形成す
る。ＰＶＤプロセスは、基板を約６６０℃未満、好まし
くは約４００℃未満の温度に加熱することによって実行
される。
【００３１】ＰＶＤ金属層は少なくともわずかな量のＣ
ｕ又はその他のドーパント材料を含むことが望ましい。
これは、ＡｌＣｕターゲットを用いてＰＶＤ−ＡｌＣｕ
層をＣＶＤ濡れ金属層上に堆積するか、ＰＶＤ金属層に
次いでその上に堆積することによって達成できる。ロボ
ット及び真空可能バッファチャンバ（ robot and vacuu
m capable buffer chamber ）を介してＰＶＤとＣＶＤ
チャンバが相互リンクされた一体型プロセスで、ＰＶＤ
−ＡｌＣｕが、ＣＶＤ−ＡｌかＰＶＤ−Ａｌの後にシー
ケンシャルに続く場合には、ウェーハがチャンバ間を通
るときに、酸化層は形成されず、ＰＶＤ−ＡｌＣｕ層が
結晶粒界なしにＣＶＤ−Ａｌ層上にエピタキシャル成長
されるであろう。即ち、均一な結晶構造が両層全体に形
成される。更に、シーケンシャルなＣＶＤ−Ａｌ／ＰＶ
Ｄ−ＡｌＣｕプロセスによって、相互混合層が約３００
℃で約１５分間アニーリングされて、ＣＶＤ／ＰＶＤ層
内にＣｕの実質的に均一な分布が達成される。相互混合
ＣＶＤ／ＰＶＤ−Ａｌ層の上面が、表面の反射率を低減
して層のフォトリソグラフ性能を改善するＰＶＤ−Ｔｉ
Ｎ反射防止コーティング（「ＡＲＣ」）を堆積すること
も望ましい。
ｕ又はその他のドーパント材料を含むことが望ましい。
これは、ＡｌＣｕターゲットを用いてＰＶＤ−ＡｌＣｕ
層をＣＶＤ濡れ金属層上に堆積するか、ＰＶＤ金属層に
次いでその上に堆積することによって達成できる。ロボ
ット及び真空可能バッファチャンバ（ robot and vacuu
m capable buffer chamber ）を介してＰＶＤとＣＶＤ
チャンバが相互リンクされた一体型プロセスで、ＰＶＤ
−ＡｌＣｕが、ＣＶＤ−ＡｌかＰＶＤ−Ａｌの後にシー
ケンシャルに続く場合には、ウェーハがチャンバ間を通
るときに、酸化層は形成されず、ＰＶＤ−ＡｌＣｕ層が
結晶粒界なしにＣＶＤ−Ａｌ層上にエピタキシャル成長
されるであろう。即ち、均一な結晶構造が両層全体に形
成される。更に、シーケンシャルなＣＶＤ−Ａｌ／ＰＶ
Ｄ−ＡｌＣｕプロセスによって、相互混合層が約３００
℃で約１５分間アニーリングされて、ＣＶＤ／ＰＶＤ層
内にＣｕの実質的に均一な分布が達成される。相互混合
ＣＶＤ／ＰＶＤ−Ａｌ層の上面が、表面の反射率を低減
して層のフォトリソグラフ性能を改善するＰＶＤ−Ｔｉ
Ｎ反射防止コーティング（「ＡＲＣ」）を堆積すること
も望ましい。
【００３２】本発明の更なる局面では、Ｎ2 でスタッフ
ィングされたＴｉを用いて、窒化チタン濡れ層を形成で
きる。このシーケンスでは、Ｔｉ層はコンフォーマルで
あることが望ましい。特に好ましい濡れ層の一つは、Ｐ
ＶＤ−Ｔｉ／Ｎ2 スタッフィングのシーケンスを数回繰
り返すことによって提供される。ＴｉＮ濡れ層は、バイ
アの内部にＴｉＡｌ3 層を形成しない。Ｔｉは、ＣＶＤ
又はＰＶＤ技術によって堆積できる。
ィングされたＴｉを用いて、窒化チタン濡れ層を形成で
きる。このシーケンスでは、Ｔｉ層はコンフォーマルで
あることが望ましい。特に好ましい濡れ層の一つは、Ｐ
ＶＤ−Ｔｉ／Ｎ2 スタッフィングのシーケンスを数回繰
り返すことによって提供される。ＴｉＮ濡れ層は、バイ
アの内部にＴｉＡｌ3 層を形成しない。Ｔｉは、ＣＶＤ
又はＰＶＤ技術によって堆積できる。
【００３３】
【実施例】４つの異なるメタライゼーションプロセスで
のＴｉＡｌ3 の形成によるシート抵抗を決定するために
実験を行った。４つの基板を得て、メタライゼーション
シーケンスを除いて同一条件下で処理した。ＰＶＤアル
ミニウム堆積温度は約１７０℃で、ＰＶＤチタン堆積温
度は約２５０℃であった。窒素スタッフィングは、基板
温度約３５０℃、圧力約１Ｔｏｒｒ、及び約７００Ｗの
電力で運転された容量結合プラズマで行われた。
のＴｉＡｌ3 の形成によるシート抵抗を決定するために
実験を行った。４つの基板を得て、メタライゼーション
シーケンスを除いて同一条件下で処理した。ＰＶＤアル
ミニウム堆積温度は約１７０℃で、ＰＶＤチタン堆積温
度は約２５０℃であった。窒素スタッフィングは、基板
温度約３５０℃、圧力約１Ｔｏｒｒ、及び約７００Ｗの
電力で運転された容量結合プラズマで行われた。
【００３４】最初の基板には、ＴｉＡｌ3 の形成によっ
て生じるシート抵抗の低減を例証するために、約５００
オングストロームのＴｉと約１０００オングストローム
のＡｌを堆積した。第２の基板には、約５００オングス
トロームのＴｉを窒素スタッフィング条件下で約１分間
堆積した後、約１０００オングストロームのＡｌを堆積
した。第３の基板は、約５００オングストロームＴｉを
窒素スタッフィング条件下で約３分間堆積した後、約１
０００オングストロームのＡｌを堆積した。最後に第４
の基板には、ＴｉとＡｌ層間にＴｉＮ層を堆積する従来
技術を例証するために、約５００オングストロームのＴ
ｉ、約２００オングストロームのＰＶＤ−ＴｉＮを堆積
した後、約１０００オングストロームのＡｌを堆積し
た。メタライゼーション積層部の堆積に続いて、各ウェ
ーハを、約４５０℃の温度で約３０分間アニーリングし
た。
て生じるシート抵抗の低減を例証するために、約５００
オングストロームのＴｉと約１０００オングストローム
のＡｌを堆積した。第２の基板には、約５００オングス
トロームのＴｉを窒素スタッフィング条件下で約１分間
堆積した後、約１０００オングストロームのＡｌを堆積
した。第３の基板は、約５００オングストロームＴｉを
窒素スタッフィング条件下で約３分間堆積した後、約１
０００オングストロームのＡｌを堆積した。最後に第４
の基板には、ＴｉとＡｌ層間にＴｉＮ層を堆積する従来
技術を例証するために、約５００オングストロームのＴ
ｉ、約２００オングストロームのＰＶＤ−ＴｉＮを堆積
した後、約１０００オングストロームのＡｌを堆積し
た。メタライゼーション積層部の堆積に続いて、各ウェ
ーハを、約４５０℃の温度で約３０分間アニーリングし
た。
【００３５】各メタライゼーション積層部のシート抵抗
を、ＴｉＡｌ3 形成による抵抗変化を強調するために、
アニーリングの前後で測定した。これらの測定の結果を
下の表１に提供する。
を、ＴｉＡｌ3 形成による抵抗変化を強調するために、
アニーリングの前後で測定した。これらの測定の結果を
下の表１に提供する。
【００３６】
【表１】 データが示すように、シート抵抗はアニーリングの前後
共に、Ｔｉ／Ａｌ積層部の抵抗より低いので、両窒素ス
タッフィングプロセスは、ＴｉＡｌ3 の形成の低減に有
効であった。従って、窒素スタッフィングプロセスは、
ＰＶＤ−ＴｉＮステップの代わりに使用可能であり、そ
れによって次の利益を提供する。即ち（１）ウェーハの
ハンドリングが低減されること、（２）ＴｉＮ粒子の発
生がないこと、（３）メタライゼーション積層部より薄
いこと、（４）Ｎ2 スタッフィングされたＴｉ上に堆積
したＣＶＤ−ＡｌもＰＶＤ又はＣＶＤ−ＴｉＮ膜上に堆
積したＡｌより良好な反射率を示すこと、である。窒素
スタッフィングプロセスの更なる利益は、露出シリコン
面が全て同時にスタッフィングされて、アルミニウムス
パイクから保護されることである。
共に、Ｔｉ／Ａｌ積層部の抵抗より低いので、両窒素ス
タッフィングプロセスは、ＴｉＡｌ3 の形成の低減に有
効であった。従って、窒素スタッフィングプロセスは、
ＰＶＤ−ＴｉＮステップの代わりに使用可能であり、そ
れによって次の利益を提供する。即ち（１）ウェーハの
ハンドリングが低減されること、（２）ＴｉＮ粒子の発
生がないこと、（３）メタライゼーション積層部より薄
いこと、（４）Ｎ2 スタッフィングされたＴｉ上に堆積
したＣＶＤ−ＡｌもＰＶＤ又はＣＶＤ−ＴｉＮ膜上に堆
積したＡｌより良好な反射率を示すこと、である。窒素
スタッフィングプロセスの更なる利益は、露出シリコン
面が全て同時にスタッフィングされて、アルミニウムス
パイクから保護されることである。
【００３７】装置本発明のＣＶＤプロセスを実施するた
めに適したマルチチャンバ処理装置３５の概要を図４に
示す。この装置は、カリフォルニア州サンタクララのア
プライドマテリアルズ インコーポレイテッドから市販
されている「ＥＮＤＵＲＡ」システムである。ここに示
す装置３５の具体的な実施形態は、半導体基板等の平面
基板の処理に適しているが、これは本発明を説明するた
めに提供されがものであって、本発明の範囲を限定する
ために用いられるべきではない。通常、装置３５は、相
互接続部されたプロセスチャンバ、例えばＣＶＤ堆積チ
ャンバ、ＰＶＤ堆積チャンバ、及び急速熱アニーリング
チャンバの集団（クラスタ）を備えている。
めに適したマルチチャンバ処理装置３５の概要を図４に
示す。この装置は、カリフォルニア州サンタクララのア
プライドマテリアルズ インコーポレイテッドから市販
されている「ＥＮＤＵＲＡ」システムである。ここに示
す装置３５の具体的な実施形態は、半導体基板等の平面
基板の処理に適しているが、これは本発明を説明するた
めに提供されがものであって、本発明の範囲を限定する
ために用いられるべきではない。通常、装置３５は、相
互接続部されたプロセスチャンバ、例えばＣＶＤ堆積チ
ャンバ、ＰＶＤ堆積チャンバ、及び急速熱アニーリング
チャンバの集団（クラスタ）を備えている。
【００３８】装置３５は、スパッタリング等のＰＶＤプ
ロセスを実施するための、閉鎖された少なくとも一つの
ＰＶＤ堆積チャンバ３６を含む。ＰＶＤチャンバ３６
は、スパッタリング材料製で基板に面するスパッタリン
グターゲット（図示せず）を備えている。ターゲット
は、チャンバから電気的に隔離されており、スパッタリ
ングプラズマを発生させるためのプロセス電極として働
く。スパッタリングプロセス中に、アルゴンやキセノン
等のスパッタリングガスが、チャンバ３６に導入され
る。ＲＦバイアス電流が、スパッタリングターゲットに
印加されており、チャンバ内で基板を支える支持体が電
気的に接地されている。チャンバ３６内に結果的に生じ
る電場は、スパッタリングガスをイオン化して、スパッ
タリングプラズマを形成し、ターゲットをスパッタし
て、基板上に材料を堆積する。スパッタリングプロセス
では、通常、スパッタリングターゲットに、ＤＣ電圧或
いはＲＦ電圧を約１００〜２０,０００ワット、より典
型的には約１００〜１０,０００ワットの電力レベルで
印加することによってプラズマが発生される。
ロセスを実施するための、閉鎖された少なくとも一つの
ＰＶＤ堆積チャンバ３６を含む。ＰＶＤチャンバ３６
は、スパッタリング材料製で基板に面するスパッタリン
グターゲット（図示せず）を備えている。ターゲット
は、チャンバから電気的に隔離されており、スパッタリ
ングプラズマを発生させるためのプロセス電極として働
く。スパッタリングプロセス中に、アルゴンやキセノン
等のスパッタリングガスが、チャンバ３６に導入され
る。ＲＦバイアス電流が、スパッタリングターゲットに
印加されており、チャンバ内で基板を支える支持体が電
気的に接地されている。チャンバ３６内に結果的に生じ
る電場は、スパッタリングガスをイオン化して、スパッ
タリングプラズマを形成し、ターゲットをスパッタし
て、基板上に材料を堆積する。スパッタリングプロセス
では、通常、スパッタリングターゲットに、ＤＣ電圧或
いはＲＦ電圧を約１００〜２０,０００ワット、より典
型的には約１００〜１０,０００ワットの電力レベルで
印加することによってプラズマが発生される。
【００３９】図５は、本発明のＣＶＤ堆積プロセスを行
うために好適なＣＶＤ堆積チャンバ４０の概略部分断面
図である。ＣＶＤ堆積チャンバ４０は、周囲を囲む側壁
４２と天井４４を有する ＣＶＤ堆積チャンバ４０（図
６に図示）も備える。チャンバ４０は、供給プロセスガ
スをチャンバに分配させるためのプロセスガスディスト
リビュータ４６を備える。質量流量コントローラと空気
式バルブを用いて、堆積チャンバ４０内へのプロセスガ
スの流量を制御する。ガスディストリビュータ４６は、
通常、基板１０の上方（図示）、又は基板１０の周縁部
（図示せず）に取り付けられている。支持部材４８が、
堆積チャンバ４０内で基板を支持するために設けられて
いる。基板は、チャンバ４０の側壁４２内の基板ローテ
ィング入口を通りチャンバ４０に導入されて、支持体４
８上に載置される。支持体４８は、基板とガスディスト
リビュータ４６との間の間隙が調整できるように、支持
体昇降ベローズ５０によって昇降可能である。支持体４
８内の孔に挿入されるリフトフィンガを備えるリフトフ
ィンガアセンブリ５２を使用して、支持体上に基板を昇
降して、チャンバ４０への基板の搬入搬出を容易にする
ことができる。熱ヒータ５４がチャンバ内に設けられ
て、基板を急速加熱する。基板の急速加熱と急速冷却
は、処理スループットを増加させること、そして、同一
チャンバ６５内で異なる温度で操作される連続プロセス
間のサイクルを速く行うことができるようにするには好
ましい。基板１０の温度は、一般的に支持体４８の温度
から推定される。
うために好適なＣＶＤ堆積チャンバ４０の概略部分断面
図である。ＣＶＤ堆積チャンバ４０は、周囲を囲む側壁
４２と天井４４を有する ＣＶＤ堆積チャンバ４０（図
６に図示）も備える。チャンバ４０は、供給プロセスガ
スをチャンバに分配させるためのプロセスガスディスト
リビュータ４６を備える。質量流量コントローラと空気
式バルブを用いて、堆積チャンバ４０内へのプロセスガ
スの流量を制御する。ガスディストリビュータ４６は、
通常、基板１０の上方（図示）、又は基板１０の周縁部
（図示せず）に取り付けられている。支持部材４８が、
堆積チャンバ４０内で基板を支持するために設けられて
いる。基板は、チャンバ４０の側壁４２内の基板ローテ
ィング入口を通りチャンバ４０に導入されて、支持体４
８上に載置される。支持体４８は、基板とガスディスト
リビュータ４６との間の間隙が調整できるように、支持
体昇降ベローズ５０によって昇降可能である。支持体４
８内の孔に挿入されるリフトフィンガを備えるリフトフ
ィンガアセンブリ５２を使用して、支持体上に基板を昇
降して、チャンバ４０への基板の搬入搬出を容易にする
ことができる。熱ヒータ５４がチャンバ内に設けられ
て、基板を急速加熱する。基板の急速加熱と急速冷却
は、処理スループットを増加させること、そして、同一
チャンバ６５内で異なる温度で操作される連続プロセス
間のサイクルを速く行うことができるようにするには好
ましい。基板１０の温度は、一般的に支持体４８の温度
から推定される。
【００４０】基板は、穿孔された水平バリヤ板５８上方
のプロセ領域９５内で処理される。バリヤ板５８は、チ
ャンバ４０から使用済みプロセスガスを排気するために
排気装置６２と流体連通状態にある排気孔６０を有す
る。通常の排気装置６２は、約１０ｍＴｏｒｒの最低真
空を達成できるロータリベーン真空ポンプ（図示せず）
と、任意ではあるが副産物ガスを浄化するためのスクラ
バ装置を備える。チャンバ４０内の圧力は、基板側で検
知されて、排気装置６２内のスロットルバルブを調整す
ることによって制御される。
のプロセ領域９５内で処理される。バリヤ板５８は、チ
ャンバ４０から使用済みプロセスガスを排気するために
排気装置６２と流体連通状態にある排気孔６０を有す
る。通常の排気装置６２は、約１０ｍＴｏｒｒの最低真
空を達成できるロータリベーン真空ポンプ（図示せず）
と、任意ではあるが副産物ガスを浄化するためのスクラ
バ装置を備える。チャンバ４０内の圧力は、基板側で検
知されて、排気装置６２内のスロットルバルブを調整す
ることによって制御される。
【００４１】プラズマ発生器６４は、プラズマ強化化学
気相堆積プロセス用に、チャンバ４０のプロセス領域９
５内でプラズマを発生させるために設けられている。プ
ラズマ発生器６４は、（ｉ）ＲＦ電流を堆積チャンバを
取り巻く誘導コイル（図示せず）に印加することによっ
て誘導的に、（ｉｉ）ＲＦ電流をチャンバ内のプロセス
電極に印加することによって容量的に、又は（ｉｉｉ）
チャンバ壁や他の電極を接地させて誘導的且つ容量的
に、プラズマを発生させることができる。約７５０〜２
０００ワットまでの電力レベルでＤＣ電流又はＲＦ電流
を誘導コイル（図示せず）に印加して、堆積チャンバ内
にエネルギを誘導的に結合し、プロセス領域５６内にプ
ラズマを発生させることができる。ＲＦ電流が使用され
る場合、ＲＦ電流の周波数は、通常、約４００ＫＨz〜
１６ＭＨＺ、より一般的には約１３.５６ＭＨＺであ
る。任意ではあるが、通常、酸化アルミニウムや石英で
できているガス封じ込め器やプラズマフォーカスリング
（図示せず）を使用して、基板まわりのプロセスガスや
プラズマの流れを封じ込めることができる。
気相堆積プロセス用に、チャンバ４０のプロセス領域９
５内でプラズマを発生させるために設けられている。プ
ラズマ発生器６４は、（ｉ）ＲＦ電流を堆積チャンバを
取り巻く誘導コイル（図示せず）に印加することによっ
て誘導的に、（ｉｉ）ＲＦ電流をチャンバ内のプロセス
電極に印加することによって容量的に、又は（ｉｉｉ）
チャンバ壁や他の電極を接地させて誘導的且つ容量的
に、プラズマを発生させることができる。約７５０〜２
０００ワットまでの電力レベルでＤＣ電流又はＲＦ電流
を誘導コイル（図示せず）に印加して、堆積チャンバ内
にエネルギを誘導的に結合し、プロセス領域５６内にプ
ラズマを発生させることができる。ＲＦ電流が使用され
る場合、ＲＦ電流の周波数は、通常、約４００ＫＨz〜
１６ＭＨＺ、より一般的には約１３.５６ＭＨＺであ
る。任意ではあるが、通常、酸化アルミニウムや石英で
できているガス封じ込め器やプラズマフォーカスリング
（図示せず）を使用して、基板まわりのプロセスガスや
プラズマの流れを封じ込めることができる。
【００４２】図６は、本発明のＰＶＤプロセスの実行に
適したＰＶＤチャンバ７０の断面略図である。もっぱら
概略的表示を意図したこの図に示すように、真空チャン
バは主として、チャンバ壁７１とターゲットバッキング
プレート７２によって画成されている。ＰＶＤターゲッ
ト７３がターゲットバッキングプレートに取り付けら
れ、スパッタ堆積される材料の少なくとも一部からなる
組成を有する。チタン（Ｔｉ）と窒化チタン（ＴｉＮ）
の両者の堆積では、ターゲット７３はチタンで作られ
る。ＰＶＤ膜の層でスパッタ堆積される基板７４は、タ
ーゲット７３と対向したペデスタル電極７５に支持され
ている。処理ガスが、それぞれの質量流量コントローラ
７６、７７によって計量されると、ガス源８４、８５か
らチャンバ７０に供給され、真空ポンプシステム７８に
よって、チャンバ７０は所望の低圧に保たれる。
適したＰＶＤチャンバ７０の断面略図である。もっぱら
概略的表示を意図したこの図に示すように、真空チャン
バは主として、チャンバ壁７１とターゲットバッキング
プレート７２によって画成されている。ＰＶＤターゲッ
ト７３がターゲットバッキングプレートに取り付けら
れ、スパッタ堆積される材料の少なくとも一部からなる
組成を有する。チタン（Ｔｉ）と窒化チタン（ＴｉＮ）
の両者の堆積では、ターゲット７３はチタンで作られ
る。ＰＶＤ膜の層でスパッタ堆積される基板７４は、タ
ーゲット７３と対向したペデスタル電極７５に支持され
ている。処理ガスが、それぞれの質量流量コントローラ
７６、７７によって計量されると、ガス源８４、８５か
らチャンバ７０に供給され、真空ポンプシステム７８に
よって、チャンバ７０は所望の低圧に保たれる。
【００４３】誘導コイル７９が、ターゲット７３とペデ
スタル７５との間の空間のまわりに巻かれている。この
タイプの誘導結合スパッタリングチャンバには、３つの
独立電源が使用されている。ＤＣ電源８０によって、タ
ーゲット７３はペデスタル７５に対して負にバイアスさ
れる。ＲＦ電源８１によって、メガヘルツレンジの電力
が誘導コイル７９に供給される。ターゲット７３と基板
７４間に印加されるＤＣ電圧は、チャンバに供給された
処理ガスを放電させてプラズマを形成させる。コイル７
９によってチャンバ７０に誘導結合されたＲＦコイル電
力は、プラズマの密度を増加させる、即ち、イオン化粒
子の密度を増加させる。ターゲット７３の背後に配設さ
れたマグネット８２は、スパッタリング効率を増すため
に、ターゲット７３に隣接したプラズマの密度を大幅に
増加させる。ペデスタルをプラズマに対してバイアスす
るために、別のＲＦ電源８３から、１００ＫＨｚ〜数Ｍ
Ｈｚの周波数の電力がペデスタル７５に印加される。
スタル７５との間の空間のまわりに巻かれている。この
タイプの誘導結合スパッタリングチャンバには、３つの
独立電源が使用されている。ＤＣ電源８０によって、タ
ーゲット７３はペデスタル７５に対して負にバイアスさ
れる。ＲＦ電源８１によって、メガヘルツレンジの電力
が誘導コイル７９に供給される。ターゲット７３と基板
７４間に印加されるＤＣ電圧は、チャンバに供給された
処理ガスを放電させてプラズマを形成させる。コイル７
９によってチャンバ７０に誘導結合されたＲＦコイル電
力は、プラズマの密度を増加させる、即ち、イオン化粒
子の密度を増加させる。ターゲット７３の背後に配設さ
れたマグネット８２は、スパッタリング効率を増すため
に、ターゲット７３に隣接したプラズマの密度を大幅に
増加させる。ペデスタルをプラズマに対してバイアスす
るために、別のＲＦ電源８３から、１００ＫＨｚ〜数Ｍ
Ｈｚの周波数の電力がペデスタル７５に印加される。
【００４４】ガス源８４からのアルゴンは、主スパッタ
リングガスである。それはプラズマ内でイオン化して、
その正に帯電したイオンが、十分なエネルギで、負にバ
イアスされたターゲット７３に誘引されるので、イオン
は粒子をターゲット７３からスパッタする（即ちターゲ
ット原子又は多原子粒子がターゲットから追い出され
る）。スパッタされた粒子は主として弾道経路に沿って
進み、その一部が基板７４に衝突して基板上にターゲッ
ト材料の膜として堆積される。ターゲット７３がチタン
で更なる反応はないと仮定した場合、チタン膜がスパッ
タ堆積される。
リングガスである。それはプラズマ内でイオン化して、
その正に帯電したイオンが、十分なエネルギで、負にバ
イアスされたターゲット７３に誘引されるので、イオン
は粒子をターゲット７３からスパッタする（即ちターゲ
ット原子又は多原子粒子がターゲットから追い出され
る）。スパッタされた粒子は主として弾道経路に沿って
進み、その一部が基板７４に衝突して基板上にターゲッ
ト材料の膜として堆積される。ターゲット７３がチタン
で更なる反応はないと仮定した場合、チタン膜がスパッ
タ堆積される。
【００４５】材料層がワークピース７３にスパッタされ
る前に、ワークピースは通常、エンクロージャ壁８４の
スリットバルブ（図示せず）と連通しているロードロッ
ク（図示せず）を通過し、ロボットアーム、ブレードそ
の他のワークピースハンドリング装置（図示せず）によ
ってチャンバ７０内部に位置決めされ、支持ペデスタル
上に受け入れられる。ワークピースの受入準備では、基
板支持ペデスタルが駆動機構によって、シールドに懸下
されたクランプリングのかなり下方に、ペデスタルの底
面がピン位置決めプラットホームに近付くように下げら
れる。ペデスタルは通常、３つ以上の垂直ボア（図示せ
ず）を含み、その各々は垂直方向摺動ピンによる貫通を
許容する。ペデスタルが上記の下降位置にあるときに、
各ピンの上端はペデスタルの上面の上に突出する。ピン
の上端は、ペデスタルの上面に平行な平面を画成する。
る前に、ワークピースは通常、エンクロージャ壁８４の
スリットバルブ（図示せず）と連通しているロードロッ
ク（図示せず）を通過し、ロボットアーム、ブレードそ
の他のワークピースハンドリング装置（図示せず）によ
ってチャンバ７０内部に位置決めされ、支持ペデスタル
上に受け入れられる。ワークピースの受入準備では、基
板支持ペデスタルが駆動機構によって、シールドに懸下
されたクランプリングのかなり下方に、ペデスタルの底
面がピン位置決めプラットホームに近付くように下げら
れる。ペデスタルは通常、３つ以上の垂直ボア（図示せ
ず）を含み、その各々は垂直方向摺動ピンによる貫通を
許容する。ペデスタルが上記の下降位置にあるときに、
各ピンの上端はペデスタルの上面の上に突出する。ピン
の上端は、ペデスタルの上面に平行な平面を画成する。
【００４６】制御システム 本発明のプロセスは、コンピュータプログラム製品１４
１を用いて実施され得る。この製品は、メモリシステム
に接続された中央演算処理装置（ＣＰＵ）を備える従来
のコンピュータシステムで実行される。メモリシステム
は、カリフォルニア州のSynergy Microsystemsから市販
されている６８４００マイクロプロセッサ等の周辺制御
コンポーネントを有している。コンピュータプログラム
コードは、例えば６８０００アセンブリ言語、Ｃ、Ｃ＋
＋、パスカル、フォートラン等の従来のどのコンピュー
タ読取り可能プログラミング言語によっても書かれるこ
とができる。プログラムコードとしては、単一のファイ
ル又は複数のファイルに入力されており、従来のテキス
トエディタを使用して、コンピュータのメモリシステム
等のコンピュータ使用可能媒体で具現化又はストアされ
ているものが好適である。入力されたコードテキストが
高級言語の場合、コードはコンパイルされ、その結果生
じたコンパイラコードは次に、コンパイルされたウィン
ドウズライブラリルーチンのオブジェクトコードとリン
クする。システム使用者は、リンクされ且つコンパイル
されたオブジェクトコードを実行するために、オブジェ
クトコードを呼び出し、そのコードをコンピュターシス
テムによってメモリにロードさせ、そのメモリからＣＰ
Ｕにそのコードを読取らせてコードを実行させ、プログ
ラムで識別されたタスクを行わせる。
１を用いて実施され得る。この製品は、メモリシステム
に接続された中央演算処理装置（ＣＰＵ）を備える従来
のコンピュータシステムで実行される。メモリシステム
は、カリフォルニア州のSynergy Microsystemsから市販
されている６８４００マイクロプロセッサ等の周辺制御
コンポーネントを有している。コンピュータプログラム
コードは、例えば６８０００アセンブリ言語、Ｃ、Ｃ＋
＋、パスカル、フォートラン等の従来のどのコンピュー
タ読取り可能プログラミング言語によっても書かれるこ
とができる。プログラムコードとしては、単一のファイ
ル又は複数のファイルに入力されており、従来のテキス
トエディタを使用して、コンピュータのメモリシステム
等のコンピュータ使用可能媒体で具現化又はストアされ
ているものが好適である。入力されたコードテキストが
高級言語の場合、コードはコンパイルされ、その結果生
じたコンパイラコードは次に、コンパイルされたウィン
ドウズライブラリルーチンのオブジェクトコードとリン
クする。システム使用者は、リンクされ且つコンパイル
されたオブジェクトコードを実行するために、オブジェ
クトコードを呼び出し、そのコードをコンピュターシス
テムによってメモリにロードさせ、そのメモリからＣＰ
Ｕにそのコードを読取らせてコードを実行させ、プログ
ラムで識別されたタスクを行わせる。
【００４７】図７は、特定の実施形態に従った、システ
ムコントロールソフトウエア、コンピュータプログラム
１４１の階層的コントロール構造を示したブロック図で
ある。使用者は、プロセスセット番号及びプロセスチャ
ンバ番号を、プロセス選択サブルーチン１４２に入力す
る。プロセスセットは、特定のチャンバで特定のプロセ
スを実行するのに必要なプロセスパラメータの所定の組
合せであり、予め決められたセット番号で識別される。
プロセスは所望のプロセスチャンバを設定し、（ｉｉ）
所望のプロセスを実行するようにプロセスチャンバを操
作するのに必要な所望のプロセスパラメータのセットを
設定する。特定のプロセスを行うためのプロセスパラメ
ータは、例えば、プロセスガスの組成及び流量、温度、
圧力、ＲＦバイアスパワーレベル、磁場パワーレベル、
冷却ガス圧及びチャンバ壁温度等のプロセス条件と関係
している。
ムコントロールソフトウエア、コンピュータプログラム
１４１の階層的コントロール構造を示したブロック図で
ある。使用者は、プロセスセット番号及びプロセスチャ
ンバ番号を、プロセス選択サブルーチン１４２に入力す
る。プロセスセットは、特定のチャンバで特定のプロセ
スを実行するのに必要なプロセスパラメータの所定の組
合せであり、予め決められたセット番号で識別される。
プロセスは所望のプロセスチャンバを設定し、（ｉｉ）
所望のプロセスを実行するようにプロセスチャンバを操
作するのに必要な所望のプロセスパラメータのセットを
設定する。特定のプロセスを行うためのプロセスパラメ
ータは、例えば、プロセスガスの組成及び流量、温度、
圧力、ＲＦバイアスパワーレベル、磁場パワーレベル、
冷却ガス圧及びチャンバ壁温度等のプロセス条件と関係
している。
【００４８】プロセスシーケンササブルーチン１４３
は、識別されたプロセスチャンバ及びプロセスパラメー
タのセットをプロセス選択サブルーチン１４２から読み
込むためと、多様なプロセスチャンバの制御操作のため
とのプログラムコードを含んでいる。多数の使用者がプ
ロセスセット番号及びプロセスチャンバ番号を入力する
ことができ、或いは一人の使用者が多数のプロセスセッ
ト番号及びプロセスチャンバ番号を入力することがで
き、シーケンササブルーチン１４３は、選択されたプロ
セスが所望のシーケンスでスケジュールされるように操
作する。好ましくは、シーケンササブルーチン１４３は
以下のステップを行うプログラムコードを含んでいる。
即ち、（ｉ）チャンバが使用されているか否かを決定す
るためにプロセスチャンバの作動状況をモニタするステ
ップと、（ｉｉ）何のプロセスが使用されているチャン
バ内で行われているかを決定するステップと、（ｉｉ
ｉ）実行されるプロセスの型及びプロセスチャンバの空
き状況（availability）をベースにして所望のプロセス
を実行するステップとである。プロセスチャンバが使用
可能かをモニタする従来の方法はポーリングであった。
シーケンササブルーチン１４３は、どのプロセスが実行
されるかをスケジュールするときに、どのプロセスを優
先させるかといったスケジュールを決定するために、選
択したプロセスに対する、所望のプロセス状況と対比し
た使用プロセスチャンバの現状況若しくは使用者が入力
した各々の特定のリクエストの「年代（age）」、又は
システムプログラマが含めることを望む他の関連あるフ
ァクタを考慮するように設計されることができる。
は、識別されたプロセスチャンバ及びプロセスパラメー
タのセットをプロセス選択サブルーチン１４２から読み
込むためと、多様なプロセスチャンバの制御操作のため
とのプログラムコードを含んでいる。多数の使用者がプ
ロセスセット番号及びプロセスチャンバ番号を入力する
ことができ、或いは一人の使用者が多数のプロセスセッ
ト番号及びプロセスチャンバ番号を入力することがで
き、シーケンササブルーチン１４３は、選択されたプロ
セスが所望のシーケンスでスケジュールされるように操
作する。好ましくは、シーケンササブルーチン１４３は
以下のステップを行うプログラムコードを含んでいる。
即ち、（ｉ）チャンバが使用されているか否かを決定す
るためにプロセスチャンバの作動状況をモニタするステ
ップと、（ｉｉ）何のプロセスが使用されているチャン
バ内で行われているかを決定するステップと、（ｉｉ
ｉ）実行されるプロセスの型及びプロセスチャンバの空
き状況（availability）をベースにして所望のプロセス
を実行するステップとである。プロセスチャンバが使用
可能かをモニタする従来の方法はポーリングであった。
シーケンササブルーチン１４３は、どのプロセスが実行
されるかをスケジュールするときに、どのプロセスを優
先させるかといったスケジュールを決定するために、選
択したプロセスに対する、所望のプロセス状況と対比し
た使用プロセスチャンバの現状況若しくは使用者が入力
した各々の特定のリクエストの「年代（age）」、又は
システムプログラマが含めることを望む他の関連あるフ
ァクタを考慮するように設計されることができる。
【００４９】シーケンササブルーチン１４３によって、
どのプロセスチャンバ及びプロセスセットの組合せが次
に実行されるかが決定されると、シーケンササブルーチ
ン１４３は、特定のプロセスセットパラメータをチャン
バ管理サブルーチン１４４ａ〜ｃに渡してプロセスセッ
トが実行される。チャンバ管理サブルーチン１４４ａ〜
ｃは、複数の処理タスクを、シーケンササブルーチン１
４３によって決定されたプロセスセットに従って異なっ
たプロセスチャンバ内で制御するものである。例えば、
チャンバ管理サブルーチン１４４ａは所望のプロセスチ
ャンバ４０内のスパッタ及びＣＶＤプロセスの操作を制
御するプログラムコードを含んでいる。チャンバ管理サ
ブルーチン１４４は、また多様なチャンバ構成要素サブ
ルーチン或いはプログラムコードモジュールの実行を制
御し、それらのサブルーチンは、選択されたプロセスセ
ットを実行するのに必要なチャンバ構成要素の操作を制
御する。チャンバ構成要素サブルーチンの例としては、
基板位置決めサブルーチン１４５、プロセスガス制御サ
ブルーチン８３、圧力制御サブルーチン８５、ヒータ制
御サブルーチン８７及びプラズマ制御サブルーチン９０
がある。これらの異なったサブルーチンは、（ｉ）基板
を温度範囲ΔＴS内で温度ＴSに加熱するためと、（ｉ
ｉ）反応ガスをプロセス領域に導入してほぼ連続的な絶
縁層を基板のフィールド部分に堆積するためとのシーデ
ィングプログラムコード手段及び、（ｉ）基板を温度範
囲ΔＴd内で体積温度Ｔdに維持するためと、（ｉｉ）体
積ガスをプロセス領域に導入してコンタクトホール或い
はバイア内にエピタキシャル成長層を形成するためとの
堆積成長プログラムコード手段として機能する。
どのプロセスチャンバ及びプロセスセットの組合せが次
に実行されるかが決定されると、シーケンササブルーチ
ン１４３は、特定のプロセスセットパラメータをチャン
バ管理サブルーチン１４４ａ〜ｃに渡してプロセスセッ
トが実行される。チャンバ管理サブルーチン１４４ａ〜
ｃは、複数の処理タスクを、シーケンササブルーチン１
４３によって決定されたプロセスセットに従って異なっ
たプロセスチャンバ内で制御するものである。例えば、
チャンバ管理サブルーチン１４４ａは所望のプロセスチ
ャンバ４０内のスパッタ及びＣＶＤプロセスの操作を制
御するプログラムコードを含んでいる。チャンバ管理サ
ブルーチン１４４は、また多様なチャンバ構成要素サブ
ルーチン或いはプログラムコードモジュールの実行を制
御し、それらのサブルーチンは、選択されたプロセスセ
ットを実行するのに必要なチャンバ構成要素の操作を制
御する。チャンバ構成要素サブルーチンの例としては、
基板位置決めサブルーチン１４５、プロセスガス制御サ
ブルーチン８３、圧力制御サブルーチン８５、ヒータ制
御サブルーチン８７及びプラズマ制御サブルーチン９０
がある。これらの異なったサブルーチンは、（ｉ）基板
を温度範囲ΔＴS内で温度ＴSに加熱するためと、（ｉ
ｉ）反応ガスをプロセス領域に導入してほぼ連続的な絶
縁層を基板のフィールド部分に堆積するためとのシーデ
ィングプログラムコード手段及び、（ｉ）基板を温度範
囲ΔＴd内で体積温度Ｔdに維持するためと、（ｉｉ）体
積ガスをプロセス領域に導入してコンタクトホール或い
はバイア内にエピタキシャル成長層を形成するためとの
堆積成長プログラムコード手段として機能する。
【００５０】操作中に、チャンバ管理サブルーチン１４
４ａは、実行される特定のプロセスセットに従って、プ
ロセス構成要素サブルーチンを選択的にスケジュールす
るか又は呼び出す。チャンバ管理サブルーチン１４４ａ
は、シーケンササブルーチン１４３がどのプロセスチャ
ンバ１５及びプロセスセットが次に実行されるかをスケ
ジュールしたのと同様にプロセス構成要素サブルーチン
をスケジュールする。通常、チャンバ管理サブルーチン
１４４ａは、個々の構成要素をモニタするステップと、
実行されるプロセスセットのプロセスパラメータをベー
スにしてどの構成要素に操作が必要かを決定するステッ
プと、モニタステップ及び決定ステップに応答してチャ
ンバ構成要素サブルーチンを実行するステップとを含ん
でいる。
４ａは、実行される特定のプロセスセットに従って、プ
ロセス構成要素サブルーチンを選択的にスケジュールす
るか又は呼び出す。チャンバ管理サブルーチン１４４ａ
は、シーケンササブルーチン１４３がどのプロセスチャ
ンバ１５及びプロセスセットが次に実行されるかをスケ
ジュールしたのと同様にプロセス構成要素サブルーチン
をスケジュールする。通常、チャンバ管理サブルーチン
１４４ａは、個々の構成要素をモニタするステップと、
実行されるプロセスセットのプロセスパラメータをベー
スにしてどの構成要素に操作が必要かを決定するステッ
プと、モニタステップ及び決定ステップに応答してチャ
ンバ構成要素サブルーチンを実行するステップとを含ん
でいる。
【００５１】特定のチャンバ構成要素サブルーチンを説
明する。基板位置決めコード或いはサブルーチン１４５
はチャンバ構成要素を制御するプログラムコードを含ん
でおり、そのプログラムコードは基板をチャンバ支持体
４８上にロードするためと、基板をチャンバ４０内で望
ましい高さに持ち上げて基板とガスディストリビュータ
４６との間の間隔を制御するため（これは任意事項であ
る）に用いられるものである。基板がプロセスチャンバ
１５内にロードされると、基板支持体４８は基板を受け
るように下げられ、その後支持体はチャンバ内で所望の
高さに持ち上げられる。操作中、チャンバ管理サブルー
チン１４４ａから転送されたサポート高さに関するプロ
セスセットパラメータに応じて、基板位置決めサブルー
チン１４５は支持体４８の移動を制御する。
明する。基板位置決めコード或いはサブルーチン１４５
はチャンバ構成要素を制御するプログラムコードを含ん
でおり、そのプログラムコードは基板をチャンバ支持体
４８上にロードするためと、基板をチャンバ４０内で望
ましい高さに持ち上げて基板とガスディストリビュータ
４６との間の間隔を制御するため（これは任意事項であ
る）に用いられるものである。基板がプロセスチャンバ
１５内にロードされると、基板支持体４８は基板を受け
るように下げられ、その後支持体はチャンバ内で所望の
高さに持ち上げられる。操作中、チャンバ管理サブルー
チン１４４ａから転送されたサポート高さに関するプロ
セスセットパラメータに応じて、基板位置決めサブルー
チン１４５は支持体４８の移動を制御する。
【００５２】プロセスガス制御サブルーチン１４６は、
プロセスガス組成及び流量を制御するプログラムコード
を有する。一般的に、各プロセスガスのプロセスガス供
給ラインは（ｉ）自動的或いは手動で、チャンバ内への
プロセスガスの流れを遮断するために使用される安全遮
断バルブ（図示せず）と、（ｉｉ）ガス供給ラインを通
して特定のガスの流れを測定する質量流量コントローラ
（これも図示せず）とを備えている。有害なガスがプロ
セスで使用される場合は、複数の安全遮断バルブが各ガ
ス供給ラインに従来からの構成で配置される。プロセス
ガス制御サブルーチン１４６は、安全遮断バルブの開閉
位置を制御し、また所望のガス流量を得るために質量流
量コントローラの流量をランプ増減（ramps up/down)す
る。プロセスガス制御サブルーチン１４６は、全てのチ
ャンバ構成要素サブルーチンと同様にチャンバ管理サブ
ルーチン１４４ａによって呼び出され、チャンバ管理サ
ブルーチンから所望のガス流量に関するプロセスパラメ
ータを受け取る。基本的に、プロセスガス流量制御サブ
ルーチン１４６は、ガス供給ラインを開けて、繰り返し
て（ｉ）必要な質量流量コントローラを読取ること、
（ｉｉ）読取り値を、チャンバ管理サブルーチン１４４
ａから受け取った所望のガス流量と比較すること、（ｉ
ｉｉ）必要に応じてガス供給ラインの流量調整すること
の操作を行う。更に、プロセスガス制御サブルーチン１
４６は、ガス流量を危険流量に対してモニタするステッ
プと、危険な状態が検出されたら安全遮断バルブを動作
させるステップとを含んでいる。
プロセスガス組成及び流量を制御するプログラムコード
を有する。一般的に、各プロセスガスのプロセスガス供
給ラインは（ｉ）自動的或いは手動で、チャンバ内への
プロセスガスの流れを遮断するために使用される安全遮
断バルブ（図示せず）と、（ｉｉ）ガス供給ラインを通
して特定のガスの流れを測定する質量流量コントローラ
（これも図示せず）とを備えている。有害なガスがプロ
セスで使用される場合は、複数の安全遮断バルブが各ガ
ス供給ラインに従来からの構成で配置される。プロセス
ガス制御サブルーチン１４６は、安全遮断バルブの開閉
位置を制御し、また所望のガス流量を得るために質量流
量コントローラの流量をランプ増減（ramps up/down)す
る。プロセスガス制御サブルーチン１４６は、全てのチ
ャンバ構成要素サブルーチンと同様にチャンバ管理サブ
ルーチン１４４ａによって呼び出され、チャンバ管理サ
ブルーチンから所望のガス流量に関するプロセスパラメ
ータを受け取る。基本的に、プロセスガス流量制御サブ
ルーチン１４６は、ガス供給ラインを開けて、繰り返し
て（ｉ）必要な質量流量コントローラを読取ること、
（ｉｉ）読取り値を、チャンバ管理サブルーチン１４４
ａから受け取った所望のガス流量と比較すること、（ｉ
ｉｉ）必要に応じてガス供給ラインの流量調整すること
の操作を行う。更に、プロセスガス制御サブルーチン１
４６は、ガス流量を危険流量に対してモニタするステッ
プと、危険な状態が検出されたら安全遮断バルブを動作
させるステップとを含んでいる。
【００５３】プロセスガス制御サブルーチン１４６は、
選好（preferential）フィールド成長モード或いは選択
（selective）成長モードにチャンバを操作するプログ
ラムコードによる堆積を含む。選好フィールド成長ステ
ージでは、反応ガスプログラムコード１５２によって反
応ガスが薄い絶縁膜を基板に形成するために必要な時間
だけチャンバ４０内に流される。後の選択堆積成長ステ
ージでは、堆積ガスプログラムコード１５４によって、
堆積ガスが所望の選択成長層をコンタクトホール又はバ
イアとフィールドに成長させるためにチャンバ４０内に
必要な時間流される。スパッタリングガスプログラムコ
ード１５６を、スパッタリングガスをＰＶＤプロセスス
テップの実行中にＰＶＤチャンバ３６内に導入するため
に、提供することもできる。
選好（preferential）フィールド成長モード或いは選択
（selective）成長モードにチャンバを操作するプログ
ラムコードによる堆積を含む。選好フィールド成長ステ
ージでは、反応ガスプログラムコード１５２によって反
応ガスが薄い絶縁膜を基板に形成するために必要な時間
だけチャンバ４０内に流される。後の選択堆積成長ステ
ージでは、堆積ガスプログラムコード１５４によって、
堆積ガスが所望の選択成長層をコンタクトホール又はバ
イアとフィールドに成長させるためにチャンバ４０内に
必要な時間流される。スパッタリングガスプログラムコ
ード１５６を、スパッタリングガスをＰＶＤプロセスス
テップの実行中にＰＶＤチャンバ３６内に導入するため
に、提供することもできる。
【００５４】プロセスガスは、ガス状或いは液体状前駆
物質から形成され得る。プロセスガスが液体前駆物質
（例えばジメチルアルミニウムハイドライド（ＤＭＡ
Ｈ））から気化される場合は、プロセスガス制御サブル
ーチン１４６は、水素、アルゴン、ヘリウム等のキャリ
ヤガスをバブラアセンブリ内の液体前駆物質を通してバ
ブリングするステップを含むように書き込まれる。この
タイプのプロセスでは、プロセスガス制御サブルーチン
１４６はキャリヤガスの流れ、バブラ内の圧力及びバブ
ラ温度を、所望のプロセスガス流量を得るように調整す
る。上述したように、所望のプロセスガス流量はプロセ
スパラメータとしてプロセスガス制御サブルーチン１４
６に転送される。更に、プロセスガス制御サブルーチン
１４６は、所望のプロセスガス流量を得るために必要な
キャアリヤガス流量、バブラ圧及びバブラ温度を、所定
のガス流量に対する必要な値を含んでいる記憶された表
にアクセスすることによって得るためのステップを含ん
でいる。必要な値が得られると、それに応じてキャリヤ
ガス流量、バブラ圧及びバブラ温度がモニタされて必要
な値と比較され、チャンバの排気装置６２のスロットル
バルブの開口部の大きさを調整することによってチャン
バ４０内の圧力が調整される。スロットルバルブの開口
部の大きさは、全プロセスガス流、プロセスチャンバの
大きさ及び排気装置６２のポンピングの設定圧力に対応
して、チャンバ圧を所望のレベルに制御するように設定
されている。
物質から形成され得る。プロセスガスが液体前駆物質
（例えばジメチルアルミニウムハイドライド（ＤＭＡ
Ｈ））から気化される場合は、プロセスガス制御サブル
ーチン１４６は、水素、アルゴン、ヘリウム等のキャリ
ヤガスをバブラアセンブリ内の液体前駆物質を通してバ
ブリングするステップを含むように書き込まれる。この
タイプのプロセスでは、プロセスガス制御サブルーチン
１４６はキャリヤガスの流れ、バブラ内の圧力及びバブ
ラ温度を、所望のプロセスガス流量を得るように調整す
る。上述したように、所望のプロセスガス流量はプロセ
スパラメータとしてプロセスガス制御サブルーチン１４
６に転送される。更に、プロセスガス制御サブルーチン
１４６は、所望のプロセスガス流量を得るために必要な
キャアリヤガス流量、バブラ圧及びバブラ温度を、所定
のガス流量に対する必要な値を含んでいる記憶された表
にアクセスすることによって得るためのステップを含ん
でいる。必要な値が得られると、それに応じてキャリヤ
ガス流量、バブラ圧及びバブラ温度がモニタされて必要
な値と比較され、チャンバの排気装置６２のスロットル
バルブの開口部の大きさを調整することによってチャン
バ４０内の圧力が調整される。スロットルバルブの開口
部の大きさは、全プロセスガス流、プロセスチャンバの
大きさ及び排気装置６２のポンピングの設定圧力に対応
して、チャンバ圧を所望のレベルに制御するように設定
されている。
【００５５】圧力制御サブルーチン１４７が呼び出され
ると、所望の又は目標の圧力レベルが、チャンバ管理サ
ブルーチン１４４ａからパラメータとして受け入れられ
る。圧力制御サブルーチン１４７は、チャンバに連結さ
れた１以上の従来圧力計を読むことによってチャンバ１
５内の圧力を測定し、測定値を目標圧力と比較し、ＰＩ
Ｄ（比例、積分及び微分）値を目標圧力に対応させて記
憶圧力表から得て、スロットルバルブを圧力表から得ら
れたＰＩＤ値に従って調整するように作動する。また、
圧力制御サブルーチン１４７は、開口部がチャンバ１５
を所望の圧力に調整する特定の大きさになるようにスロ
ットルバルブを開閉するように書き込まれることもでき
る。
ると、所望の又は目標の圧力レベルが、チャンバ管理サ
ブルーチン１４４ａからパラメータとして受け入れられ
る。圧力制御サブルーチン１４７は、チャンバに連結さ
れた１以上の従来圧力計を読むことによってチャンバ１
５内の圧力を測定し、測定値を目標圧力と比較し、ＰＩ
Ｄ（比例、積分及び微分）値を目標圧力に対応させて記
憶圧力表から得て、スロットルバルブを圧力表から得ら
れたＰＩＤ値に従って調整するように作動する。また、
圧力制御サブルーチン１４７は、開口部がチャンバ１５
を所望の圧力に調整する特定の大きさになるようにスロ
ットルバルブを開閉するように書き込まれることもでき
る。
【００５６】ヒータ制御サブルーチン１４８は、基板を
加熱するヒータ５４の温度を制御するプログラムコード
を含んでいる。ヒータ制御サブルーチン１４８は、基板
が、所望のシーディング温度ＴSで維持されるシーディ
ングステージで温度範囲をΔＴS内に操作するためのシ
ーディングステージ加熱プログラムコード１５８を含
む。通常、サブルーチン１４８は支持体の温度を、雰囲
気チャンバ温度から設定点温度にランプ上昇するように
プログラムされている。上記のように基板がシーディン
グ温度ＴＳに到達したときに、シーディングガスをチャ
ンバに導入するようにプロセスガス制御サブルーチン１
４６はプログラムされている。ヒータ制御サブルーチン
１４８は、基板を、エピタキシャル成長層をシーディン
グ層上に成長させるために好適な堆積温度Ｔdに、温度
範囲ΔＴd内で急速加熱するためのエピタキシャル成長
加熱プログラムコード１６０を含んでいる。このステッ
プで、ヒータ制御サブルーチン１４８は、チャンバ管理
サブルーチン１４４ａによって呼び出され、少なくとも
約５０℃／分のランプ率温度パラメータを受け取る。
加熱するヒータ５４の温度を制御するプログラムコード
を含んでいる。ヒータ制御サブルーチン１４８は、基板
が、所望のシーディング温度ＴSで維持されるシーディ
ングステージで温度範囲をΔＴS内に操作するためのシ
ーディングステージ加熱プログラムコード１５８を含
む。通常、サブルーチン１４８は支持体の温度を、雰囲
気チャンバ温度から設定点温度にランプ上昇するように
プログラムされている。上記のように基板がシーディン
グ温度ＴＳに到達したときに、シーディングガスをチャ
ンバに導入するようにプロセスガス制御サブルーチン１
４６はプログラムされている。ヒータ制御サブルーチン
１４８は、基板を、エピタキシャル成長層をシーディン
グ層上に成長させるために好適な堆積温度Ｔdに、温度
範囲ΔＴd内で急速加熱するためのエピタキシャル成長
加熱プログラムコード１６０を含んでいる。このステッ
プで、ヒータ制御サブルーチン１４８は、チャンバ管理
サブルーチン１４４ａによって呼び出され、少なくとも
約５０℃／分のランプ率温度パラメータを受け取る。
【００５７】ヒータ制御サブルーチン１４８は、支持体
内に位置する熱電対の電圧出力を測定て温度を測定し、
測定温度を設定点温度と比較し、ヒータ５４に加えられ
る電流を増減し、所望のランプ率或いは設定点温度を得
る。温度は、測定電圧から、ストアされた換算表で対応
する温度を調べることによって、或いは温度を四次の多
項式を用いて計算することによって得られる。放射式ラ
ンプがヒータ５４として使用された場合、ヒータ制御サ
ブルーチン１４８は、ランプに加えられる電流のランプ
増減を徐々に制御し、もってランプの寿命及び信頼性を
増加する。加えて、プロセス安全コンプライアンスを検
出するように組込みフェールセーフモードを含めること
ができ、プロセスチャンバ４０が適当に準備されていな
い場合、ヒータ５４の操作を停止することができる。
内に位置する熱電対の電圧出力を測定て温度を測定し、
測定温度を設定点温度と比較し、ヒータ５４に加えられ
る電流を増減し、所望のランプ率或いは設定点温度を得
る。温度は、測定電圧から、ストアされた換算表で対応
する温度を調べることによって、或いは温度を四次の多
項式を用いて計算することによって得られる。放射式ラ
ンプがヒータ５４として使用された場合、ヒータ制御サ
ブルーチン１４８は、ランプに加えられる電流のランプ
増減を徐々に制御し、もってランプの寿命及び信頼性を
増加する。加えて、プロセス安全コンプライアンスを検
出するように組込みフェールセーフモードを含めること
ができ、プロセスチャンバ４０が適当に準備されていな
い場合、ヒータ５４の操作を停止することができる。
【００５８】プラズマ制御サブルーチン１４９は、化学
気相堆積モードでチャンバを操作中に堆積プラズマをチ
ャンバ内に形成するためのプログラムコードを含んでい
る。サブルーチン１４９は、チャンバ４０内のプロセス
電極６０、６５に加えられるＲＦバイアス電圧パワーレ
ベルを設定し、また任意でチャンバ内で発生される磁場
のレベルを設定し、堆積プラズマを形成する。上記した
チャンバ構成要素サブルーチンと同様に、プラズマ制御
サブルーチン１４９はチャンバ管理サブルーチン１４４
ａによって呼び出される。操作時にプラズマ状態１４９
は、プラズマ発生器６４に加えられる「先の（forwar
d）」電力と、チャンバ４０を通して流れた「反映（ref
lected）」電力の両方を読むステップを含む。過剰に高
い反映電力の読みは、プラズマが点火されていないこと
を示し、プラズマ制御サブルーチン１４９はプロセスを
再始動或いは停止する。読まれたパワーレベルは目標値
と比較され、電流はプラズマを制御するように調整さ
れ、正弦波電流を発生器に加え、チャンバ４０内に回転
磁場を形成する。正弦波は所望の磁場を発生するために
必要であり、磁場強度に対応した正弦値のストアされた
表から得るか、或いは正弦式を用いて計算される。
気相堆積モードでチャンバを操作中に堆積プラズマをチ
ャンバ内に形成するためのプログラムコードを含んでい
る。サブルーチン１４９は、チャンバ４０内のプロセス
電極６０、６５に加えられるＲＦバイアス電圧パワーレ
ベルを設定し、また任意でチャンバ内で発生される磁場
のレベルを設定し、堆積プラズマを形成する。上記した
チャンバ構成要素サブルーチンと同様に、プラズマ制御
サブルーチン１４９はチャンバ管理サブルーチン１４４
ａによって呼び出される。操作時にプラズマ状態１４９
は、プラズマ発生器６４に加えられる「先の（forwar
d）」電力と、チャンバ４０を通して流れた「反映（ref
lected）」電力の両方を読むステップを含む。過剰に高
い反映電力の読みは、プラズマが点火されていないこと
を示し、プラズマ制御サブルーチン１４９はプロセスを
再始動或いは停止する。読まれたパワーレベルは目標値
と比較され、電流はプラズマを制御するように調整さ
れ、正弦波電流を発生器に加え、チャンバ４０内に回転
磁場を形成する。正弦波は所望の磁場を発生するために
必要であり、磁場強度に対応した正弦値のストアされた
表から得るか、或いは正弦式を用いて計算される。
【００５９】上述したものは、本発明の好ましい実施形
態に対して向けられたものであって、他の更なる本発明
の実施形態が、本発明の基本的範囲を逸脱することなく
工夫され得る。本発明の範囲は、特許請求の範囲によっ
て定められる。
態に対して向けられたものであって、他の更なる本発明
の実施形態が、本発明の基本的範囲を逸脱することなく
工夫され得る。本発明の範囲は、特許請求の範囲によっ
て定められる。
【図１】本発明によって処理された基板の部分断面略図
で、基板に堆積した薄いニュークリエーション層を示す
図である。
で、基板に堆積した薄いニュークリエーション層を示す
図である。
【図２】図１の基板の部分断面略図で、基板に堆積した
コンフォーマルな濡れ層を示す図である。
コンフォーマルな濡れ層を示す図である。
【図３】図２の基板の部分断面略図で、コンフォーマル
な濡れ層に低温で堆積した金属を示す図である。
な濡れ層に低温で堆積した金属を示す図である。
【図４】基板に対するＣＶＤとＰＶＤプロセスの実行に
適した一体型マルチチャンバ装置の部分断面略図であ
る。
適した一体型マルチチャンバ装置の部分断面略図であ
る。
【図５】本発明のＣＶＤ堆積プロセスの実行に適したＣ
ＶＤチャンバの部分断面略図である。
ＶＤチャンバの部分断面略図である。
【図６】本発明のＰＶＤ堆積プロセスの実行に適したＰ
ＶＤチャンバの部分断面略図である。
ＶＤチャンバの部分断面略図である。
【図７】本発明のコンピュータプログラムの階層制御構
造を示す簡易ブロック線図である。
造を示す簡易ブロック線図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テッド グオ アメリカ合衆国， カリフォルニア州， パロ アルト， タンランド ドライヴ 1079 エー. (72)発明者 ロデリック シー． モーズリー アメリカ合衆国， カリフォルニア州， プレザントン， ディアヴィラ アヴェニ ュー 4337
Claims (33)
- 【請求項１】（ａ）基板上にチタン層を堆積するステッ
プと、その後（ｂ）前記チタン層を窒素に暴露するステ
ップと、を含む基板上に窒化チタンを形成する方法。 - 【請求項２】（ｃ）ステップ（ａ）と（ｂ）とを繰り返
すステップを更に含む請求項１に記載の方法。 - 【請求項３】前記チタンを化学気相堆積によって堆積す
る請求項１に記載の方法。 - 【請求項４】前記チタンを物理気相堆積によって堆積す
る請求項１に記載の方法。 - 【請求項５】前記チタンをコリメート式物理気相堆積に
よって堆積する請求項１に記載の方法。 - 【請求項６】前記チタンを高密度プラズマを用いて堆積
する請求項１に記載の方法。 - 【請求項７】前記窒化チタンが非連続層を形成する請求
項１に記載の方法。 - 【請求項８】前記窒化チタンが連続層を形成する請求項
１に記載の方法。 - 【請求項９】前記チタンが窒素プラズマに暴露される請
求項１に記載の方法。 - 【請求項１０】窒素の存在下で、前記基板に隣接したプ
ロセス領域にエネルギを容量的又は誘導的に結合するス
テップ、を更に含む請求項９に記載の方法。 - 【請求項１１】前記窒化チタンがニュークリエーション
層を形成する請求項１に記載の方法。 - 【請求項１２】前記窒化チタンがサブアトミック層を形
成する請求項１に記載の方法。 - 【請求項１３】前記窒素が、約５〜５００ｓｃｃｍの速
度で、前記基板に隣接するプロセス領域に流入される請
求項１に記載の方法。 - 【請求項１４】（ａ）基板上にチタンを堆積するステッ
プと、（ｂ）窒化チタンを形成するために、基板上の前
記チタンを窒素と接触させるステップと、（ｃ）前記窒
化チタン上にアルミニウムを堆積するステップと、を含
む基板を処理する方法。 - 【請求項１５】前記アルミニウムを化学気相堆積によっ
て堆積する請求項１４に記載の方法。 - 【請求項１６】前記アルミニウムを物理気相堆積によっ
て堆積する請求項１４に記載の方法。 - 【請求項１７】（ｃ）前記アルミニウムを約４００〜６
００℃の温度に加熱するステップを更に含む請求項１４
に記載の方法。 - 【請求項１８】（ｃ）前記アルミニウムを約４５０〜５
５０℃の温度でアニーリングするステップを更に含む請
求項１４に記載の方法。 - 【請求項１９】前記アニーリングされたアルミニウムの
シート抵抗が、約０．３９Ωより小さい請求項１８に記
載の方法。 - 【請求項２０】（ａ）基板上にチタンを堆積するステッ
プと、（ｂ）窒化チタンを形成するために基板上の前記
チタンを窒素と接触させるステップと、（ｃ）前記窒化
チタン上にアルミニウムの第１層を堆積するステップ
と、（ｄ）前記アルミニウムの第１層を覆ってＰＶＤウ
ォームアルミニウムの第２層を堆積するステップと、を
含む基板を処理する方法。 - 【請求項２１】前記チタンを物理気相堆積によって堆積
する請求項２０に記載の方法。 - 【請求項２２】（ｅ）ステップ（ｃ）と（ｄ）を行う前
にステップ（ａ）と（ｂ）を繰り返すステップを更に含
む請求項２０に記載の方法。 - 【請求項２３】（ｅ）前記アルミニウム上に窒化チタン
を堆積するステップ、を含む請求項２０に記載の方法。 - 【請求項２４】（ａ）基板上にチタンを堆積するステッ
プと、（ｂ）窒化チタンを形成するために前記チタンを
窒素と接触させるステップと、（ｃ）前記窒化チタン上
にニュークリエーション材料を堆積するステップと、
（ｄ）前記ニュークリエーション材料の上を覆って濡れ
層を堆積するステップと、（ｅ）前記濡れ層上にＰＶＤ
アルミニウム層を堆積するステップと、を含む基板を処
理する方法。 - 【請求項２５】前記チタンを物理気相堆積によって堆積
する請求項２４に記載の方法。 - 【請求項２６】前記ニュークリエーション材料はＰＶＤ
アルミニウムであり、前記濡れ層はＣＶＤアルミニウム
である請求項２４に記載の方法。 - 【請求項２７】シリコン表面を有する基板を処理する方
法であって、（ａ）シリコンを高圧窒素プラズマに暴露
するステップ、を含む方法。 - 【請求項２８】（ｂ）基板上にチタンを堆積するステッ
プと、（ｃ）窒化チタンを形成するために前記チタンを
窒素と接触させるステップと、を更に含む請求項２７に
記載の方法。 - 【請求項２９】ステップ（ａ）〜（ｃ）は、高密度プラ
ズマ物理気相堆積チャンバ内で実行される請求項２８に
記載の方法。 - 【請求項３０】（ｃ）前記窒化チタン上にアルミニウム
の第１層を堆積するステップと、（ｄ）前記アルミニウ
ムの第１層を覆ってＰＶＤウォームアルミニウムの第２
層を堆積するステップと、を更に含む請求項２９に記載
の方法。 - 【請求項３１】露出したチタンとシリコンを有する基板
を処理する方法であって、（ａ）基板に隣接するプロセ
ス領域に約０．５〜５Ｔｏｒｒの圧力で窒素を供給する
ステップと、（ｂ）前記プロセス領域内でプラズマを点
火させるステップと、（ｃ）露出したチタンを窒化チタ
ンに変換するステップと、（ｄ）露出したシリコンを窒
化シリコンに変換するステップと、を含む方法。 - 【請求項３２】前記プロセス領域にエネルギを容量的又
は誘導的に結合するステップ、を更に含む請求項３１に
記載の方法。 - 【請求項３３】前記窒素が、約５〜５００ｓｃｃｍの速
度でプロセス領域に供給される請求項３１に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/840209 | 1997-04-11 | ||
| US08/840,209 US6080665A (en) | 1997-04-11 | 1997-04-11 | Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145864A true JPH1145864A (ja) | 1999-02-16 |
Family
ID=25281734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10139101A Withdrawn JPH1145864A (ja) | 1997-04-11 | 1998-04-13 | チタニウム及びアルミニウムの相互作用を防止するための、集積窒素処理チタニウム層 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6080665A (ja) |
| EP (1) | EP0871217A3 (ja) |
| JP (1) | JPH1145864A (ja) |
| KR (1) | KR19980081269A (ja) |
| TW (1) | TW376576B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355861B1 (ko) * | 1999-05-11 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077781A (en) * | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| KR100269878B1 (ko) * | 1997-08-22 | 2000-12-01 | 윤종용 | 반도체소자의금속배선형성방법 |
| US6140228A (en) * | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
| JP3568385B2 (ja) * | 1998-03-16 | 2004-09-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6427904B1 (en) * | 1999-01-29 | 2002-08-06 | Clad Metals Llc | Bonding of dissimilar metals |
| US6383915B1 (en) * | 1999-02-03 | 2002-05-07 | Applied Materials, Inc. | Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect |
| US6316353B1 (en) * | 1999-02-18 | 2001-11-13 | Micron Technology, Inc. | Method of forming conductive connections |
| US6524951B2 (en) * | 1999-03-01 | 2003-02-25 | Micron Technology, Inc. | Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon |
| US6365507B1 (en) * | 1999-03-01 | 2002-04-02 | Micron Technology, Inc. | Method of forming integrated circuitry |
| US6355558B1 (en) * | 1999-06-10 | 2002-03-12 | Texas Instruments Incorporated | Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films |
| US6214714B1 (en) * | 1999-06-25 | 2001-04-10 | Applied Materials, Inc. | Method of titanium/titanium nitride integration |
| US6969448B1 (en) | 1999-12-30 | 2005-11-29 | Cypress Semiconductor Corp. | Method for forming a metallization structure in an integrated circuit |
| US6561627B2 (en) * | 2000-11-30 | 2003-05-13 | Eastman Kodak Company | Thermal actuator |
| US6688584B2 (en) * | 2001-05-16 | 2004-02-10 | Micron Technology, Inc. | Compound structure for reduced contact resistance |
| US6709958B2 (en) | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| US20040203230A1 (en) * | 2002-01-31 | 2004-10-14 | Tetsuo Usami | Semiconductor device having multilayered conductive layers |
| US6777328B2 (en) * | 2002-01-31 | 2004-08-17 | Oki Electric Industry Co., Ltd. | Method of forming multilayered conductive layers for semiconductor device |
| KR100455382B1 (ko) * | 2002-03-12 | 2004-11-06 | 삼성전자주식회사 | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 |
| WO2004076705A2 (en) * | 2003-02-24 | 2004-09-10 | University Of South Florida | Reactive physical vapor deposition with sequential reactive gas injection |
| US20050221612A1 (en) * | 2004-04-05 | 2005-10-06 | International Business Machines Corporation | A low thermal budget (mol) liner, a semiconductor device comprising said liner and method of forming said semiconductor device |
| US7550055B2 (en) * | 2005-05-31 | 2009-06-23 | Applied Materials, Inc. | Elastomer bonding of large area sputtering target |
| KR100730478B1 (ko) * | 2006-05-24 | 2007-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조방법 |
| US8003536B2 (en) * | 2009-03-18 | 2011-08-23 | International Business Machines Corporation | Electromigration resistant aluminum-based metal interconnect structure |
| JP6832785B2 (ja) * | 2016-08-08 | 2021-02-24 | 東京エレクトロン株式会社 | シリコン窒化膜の成膜方法および成膜装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4762728A (en) * | 1985-04-09 | 1988-08-09 | Fairchild Semiconductor Corporation | Low temperature plasma nitridation process and applications of nitride films formed thereby |
| US4715937A (en) * | 1986-05-05 | 1987-12-29 | The Board Of Trustees Of The Leland Stanford Junior University | Low-temperature direct nitridation of silicon in nitrogen plasma generated by microwave discharge |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US4786360A (en) * | 1987-03-30 | 1988-11-22 | International Business Machines Corporation | Anisotropic etch process for tungsten metallurgy |
| US5162262A (en) * | 1989-03-14 | 1992-11-10 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device and manufactured method thereof |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5478780A (en) * | 1990-03-30 | 1995-12-26 | Siemens Aktiengesellschaft | Method and apparatus for producing conductive layers or structures for VLSI circuits |
| US5236868A (en) * | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
| FR2670605B1 (fr) * | 1990-12-13 | 1993-04-09 | France Etat | Procede de realisation d'une barriere de diffusion electriquement conductrice a l'interface metal/silicium d'un transistor mos et transistor correspondant. |
| FR2672731A1 (fr) * | 1991-02-07 | 1992-08-14 | France Telecom | Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant. |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5427666A (en) * | 1993-09-09 | 1995-06-27 | Applied Materials, Inc. | Method for in-situ cleaning a Ti target in a Ti + TiN coating process |
| AU1745695A (en) * | 1994-06-03 | 1996-01-04 | Materials Research Corporation | A method of nitridization of titanium thin films |
| JP3130207B2 (ja) * | 1994-07-08 | 2001-01-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH08186075A (ja) * | 1994-12-29 | 1996-07-16 | Nippon Steel Corp | 半導体装置の製造方法及び半導体製造装置 |
-
1997
- 1997-04-11 US US08/840,209 patent/US6080665A/en not_active Expired - Fee Related
-
1998
- 1998-04-09 TW TW087105385A patent/TW376576B/zh active
- 1998-04-09 EP EP98302795A patent/EP0871217A3/en not_active Withdrawn
- 1998-04-10 KR KR1019980012721A patent/KR19980081269A/ko not_active Withdrawn
- 1998-04-13 JP JP10139101A patent/JPH1145864A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355861B1 (ko) * | 1999-05-11 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0871217A3 (en) | 1999-08-04 |
| US6080665A (en) | 2000-06-27 |
| KR19980081269A (ko) | 1998-11-25 |
| TW376576B (en) | 1999-12-11 |
| EP0871217A2 (en) | 1998-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1145864A (ja) | チタニウム及びアルミニウムの相互作用を防止するための、集積窒素処理チタニウム層 | |
| US6139697A (en) | Low temperature integrated via and trench fill process and apparatus | |
| US6001420A (en) | Semi-selective chemical vapor deposition | |
| US6139905A (en) | Integrated CVD/PVD Al planarization using ultra-thin nucleation layers | |
| US20030013297A1 (en) | Reliability barrier integration for Cu application | |
| US6207558B1 (en) | Barrier applications for aluminum planarization | |
| US7352048B2 (en) | Integration of barrier layer and seed layer | |
| US6319728B1 (en) | Method for treating a deposited film for resistivity reduction | |
| EP1094504A2 (en) | PVD-IMP tungsten and tungsten nitride as a liner, barrier, and/or seed layer | |
| EP1179838A2 (en) | Deposition of tungsten films from W(CO)6 | |
| US20030059538A1 (en) | Integration of barrier layer and seed layer | |
| EP1122775A2 (en) | Treatment of a metal nitride/metal stack | |
| US6017144A (en) | Method and apparatus for depositing highly oriented and reflective crystalline layers using a low temperature seeding layer | |
| EP0794568A2 (en) | Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer | |
| WO2003028090A2 (en) | Integration of barrier layer and seed layer | |
| US20020192948A1 (en) | Integrated barrier layer structure for copper contact level metallization | |
| Burke et al. | Profile simulation of conformality of chemical vapor deposited copper in subquarter-micron trench and via structures | |
| EP0808915A2 (en) | Chemical vapor deposition and sputtering method and apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |