JPH1145937A

JPH1145937A - 半導体装置及びその製造方法

Info

Publication number: JPH1145937A
Application number: JP19837097A
Authority: JP
Inventors: Tomoyuki Miyama; 山智之深; Misao Yoshimura; 村操吉; Yoshiaki Kitaura; 浦義昭北
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-07-24
Filing date: 1997-07-24
Publication date: 1999-02-16

Abstract

(57)【要約】【課題】下層配線と上層配線との間を高くすることの
できる半導体装置及びその製造方法を提供する。【解決手段】半導体基板１０上と下層配線１４上と
に、柱部用下地電極１６を形成する。次に、柱部用下地
電極１６上にレジストを形成し、このレジストをパター
ニングすることにより、下層配線１４上の任意の箇所に
開孔１８ａを有するアンダーレジスト１８を形成する。
次に、アンダーレジスト１８の開孔１８ａにおける柱部
用下地電極１６上に、鍍金により、柱部用鍍金部２０を
形成する。次に、柱部用鍍金部２０上に、上層配線２８
を形成する。次に、アンダーレジスト１８と、柱部用下
地電極１６における柱部用鍍金部２０下側以外の部分と
を、除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に多層配線構造を有
する半導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】ＧａＡｓＭＥＳＦＥＴの高速化には多層
配線技術が必須である。この多層配線技術では、接続さ
れる配線相互間の負荷容量が、デバイス全体の性能を大
きく左右する。このため、第１層としての下層配線と、
第２層としての上層配線との間には、ＳｉＯ₂等の絶縁
膜ではなく、空気が用いられている。すなわち、下層配
線と上層配線との間の絶縁性を確保するために、ＳｉＯ
₂等の絶縁膜では誘電率が高いため、より誘電率の小さ
い空気が用いられている。このように上層配線と下層配
線の間の絶縁に空気を用いたもの、つまり、下層配線と
上層配線との間に空間を形成したものを、エアーブリッ
ジと呼んでいる。このエアーブリッジは、配線間の容量
の低下に極めて有効な構造であるといわれている。この
エアーブリッジの従来の製造方法を図３に示す。

【０００３】図３（ａ）からわかるように、まず、半導
体基板３０上に絶縁膜３２を形成する。続いて、この絶
縁膜３２上に、例えばリフトオフ法により、金（Ａｕ）
からなる下層配線３４を形成する。

【０００４】次に図３（ｂ）からわかるように、厚膜の
レジストを塗布してパターニングすることにより、開孔
３６ａを有するアンダーレジスト３６を形成する。続い
て、このアンダーレジスト３６上に金（Ａｕ）からなる
下地電極３８を蒸着させて形成する。

【０００５】次に図３（ｃ）からわかるように、上層配
線のマスクとなる所定のパターンにパターニングしたト
ップレジスト４０を形成する。続いて、このトップレジ
スト４０をマスクとして鍍金部４２を形成する。すなわ
ち、下地電極３８にマイナス電圧を印加して、電界鍍金
を行うことにより鍍金部４２を形成する。

【０００６】次に図３（ｄ）からわかるように、前述し
たトップレジスト４０、下地電極３８、アンダーレジス
ト３６を順次除去する。すなわち、トップレジスト４０
を除去した後、このトップレジスト４０の下側の下地電
極３８を除去して、下地電極残余部３８ａを形成する。
これにより、下地電極残余部３８ａと鍍金部４２とから
なる上層配線４４が形成される。次に、アンダーレジス
ト３６を除去する。これにより、エアーブリッジを有す
る半導体装置が完成する。

【０００７】

【発明が解決しようとする課題】以上のような製造工程
においては、図３（ｂ）からわかるように、アンダーレ
ジスト３６の開孔３６ａの形状が、下地電極３８を蒸着
する際のステップカバーレッジを定める要素として極め
て重要となる。このため、従来はこのステップカバーレ
ッジを良好にするために、アンダーレジスト３６に高温
ベーク処理を施していた。すなわち、高温ベーク処理に
より、露光等で形成したレジストの開孔部分の角部を丸
めて、好な順テーパ形状をなす開孔３６ａを形成してい
た。つまり、順テーパ状のホールパターンをアンダーレ
ジスト３６に形成していた。しかし、アンダーレジスト
３６の膜厚がある程度厚くなると、このベーク処理では
不十分であった。すなわち、アンダーレジスト３６の膜
厚が、１μｍ以上ある場合には、このベーク処理では良
好なテーパ形状の開孔３６ａを形成することが困難であ
った。このため、アンダーレジスト３６の開孔３６ａに
垂直な部分が生じてしまっていた。このようにアンダー
レジスト３６の開孔３６ａに垂直な部分が生じると、下
地電極３８に段切れが起きてしまう場合があった。しか
しながら、エアーブリッジ配線を形成する部分の段差が
大きいときには、アンダーレジスト３６を１μｍ以上に
厚くするしなければならない場合も生じていた。

【０００８】そこで本発明は上記課題に鑑みてなされた
ものであり、アンダーレジスト３６の膜厚を厚くした場
合であっても、下地電極３８が段切れを起こさないよう
にした半導体装置及びその製造方法を提供することを目
的とする。すなわち、アンダーレジスト３６を厚く形成
することのできる、半導体装置及びその製造方法を提供
することを目的とする。換言すれば、下層配線３４と上
層配線４４との間を大きく離すことのできる半導体装置
及びその製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
本発明に係る半導体装置は、半導体基板上に形成された
下層配線と、この下層配線の上方に形成された上層配線
と、これら下層配線と上層配線との間を接続する柱部で
あって、これら下層配線及び上層配線とは別個の工程に
より形成された柱部と、を備えたことを特徴とするもの
である。

【００１０】

【発明の実施の形態】以下、本発明の一実施形態を、図
面を用いて説明する。図１及び図２は、本実施形態によ
る半導体装置の製造工程を示す断面図である。

【００１１】図１（ａ）からわかるように、半絶縁性の
ガリウムヒ素（ＧａＡｓ）からなる半導体基板１０上
に、常圧ＣＶＤ法により、ＳｉＯ₂からなる絶縁膜１２
を形成する。次に、この絶縁膜１２上に、リフトオフ法
により、チタン（Ｔｉ）とモリブデン（Ｍｏ）と金（Ａ
ｕ）との積層からなる下層配線１４を形成する。本実施
形態におけるこれらの膜厚は、チタンが５０ｎｍであ
り、モリブデンが５０ｎｍであり、金が１μｍである。

【００１２】次に図１（ｂ）からわかるように、絶縁膜
１２上及び下層配線１４上に、スパッタリングにより、
タングステン（Ｗ）からなる柱部用下地電極１６を形成
する。この柱部用下地電極１６は、後述する鍍金時にお
いて、下地電極としての役割を果たすものである。本実
施形態では、柱部用下地電極１６の膜厚は、１００ｎｍ
である。続いて、柱部用下地電極１６上に、レジストを
塗布してパターニングすることにより、開孔１８ａを有
するアンダーレジスト１８を形成する。本実施形態で
は、このアンダーレジスト１８には、ヘキスト社製のポ
ジ型フォトレジストＡＺ１５００を用いており、その膜
厚は４μｍである。

【００１３】次に図１（ｃ）からわかるように、１回目
の鍍金を行い、柱部用鍍金部２０を形成する。すなわ
ち、柱部用下地電極１６にマイナス電圧を印加して、電
界鍍金をすることにより、柱部用鍍金部２０を形成す
る。本実施形態では、この柱部用鍍金部２０の高さは、
５μｍである。５μｍとしたのは、アンダーレジスト１
８の膜厚が４μｍであるので、１μｍのマージンを確保
したためである。

【００１４】次に図２（ａ）からわかるように、アンダ
ーレジスト１８上と柱部用鍍金部２０上とに、金（Ａ
ｕ）を蒸着させることにより、上層配線用下地電極２２
を形成する。この上層配線用下地電極２２は２回目の鍍
金時の下地電極としての役割を果たすものである。本実
施形態では、この上層配線用下地電極２２の膜厚は１０
０ｎｍである。次に、レジストを塗布して、パターニン
グすることにより、トップレジスト２４を形成する。本
実施形態では、このトップレジスト２４はヘキスト社製
のポジ型フォトレジストＡＺＰ４６２０を用いており、
その膜厚は６μｍである。

【００１５】次に図２（ｂ）からわかるように、２回目
の鍍金を行い上層配線用鍍金部２６を形成する。すなわ
ち、上層配線用下地電極２２にマイナス電圧を印加し
て、電界鍍金をすることにより、上層配線用鍍金部２６
を形成する。本実施形態では、この上層配線用鍍金部２
６の厚さは３μｍである。

【００１６】次に図２（ｃ）からわかるように、トップ
レジスト２４、上層配線用下地電極２２、アンダーレジ
スト１８、柱部用下地電極１６と順次除去する。これに
より、上層配線用鍍金部２６と上層配線用下地電極残余
部２２ａとからなる上層配線２８が形成され、柱部用鍍
金部２０と柱部用下地電極残余部１６ａとからなる柱部
２９が形成される。本実施形態では、トップレジスト２
４はプラズマエッチングにより除去する。上層配線用下
地電極２２におけるトップレジスト２４の下側の部分
は、イオンミリング等の異方性エッチングにより除去す
る。つまり、トップレジスト２４の直下にあたる上層配
線用下地電極２２部分は、異方性エッチングにより除去
する。これにより、上層配線用下地電極２２の残余の部
分からなる、上層配線用下地電極残余部２２ａが形成さ
れる。アンダーレジスト１８はプラズマエッチングによ
り除去する。柱部用下地電極１６における柱部用鍍金部
２０の下側以外の部分はプラズマエッチング等の等方性
エッチング（ＣＤＥ）により除去する。つまり、柱部用
鍍金部２０の直下にあたる部分以外の柱部用下地電極１
６は、等方性エッチングにより除去する。この柱部用下
地電極１６を等方性エッチングで除去するのは、その上
方に設けられた上層配線２８と重なる部分があるためで
ある。これにより、柱部用下地電極１６の残余の部分か
らなる、柱部用下地電極残余部１６ａが形成される。こ
れらアンダーレジスト１８と柱部用下地電極１６との除
去部分を構成していた材料は、図中における柱部２９の
後側や前側等を通じて外部へ放出されていく。以上でエ
アーブリッジ構造の配線層が完成するが、必要によりさ
らに配線層を重ねてゆくことは可能である。

【００１７】以上のように、本実施形態によれば、下層
配線１４と上層配線２８とを、これら下層配線１４と上
層配線２８とは別個の工程で形成された柱部２９により
接続することとしたので、柱部２９を高く形成すること
ができる。つまり、下層配線１４と上層配線２８との間
を大きく隔てることができる。特に、これら下層配線１
４と下層配線２８とをエアーブリッジで構成しようとす
る場合で、アンダーレジスト１８を厚く形成しようとす
る場合でも、柱部用下地電極１６を段切れなく形成する
ことができる。すなわち、下層配線１４上と絶縁膜１２
上とに全体的に柱部用下地電極１６を形成した後に、ア
ンダーレジスト１８を形成したので、柱部用下地電極１
６についての段切れをなくすことができる。さらに、こ
の柱部用下地電極１６を鍍金時の下地電極として用いて
柱部用鍍金部２０を形成した後、上層配線用下地電極２
２を、この柱部用鍍金部２０上とアンダーレジスト１８
上とに形成したので、この上層配線用下地電極２２を形
成する部分が平坦化されて、上層配線用下地電極２２が
段切れするおそれもなくなる。そして、この上層配線用
下地電極２２を鍍金時の下地電極として用いて上層配線
用鍍金部２６を形成することができる。換言すれば、柱
部２９を形成するための鍍金と、上層配線２８を形成す
るための鍍金とを、別々にすることとしたので、アンダ
ーレジスト１８を厚く形成することができる。すなわ
ち、鍍金を２段階に分けて行うこととしたので、アンダ
ーレジスト１８を１μｍ以上の厚さにすることが可能と
なり、段差が大きい部分でもエアーブリッジを形成する
ことが可能となる。

【００１８】そのうえ、柱部用下地電極１６を等方性エ
ッチング可能なタングステンを用いて形成したので、こ
の柱部用下地電極１６における柱部用鍍金部２０の下側
以外の部分を除去する場合には、プラズマエッチング等
の等方性エッチングにより除去することができる。すな
わち、上層配線２８の下方に隠れて形成された柱部用下
地電極１６も容易に等方性エッチングにより除去するこ
とができる。

【００１９】なお、本発明は上記実施形態に限定され
ず、種々に変形可能である。例えば、上層配線２８と下
層配線１４がエアーブリッジ構造を形成する場合に限ら
ず、ＳｉＯ₂等からなる絶縁膜を有する構造として形成
されてもよい。また、半導体基板１０は、シリコンから
なるものであってもい。さらに、柱部用下地電極１６は
タングステンに限らず、チタン、タンタル、モリブデン
等であってもよく、またこれらのチッ化物、ケイ化物で
あってもよい。

【００２０】

【発明の効果】以上説明したように、本発明によれば、
下層配線と上層配線との間を、これらこれら下層配線及
び上層配線とは別個の工程により形成された柱部で接続
することとしたので、この柱部を高く形成することがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置の製造工
程を説明する工程断面図の一部。

【図２】本発明の一実施形態に係る半導体装置の製造工
程を説明する工程断面図の一部。

【図３】従来の半導体装置の製造工程を説明する工程断
面図。

【符号の説明】

１０半導体基板１２絶縁膜１４下層配線１６柱部用下地電極１６ａ柱部用下地電極残余部１８アンダーレジスト２０柱部用鍍金部２２上層配線用下地電極２２ａ上層配線用下地電極残余部２４トップレジスト２６上層配線用鍍金部２８上層配線２９柱部

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された下層配線と、この下層配線の上方に形成された上層配線と、これら下層配線と上層配線との間を接続する柱部であっ
て、これら下層配線及び上層配線とは別個の工程により
形成された柱部と、を備えることを特徴とする半導体装置。
【請求項２】半導体基板上に下層配線を形成する工程
と、前記半導体基板上と前記下層配線上とに、柱部用下地電
極を形成する工程と、前記柱部用下地電極上にレジストを形成し、このレジス
トをパターニングすることにより、前記下層配線上の任
意の箇所に開孔を有するアンダーレジストを形成する工
程と、前記アンダーレジストの前記開孔における前記柱部用下
地電極上に、鍍金により、柱部用鍍金部を形成する工程
と、前記柱部用鍍金部上に、上層配線を形成する工程と、前記アンダーレジストを除去する工程と、前記柱部用下地電極における前記柱部用鍍金部下側以外
の部分を除去する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項３】前記柱部用下地電極は、等方性エッチング
で除去可能な材料で形成されており、前記柱部用下地電
極における前記柱部鍍金部下側以外の部分を除去する工
程では、この柱部用下地電極を等方性エッチングで除去
することを特徴とする請求項２に記載の半導体装置の製
造方法。