JPH1146301A - 画像歪み補正装置及びこれを用いた画像処理装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】読み取り信号のピーク値が変動しても高精度な
シェーディング補正を高速に低コストに実現できる画像
歪み補正装置を提供する。 【解決手段】基準画像のシェーディングデータを記憶す
るシェーディング記憶部と、シェーディングデータのピ
ーク値を検出する参照ピーク検出部と、読み取り入力デ
ータのピーク値を検出する信号ピーク値検出部とを有
し、入力データと基準画像のデータのピーク値とを乗算
し、入力データの前ラインまでのピーク値である信号ピ
ークレジスタの値と記憶された基準画像のデータのピー
ク値とを乗算し、この２つの乗算結果をシェーディング
補正回路に入力して画像の歪みを補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スキャナなどの画
像を読み取り読み取った画像を処理する画像処理装置に
係り、特に高速で高精度な補正が必要な画像処理装置に
おける画像の歪みを補正する装置及び方法に関するもの
である。

【０００２】

【従来の技術】画像読み取り装置は、スキャナによって
画像情報を読み取るのが一般的で、スキャナの光学系の
特性である光源ムラやセンサ感度ムラを補正する方式と
してはシェーディング補正方式が公知である。シェーデ
ィング補正方式は、まず基準となるシェーディング波形
（白基準板の読み取り波形）を予め読み取っておき、次
に画像を読み取る際に、予め読み取ったシェーディング
波形で読み取る画像信号を正規化することでシェーディ
ング歪みを補正する方式である。しかし、前提としてシ
ェーディング波形よりも高い信号は入力されないと考え
ていることが多く、この場合はシェーディング波形より
も高い信号が入ると白にクリップされる。一方、ファク
シミリ等の読み取りの場合は、通信毎又はページ毎にシ
ェーディング波形を読み取り更新するのでシェーディン
グ波形の記憶と画像読取時との時間差はなく、シェーデ
ィング波形よりも高い信号が入って白にクリップされて
も、その部分は実際に白と変わりないので問題にならな
い。

【０００３】しかしながら、読み取り装置の中には、常
に動作していて、シェーディング波形を週毎、または月
毎にしか更新できないものがある。

【０００４】この場合、シェーディング波形の読み取り
と画像読み取り時と時間の差があるので、環境温度の変
化により、シェーディング波形が変わってしまう恐れが
あり、良好な補正ができない。多少精度が悪くなるがシ
ェーディング波形よりも入力信号が低ければ、シェーデ
ィング波形後のピーク値を検出して、そのピーク値で正
規化することで全体的に黒につぶれるような画質劣化は
防止できる。しかし、シェーディング波形よりも高い信
号が入る場合は、必要な信号がシェーディング補正の時
点で白クリップされるので、以降の処理でも画質劣化は
防止できない。この場合、全体的に画像が白くなり、例
えば、黒細線の画像が白に擦れるという問題が起こる。

【０００５】このような問題を解決する方式として、例
えば特開昭60−259063号記載のようにセンサ出力を増幅
するアンプの前段に減衰機を設けて、シェーディング補
正のオーバーフローを検出して減衰機を制御し、信号を
シェーディング波形以内に調節する方式がある。

【０００６】また、予め記憶したシェーディング波形値
にある割合で乗算することで実際のシェーディング波形
より高くし、信号がシェーディング波形を超えないよう
にマージンを持つような方式も知られている。

【０００７】

【発明が解決しようとする課題】しかしながら、特開昭
60−259063号記載の方式では、オーバーフローした際の
処理がディジタル部で閉じず、アナログ部まで及ぶので
処理速度が高くなると制御が難しい。

【０００８】また、予め記憶したシェーディング波形値
にある割合で乗算するような方式は全てディジタル処理
で実現できるが、高精度な補正ができないという問題が
あった。

【０００９】本発明は、上記問題点を鑑みてなされたも
ので、読み取り信号のピーク値が変動しても高精度なシ
ェーディング補正を拘束に抵コストに実現できる画像歪
み補正装置を提供することを目的とするものである。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明は 基準画像のシェーディングデータを記憶
する手段と、シェーディングデータのピーク値を検出す
る手段と、読み取り入力データのピーク値を検出する手
段と、入力データと上記記憶された基準画像のデータの
ピーク値とを乗算する手段と、入力データの前ラインま
でのピーク値である信号ピークレジスタの値と記憶され
た基準画像のデータのピーク値とを乗算する手段と、２
つの乗算結果を入力し、シェーディング補正を行うシェ
ーディング補正手段とを有することを特徴とする。

【００１１】

【発明の実施の形態】以下、本発明の一実施例を図面に
従って説明する。

【００１２】図１は本発明を適用した画像処理装置を示
したものである。画像処理装置は光源、読み取った光を
電気信号に変換するためのイメージセンサ１，アンプ
２，ＡＤ変換器３，画像読み取り装置１０，認識処理部
６，出力装置であるプリンタ７，装置全体の制御を行う
ＣＰＵ８，読取媒体を搬送するための図示しないモータ
を制御し、１ライン分の読み取り終了後にＬＩＮＥＮＤ
信号を出力するメカ制御部９から構成されている。

【００１３】この画像処理装置の動作は、光源より読取
媒体に光を当て、その反射光をイメージセンサ１で光電
変換し、そのアナログ画像信号をアンプ２で増幅し、Ａ
Ｄ変換器３で１０ビットのディジタルデータに変換し、
画像歪み補正部１００で画像の歪みを除去し、補正処理
を行う。歪みを除去して、補正された信号Ｖｃは画像前
処理部４でフィルタ処理を施し、信号の強調または平滑
化を行う。二値化処理部５は入力された多値信号を二値
に変換する機能と、入力された多値信号をそのまま出力
する機能とを有し、二値化した信号または多値信号をも
とに認識処理部６で、文字等の画像認識を行う。又、プ
リンタ７から二値画像、または多値画像を出力する。

【００１４】次に、本発明の画像歪み補正部１００につ
いて説明する。

【００１５】画像歪み補正部１００は、レジスタ１０
８，参照ピーク検出部１０１，シェーディング記憶部１
０２，信号ピーク検出部１０４，乗算器１０６，１０
７，シェーディング補正回路１０５により構成されてい
る。

【００１６】このように構成された画像歪み補正部１０
０は、ＣＰＵ８からの命令に基づいて２つのモードで実
行される。第１のモードは、シェーディング記憶モード
であり、参照データとして、白，黒などの既知の画像デ
ータを読み込み、シェーディング記憶部１０２に記憶す
る。このとき白の画像データについては、例えば白紙を
読み取ることにより行い、黒の画像データについては光
源を消灯した状態で読み取りを行う。この際、白，黒の
参照データのピーク値を記憶する。

【００１７】第２のモードは、信号読み取りモードであ
る。このモードでは、画像を読み込みに同期してシェー
ディング波形を読み出し、入力信号Ｖi と参照ピーク検
出部１０１からの参照ピーク信号Ｖwpとを乗算器１０６
で乗算し、シェーディング記憶部１０２に記憶されてい
るシェーディング波形Ｖw と信号ピーク検出部１０４か
らのピーク信号とを乗算器１０７で乗算する。次に、乗
算器１０６で乗算された信号Ｖicと乗算器１０７で得ら
れた信号Ｖwcとをシェーディング補正回路105へ入力
し、シェーディング補正回路１０５では、次式に従って
補正を行う。

【００１８】

【数１】 Ｖc ＝Ｖic／Ｖwc＊１０２４ ＝（Ｖi ＊Ｖwp）／（Ｖw ＊Ｖip）＊１０２４ …（数１） これにより、入力信号を白シェーディング波形と黒シェ
ーディング波形の間に抑えこむことができるので、白の
クリップを防止でき、画像全体も白側に上がることを防
止でき、高度なシェーディング補正を行うことが可能と
なる。

【００１９】ここでｗ、本画像歪み補正部１００により
良好なシェーディング補正ができることについて詳細に
説明する。

【００２０】図２はシェーディング補正の概念図を示し
たものである。図２（ａ）の横軸は画素の並び方向、縦
軸は輝度を示している。ここでは画像歪み補正部１００
への入力は１０ビットの入力としているため０から１０
２３の輝度値を示している。黒シェーディングは、黒の
参照レベルを読み取った値、白シェーディングは、白の
参照レベルを読み取った値である。中央部の輝度が高く
周辺部が低いのは、照明の当たり方やレンズの特性によ
るものである。ノイズのように見える部分は、センサか
らの出力を増幅するアンプの特性が、センサの奇数ビッ
ト，偶数ビットで異なっているために生じるレベル差の
影響によるものである。このような状態において、入力
信号は図２（ｂ）のように白のシェーディングと黒のシ
ェーディングの間に存在するのが通常の状態である。し
かし、温度による光量の変動や、読み取り原稿の地濃度
により、図２（ｃ）のように、読み取り信号がシェーデ
ィング波形をオーバーすることがある。

【００２１】この場合、入力信号をＶi ，シェーディン
グ波形をＶw ，シェーディング補正結果をＶc とし、数
２に示すような補正を行うと、入力信号Ｖi がシェーデ
ィングＶw より大きい場合、Ｖc ＞１となってしまう。

【００２２】

【数２】 Ｖc ＝Ｖi ／Ｖw …（数２） この場合、シェーディング補正を行うと白シェーディン
グ波形より上にある信号は白クリップされ、画像全体も
白側に上がっているので全体的に濃度の薄い画像にな
る。

【００２３】そこで、図２（ｃ）のように入力信号のピ
ーク値が変動した際でも、図２(ｄ)のように入力信号を
白シェーディング波形と黒のシェーディングの間に抑さ
え込むことで、白クリップを防ぎ、画像全体も白側に上
がることを防止する、高精度なシェーディング補正を実
現することができる。

【００２４】そこで、輝度が０〜１０２３、つまり１０
２４の値をとるから、これにシェーディングのピーク値
Ｖwpと信号のピーク値Ｖipを用いて正規化すると、

【００２５】

【数３】 Ｖc ＝(Ｖi／Ｖw)＊(Ｖwp／)＊１０２４ …（数３） となり、（数３）を変形すると（数１）となる。

【００２６】このように、本発明の画像歪み補正部１０
０により良好なシェーディング補正を行うことができ
る。また、本画像歪み補正部１００では信号のピーク値
Ｖipとシェーディングのピーク値Ｖwpを対象的に演算
し、直後に除算する構成であるため、シェーディング補
正後ピーク値を用いて正規化処理する従来方式に比べ、
バランスの良い高精度な演算が実現できる。

【００２７】次に、画像歪み補正部１００を構成する各
部について詳細に説明する。

【００２８】図７にシェーディング波形のピーク値を検
出する参照ピーク検出部１０１の構成を示す。参照ピー
ク検出部１０１は、比較器１０１１とレジスタ１０１
２，参照ピークレジスタ１０１３で構成されている。シ
ェーディング波形を記憶する際に、比較器１０１１及び
レジスタ１０１２で入力されるシェーディング波形のデ
ータの最大値を検出し、ＬＩＮＥＮＤ信号（１ライン分
の読取終了に出る信号）により、１ライン間のピーク値
を参照ピークレジスタに記憶する。

【００２９】図８に信号ピーク検出部１０４の構成を示
す。予めＣＰＵ８からレジスタ1048に初期モードを設定
しセレクタ１０４５を切り替えて、ＣＰＵ８からのデー
タ（ピーク初期値）をレジスタ１０４６に書き込む。次
に読取の際にはＣＰＵ８からレジスタ１０４８に読取モ
ードが設定されセレクタ１０４５は比較器１０４４の出
力が選ばれる。そして、読み取り信号（Ｖi ）はレジス
タ１０４６のデータと比較器１０４３で比較され、か
つ、比較器１０４４で前記比較器１０４３で比較された
高い方の信号の値と参照ピークレジスタ値（Ｖwp）とを
比較し、どちらか高い方の信号の値をレジスタ１０４６
に設定する。そして、次の読み取り信号（Ｖi ）とレジ
スタ１０４６のデータを比較していくことで、ピーク値
を検出していく。１ライン分の読み取り信号（Ｖi ）の
入力が終了するとＬＩＮＥＮＤ信号が入力され信号ピー
クレジスタ１０４７に１ライン間のピーク値が設定され
る。さて、このＬＩＮＥＮＤ信号が入ると、セレクタ１
０４２が切り替わりレジスタ１０４６からレジスタ１０
４０の値を減算した値がレジスタ１０４６に入力され
る。ＬＩＮＥＮＤ信号は１クロックなので１回だけ減算
された値がレジスタ１０４６に設定される。

【００３０】次にシェーディング補正回路１０５の詳細
を説明する。まずシェーディング補正回路１０５の構成
を説明する前にシェーディング補正の概念を説明する。

【００３１】図３（ａ）はシェーディング除算処理の概
念図を示している。図形中のＧを０とするＧＩ軸は読み
取り信号のレベルを示し、Ｇを０とするＡＧ軸はシェー
ディング波形のレベルを示している。高さ方向は補正後
の出力レベルを示している。つまり、注目する補正対象
画素のシェーディング波形レベルと読み取り信号レベル
を入力すれば、シェーディング補正後の結果を得るため
の変換テーブルになっている。これを二次元的に表した
ものが図３（ｂ）である。シェーディング波形がたとえ
ば１０２３レベルであれば、入力信号とリニアな関係に
なり、もし、シェーディング波形が５１２であれば、そ
の傾きは２倍になり、入力信号が５１１レベルで出力は
１０２３に達する。このように補正テーブルの値は補正
すべき演算結果をテーブル化したものである。

【００３２】しかし、１０２４レベル（１０ビット）の
入力を２系列持つテーブルは１Ｍワードのメモリが必要
とされコスト上昇を避けられない。そこでテーブルを少
なくするために折り畳みを実施する。まず、本テーブル
は、２つの入力の除算結果を格納しているため、それぞ
れの入力を同じ定数で割った場合でも結果は変わらな
い。そこで、それぞれの入力を１／２（９bit ）にする
ことで、図３（ｂ）の補正空間ＡＧＩＣを部分空間ＤＧ
ＨＥにマッピングする。ビット精度は落ちてしまうが、
これによりメモリは１／４に縮退できる。

【００３３】この動作を図４を用いて説明する。図４は
シェーディング波形と入力信号の関係を概念的に示した
図である。図４のａの領域は白と黒のシェーディングの
範囲が狭く信号も小さい場合で、例えば、白シェーディ
ングの値が５１１（９bit ）未満とすると図３（ｂ）の
部分空間ＤＧＨＥに相当する。図４のｂの領域はシェー
ディング範囲が大きく、信号も大きく振れる（０〜１０
２３）場合である。これは図３（ｂ）の空間ＡＧＩＣに
相当する部分である。この図４のａの領域とｂの領域を
共に９bit （０〜５１１）の信号にダイナミックに切り
替えるには、図５に示すようにシェーディング波形（２
つの入力の高い値の方）の最上位ビットが１であれば、
２つの入力のそれぞれ最下位ビットを削除し、最上位ビ
ットが０であれば、それぞれ最上位ビットを削除するこ
とで９bit （０〜５１１）化が実現できる。単純に信号
の最下位ビットを削除して１／２にすると、もともと９
ビットの信号しかない場合は８ビットにしてしまうが、
シェーディング波形（２つの入力の高い値の方）の最上
位ビットによって削除するビットを選択することによ
り、信号が小さくても大きくても演算精度を９ビットに
保つことが可能になる。

【００３４】さて、再度、図３（ｂ）に戻り、部分空間
ＤＧＨＥのさらなる縮退を検討する。シェーディング波
形Ｗは入力信号Ｓより必ず高い信号であるので、仮にシ
ェーディング波形Ｗより信号Ｓが高い場合は、全て５１
１（上限リミッタ）の値になる。よって、部分空間ＤＧ
ＨＥのうち意味のある除算データが書かれているのは三
角形ＤＧＥであり、三角形ＥＧＨは、テーブルを参照す
るまでもなく結果は５１１（上限リミッタ）の値であ
る。このため、テーブルのアドレスをモニターすること
により、テーブルは圧縮できる。つまり、除算データを
記述してある三角形ＥＪＬを結果が自明である領域ＬＧ
Ｎに折り畳むことを考える。これは簡単なアドレス変換
で可能である。これにより、テーブルを半分に縮退でき
る。

【００３５】以上説明した概念に基づいて構成したシェ
ーディング補正回路１０５について説明する。

【００３６】図６はシェーディング補正回路１０５の構
成を示したものである。まず、２つの入力をレンジ判定
部１０５０で比較してどちらか値が高い方の最上位が
“１”であるか“０"であるかを見て、“１"であればレ
ンジ調整部１０５１，１０５２でアドレスのシフトを行
う。また、三角形ＤＧＥに対するアクセスが行われるか
どうかのチェックを折り返し検知部１０５７で判定し、
該当すればアドレス変更部１０５３，１０５４でアドレ
スの折り返し処理を行う。これらの入力を用いて除算Ｒ
ＯＭ１０５５をアクセスし結果を得、さらに、マスク処
理１０５６において、シェーディング波形をこえる信号
であればオーバーフローとして扱いテーブル索引したデ
ータをマスクし棄却する。

【００３７】図９はレンジ調整部１０５１の構成を示し
たものである。入力信号（例えば１０ビット）は２つの
経路に分れて、単純に１／２にシフトして下位１ビット
を削除する（９ビット）経路と、もう一方は２倍シフト
で上位を削除し、あとで１／２にし、入力信号を単純に
上位１ビット削除した（９ビット）信号の経路を通る。
そして、セレクタ１０５１３でそのどちらかの信号を切
り換え信号によって選択し、出力する。

【００３８】図１０はオーバーフロー検知部１０５８の
構成を示したものである。オーバーフロー検知部１０５
８はシェーディング記憶部１０２から出るシェーディン
グ波形と信号ピーク検出部１０４の信号ピーク値の乗算
値と、入力信号Ｖi とシェーディング波形ピーク値であ
る参照ピーク検出部１０１の出力の乗算値とを比較し、
入力信号Ｖi とシェーディング波形ピーク値である参照
ピーク検出部１０１の出力の乗算値が高い場合、オーバ
ーフロー検知部１０５８はオーバーフロー信号“１”を
出力し、マスク処理部１０５６に渡す。

【００３９】図１１はマスク処理部１０５６の構成を示
したものである。マスク処理部1056は、オーバーフロー
信号“１”のときは除算ＲＯＭ１０５５の出力ではな
く、“５１１”（９ビット：１０進値）の定数値１０５
６１をセレクタ１０５６２により選択する。

【００４０】図１２は折り返し領域検知部１０５７の構
成を示したものである。折り返し領域検知部１０５７
は、シェーディング波形と信号ピーク値の乗算値Ｖic
と、入力信号Ｖi とシェーディング波形ピーク値の乗算
値Ｖwcのそれぞれの最上位のビットをＡＮＤ回路１０５
７１を通すことで実現できる。

【００４１】図１３はアドレス変更部１０５４の構成を
示したものである。レンジ調整した信号はそのままの経
路と定数“５１１”(１０進値)１０５４１からレンジ調
整した信号を減算器１０５４２する経路を通り、そのど
ちらかをセレクタ１０５４３で折り返し領域検知の信号
により切り換える。折り返し領域検知の信号が“１”の
ときは、図３（ｂ）のＬＭＥj の領域であるから折り返
し領域となるので定数“５１１”（１０進値）１０５４
１からレンジ調整した信号を減算器１０５４２する信号
を選択する。それ以外はレンジ調整した信号をそのまま
出力する。

【００４２】図１４はレンジ判定部１０５０の構成を示
したものである。入力信号としてシェーディング記憶部
１０２から出るシェーディング波形と信号ピーク検出部
104の信号ピーク値の乗算値と、入力信号Ｖi とシェー
ディング波形ピーク値である参照ピーク検出部１０１の
出力の乗算値とを比較器１０５０１にて比較し、どちら
か大きいほうの最上位ビットをセレクタ１０５０２で選
択し、出力する。

【００４３】図１５はシェーディング記憶部１０２の構
成を示したものである。アドレスカウンタ１０２１はセ
ンサからのデータをラッチするタイミングで出力するＥ
Ｎとライン同期信号であるＬＩＮＥＮＤを入力としてメ
モリ１０２３のアドレスを生成する。アドレスカウンタ
１０２１ではＥＮをクロックに入れ、ＬＩＮＥＮＤをリ
セットに入れることでメモリ１０２３のアドレス生成を
実現できる。画像の補正時（通常読み取り）の際には読
み出し専用でＣＰＵ８からセレクタ１０２４を切り換え
て“Ｌ”（Low レベル）固定で読み出しを行う。シェー
ディング波形の記憶時にはＥＮ信号のタイミングで書き
込む。書き込みの際、入力データＶi はそのままメモリ
１０２３に記憶される。

【００４４】図１６は画像前処理部４の構成を示したも
のである。この構成は一般的な平滑化フィルターであ
る。シェーディング補正回路の出力Ｖc を２ライン分メ
モリに蓄えて３×３の画素領域でコンボリュージョン演
算を行う。ここでは、３×３の画素領域の全部に１／９
のコンボリュージョン演算を行っており、出力Ｅは（ａ
＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇ＋ｈ＋ｉ）／９の演算で表す
ことができる。

【００４５】図１７は二値化処理部５の構成を示したも
のである。画像前処理部４の出力は比較器５２に入り、
ＣＰＵ８から設定したしきい値と比較し二値化される。
二値化した結果はシフトレジスタに入力しバイトづめを
行い、このバイトづめされた信号と画像前処理部４の出
力をそのまま下位を削った８ビットのデータとで、どち
らかをＣＰＵ８からセレクタ５４で選択可能になってい
る。

【００４６】図１８はＬＩＮＥＮＤとＥＮとＡ／Ｄ変換
器３からのデータのタイミングを示したものである。Ｌ
ＩＮＥＮＤ，ＥＮはともにメカ制御部９から作成され
る。

【００４７】ＬＩＮＥＮＤの信号はラインの同期信号
で、イメージセンサと読み取り媒体のメカ搬送の同期を
とっている。このＬＩＮＥＮＤの信号は画像データが
“Ｈ”（Highレベル）の時は、データは出ない。ＥＮは
センサからの有効なデータを捕まえるラッチパルスであ
る。Ａ／Ｄ変換器３からのデータであるＶＡ（Ｖ１〜Ｖ
ｎ）をＥＮの立ち上がりでラッチする。図１のレジスタ
１０８は入力信号ＶＡをＥＮでラッチすることで確実に
データを捕まえられる。

【００４８】以上、本発明を搭載した画像歪み補正部１
００を１チップのＬＳＩに入れることも考えられる。

【００４９】図１９は画像歪み補正部１００のＬＳＩの
構成を示したものである。

【００５０】シェーディング記憶部１０２で使用するメ
モリは容量として大きくないので内蔵メモリを使用す
る。また、シェーディング補正回路１０５で用いる除算
ＲＯＭはメモリ容量が大きいので、外付けのメモリ１２
を用いる。図中のメモリコントローラ１１は図５に示し
た、レンジ判定部１０５０，レンジ調整部１０５１，１
０５２，折り返し領域検知部１０５７，オーバーフロー
検知部１０５８，アドレス変更部１０５３，１０５４に
より構成する。入力信号は、基本となるクロック，１ラ
イン毎に出るＬＩＮＥＮＤ，Ａ／Ｄ出力のデータをラッ
チするためのＥＮ，Ａ／Ｄ出力のデータがある。また、
ＣＰＵからの入力信号として、アドレス，データにチッ
プセレクト，ライトイネーブル，アウトプットイネーブ
ルの制御信号がある。外付けメモリに対する信号とし
て、チップセレクト，ライトイネーブル，アウトプット
イネーブルの制御信号，アドレス，データ（入出力）が
ある。また、出力データを出力し、この後の二値化処理
部へ渡す。

【００５１】尚、本発明を搭載した画像歪み補正部１０
０を用いた画像読み取り装置１０でＡ／Ｄ変換器３の出
力から二値化処理部５までを１チップのＬＳＩに入れる
こともできる。

【００５２】

【発明の効果】本発明によれば読み取り信号のピーク値
が変動しても高精度なシェーディング補正を高速に実行
する回路を低コストで実現できる。

【図面の簡単な説明】

【図１】本発明の画像処理装置全体の構成を示した図で
ある。

【図２】ピーク値を考慮したシェーディング補正の概念
を示した図である。

【図３】シェーディング補正テーブルの概念を示した図
である。

【図４】信号とシェーディングの関係を示す概念図であ
る。

【図５】レンジ調整を説明するための図である。

【図６】シェーディング補正部の構成を示した図であ
る。

【図７】参照ピーク検出部の構成を示した図である。

【図８】信号ピーク検出部の構成を示した図である。

【図９】レンジ調整部の構成を示した図である。

【図１０】オーバーフロー検知部の構成を示した図であ
る。

【図１１】マスク処理部の構成を示した図である。

【図１２】折り返し領域検知部の構成を示した図であ
る。

【図１３】アドレス変更部の構成を示した図である。

【図１４】レンジ判定部の構成を示した図である。

【図１５】シェーディング記憶部の構成を示した図であ
る。

【図１６】画像前処理部の構成を示した図である。

【図１７】二値化処理部の構成を示した図である。

【図１８】画像データのタイミングを説明するための図
である。

【図１９】本発明を搭載したＬＳＩの構成を示した図で
ある。

【符号の説明】

４…画像前処理部、５…二値化処理部、６…認識処理
部、７…プリンタ、８…ＣＰＵ、９…メカ制御部、１０
…画像読み取り装置、１００…画像歪み補正部、１０１
…参照ピーク検出部、１０２…シェーディング記憶部、
１０４…信号ピーク検出部、１０５…シェーディング補
正回路、１０６，１０７…乗算器、１０８…レジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小西 義治 愛知県尾張旭市晴丘町池上１番地 株式会 社日立製作所情報機器事業部内 (72)発明者 杉山 健治 愛知県尾張旭市晴丘町池上１番地 株式会 社日立製作所情報機器事業部内

Claims (11)

【特許請求の範囲】
1. 【請求項１】基準画像のシェーディングデータを記憶す
   る手段と、 上記シェーディングデータのピーク値を検出する手段
   と、 読み取り入力データのピーク値を検出する手段と、 上記入力データと上記記憶された基準画像のデータのピ
   ーク値とを乗算する手段と、 上記入力データの前ラインまでのピーク値である信号ピ
   ークレジスタの値と上記記憶された基準画像のデータの
   ピーク値とを乗算する手段と、 上記２つの乗算結果を入力し、シェーディング補正を行
   うシェーディング補正手段とを有することを特徴とする
   画像歪み補正装置。
2. 【請求項２】請求項１の上記入力データのピーク値を検
   出する手段は、 読み取り入力データと、前ラインのピーク値とを比較す
   る比較手段と、 前記比較手段の結果とシェーディングデータのピーク値
   とを比較する手段と、 上記比較手段により制御される信号ピークレジスタとを
   有することを特徴とする画像歪み補正装置。
3. 【請求項３】請求項２の信号ピークレジスタの値は、ラ
   イン毎にある特定の値を減算されることを特徴とする画
   像歪み補正装置。
4. 【請求項４】請求項２又は３の上記信号ピークレジスタ
   の値は、シェーディングデータのピーク値と同じか、ま
   たは大きいことを特徴とする画像歪み補正装置。
5. 【請求項５】請求項２，３又は４において、 上記信号ピークレジスタの更新は、１ラインの読み取り
   入力データが終了し、次ラインの開始までに行うことを
   特徴とする画像歪み補正装置。
6. 【請求項６】請求項１において、 上記シェーディング補正手段はテーブル索引方式の除算
   器を有することを特徴とする画像歪み補正装置。
7. 【請求項７】請求項１において、 上記シェーディング補正手段は、除数及び被除数の上位
   ビットの状態によりレンジを判定する手段と、上記判定
   手段に結果によりレンジ調整を行う手段とを有すること
   を特徴とする画像歪み補正装置。
8. 【請求項８】読み取り媒体に照射された光を入力し、画
   像信号に変換するセンサと、 上記センサからの信号をディジタル信号に変換する変換
   器と、 上記ディジタル信号に変換された画像信号を入力し、こ
   の画像信号の歪みを補正する画像歪み補正部と、 上記画像歪み補正部により補正された画像信号に基づい
   て認識処理を行う認識部とを有する画像処理装置であっ
   て、 上記画像歪み補正部は、 基準面の画像のシェーディングデータを記憶する手段
   と、上記シェーディングデータのピーク値を検出する手
   段と、読み取り入力データのピーク値を記憶する手段
   と、上記入力データと上記シェーディングデータのピー
   ク値を乗算する手段と、上記入力データのピーク値と上
   記シェーディングデータを乗算する手段と、上記２つの
   乗算結果を入力とするシェーディング補正手段とを有す
   ることを特徴とする画像処理装置。
9. 【請求項９】請求項８の上記読み取り入力データのピー
   ク値を記憶する手段は、 読み取り入力データと上記入力データに対応する画素位
   置のシェーディングデータとを比較する手段と、上記比
   較手段により制御される信号ピークレジスタとを有する
   ことを特徴とする画像処理装置。
10. 【請求項１０】請求項９において、 上記シェーディング補正手段はテーブル索引方式の除算
    器を有することを特徴とする画像処理装置。
11. 【請求項１１】読み取り入力データのピーク値を検出
    し、 上記入力データと予め入力された基準画像のデータのピ
    ーク値とを乗算し、 上記入力データの前ラインまでのピーク値である信号ピ
    ークレジスタの値と予め入力された基準画像のデータの
    ピーク値とを乗算し、 上記２つの乗算結果を入力し、シェーディング補正を行
    うことを特徴とする画像歪み補正方法。