JPH11501459A - 高密度トレンチ形ｄｍｏｓトランジスタ素子 - Google Patents

Abstract

(57)【要約】 トレンチ形ＤＭＯＳトランジスタのセル密度が、深いＰ＋基体部領域の横方向拡散の問題を克服することにより高くなる。この問題は、単一エピタキシャル層（１２）内への高いエネルギー注入を用いて、深いＰ＋基体部領域を形成することにより解決される。セル密度は、１平方インチ当たり１２００万セル以上にまで改善される。

Description

【発明の詳細な説明】 高密度トレンチ形ＤＭＯＳトランジスタ素子発明の背景 発明の属する技術分野 本発明は、トランジスタ素子に関連し、特に高密度トレンチ形ＤＭＯＳトラン ジスタ素子に関連する。関連技術の要約 ＤＭＯＳ素子（拡散形金属酸化物半導体）は広く知られている。一般にこれら のトランジスタ素子は、集積回路において、或いはパワートランジスタとして用 いられる。ＤＭＯＳトランジスタ素子の中には、トレンチ形トランジスタ素子も ある。トレンチ形トランジスタ素子は、ゲート電極が導体、一般に多結晶シリコ ン（ポリシリコン）であり、それがトランジスタ基板内のトレンチ内に位置し、 トレンチ側壁と底部は二酸化シリコンで絶縁されている。トレンチ形構造は、ト ランジスタ密度を上げる、すなわち各トランジスタのポリシリコンゲートが占め る表面積を下げる。一般にそのようなトランジスタ素子は、低電圧の応用例にお いて用いられ、トランジスタ素子は、多数（数千）のセルを含む。各セルは、基 板内に拡散されたソース領域、かつゲート電極トレンチにより画定される。 トレンチ形ゲート電極を用いる典型的なトランジスタでは、ドレイン領域内に 埋め込まれるトレンチ底部で発生する破壊的降伏を避けるために、深いＰ＋基体 部領域(body region)が、基板内のトレンチ底部（ドレイン領域）より深く延在 するように作製される。従ってトレンチ底部で破壊的降伏は発生しないが、代わ りになだれ降伏が、延在するドレイン領域内の深いＰ＋基体部領域から発生する 。しかし素子の物理的制限のため、そのようなトランジスタ素子のセル密度は、 この深いＰ＋基体 部領域の横方向拡散により制限される。すなわち基板内に十分に深く延在する深 いＰ＋基体部領域を提供するためのドライブイン過程により、深いＰ＋基体部領 域は横方向に拡散する。あまりに遠方まで横方向拡散してしまうと、隣接する深 いＰ＋基体部領域と結合し、トランジスタの特性を劣化させる。 それゆえ、基板内に深いＰ＋基体部領域を十分に深く埋め込むためには、各ト ランジスタセルは、横方向拡散によりそのような結合が起こらないように、表面 積を比較的大きくしなければならない。これは、各セルが占める表面積を大きく 、言い換えればトランジスタを大きくすることになる。周知のように、パワーＭ ＯＳＦＥＴ作製では、チップ表面積を最小にすることを目標にしている。この深 いＰ＋基体部領域の横方向拡散がトランジスタ密度の最適化を妨げ、それゆえ、 チップ表面積を無駄にすることになる。発明の要約 本発明に従えば、ＤＭＯＳトランジスタ素子のセル密度が大きくなる。いくつ かの実施例では、これは、ほとんど或いは全く横方向拡散が生じない（横方向に ）非常に狭い深いＰ＋基体部領域を提供することにより実現する。第１の実施例 では、深いＰ＋基体部領域が、基板のより下方に拡散するように、高エネルギー （例えば１４０から１６０ＫｅＶ）で注入される。これは、そのような深いＰ＋ 基体部領域に対する従来の注入エネルギーのほぼ３倍である。この深い（高エネ ルギー）注入は、Ｐ基体部領域拡散の後行われ、通常高温にて実行される。これ は深いＰ＋基体部領域の全拡散量を減らし、後続する低温度サイクル時には、深 いＰ＋基体部領域を最終的な所定の深さに実現する。 第２の実施例では、深いＰ＋基体部領域の高エネルギー注入に加えて、二重エ ピタキシャル層が、トレンチ深さの下までは広がらない深いＰ＋ 基体部領域を有して延在する基体部領域に提供される。代わって、二重エピタキ シャル層が、トレンチ底部から離れた所定電流経路を提供する。第２の実施例で は、深いＰ＋基体部領域注入は、高エネルギーではあるが、拡散が少ないため、 第１の実施例よりその深さが浅くなる。 第３の実施例では、深いＰ＋領域注入を全く行わず、代わって二重エピタキシ ャル層のみが、Ｐ領域下に用いられる。 本発明により、セル密度が、例えば１平方インチあたり１２００万セル以上に 改善されることもあることが明らかになる。３つの各実施例に従えば、（過大な 局部電界が原因で起こる酸化膜破壊を起こす）トレンチ底部での破壊的降伏を避 けられるという利点がある。図面の簡単な説明 第１図は、深いＰ＋領域の高エネルギー注入を用いた本発明の第１の実施例に よるトランジスタの断面図を示す。 第２図は、二重エピタキシャル層を用いて深いＰ＋領域の浅い注入を行う本発 明の第２の実施例によるトランジスタの断面図を示す。 第３図は、深いＰ＋領域注入を全く行わず、二重エピタキシャル層を用いた本 発明の第３の実施例を示す。本発明の好ましい実施例の説明 第１図は、本発明の第１の実施例によるトランジスタの断面図を示す。この断 面図が、数千のセルを含む典型的なトランジスタ素子のいくつかのセルの一部を 従来通りに示していることは、言うまでもない。しかし単独セルのトランジスタ も可能である。また本記載は、負に（Ｎ）ドープした基板、正に（Ｐ）ドープし た領域、Ｎドープしたソース領域を用いたトランジスタを示すが、一方各ドーピ ングタイプが、逆の導電型である相補的なデバイスでも可能であることは言うま でもない。 また、ここに示す断面図は、実際の寸法比を示すわけではなく、図示 を容易にすることを目的としている。ここで示す様々なトランジスタのドープ領 域は、従来通り実線にて図示するが、これは実際そうなっているわけではなく、 図示を容易にするためである。各図において用いられる同一の参照番号は、同様 の構造を示すために付しており、理解に便利なようにしてある。また、ここで厚 さ、深さ、幅、ドーピング濃度及び注入量、注入エネルギーを示す各パラメータ は、限定するわけではなく、一例である。また正及び負のタイプのドーパントと して、様々な材料が用いることもできる。何ら制約を受けずに、従来通りのドー パント材料が用いられる。 図１は、１〜５ｍΩ・ｃｍの抵抗率に、従来の厚さでＮ＋ドープしたドレイン 領域１０を含むいくつかのセルのトランジスタ素子の断面を示す。従来通りに金 属配線ドレイン電極（図示せず）は、電気的接点として、このドレイン領域１０ の底面に形成される。ドレイン領域１０（基板）上には、Ｎ−ドープエピタキシ ャル層１２が成長し（これはエピタキシャル層である必要はないが、従来通りそ のように形成した）、０．７〜１．０ｍΩ・ｃｍの抵抗率とその結果５×１０¹⁵ 〜１×１０¹⁶／ｃｍ³の典型的なドーパントレベルを有する。トランジスタ内の エピタキシャル層のＮ−ドープ部分は、ドリフト領域である。エピタキシャル層 １２は、全体の厚さが、一般に８〜１２μｍである。 Ｐドープ基体部領域１４は、エピタキシャル層１２の上側部分に形成される。 基体部領域１４の典型的なドーパントレベルは、５×１０¹⁵／ｃｍ³である。基 体部領域１４の一部として、深いＰ＋基体部領域１６が含まれており、半導体の 主面から、全体で２．５μｍの深さを有している。深いＰ＋基体部領域１６の典 型的なドーピングレベルは、２×１０¹⁹／ｃｍ³である。 ドリフト領域１２内の半導体の主面から、１組のトレンチが突き出し ている。各トレンチは、一般に厚さが０．０７μｍのゲート酸化膜層２４を形成 し、各トレンチは、導電性のドープポリシリコンゲート電極２２で埋められてい る。各トレンチの典型的な深さは、１〜２μｍである。それゆえ一般に深いＰ＋ 基体部領域は、トレンチの底部下に０．５μｍ広がっている。従って深いＰ＋基 体部領域１６は、ドレイン領域１０の２μｍ以内に近づいている。深いＰ＋基体 部領域１６は、以下に示すような、高エネルギー注入により形成される。 エピタキシャル層１２の上側部分にＮ＋ドープソース領域２０が、一般に０． ５μｍの深さで形成される。典型的なＮ＋ソース領域２０のドーピングレベルは 、主面で、６×１０¹⁹／ｃｍ³である。各ソース領域２０の中央を通ってトレン チが突き出しており、その中に導電性ゲート電極２２が形成されている。また各 深いＰ＋基体部領域１６上を直接覆って、Ｐ＋ドープ基体部接点領域１８が形成 されており、基体部領域１４と、ソース領域２０にも接している、その上を占め ているソース金属配線層３０との間の電気的接触を助長する。各導電性ゲート電 極２２の上側部分は、ＢＰＳＧ（ほう素りんけい酸ガラス）絶縁層２８で絶縁さ れている。ここで述べたことは、トランジスタの能動部分についてであることは 言うまでもない。各トランジスタの能動部分は、端子部分に囲まれており、一般 にドープ領域と、時にはトレンチも含んでいる。従来の端子は、本発明に関して も適用できるため、それゆえ端子部分は、ここでは詳しく説明しない。 有利なことに、深いＰ＋基体部領域１６を実現するために高エネルギー注入を 用いるこの構造は、最終的な領域１６の深さを実現するための拡散時間をさらに 減少させる。すなわち、高エネルギー注入段階それだけで最終的な深いＰ＋領域 の深さを実現でき、それゆえさらに拡散を行う必要はない。この有利性は各トラ ンジスタセルの（横方向拡散による） 横方向幅を最小にし、それゆえセル表面密度を最大にする。 各トレンチの典型的な幅は、０．８〜１．０μｍである。典型的なセルピッチ は、６．０μｍである。これは、深いＰ＋基体部領域の高エネルギー注入を用い ず、７．５μｍのセルピッチを有している、従来技術によるセルに対する改善で ある。 第２図は、発明の第２の実施例におけるトランジスタ素子を示す。ほとんどの 素子は、同じく第１図と同様の参照番号を付している。しかし、このトランジス タは第２の（上側）エピタキシャル層（ドリフト領域）３４を含んでおり、それ は５×１０¹⁵／ｃｍ³の濃度にＮ＋ドープされており、１．０μｍの厚さを有し ている。またこのトランジスタ素子の各セルは、浅くなっている深いＰ＋基体部 領域３６を含み、それはトレンチの底部と同じ深さまでは広がらず、半導体の主 面からほぼ０．５μｍに延在している。典型的な深いＰ＋基体部領域３６のドー ピング濃度は、２×１０¹⁹／ｃｍ³である。典型的な深さは２．５μｍである。 さらにこの場合にも、非破壊的（なだれ）降伏が、深いＰ＋基体部領域３６と下 部に延在しているドレイン領域１０との間で発生する。この実施例は、第１の実 施例において、深いＰ＋基体部領域３６から横方向に延在している寄生ＪＦＥＴ （接合形電界効果トランジスタ）が著しく小さくできるという有利性がある。 第３図に示す第３の実施例は、第２図の二重エピタキシャル層（ドリフト領域 ）構造を含むが、深いＰ＋基体部領域は含まない。従ってこれは第２図の実施例 より作製するのが比較的簡単である。しかし第３図のトランジスタは酸化膜破壊 などの問題、すなわち深いＰ＋基体部領域とドレイン領域１０との間で高電界に よるトレンチ底部での破壊的降伏が、多少は起こる可能性があるので、第３図の 実施例より、第２図の実施例の方が一般的な応用例で行うには適していると考え られる。 第３図の実施例では、深いＰ＋基体部領域が存在しないことにより、主面のみ が、基体部領域１４内を空乏状態にする。これはなだれ降伏により、Ｐ＋基体部 接点２０が、下部を占めるドリフト領域に近づくことを意図している。その他の 第３図のトランジスタの寸法及びパラメータは、第２図と同じである。 第１図、第２図、第３図の具体例の典型的な作製処理の流れを、以下に示す（ これらの各工程は、従来通りであるので、例示しない）。この処理の流れは、第 １図、第２図、第３図の構造を作製するための唯一の方法ではなく、例示である ことはいうまでもない。また、ここで与えた各パラメータは変更することも可能 であるが、それは本発明に従った構造及び方法に起因する。以下の処理の流れは すべての実施例に適用し、以下に記述するような変形例を有する。 まずはじめに従来通りに作製され、１〜５ｍΩ・ｃｍの抵抗率を有するＮ＋ド ープ基板１０がある。エピタキシャル層１２は、そのときその上に０．７〜１ｍ Ω・ｃｍの抵抗率と厚さ６〜１０μｍを有し、成長する。第２図及び第３図の実 施例では、それから第１のエピタキシャル層上に第２のエピタキシャル層３４が 成長する。第２のエピタキシャル層３４は、より強くＮタイプにドープされ、０ ．５〜０．６ｍΩ・ｃｍの抵抗率を有する。第１図、第２図、第３図の各具体例 のエピタキシャル層全体の厚さは、一般に１〜２μｍである。 エピタキシャル層を含む半導体基体部主面は、そのときその上に形成、パター ンニングされた従来通りの能動マスク層を有する。この能動マスクは、酸化物或 いは他の適当な材料でありうる。この能動マスクは、トランジスタの能動部分を 画定し、それゆえ、その端子部分からマスクする。第１図、第２図、第３図の各 実施例は、能動部分のみを例示じており、端子部分は図の外側に存在するものと して示していないことは言う までもない。 トレンチマスク層は、それから形成、パターンニングされる。トレンチマスク をパターンとして用いて、トレンチは、異方性エッチングされる。トレンチは、 それから犠牲酸化物過程により側壁及び底部を均質にされる。ゲート酸化膜２４ が、それから０．０５〜０．０７μｍの厚さに成長する。ポリシリコン層が、そ れから半導体基体部主面上に形成され、トレンチを埋め尽くす。ポリシリコン層 は、Ｎタイプドーパントを用いて、最大導電率を実現するためにドープされる。 それからゲートマスク層（ポリマスク）がポリシリコンの全表面上に形成、パ ターンニングされる。このゲートマスクは、各トレンチにおけるゲート電極を接 続している主面上のゲート接点部を残して、トレンチを除く、ポリシリコンをエ ッチングで取り除くために用いられる。 それから全体的なＰタイプ注入により、Ｐドープ基体部領域１４が形成される 。この注入は、５０〜６０ＫｅＶのエネルギーで、１０¹³〜１０¹⁴／ｃｍ²の注 入量を用い、一般にＮチャネル素子に対するドーパントとしてはほう素を用いる 。 次にＰ＋領域が形成されるべき部分を除く半導体基体部主面の全部分をマスク して、Ｐ＋領域マスク層が形成、パターンニングされる。図示するように、一般 にＰ＋領域は、各隣接する１組のトレンチの中央に位置する。このマスク層をパ ターンニングした後、Ｐ＋領域注入が、ドーパントとしてほう素を用いて行われ る。第１図及び第２図の実施例では、この注入は、１４０〜１６０ＫｅＶのエネ ルギーで、５×１０¹⁵〜１×１０¹⁶／ｃｍ²の注入量を用いる。第３図の実施例 では、５０〜６０ＫｅＶの低い注入エネルギーで、５×１０¹⁵〜１×１０¹⁶／ｃ ｍ²の注入量を用いる。Ｐ＋ドーパントはほう素である。 従って第１図及び第２図は、高エネルギーＰ＋注入を示し、第３図は、 低エネルギーＰ＋注入である。各場合に、Ｐ＋注入はＰ＋ドープ基体部接点領域 ２０を形成し、第１図及び第２図の場合には、同時に、それぞれ深いＰ＋基体部 領域１６及び３６を形成する。 それからＰ＋領域マスクを取り除き、Ｎ＋ソース領域マスク層が形成、パター ンニングされ、Ｎ＋ソース領域２０を画定する。Ｎ＋ソース注入は、８０〜１０ ０ＫｅＶのエネルギーで、５×１０¹⁵〜８×１０¹⁸／ｃｍ²の注入量を用い、ド ーパントはひ素である。 それからＮ＋ソースマスクは取り除かれ、トレンチマスク層が形成、パターン ニングされ、トレンチを画定する。 次にほう素りんけい酸ガラス（ＢＰＳＧ）の層が、従来通りに堆積し、ドープ される。この層は厚さは１〜１．５μｍである。それからＢＰＳＧマスク層が、 ＢＰＳＧ層上に形成、パターンニングされ、その後ＢＰＳＧマスクを用いて、Ｂ ＰＳＧをエッチングし、各導電性ゲート電極２２の頂部を絶縁するＢＰＳＧ領域 ２８を画定する。 それから従来通りの工程で、すなわちＢＰＳＧマスクを取り除き、ソース金属 層を堆積させ、ソース接点３０を画定するために金属層をマスクし、素子を完成 する。それからパッシベーション層が形成され、パッドマスクが形成、パターン ニングされ、パッシベーション層を通るパッド接点が画定される。 金属層３０の構成は、基板の裏面上のドレイン１０（図示せず）への接点を形 成するために対応する工程を有することは言うまでもない。 従って本質的には、（１）Ｐ＋高／低エネルギー注入及び（２）単一或いは二 重エピタキシャル層の形成の項目における変形例を有するただ１つの処理の流れ が、第１図、第２図、第３図の各実施例を形成するために用いられる。 ここでの記載は例示することを目的としており、限定するものではな い。さらに変形例や変更例は、本記載にかんがみて当業者には明白に理解でき、 請求項の範囲に含まれるであろう。

【手続補正書】特許法第１８４条の４第４項 【提出日】１９９６年１２月１２日 【補正内容】請求の範囲 １．複数のセルからなる電界効果トランジスタ素子であって、各セルは主面を有 する半導体基体部内に形成されており、 各セルが、 第１の導電型からなるドレイン領域と 前記ドレイン領域の上部に延在し、前記第１の導電型からなり、ドレイン領 域より低いドーパント濃度を有するドリフト領域と、 前記ドリフト領域の上部に形成され、第２の導電型からなる基体部領域と、 前記ドリフト領域内の前記基体部領域で、前記半導体基体部の主面から埋め 込まれる導電性ゲート電極と、 前記半導体基体部の前記主面で、前記導電性ゲート電極に隣接して形成され る前記第１の導電型からなるソース領域とを有することを特徴とし、 前記基体部領域の一部が、それ以外の部分より高いドーパント濃度を有し、前 記ドリフト領域内に前記導電性ゲート電極より深く延在することを特徴とし、 前記半導体基体部の主面で、表面積１平方インチ当たり、少なくとも１２００ 万セルを含むことを特徴とする電界効果トランジスタ素子。 ２．前記主面で前記基体部領域内に形成され、前記第２の導電型からなり、前記 基体部領域の隣接する部分より高いドーパント濃度を有する基体部接点領域を有 することを特徴とする請求項１に記載の電界効果トランジスタ素子。 ３．高いドーパント濃度からなる前記基体部領域の前記一部が、２×１０¹⁹／ｃ ｍ³のドーパント濃度を有し、前記ドリフト領域内の導電性ゲート電極より、少 なくとも０．５μｍだけ深く埋め込まれることを特徴 とする請求項１に記載の電界効果トランジスタ素子。 ４．電界効果トランジスタ素子を作製するための方法であって、 第１の導電型からなり、主面を有する基板を提供する過程と、 前記基板上に前記第１の導電型のエピタキシャル層を成長させる過程と、 前記主面から前記エピタキシャル層内に延在するトレンチをエッチングする過 程と、 前記トレンチを導電性材料で埋める過程と、 第２の導電型の基体部領域を注入し、前記エピタキシャル層主面から前記エピ タキシャル層内部に延在させる過程と、 前記主面の一部をマスクする過程と、 前記基体部領域の注入のエネルギーより高いエネルギーで、前記第２の導電型 の深い基体部領域を注入し、前記基体部より深く前記エピタキシャル層内に、前 記主面のマスクされた部分により画定される前記深い基体部領域を延在させる過 程とを有することを特徴とする電界効果トランジスタ素子を作製するための方法 。 ５．前記より高いエネルギー注入過程が、少なくとも１００ＫｅＶのエネルギー を用い、前記深い基体部領域が、前記主面から少なくとも１．５μｍの深さに延 在することを特徴とする請求項４に記載の方法。 ６．前記電界効果トランジスタ素子の１つの電界効果トランジスタが、同時に形 成されるそのような複数のセルの１つであって、主面上の１平方インチ当たりに 形成されるそのようなセルが、少なくとも１２００万セルあることを特徴とする 請求項４に記載の方法。 ７．電界効果トランジスタ素子であって、 第１の導電型の基板と、 前記基板より低いドーパント濃度を有し、前記基板上に形成される前 記第１の導電型からなる第１のドリフト領域と、 前記基板と前記第１のドリフト領域との中間のドーパント濃度を有し、前記第 １のドリフト領域上に延在する、前記第１の導電型からなる第２のドリフト領域 と、 第２の導電型からなり、前記第２のドリフト領域上に延在する基体部領域と、 前記基体部領域の主面から、前記第１のドリフト領域内に埋め込まれる導電性 ゲート電極と、 前記基体部領域の前記主面で、前記導電性ゲート電極に隣接する前記第１の導 電型からなるソース領域とを有することを特徴とする電界効果トランジスタ素子 。 ８．前記基体部領域の一部が、それ以外の部分より高いドーパント濃度を有し、 前記基体部領域の前記それ以外の部分より、前記第２のドリフト領域内に深く延 在することを特徴とする請求項７に記載の電界効果トランジスタ素子。 ９．前記基体部領域の前記主面で、前記基体部領域内に形成され、前記基体部領 域の隣接する部分より高いドーパント濃度を有する、前記第２の導電型からなる 基体部接点領域を有することを更なる特徴とする請求項７に記載の電界効果トラ ンジスタ素子。 １０．前記トランジスタ素子の１つのトランジスタの表面積が１平方インチの１ ２００万分の１より小さいことを特徴とする請求項７に記載の電界効果トランジ スタ素子。 １１．前記第２のドリフト領域の最大厚さが７μｍであることを特徴とする請求 項７に記載の電界効果トランジスタ素子。 １２．高いドーパント濃度を有する前記基体部領域の前記一部が、前記第１のド リフト領域ドリフト領域の１．５μｍ以内に延在することを特 徴とする請求項８に記載の電界効果トランジスタ素子。 １３．高いドーパント濃度を有する前記基体部領域の前記一部が、少なくとも１ ０¹⁹／ｃｍ³のドーパント濃度を有することを特徴とする請求項８に記載の電界 効果トランジスタ素子。 １４．電界効果トランジスタを作製するための方法であって、 第１の導電型の基板を提供するための過程と、 前記基板上に前記第１の導電型の第１のエピタキシャル層を成長させる過程と 、 前記第１のエピタキシャル層上に、前記第１の導電型の第２のエピタキシャル 層を成長させる過程と、 前記第２のエピタキシャル層内に、第２の導電型からなり、前記第２のエピタ キシャル層の主面に延在する基体部領域を形成する改定と、 前記第１のエピタキシャル層内の前記主面から埋め込まれる導電性ゲート電極 を形成する過程と、 前記導電性ゲート電極に隣接して、前記第１の導電型からなり、前記主面から 前記基体部領域内に延在するソース領域を形成する過程とを有することを特徴と する電界効果トランジスタを作製方法。 １５．前記第２の導電型からなり、前記基体部領域より高いドーピング濃度を有 し、前記基体部領域より前記第１のエピタキシャル層内に深く延在する深い基体 部領域を形成する過程をさらに有することを特徴とする請求項１４に記載の方法 。 １６．前記主面で前記基体部領域内に、前記第２の導電型からなり、前記基体部 領域の隣接する部分より高いドーピング濃度を有する基体部接点領域を形成する 過程を有することを特徴とする請求項１４に記載の方法。 １７．複数のセルからなる電界効果トランジスタ素子であって、各セル は主面を有する半導体基体部内に形成されており、 各セルが、 第１の導電型からなるドレイン領域と、 前記ドレイン領域の上部に延在し、前記第１の導電型からなり、前記ドレイ ン領域より低いドーパント濃度を有するドリフト領域と、 前記ドリフト領域の上部に延在し、第２の導電型からなる基体部領域と、 前記基体部領域で前記半導体基体部の前記主面から、前記ドリフト領域内に 埋め込まれる導電性ゲート電極と、 前記半導体基体部の前記主面で、前記導電性ゲート電極に隣接して形成され る前記第１の導電型からなるソース領域とを有することを特徴とし、 前記基体部領域の一部がそれ以外の部分より高いドーパント濃度を有し、前記 導電性ゲート電極より前記ドリフト領域内に深く延在することを特徴とし、 前記主面で、隣接するセル間ピッチがわずか６μｍであることを特徴とする電 界効果トランジスタ素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェン、クオ−イン アメリカ合衆国カリフォルニア州94024・ ロスアルトス・ニューキャッスルドライブ 1673 (72)発明者 ウィリアムズ、リチャード・ケイ アメリカ合衆国カリフォルニア州95014・ クーペルティーノ・ノーウィックドライブ 10292 (72)発明者 ダーウィッシュ、モハメッド アメリカ合衆国カリフォルニア州95070・ サラトガ・アバディーンコート 12891

Claims (1)

1. 【特許請求の範囲】 １．複数のセルからなる電界効果トランジスタ素子であって、 各セルが、 第１の導電型からなり、主面を有する基板と、 前記基板の上部に延在し、前記基板より低い濃度の前記第１の導電型からな るドリフト領域と、 前記ドリフト領域の上部に延在している第２の導電型からなる基体部領域と 、 前記基体部領域で前記基板の主面から前記ドリフト領域の中に埋め込まれる 導電性ゲート電極と、 前記基体部領域内の前記基板の前記主面で前記導電性ゲート電極に隣接して 形成される前記第１の導電型からなるソース領域とを有すること特徴とし、 前記基体部領域のそれ以外の部分より高くドープされ、前記導電性ゲート電極 よりも前記ドリフト領域の中により深く延在する前記基体部領域の一部を有する ことを特徴とし、 前記主面の表面積１平方インチ当たり、少なくとも１２００万のセルを含むこ とを特徴とする電界効果トランジスタ素子。 ２．前記主面での前記基体部領域内に形成され、前記第２の導電型からなり、前 記基体部領域の隣接する部分より大きいドーピング濃度を有することを特徴とす る請求項１に記載の電界効果トランジスタ素子。 ３．前記基体部領域の前記一部が、より高くドープされ、２×１０¹⁹／ｃｍ³の 濃度を有し、前記ドリフト領域内の前記導電性ゲート電極より少なくとも０．５ μｍだけ深く埋め込まれることを特徴とする請求項１に記載の電界効果トランジ スタ素子。 ４．電界効果トランジスタ素子を作製するための方法であって、 第１の導電型からなり、主面を有する基板を提供する過程と、 前記基板上に前記第１の導電型のエピタキシャル層を成長させる過程と、 前記主面から前記エピタキシャル層内に延在するトレンチをエッチングする過 程と、 前記トレンチを導電性材料で埋める過程と、 第２の導電型の基体部領域を注入し、前記エピタキシャル層主面から前記エピ タキシャル層内部に延在させる過程と、 前記主面の一部をマスクする過程と、 前記基体部領域の注入のエネルギーより高いエネルギーで、前記第２の導電型 の深い基体部領域を注入し、前記基体部より深く前記エピタキシャル層内に、前 記主面のマスクされた部分により画定される前記深い基体部領域を延在させる過 程とを有することを特徴とする電界効果トランジスタ素子を作製するための方法 。 ５．前記より高いエネルギー注入過程が、少なくとも１００ＫｅＶのエネルギー を用い、前記深い基体部領域が、前記主面から少なくとも１．５μｍの深さに延 在することを特徴とする請求項４に記載の方法。 ６．前記電界効果トランジスタ素子の１つの電界効果トランジスタが、同時に形 成されるそのような複数のセルの１つであって、主面上の１平方インチ当たりに 形成されるそのようなセルが、少なくとも１２００万セルあることを特徴とする 請求項４に記載の方法。 ７．電界効果トランジスタ素子であって、 第１の導電型の基板と、 前記基板より低濃度でドープされ、前記基板上に形成される前記第１の導電型 の第１のドリフト領域と、 前記基板と前記第１のドリフト領域の濃度の中間にある濃度でドープ され、前記第１のドリフト領域上に形成される前記第１の導電型の第２のドリフ ト領域と、 第２の導電型からなり、前記第２のドリフト領域上に形成される基体部領域と 、 前記基体部領域の主面から、前記第１のドリフト領域内に埋め込まれる導電性 ゲート電極と、 前記基体部領域の前記主面で前記導電性ゲート電極に隣接する前記第１の導電 型のソース領域とを有することを特徴とする電界効果トランジスタ素子。 ８．前記基体部領域の一部が、それ以外の部分より高くドープされ、前記基体部 領域のそれ以外の部分より第２のドリフト領域内に深く延在することを特徴とす る請求項７に記載の電界効果トランジスタ素子。 ９．前記主面で、前記基体部領域内に形成され、前記基体部領域内の隣接する部 分より高いドーピング濃度でドープされる、前記第２の導電型からなる基体部接 点領域を有することを更なる特徴とする請求項７に記載の電界効果トランジスタ 素子。 １０．前記トランジスタ素子の１つのトランジスタの表面積が１平方インチ（の １２００万分の１）より小さいことを特徴とする請求項７に記載の電界効果トラ ンジスタ素子。 １１．前記第２のドリフト領域の最大厚さが７μｍであることを特徴とする請求 項７に記載の電界効果トランジスタ素子。 １２．前記基体部領域の前記より高いドープ領域が、前記第１のドリフト領域の １．５μｍ以内に延在することを特徴とする請求項８に記載の電界効果トランジ スタ素子。 １３．前記基体部領域の前記より高いドープ領域が、少なくとも１０¹⁹／ｃｍ³ のドーピング濃度を有することを特徴とする請求項８に記載の 電界効果トランジスタ素子。 １４．電界効果トランジスタを作製するための方法であって、 第１の導電型の基板を提供するための過程と、 前記基板上に前記第１の導電型の第１のエピタキシャル層を成長させる過程と 、 前記第１のエピタキシャル層上に、前記第１の導電型の第２のエピタキシャル 層を成長させる過程と、 前記第２のエピタキシャル層内に、第２の導電型からなり、前記第２のエピタ キシャル層の主面に延在する基体部領域を形成する改定と、 前記第１のエピタキシャル層内の前記主面から埋め込まれる導電性ゲート電極 を形成する過程と、 前記導電性ゲート電極に隣接して、前記第１の導電型からなり、前記主面から 前記基体部領域内に延在するソース領域を形成する過程とを有することを特徴と する電界効果トランジスタを作製方法。 １５．前記第２の導電型からなり、前記基体部領域より高いドーピング濃度を有 し、前記基体部領域より前記第１のエピタキシャル層内に深く延在する深い基体 部領域を形成する過程をさらに有することを特徴とする請求項１４に記載の方法 。 １６．前記主面で前記基体部領域内に、前記第２の導電型からなり、前記基体部 領域の隣接する部分より高いドーピング濃度を有する基体部接点領域を形成する 過程を有することを特徴とする請求項１４に記載の方法。