JPH11512875A - リード変形を有する接続多重超小形電子素子 - Google Patents

リード変形を有する接続多重超小形電子素子

Info

Publication number
JPH11512875A
JPH11512875A JP9512941A JP51294197A JPH11512875A JP H11512875 A JPH11512875 A JP H11512875A JP 9512941 A JP9512941 A JP 9512941A JP 51294197 A JP51294197 A JP 51294197A JP H11512875 A JPH11512875 A JP H11512875A
Authority
JP
Japan
Prior art keywords
chip
sheet
chips
array
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9512941A
Other languages
English (en)
Other versions
JP3778941B2 (ja
Inventor
ファラシ,トニー
ディステファノ,トーマス,エイチ.
スミス,ジョン,ダヴリュー.
Original Assignee
テセラ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ,インコーポレイテッド filed Critical テセラ,インコーポレイテッド
Publication of JPH11512875A publication Critical patent/JPH11512875A/ja
Application granted granted Critical
Publication of JP3778941B2 publication Critical patent/JP3778941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]

Landscapes

  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 接点担持面(59)と該面に配置された接点(64)とをそれぞれが有する複数の別体をなす半導体チップ(58)がアレイの形態に配置され、接点担持面が共通する方向を向きかつアレイの第1の面を画成している。端子を有する柔軟な誘電シート(30)が、半導体チップの第1の面即ち接点担持面に配置されている。細長いリード(40)が誘電素子と半導体チップとの間に配置されている。各リードは、誘電素子の端子に接続された第1の端部(42)と、アレイの半導体チップの接点に接続された第2の端部(44)とを有する。リードの全ては、誘電素子とアレイとを互いに対して動かしてリードの第1の端部の全てを第2の端部の全てに対して同時に変位させることにより同時に形成される。誘電素子は、誘電素子の一の領域を各チップに接続した状態にすることにより1つのチップまたは少数のチップをそれぞれが有する個々のユニットを形成するように、形成工程の後に細分割される。

Description

【発明の詳細な説明】 リード変形を有する接続多重超小形電子素子技術分野 本発明は、半導体チップのような超小形電子素子とともに使用する取着および 接続装置並びに技術に関する。背景 現今の半導体チップのような複雑な超小形電子装置は、他の電子構成素子に対 する数多くの接続部が必要である。例えば、複雑なマイクロプロセッサチップは 、外部装置に対して数百に及ぶ接続部が必要となる場合がある。 半導体チップは、3つの方法、即ち、ワイヤボンディング、テープ自動化ボン ディングおよびフリップチップボンディングのうちの1つにより、実装基板の電 気トレース(trace)に広く接続されている。ワイヤボンディングの場合には、半 導体チップは、チップの底面または背面を基板に当接させ、かつ、チップの接点 担持面即ち上面を基板から離れて上方に向けた状態で、基板に位置決めされる。 個々の金またはアルミニウムのワイヤが、半導体チップの接点と基板の電流導通 パッドとの間に接続される。テープ自動化ボンディングの場合には、予め形成さ れたリードのアレイを有する柔軟な誘電テープが、半導体チップと基板の上方に 位置決めされ、個々のリードはチップの接点と基板の電流導通パッドとのボンデ ィング即ち結合される。ワイヤボンディングおよび従来のテープ自動化ボンディ ングの双方の場合には、基板の電流導通パッドは、半導体チップにより覆われる 領域の外側に配置されるので、ワイヤ即ちリードはチップから周囲の電流導通パ ッドにファンアウト(fan out)される。全体として副集成体により覆われる領域 は、チップにより覆われる領域よりもかなり大きい。従って、集成体全体は実質 上大きなものとなる。超小形電子集成体が動作を行うことができる速度は、その サイズに逆比例するので、これは重大な問題を引き起こす。更にまた、ワイヤボ ンディング法およびテープ自動化ボンディング法は一般に最も作業性があり、半 導体チップはチップの周辺に沿って延びる列をなして配置されている。これらは 一般に、いわゆるエリアアレイで配列、即ち、チップの前面の全てまたは実質的 な部分を覆う格子状パターンに配列された接点を有するチップとともに使用する には 適さない。 フリップチップ実装技術の場合には、半導体チップの接点担持面は、基板の方 を向いている。半導体チップの各接点は、はんだボールを半導体チップの基板ま たは接点上に位置決めし、前面を下に向けてチップを基板に並列配置し、はんだ を瞬間的に溶融またはリフローさせることによるなどして、はんだボンドにより 基板の対応する導電パッドに接合される。フリップチップ技術によれば、チップ 自身の面積よりも大きくない基板の領域を占めるコンパクトな集成体が得られる 。しかしながら、フリップチップ集成体は、熱応力を原因とする大きな問題を持 っている。半導体チップの接点と基板の導電パッドとの間のはんだボンドは、実 質上剛性を有している。使用の際の熱膨張および熱収縮によりチップと基板のサ イズに変動が生ずると、これらの剛性のあるボンドに大きな応力を生ぜしめ、ボ ンドの疲労損傷を引き起こす可能性がある。更にまた、半導体チップは基板に取 着する前に試験を行うことが困難であり、従って、集成体が多数の半導体チップ を含む場合には特に、最終集成体の所要の出荷品質レベルを保持するのが困難と なる。 上記した課題を解決するために、数多くの試みがなされてきた。有効な解決方 法が、同じ譲受人に譲渡された米国特許第5,148,265号および第5,1 48,266号に開示されている。これらの特許に開示されている構造体の好ま しい実施の形態では、「インターポーザ」("interposer")または「チップキャリ ヤ」と呼ばれる柔軟なシート状構造体が設けられている。好ましいチップキャリ ヤは、柔軟なシート状上部層に配置された複数の端子を有している。使用の際に は、インターポーザは、端子をチップから離れて上を向いた状態にして、チップ の前面即ち接点端子面に配置される。次に、端子がチップの接点に接続される。 最も好ましくは、この接続は、リードと係合されるツールを使用して、インター ポーザの予め形成したリードを半導体チップの接点と結合即ちボンディングする ことにより行われる。完成された集成体は次に、チップキャリヤの端子を基板に 結合することによるなどして、基板に接続される。リードとチップキャリヤの誘 電層は柔軟であるので、チップキャリヤの端子は、リードと半導体チップの接点 との間のボンドまたはチップキャリヤの端子と基板との間のボンドに有意な応力 を付加することなく、チップキャリヤの端子を半導体チップの接点に対して動か すことができる。かくして、集成体は熱影響を補償することができる。更にまた 、集成体は、チップキャリヤの端子と半導体チップ自体の面との間に、例えば、 チップキャリヤに組み込まれかつチップキャリヤの誘電層と半導体チップとの間 に配置される弾性層として、順応性のある層を有するのが最も好ましい。かかる 順応構造によれば、個々の端子をチップへ向けて独立して変位させることができ る。これにより、副集成体と試験取付具とを有効に係合させることができる。か くして、多数の電気接点を組み込んだ試験取付具を、端子の高さに小さな変動が あっても、副集成体の端子の全てと係合させることができる。この副集成体は、 基板集成体の動作に、試験を受けた公知の良好な部材を提供することができるよ うに、基板へ結合する前に試験することができる。これは、極めて経済的であり 、かつ、質の向上を図ることができる。 本願優先日後に発行された、同じ譲受人に譲渡された米国特許第5,455, 390号には更なる改良が記載されている。この’390特許の好ましい実施の 形態にかかる構成素子には、上面と底面とを有する柔軟な誘電上部シートが使用 されている。複数の端子が上部シートに装着されている。支持層が上部シートの 下に配置されており、この支持層は上部シートから離れた底面を有している。複 数の導電性の細長いリードが上部シートの端子に接続され、支持層を介して端子 から下方へ略並行して延びている。各リードは、支持層の底面に下端部を有して いる。リードの下端部は、例えば共融ボンディング金属のような、導電性のボン ディング材料を有している。支持層はリードを包囲するとともに支持している。 この種の構成素子は、リードの下端部をチップの接点と係合させるように支持 層の底面を半導体チップの接点担持面と並列配置し、次に集成体を高温および高 圧に曝すことにより、半導体チップまたはウエハのような超小形電子素子に接続 することができる。リードの下端部は全て、半導体チップの接点に実質上同時に 結合される。このようにボンディング即ち結合されたリードにより、上部シート の端子は半導体チップの接点と接続される。支持層は、比較的低モジュラスで順 応性のある材料から形成することができ、あるいはリードボンディング工程の後 に除去してかかる順応性のある材料で置き換えることができる。最終集成体の場 合には、比較的柔軟な誘電上部シートの端子は、半導体チップの接点に対して可 動とすることにより、試験を行うことができるようにするとともに、熱影響を補 償するようにするのが望ましい。しかしながら、’390特許の構成素子及び方 法は、チップその他の構成素子に対するボンドの全てを単層形成様の処理工程で つくることができるなどといった別の利点も発揮することができる。’390特 許の構成素子及び方法は、半導体素子その他の超小形電子素子とともに使用する 場合に特に有利である。 本願の優先日の後に同じく発行された米国特許第5,518,964号(「’ 964特許」)には、更に別の改良点が開示されている。本明細書では、この’ 964特許を引用してその説明に代える。’964特許に係る好ましい方法は、 第1の面を有する誘電接続構成素子即ち第1の素子に、複数の端子と第1の面に 沿って延びる対応する複数の細長い柔軟なリードとを設ける工程を備え、各リー ドは第1の素子の端子の1つに取着された端子端部を有するとともに第1の面と 平行する略水平方向へ端子端部から偏位した先端部とを有している。望ましくは 、全てのリードの先端部は、第2の素子の接点のうちの連係する1つに取着され る。この好ましい方法はまた、リードの先端部の全てをその端子端部に対してお よび第1の素子に対して動かして先端部を第1の素子から離れて曲げることによ り、リードの全てを同時に形成する工程を含む。望ましくは、各リードの先端を その端子端部に対して動かす工程は、第2の素子を第1の素子に対して動かす工 程を含む。第1と第2の素子は、互いに離れて垂直方向に動くのが望ましく、か つ、各リードの先端部をその端子端部へ向けて水平にかつ端子端部から離れて垂 直に曲げるように、素子の作動連係する面と平行する水平方向へ動くこともでき る。これにより、リードが略垂直方向下方へ第1の素子から離れて延びる成形位 置へ向けてリードを変形させることができる。本発明のこの観点に係る方法は、 リード形成工程の後にリードの周囲に流動性のある、望ましくは、順応性のある 誘電材料を射出し、次いで、この流動性材料を硬化させて誘電支持層をリードの 周囲に形成する工程を含むことができる。 ’964特許に係る特に好ましい方法にあっては、一方の素子は端子構造を有 する柔軟な誘電上部シートであり、他方の素子は1つ以上の半導体チップである 。 かくして得られる集成体は、垂直方向に延びる湾曲した柔軟なリードにより半導 体の連係する接点に接続された端子構造を有する誘電上部シートを有し、この誘 電上部シートは誘電支持層により半導体チップから離隔して配置される。端子構 造体は、回路パネルのような基板に接続されることにより、半導体チップの接点 に導電連通することができる。誘電上部シートの各端子構造体は、半導体チップ の接点に対してチップに平行な水平方向に可動自在となっていて、チップと基板 との熱膨張の差を吸収するとともに、誘電上部シートに接離して垂直方向に可動 自在となっていて、試験と集成を容易に行うことができるようにしている。従っ て、得られる集成体は、上記した米国特許第5,148,265号および第5, 148,266号に係る好ましい集成体と同様の利点を発揮することができる。 ’964特許の好ましい方法においては、一方の素子は接点を有する複数の半 導体チップを組み込んだウエハのようなマルチチップユニットとすることができ 、他方の素子は複数の領域を有するように複数のこれらの半導体チップ上を延び る誘電シートとすることができるとともに、各領域は各チップと対応する。かか る構成においては、第2の素子、この場合には、半導体チップの接点にリードの 先端部を取着する工程は、複数のかかる領域、望ましくはかかる領域の全てにお けるリードの先端部を半導体チップの接点または誘電上部層の端子構造体に同時 にボンディング即ち結合して、各領域を各チップに接続する工程を含む。この方 法は更に、半導体チップを有するウエハと誘電上部シートとの間に流動性誘電材 料を射出しかつ誘電材料を硬化させて、動かす工程即ち移動工程の際または後に 順応性のある誘電支持層を形成する工程と、次いで、マルチチップ素子即ちウエ ハからチップを切断しかつチップおよびシートの連係領域をそれぞれが有する個 々のユニットを形成するように領域をシートから切断する工程とを含むことがで きる。 リードの先端部を第2の素子に取着する工程は、リードが当初の未変形の状態 にあるときに、リードの先端部を半導体チップの接点または誘電上部シートの端 子構造体に結合する工程を含むのが望ましい。かくして、先端部の全てがチップ の接点または誘電上部シートの端子構造体に同時に結合される。一回の同時ボン ディング操作により、数千のリードをボンディング即ち結合させることができる 。 リードは接点に結合されるときには、当初の未変形の状態にあるので、リードの 先端部の位置は、この段階で十分に制御される。これにより、リードの先端部を 誘電上部シートの端子構造体または半導体チップの接点と容易に整合させること ができる。 ’964特許には、マルチチップユニットが、共通の支持体に取着したウエハ から前もって切断したチップのような別体をなすチップの集成体を組み込む方法 が開示されている。 本発明は、半導体チップと構成素子の試験を行い、次いで、機械的に形成され たウエハアレイを独立した半導体チップユニットまたは2つ以上の半導体チップ の集成体に切断することができるように接続された機械的なウエハアレイを形成 するように、連係する接続構成素子を有する複数の独立した別体をなす半導体チ ップと、支持体即ち保持基板とを組み込む改良された方法および装置を提供する ものである。発明の開示 本発明の一の観点によれば、半導体チップ集成体の製造方法が提供されている 。本発明のこの観点に係る方法は、接点担持面と該面に配設された接点をそれぞ れが有する複数の別体をなす半導体チップを提供する工程を備えるのが望ましい 。チップはアレイに配置されているが、それぞれのチップ担持面が共通の方向を 向きかつアレイの第1の画成するように配列されている。好ましくは、接点担持 面は、実質上互いに共面をなしている。端子を有する柔軟な誘電シートのような 接続構成素子も設けられており、誘電シートは、アレイのチップの接点担持面に 配置されている。複数の細長い金属リードが、誘電素子とアレイの半導体チップ のそれぞれの第1の面即ち接点担持面との間に配設されている。各リードは、誘 電シートの端子に取着された第1の端部と、アレイの半導体チップの第1の面即 ち接点担持面の接点に固着された第2の端部とを有している。チップは、支持体 即ち保持素子上にアレイの形態で保持することができる。 本発明の方法はまた、誘電上部シート即ち接続構成素子とアレイの半導体チッ プとを互いに対して動かすことにより、リードの第1の端部の全てを第2の端部 の全てに対して同時に変位させ、かつ、好ましくはリードの全てを略垂直法に延 び、望ましくは湾曲した形状に形成することにより、リードを形成する工程を含 む。この方法は、最も好ましくは、形成工程の後に誘電シートを細分割して、連 係する半導体チップの1つまたは少数のチップに接続された誘電上部シートの1 つの分離された領域を残すことにより、1つの半導体チップまたは少数の半導体 チップと、誘電上部シートの連係領域とをそれぞれが含む個々のユニットを形成 する工程を更に含む。 チップをアレイに配設する工程は、各チップの第1の面即ち接点担持面が保持 素子から離れた方向を向くように個々の半導体チップを支持体即ち保持素子に取 り外し自在に装着あるいは配置する工程を含むことができる。誘電上部シートは 、誘電上部シートの各領域が各半導体チップと整合するようにシート全体を支持 体即ち保持素子と整合させることによりこの予め形成されたアレイと整合され、 誘電上部シートの各領域の端子は整合された半導体チップの接点にリードによっ て接続される。 あるいは、チップのアレイは、誘電シートの種々の領域に個々のチップを結合 させることにより形成することができる。各チップは、シートの連係する領域と 独立して整合させることができるとともに、かかる領域においてリードに結合さ せることができる。全てのチップがシートに結合されてから、チップを保持素子 と係合させることができる。 本発明のこの観点に係る好ましい方法は、幾つかの利点を提供することができ る。別体をなすチップを使用するので、チップは予め試験を行うことができ、悪 いチップを処理から取り除くことができる。更に、誘電シートの悪い領域は、シ ートを予め試験することにより識別することができる。これらの領域に通常連係 するチップは、削除することができる。形成されるウエハアレイのサイズは、個 々のウエハのサイズよりも大きくあるいは小さくすることができる。更にまた、 チップ間の間隔は、ウエハにおいて提供される間隔よりも大きくすることができ る。これにより、結合および切断工程における問題をなくすことができる。更に 、チップの接点は、上部シートの端子と精確に整合させることができる。かかる 精確な整合により、チップの接点が小さい接点ピッチで接近して配置されている 場合でも、この方法を使用することができる。 本発明の別の観点によれば、保持素子と、電気接点を有する接点担持面をそれ ぞれが有する複数の別体をなすチップとを備えた半導体チップアレイが提供され ている。チップは、接点担持面が保持素子から離れて上を向くことによりアレイ の第1の面を画定し、接点が第1の面で露出されるように、保持素子にアレイと して取着される。半導体チップは、チップの接点が互いに対して所定の位置に配 置されるように、保持素子の所定の位置に装着される。本発明のこれらの観点に 係る半導体チップアレイは、上記した方法において使用することができる。 本発明の別の観点によれば、半導体チップをシートに取着する装置が提供され ている。本発明のこの観点に係る装置は、複数のチップを保持する手段をそれぞ れが有する複数のチップ側素子と、誘電シートを保持する手段をそれぞれが有す る複数のシート側素子とを備えるのが好ましい。装置は、前記シート側素子とチ ップ側素子を互いに取着して、1つのチップ側素子と1つのシート側素子とをそ れぞれが有するカートリッジを形成する手段を更に備えるのが好ましい。動き即 ち移動ステーションが配設されており、このステーションは、カートリッジのシ ート側素子とチップ側素子とを所定の動きを介して互いに対して動かすことによ り、チップ側素子により担持されるチップとシート側素子により担持されるシー トとを互いに対して変位させる手段を有する。この装置はまた、カートリッジを 前記チップおよびシートとともに前記移動ステーションに逐次提供する手段を備 えるのが好ましく、前記チップとシートは、前記チップと前記シートとの間を延 びるリードにより互いに接続されている。かくして、リードは、前記移動ステー ションにおいて前記動きが行われると変形する。 装置はまた、前記各カートリッジ内に支持されたチップとシートとの間に硬化 性材料を注入する手段と、複数のカートリッジを保持するようになっている保管 素子とを有することができる。かくして、他のシートとチップの集成体を移動ス テーションで処理しながら、多数のシートとチップの集成体を硬化のために注入 後に保持することができる。保管素子は、被加熱保管領域を含むことができる。 提供手段は、複数の別体をなす半導体チップを受け入れ、かつ、該チップを1 つの前記シート側素子により保持された誘電シートとチップまたはシートにより 担持されたボンディングリードとに取着することにより、リードをチップとシー トとの間に接続するチップ取着手段を含むことができる。提供手段はまた、1つ の前記チップ側素子をシートに取着したチップと係合させる手段を含むことがで きる。チップ取着手段は、チップを一時的に保持するチャックと、チャック従っ てチップを加熱するヒータと、前記チャックにより保持されるチップをシートと 整合させるようにチャックをシートに対して動かす手段およびチャックをシート へ向けて前進させることによりチップを前進させてシートと係合させる手段とを 有することができる。 本発明のこれらのおよび他の目的、構成および利点は、添付図面に関してなさ れている以下の好ましい実施の形態についての詳細な説明から一層容易に明らか となるものである。図面の簡単な説明 図1は、本発明の一の実施の形態に係る方法を示す工程系統図である。 図2は、図1の方法において使用される装置を示す概略斜視図である。 図3Aは、図2の方法において使用される構成素子の拡大部分平面図である。 図3Bは、構成素子の変形例を示す図3Aと同様の図である。 図4は、図3Aの構成素子とともに使用される別の構成素子を示す図3Aと同 様の図である。 図5、6および7は、図1−4の方法における別の段階における構成素子を示 す部分概略断面図である。 図8は、本発明の実施の形態に係る方法を示す工程系統図である。 図9は、図8の方法において使用される装置を示す概略図である。 図10は、図8および9の方法において使用される別の素子を示す分解図であ る。 図11は、図8−10の方法の一の段階において使用される構成素子を示す部 分断面図である。 図12は、本発明の別の実施の形態に係る方法において使用される構成素子を 示す概略斜視図である。 図13は、本発明の更に別の実施の形態に係る方法において使用される構成素 子を示す概略斜視図である。 図14は、本発明の別の実施の形態に係る構成素子を示す概略斜視図である。 図15は、方法の後の工程における図14の構成素子を、他の構成素子ととも に示す概略断面図である。発明を実施するための形態 本発明の一の実施の形態に係る方法においては、先づ、誘電シート素子30( 図2、4および5)が提供され、この誘電シート素子30は、導電層を有する上 面32と、誘電層30の上面に配設されかつ導電層32から隔離された複数の端 子34とを有している。各端子は、シート30からシートの底面33へ延びる導 電バイアライナ(via liner)36(図5)を有している。リード40が、各バイ アライナ36、従って、各端子34に接続されている。各リードの端子端部42 は、バイアライナに固着されているとともに、バイアライナおよび端子を介して シートに取着されており、一方、端子端部から離隔した各リードの先端部44は 小さな、弱く結合された取着素子即ちボタン46によりシート30に解放自在に 取着されている。各リードにはまた、端子端部に熱活性化ボンディング材料48 が設けられている。図4に明瞭に示すように、各リード40は、端子端部42と 先端部44との間でシート30の面と平行する水平方向に湾曲して形成されてい る。 これらのリードの構造および形成は、上記’964特許に記載のようにして実 質上行うことができる。簡単に述べると、この種のリードは、銅その他のエッチ ングが容易な金属の層をシート30の底面に設け、リードの形態をなす、金その 他の柔軟な実質上耐エッチング性のある金属を銅層に被着することにより形成す ることができる。被着された各リードは、端子端部に比較的大径の円形素子を有 するとともに、先端部により小径の円形端部素子を有しており、これらの端部間 のリードの幅は双方の円形素子の直径よりも小さく形成されている。エッチング 溶液に曝すと、エッチング溶液はリードと円形の端部素子とにより覆われていな い銅層の領域を攻撃する。エッチング溶液はまた、リードの下を切り取り、各リ ードを実質上シートがない状態にする。先端部の円形端部片は、下にある層の部 分を保護することによりボタン46を形成し、端子端部にある対応する円形端部 片は、端子端部とバイアライナ36との間に接続部を形成する銅層の一部を保護 する。ボンディング材料48は、錫、シリコン、ゲルマニウムまたはこれらの組 み合わせのような拡散ボンディングまたは共融ボンディング材料とすることがで き、エッチング工程の前または後にめっきにより被着することができる。 シート30のリードは、複数の領域50に配置される。各領域50については 、リードは規則的なグリッドパターンに配置され、各領域50内のリードの先端 部44は、シートとともに集成されるべきチップの接点の間隔と対応する間隔で 行と列に配置される。領域50は、シート上に規則的なパターンで配列され、け がき(scribe)ランド52と呼ばれる空間が領域間に画定される。一般的には、各 領域における隣接するリード間のピッチまたは距離は、約1.5mmよりも小さ く、より好ましくは約1.0mm以下とすることができる。0.5mm未満のピ ッチを採用することができる。この方法の第1の段階においては、シート30が 張設され、次いで、高温接着剤によりフレーム54に結合される。フレーム54 は、この方法において使用されるチップの熱膨張係数と略等しい熱膨張係数を有 するモリブデンのような材料から形成するのが望ましい。シート30は、先づ、 シートの縁(図示せず)をフレーム54よりも大きい外側フレーム(図示せず) に結合して、シートと外側フレームを第1の硬化温度に保持することにより張設 することができる。この予備結合工程の後に、外側フレームをシートとともに高 い第2の硬化温度、好ましくは約170℃にし、シートと外側フレームが熱平衡 に到達するのに十分な時間この高温に保持する。外側フレームの熱膨張係数は、 シートよりも実質上大きく、従って、シートは加熱処理の際には大きな張力下に おかれる。例えば、外側フレームは、高い熱膨張係数を有するアルミニウムその 他の金属から形成することができる。フレーム54もまた、同じ高温とされる。 シート、外側フレームおよびフレーム54が高温にあるときには、フレーム54 はDow Corning Q36611のような高温接着剤を使用してシートに結合される。次に 、外側フレームを、シートを切断することにより除去することができる。フレー ム54の熱膨張係数が外側フレームよりも小さいので、シートは、シートとフレ ームが冷却されるときに張力を受ける。フレーム54は図面では矩形として示さ れているが、他の形状も使用することができる。特に、ピッチが約0.5mmよ りも小さい場合には、円形フレームが好ましい。本発明は動作に関して何らの理 論に も限定されるものではないが、円形フレームはより均一な張力をシートに加える ことができるものと考えられる。外側フレームも円形とすることができる。 別の動作においては、複数の個々の別体をなす半導体チップ58は、保持素子 即ち下部プラテン60に対して組み立てられる。抜き取り/配置(pick and plac e)ユニット65がこのために使用される。ユニット65は、広く一般的な構造と することができ、アーム64と、チャック66と、チップ取り入れコンベヤ70 および下部プラテン60を包含する所定の運動範囲に亘ってアームおよびチャッ クを動かす、参照番号68で全体示されているアクチュエータとを有している。 ユニット65はまた、チップがチャック66に保持されているときに各チップの 実際の位置を検出するとともに、下部プラテン上の基準マーカ72の位置を検出 するロボット可視系76を含んでいる。アクチュエータ68は、ロボット視認系 76からの信号に応答する。抜き取り/配置ユニットは、かくして、各チップ5 8を底部プラテン60に、底部プラテン上の基準マーク72と精確に整合された 配向位置で配置する。チップは、全てのチップの接点担持面即ち前面59が実質 上共面をなすとともに下部プラテン60から離れて上を向いた状態で、アレイに 配置される。チップは互いに離隔した位置に配置され、チップ間には溝(gutter) スペース62が画成される。下部プラテンに対して組み立てる前に、各チップは 、背面に接着剤が被着され、従って、プラテン60に配置されるときに所定の位 置に確保される。この実施の形態の変形例においては、底部プラテンには、各チ ップが接着剤の代わりに印加される真空により底部プラテンに係合保持されるよ うに、真空プレナムおよび孔を配設することができる。かかる構成は、図8−1 1に関して以下において説明するセレクトプレート集成体と同様のものすること ができる。底部プラテン60はまた、上面に開口するポート61を有しており、 これらのポートは通路を介してプラテンの縁部の開口63に接続されている。ポ ート61は、チップとプラテンの縁部との間の溝スペースのような、チップによ っては占められていない領域に位置するように配置される。 各チップ58は、チップの前面59に規則的なグリッド即ち格子状に配列され た接点64を有する。各チップの接点のアレイは、シートの各領域50内のリー ド先端領域44(図4)のアレイと対応している。各チップの接点のアレイは図 3Aに示すようなエリアアレイとすることができ、接点は各チップの前面59に 実質上規則的な間隔で分配される。あるいは、接点のアレイは、各チップの縁部 に沿った接点64’(図3B)の列だけを含むことができる。いずれの場合にも 、接点のアレイは、典型的には、各チップの各隅部に隣接して少なくとも1つの 接点64aまたは64a’を有する。溝スペース62は、隣接するチップのこれ らの隅部接点間に実質的なスペースを提供する。チップ間の溝スペース62は、 シート30の領域50間のけがきランド52に対応している。好ましくは、各溝 スペース62は、同じチップの隣接する接点間の間隔と少なくとも等しい幅を有 する。各溝スペースは少なくとも約1mm、好ましくは少なくとも約1.5mm とすることができる。溝スペースは、ウエハが形成されるときに、隣接するチッ プ間に残るソーレーン(saw lane)即ち空きスペースよりも実質上広くすることが できる。通常は、これらのスペースは、ウエハ形成の際にできるだけ多数のチッ プが所定サイズのウエハに収容されるように、できるだけ狭く形成される。隣接 するチップ間のスペースがこのように狭いと、チップの隅部の接点64aは互い に著しく接近して密集配置されるものとなる。このような密集配置を行うと、以 下に説明するその後のリードボンディング操作が妨害を受けることになる。 方法の次の段階80においては、フレーム54は、整合取付具78と、機械可 視カメラ84および制御系86により制御される作動系82とを使用して、底部 プラテン60と整合される。機械可視系は、シート30の基準マーク88を、下 部プラテン60および制御アクチュエータ82の基準マーク72とともに検出し て、フレーム54とシート30を、シート30と平行しかつチップ58の面と平 行する水平方向に動かす。この動きは、基準マークを整合させるように制御され る。かかる整合が行われると、シート30の各領域50は、対応するチップ58 と整合され、各リードの先端部44はチップの対応する接点64と整合される。 シート30と整合した、透明な好ましくは石英中心部92を有する仮上部プラテ ン90がシート30および底部プラテンと係合される。図2に概略示されている 整合ピン93が、上部プラテンの縁部の孔と整合され、上部プラテンが底部プラ テンおよびフレームに対して水平方向に動かないように固定する。上部プラテン は、チップに対して動かないようにシートに載置保持されている。完成された集 成体は、カートリッジとも呼ばれるが、被加熱包囲体即ちオーブンに収納された 一対の対向する被加熱プレス板を有するヒートボンディングプレス(図示せず) に移送される。 ヒートボンディング工程96(図1)においては、上部プラテン90はシート 30の上面へ下方向に押圧される(図5および6)。上部プラテンの中央部92 は、シートをチップ58の全面に対して下方へ付勢するとともに、各リードの先 端部44を付勢して適宜のチップ接点64と係合させる。カートリッジは、集成 体の温度がボンディング材料48を活性化するのに必要な温度に到達するまで、 ヒートボンディングプレスに保持される。ボンディング材料はリード40の金と 合金を形成することにより、一時的な液相を形成する。液相はまた、チップの接 点64と結合する。余分な金はボンディング材料に拡散するので、混合した材料 の固相線が上昇してボンディング材料は固化することにより、各リードの先端部 と接点64との間に固体のボンド98(図6)を形成する。かかる操作全体を通 じて、リードの先端部はシート30に固着保持され、従って、シートの所定の位 置に保持される。このボンディング操作の変形例においては、空気のような気体 が上部プラテン90とシートの上面との間に加圧下で導入され、シートを下方へ 付勢してチップと係合させる。 次の段階100においては、カートリッジは、ヒートボンディングプレスから 取り出され、ボンディング上部プラテン90の代わりにアルミニウムのような金 属から形成された注入上部プラテンが配置される。ボンディング上部プラテン9 0は、別のボンディング操作において他の底部プラテンとともに再使用される。 注入上部プラテン102は、ポート108に接続された多数のチャンネル106 と隆起104とを有している。注入上部プラテン102がシート30およびフレ ーム54と係合されると、弾性シールリング110(図2)がプラテンとフレー ム54の上面との間に係合配置される。同時に、別の弾性シールリング112が 底部プラテン60とフレーム54との間に係合配置される。プラテン102、フ レーム54およびプラテン60は、クランプ94によりともに把持され、移動/ 注入操作部123(図1)へ前進される。移動/注入ステーションは、(従来の 真空ポンプ、受け器およびレギュレータの組み合わせのような)真空源118と 、 ベースプレート120と、アクチュエータ122とを有している(図7)。アク チュエータ122は、従来の連係装置(図示せず)を介して注入上部プラテン1 02に係合し、かつ、このように係合されたプラテンを所定の垂直方向の移動を 通じてベースプレート120から離れて動かすようにしている。ベースプレート 120は、底部プラテン60と係合するように配置されており、従来の把持装置 、ボルトその他の固定具を配設して、プラテン60の底面をベースプレート12 0と係合保持させるようにすることができる。移動/注入ステーションはまた、 硬化性液体源124を有している。好ましくは、硬化性液体は、硬化したときに 、弾性材またはゲルのような順応性のある物質を形成する。Dow Corning Sylgar d 577硬化性シリコーンゲルのような材料が好ましい。 注入上部プラテン102、フレーム54(図2)および底部プラテン60を含 むカートリッジが移動/注入ステーションにおいて提供されると、底部プラテン はベースプレートと係合され、上部プラテンはアクチュエータ122に連係され る。上部プラテンの真空ポート108は、真空源118に接続される。カートリ ッジは、チップ側素子即ち下部プラテン60がベースプレート120と係合し、 かつ、シート側素子即ち注入上部プラテンがアクチュエータ122と係合するよ うに、移動/上昇ステーションにおいて係合される。上部プラテン102の真空 ポート108は、移動/上昇ステーションの真空源118に接続されている。硬 化性液体源124は、下部プラテン60の1つの外部開口63Aに接続されてい る。従って、硬化性液体源は、下部プラテン60の面のポート61aの1つに接 続されている。真空源118は、バルブ126を介して下部プラテンの別の開口 63bに接続され、従って、孔61aから離隔した下部プラテン102の別のポ ート61に接続されている。アクチュエータ122は上部プラテン102を所定 位置に保持するように係合されるので、プラテンはシールリング110を介して 下部プラテンを押圧するとともに、フレームはシールリング112を介して下部 プラテン60を押圧する。この状態では、シート30は、図6と実質上同じ位置 に保持される。 真空源118は、シートとプラテン102との間から空気を除去するように作 動される。バルブ126は、ポート63b、従って、孔61bを真空源と接続す るように開口されている。真空源が空気をシート30と下部プラテン60との間 にスペースから引き出すと、液体源124が作動されて液体をポート63aおよ び孔61aを介してスペースに注入する。バルブ126は、閉止されると真空源 に通じる通路をブロックする。液体が注入されているときに、アクチュエータ1 22はチップ側素子即ち下部プラテン60から離れて上方へ上部プラテン102 即ちシート状素子を引っ張るように係合される。シート30は、シートと下部プ ラテンとの間に注入されている加圧液体と上部プラテンの溝106に保持されて いる真空との組み合わせ作用により上部プラテン102に対して保持される。 シート側素子が上方へ移動すると、各端子34と各バイアライナ36は上方へ 動くので、リードの端子端部42は上方へ動く。アクチュエータ122は、上部 プラテン、従って、シート30およびリードの端子端部を所定の垂直方向の範囲 を亘って上方に前進させる。チップ58に固定されているリードの先端部44は 、その元の位置に保持される。かくして、各リード40は、図7に概略示する湾 曲状態に変形される。この状態では、リードは、接点端部44から端子端部42 へ実質的な垂直方向の拡がりを持っている。この処理の際には、解放自在に結合 されたボタン46はシート30から解放することにより、リードの接点端部44 はシートから離れて動くことができる。アクチュエータ122は上部プラテンを 上方へ動かすように操作されるので、クランプ94は係合を解除即ち脱合される 。上方への移動後、クランプ94は再係合され、上部プラテンを底部プラテンに 対して所定の位置に保持する。ポート63aおよび63bは閉止され、カートリ ッジは移動/注入ステーションから脱合される。 次に、カートリッジは、注入された液体を硬化させかつリードおよびチップを 包囲する弾性層即ちゲル層を形成するのに十分な時間、従来のオーブン即ち保管 および硬化ユニット130の中へ移される。硬化後、カートリッジは除去/切断 ステーションへ前進され、ここで上部プラテン102は除去される。集成体は、 シート30のランド52において(図4)および隣接するチップ間の整合された 溝スペース62において(図3a)切断が行われる。かくして、シート30と順 応性のある層の双方が切断されるので、各チップとシート30の連係する部分と は別体のユニットを形成する。切断操作は、従来のソー、ナイフまたはパンチダ イセットを使用して行うことができる。集成体の隣接するチップ間には大きなク リアランスがあるから、切断操作は特に狭いトレランスを必要としない。更にま た、チップは既に互いに分離しているので、切断操作にあたってはシリコンウエ ハを切断する必要がない。チップは、集成体を下部プラテンから剥がすことによ り、切断操作前に下部プラテン脱結合され、あるいは個々のユニットを下部プラ テンから剥がすことにより切断後に脱結合される。次に、プラテンとフレームは 、別のシートおよび別のチップとともに再使用される。この方法において使用さ れる装置は、多数の下部プラテン60と、上部注入プラテン102と、フレーム 54とを含むのが好ましく、従って、多数のカートリッジを含む。一のカートリ ッジは結合即ちボンディング工程96において係合されるが、他のカートリッジ は移動/注入ステップ123において処理することができ、一方、多数のカート リッジは硬化工程130を行うことができる。 上記した方法においては、下部プラテン60において集成されたチップのアレ イは、ウエハ全体のチップが上記した’768出願のある好ましい実施の形態に おいてリードに結合される態様と同様の態様で処理されて、シート30のリード に結合される。ある意味において、下部プラテンのチップの集成は、「人工」ま たは「被集成」ウエハとして作用する。チップ製造の際に形成される実際のウエ ハではなく、集成された即ち人工のウエハを使用すると、幾つかの有意な利点が 得られる。上記したように、大きなスペースが隣接するチップ間に確保すること ができる。これにより、ボンディング操作およびその後の切断操作が簡素化され る。また、集成体の形成において使用されるチップは、チップを処理から除外す ることができるように、標準的なチップ試験技術を使用して個々に保護すること ができる。シート30は、この処理の前に検査しおよび/または試験することが できる。シートのいずれかの領域50において欠陥が認められたときには、チッ プ58を除外する。好ましくは、除外されたチップは、不作動として明記された ほぼ同じサイズのブランクまたはスクラップチップと置き換えられる。これによ り、注入工程の際に硬化性材料の流れの正常なパターンが確保される。 この方法により得られる個々のユニットは、’768出願の好ましい実施の形 態に従って形成されるものと実質上同様である。’768出願に詳細に説明され ているように、垂直方向に延びる湾曲したリードおよび弾性層により、各端子3 4はチップの前面と平行する水平方向およびチップの前面に対して接離する垂直 方向の両方向にチップに対して動くことができる。これにより、完成された集成 体の試験が著しく容易になるとともに、集成体が基板の接点パッドに結合された 端子とともに基板に装着されたときの基板の熱膨張および熱収縮を補償すること ができる。 本発明の別の実施の形態に係る方法においては、チップのアレイはシートの底 面に形成される。この方法において使用されるシート230は、各チップにそれ ぞれが対応する個々の領域250を有している。リード240は、上記と同じ態 様でシートの底面231に配置される。この実施の形態に係る方法においては、 シートは、上記と同じ態様で張設されてフレーム254に取着される。方法の次 の段階においては、フレームとシートは前進され、ダイ取着ステーションに下側 を上にして載置される(図9)。ダイ取着ステーションは、ベースプレート30 2と、内部ヒータ306を有する真空チャック304とを含んでいる。ダイ取着 ステーションはまた、水平なアクチュエータ308とチャック304を3次元方 向に動かす垂直アクチュエータ310とを有する取り上げ/配置機構を含んでい る。水平アクチュエータは、チャックをベースプレート302の面と平行して水 平方向に動かすことができ、一方、垂直アクチュエータはチャックをベースプレ ートと接離するように動かす。ダイ取着ステーションは更に、この方法において 使用されるべきチップを保持するチップインフィード(infeed)ステーション31 2を有する。インフィードステーション312は、ラック、コンベヤ、更なる真 空チャックなどのような従来のチップ取り扱い装置を組み込むことができる。ダ イ取着ステーションは更に、ロボット可視系314および連係する制御系316 を含む。ロボット可視系314は、チャック304により担持されるチップの位 置258を検出するとともに、シート230の基準マーク288の位置を検出す るように適合された従来のユニットである。 シートとフレームがダイ取着ステーションのベースプレート302に下側を上 にして配置された状態で、制御ユニット316はアクチュエータ308および3 10を作動させ、チャックをインフィード部にある1つのチップ258と係合さ せるとともに、チャックをシートの一の領域250と整合させるように動かす。 チャックは、リードに担持されているボンディング材料を作動させるのに十分な 高温に保持される。例えば、ボンディング材料が錫を含む場合には、チャックは 約305℃に保持することができる。高温のチップがリードの端子端部のボンデ ィング材料と係合すると、ボンディング材料は液相を形成する。この液相は、リ ードおよび接点からの更なる金がボンディング材料の中に拡散すると凝固する。 好ましくは、アクチュエータ310は、チャックを大きな力で、望ましくはボン ド面積平方ミリメートルを基準として、約1.5x103g/mm2乃至約6.2 x103g/mm2(約1乃至4グラム/平方ミル)で下方へ付勢する。ボンド面 積は、水平面におけるボンディング材料全質量の全面積である。 この操作においては、各チップは一の領域250においてリードの先端部と整 合されて結合される。チップが全ての良好な領域250に結合されると、スクラ ップチップがいずれかの欠陥領域に結合される。方法の次の工程320において は、完成されたカートリッジ集成体が、セレクトプレート322(図10及び1 1)、真空プレナム324の形態をなす下部プラテンおよび上部プラテン326 をフレーム254およびシート230とともに集成することにより形成される。 セレクトプレート322は、シート230の領域250のパターンと対応するパ ターンで、従って、シートのチップのアレイにおけるチップのパターンと対応す るパターンで配置された孔328を有する略平坦なプレートである。ガスケット 330が、各孔328の周辺部の周囲に配置されている。各ガスケットは、プレ ートの上面332の中へわずかにくぼんでいるので、ガスケットの上面はプレー トの上面と略面一となっている。セレクトプレート322は更に、上部面332 と、図11においては1つが図示されている、上部面332の上方のスペースに 開口するポート336とから上方へ突出するリム334を有している。リム33 4の上縁部には柔軟な圧縮自在のガスケット338が配設されている。ガスケッ ト340が、上部プラテン326とフレーム254との間に係合配置されている 。上部プラテンは更に、柔軟なガスケット338と係合することにより、リム3 34にシールされ、従って、セレクトプレート322にシールされる。 真空プレナム324はフランジ342を有し、別のガスケット334がフラン ジとセレクトプレートとの間に配置されている。これらの部材の全ては互いに係 合されてカートリッジを形成し、適宜のクランプ(図示せず)により同時にクラ ンプされる。カートリッジはまた、カートリッジの素子が互いに対して水平方向 に動かないようにするために、位置決めピンおよび孔その他の位置決め素子を有 することができる。セレクトプレートがチップと係合するときにはチップは既に リードに取着されているので、セレクトプレートをチップと精確に整合させる必 要はない。各チップがセレクトプレートの適宜のガスケット330と係合すると 、集成体は正しい機能を行う。即ち、セレクトプレートに対する各チップの位置 並びにフレーム254およびシート230に対するセレクトプレートの位置は、 チップの接点とリードとの整合には何らの役割も行わず、この整合はチャック3 4を適宜配置することにより行われる。かくして、セレクトプレートは、手で、 あるいはセレクトプレートが係合の際にチップを動かさないように簡単な取付具 を使用して、フレームおよびシートに対して組み立てることができる。この集成 体は、シートおよびフレームがダイ取着ステーションのベースプレート302に 載置した状態で形成することができる。あるいは、シートとフレームは、チップ を取着した状態で取り上げ、反転させ、セレクトプレートに載置することができ る。リードの先端部とシートの底面との一時的な取着により、個々のチップの重 量を支持するのに十分な強度が得られる。 カートリッジは、集成されてから、図7に関して上記した移動/注入ステーシ ョンと同様の移動/注入ステーション346(図8)へ前進される。移動/注入 ステーションの真空系が作動され、プレナム内に真空を印加し、従って、セレク トプレートの各孔328を介して真空を印加する。真空系は更に、真空をポート 338を介して印加し、従って、シートを上部プレートに対して保持する。この 場合にも、幾つかのポート336を介して空気を排出してから、移動/注入ステ ーションは他のポート336を介して硬化性液体を供給し、従って、シート23 0の下面とセレクトプレートの上面332との間に硬化性液体を供給する。同時 に、移動/注入ステーションは上部プラテン326をセレクトプレート322か ら離れて、従って、チップ258から離れて持ち上げる。各リードの端子端部は シート230に固着され、かつ、先端部はチップ258に結合されているので、 リードは上記した態様で再び変形される。移動および注入後に、集成体の素子は 再び所定位置にクランプされ、液体を硬化させる保管ユニットに移送されて、弾 性層を形成する。この場合にも、硬化後は、シートと誘電層は個々のユニットを 残すように切断される。各ユニットは1つのチップと、変形されたリードにより チップの接点に接続されている電気端子をもった誘電層の連係する部分とを有す る。 図8−11に関して上記した方法の別の変更例においては、個々のチップは、 はじめにシートを張設しあるいはシートをフレームに取着することなく、シート に取着される。例えば、シート430(図12)は、連続あるいは半連続ロール から供給することができる。そのために、シート430にはシートの個々のリー ド担持領域450と整合されたスプロケット孔434を設けることができる。ス プロケット孔は、連続するテープ状のシート430を、従来のテープ自動化ボン ディングテープが整合のために使用されるのと実質上同じようにして整合させる のに使用することができる。シートまたはテープには更に、個々のリード担持領 域450と精確に整合して基準マーク452を設けることができる。これらは、 チャック404をリードと正しく整合させるために光学系とともに使用すること ができる。個々のチップ458を取着した後は、シートとチップを図10−11 に関して上記したようにセレクトプレートと係合させ、同様の態様で処理するこ とができる。かかる集成に先立ち、フレーム(図示せず)をシートに取着して、 シートの縁部に真空密着シールを提供することができる。 上記した構成について数多くの他の種々の変更と組み合わせを、請求の範囲に 記載の本発明から逸脱することなく利用することができるので、好ましい実施の 態様についての上記説明は、請求の範囲に記載されている本発明を限定するので はなく例示するものとして解されるべきである。単なる一例として、図1−7の 実施の態様においては、個々のチップは、接着剤ではなく真空により底部プラテ ンに保持することができる。底部プラテンには、図10−11のセレクトプレー トにおいて利用されているものと同様の孔およびガスケットを配設することがで きる。逆に、図10−11のセレクトプレートの代わりに、接着剤を被着したプ ラテンを使用することができる。また、連続フィルムをチップの底面に被着し、 チップの背面即ち非担持接着面に結合させることもできる。フィルムを、シート 30が真空により上部ボタンに対して保持されるのと実質状同じ態様で真空によ り底部プラテンに対して保持することができる。この連続フィルムは、処理が終 了した後に誘電シートおよび順応性のある層とともに切断して、フィルムの一部 が各完成された集成体の一部として残るようにすることができる。 上記した各構成においては、個々のチップのボンディング材料のバンプまたは 接点は、高さを幾分変えることができる。ボンディング材料は特にボンディング 処理の際に印加される圧力の下で流動することができるので、これらの不均衡を 補償し易くするとともに、全てのリードの先端部の全てを確実に結合させること ができる。ボンディング材料が使用される場合には、錫−金共融ボンディングに おいて既知の適宜の予防措置を使用すべきである。かくして、錫−金共融結合材 料および錫ボンディング材料は、ボンディング前は、銅が錫に拡散するのを避け るために銅から隔離すべきである。更に、凝固した結合材料は、錫を約20重量 パーセント未満にし、残りを金とすることにより、繰り返し応力に対する耐性を 高めるのが望ましい。更に、系に存在する錫と金の量は、純粋な錫がどのボンド にも残らないように定めるべきである。純粋な錫は、いわゆる「ホイスカ」即ち 純粋な錫の面から延びる金属成長を形成することが知られている。かかるホイス カは、ノイズのような望ましくない電気特性、極端な場合には、隣接する接点に 対する短絡を引き起こす可能性がある。 リードの寸法および材料並びに関連する構成は、上記した’768出願に開示 されている好ましい実施の態様に従って定めることができる。かくして、各リー ドは、長さを約200乃至約1000ミクロン、厚さを約10ミクロン乃至約2 5ミクロン、幅を約10ミクロン乃至約50ミクロンとすることができる。リー ド形成工程の際の素子の上下方向の動きは、湾曲した各リードを完全に真っ直ぐ にするほど大きいものであってはならない。’768出願に開示されているよう に、リードは、初期の未変形の状態では真っ直ぐにすることができる。かかる構 成においては、シートおよびチップは水平方向および垂直方向に互いに相対的に 動かされることにより、各リードの先端部は端子端部へ向けて水平に動く。また 、上記した以外のボンディング材料および方法を、リードの先端部をチップの端 子 に取着するのに使用することができる。かくして、先端部は、液相を形成するこ とのない拡散ボンディングにより、あるいははんだまたは金属担持重合体組成物 を使用することにより結合させることができる。ボンディング材料は、めっき以 外の方法、例えば、リード先端部浸漬、シルクスクリーニングまたはペーストの 塗布などにより被着させることができる。導電性ボンディング材料は、リードの 先端部ではなくチップの接点に配設することもできる。あるいは、ボンディング 材料を必要としないボンディング法も使用することができる。かかるボンディン グ法には、例えば、リードの先端部を接点に結合する熱音波および熱圧縮ボンデ ィングなどが含まれる。金以外の、銀、銅および黄銅のような材料をリードに使 用することができる。銅以外の金属を端子、導電層およびバイアライナに使用す ることができる。 リードは当初は、先端部をチップの接点に結合してチップに配置することがで きる。かかる構成においては、端子端部はシートおよびチップアレイの移動前に 誘電シートの端子に結合される。 上記したカートリッジ構成は、ウエハ全体を個々のチップとしてではなく1つ のユニットとして取り扱う処理において使用することができる。’768出願の ある実施の態様に開示されているように、ウエハ全体のあるいはウエハの一部の チップを、リードボンディングおよびリード変形処理により誘電シートの端子に 接続することができる。ウエハ全体を処理するには、上記したカートリッジの下 部プラテン即ちセレクトプレートはウエハ全体を保持するように構成され、一方 、誘電シートのリード担持領域はウエハのチップの間隔に対応する間隔で配置さ れる。 上記した方法においては、移動/注入工程の際の液体封入材料の圧力により、 誘電シートを半導体チップから離れて上方へ容易に移動させることができるとと もに、取付具の上部プラテン即ちシート側素子が上方へ動かされるときにシート を該素子と容易に係合保持させることができる。本発明の別の実施の態様に係る 方法においては、シート側素子の上方への動きは、液体封入材の圧力により全体 的に促進することができる。シート側素子の上方への動きは、シート側素子が半 導体チップに対して所定の位置に到達したときに、機械的なストッパなどにより 拘束されるべきである。本発明の別の実施の態様に係る方法においては、誘電シ ート530(図13)を、移動工程のはじめに上部プラテン即ちシート側素子と の接触から解放させることができるとともに、誘電シートと下部プラテン即ちチ ップ側素子との間に導入される液体封入材525の圧力により上部プラテン即ち シート側素子と接触するように上方へ付勢することができる。この場合にも、集 成体はリード540を含む。移動工程に先立ち、リードは略水平に配向して配置 される。シートが530’の破線で示す位置まで上方に付勢されると、各リード は540’の破線で示すように垂直方向に延びる形状に変形される。かかる上方 の動きの程度は、上部プラテンとチップとの間の間隔により制御される。かくし て、液体封入材525は、所定の変位を行うように誘導シートを半導体チップか ら離れて上方へ駆動しかつリードを所定の態様で変形させる加圧流体として作用 する。同日付けで出願され、発明の名称が「超小形電子封入方法および装置」(M icroelectronic Encapsulation Methods and Equipment)の、同じ譲受人に譲渡 されたCraig Mitchellの米国特許出願により詳細に説明されているように、液体 封入材は、該封入材のレベルの上方の取付具の中に導入されるガスによって加圧 することができる。本明細書においては、この出願を引用してその説明に代える 。かくして、取付具またはカートリッジは、シートと半導体チップのアレイが図 13において示すように略垂直方向に延びる垂直配向で傾斜させることができる 。気体527を、封入材のメニスカス即ち液体レベル529の上方に印加するこ とができる。本方法において利用されるカートリッジは、上記したMitchellの仮 特許出願に係る取付具とすることができる。Mitchellの出願において更に説明さ れているように、誘電層は開口を有することができ、これらの開口は上部カバー 層により閉止して誘電シートの上面と端子を封入材汚染から保護することができ る。更に、底部カバー層555は、チップの底面558の下に配設するとともに 、チップの底面を封入材汚染から保護するようにチップの底面に接着させること ができる。加圧された封入材はまた、チップの全てが一体化されたウエハとして 配設され、あるいは他の超小形電子素子がチップの代わりに配設される場合に、 誘電シートを動かすのに使用することができる。この技術はまた、柔軟な誘電シ ートの代わりに剛性のある誘電パネルその他の素子が使用される場合にも使用す るこ とができる。 本発明の別の実施の態様に係る方法は、個々の領域650を組み込んだシート 630を含む。リード640は、シートの下面631に配置される。この実施の 態様においては、シートの各領域650は、単一のチップではなくマルチチップ モジュール全体に対応している。各領域内のリード640は相互に接続されると ともに、シートの上部側の端子634に接続されている。シート630は、各領 域650内のシートの面と平行して水平方向に延びる内部接続リード635を有 している。かくして、シート630は、種々の層間に接続リード635が配置さ れているとともに、種々のリードを個々の回路の必要に応じて互いにかつ端子6 34およびリード640に接続するバイアを有する多層シートとすることができ る。シート630の各領域650は、空のスペースまたはけがきランド652に より画定される。接続リード635は、けがき領域652を介して延びてはいな い。 シート630は、上記した態様で張設されかつフレーム654に取着されてい る。図14に示すように、フレーム654は、円形リングとすることができる。 個々のチップ658は、図8−11に関して上記したのと同じ態様でシートに取 着される。各領域に取着されたチップは、同じであってもよく、あるいはマルチ チップモジュールを構成するのに必要とされる場合のように異なるチップを含む ものでもよい。例えば、図14に示すように、領域650aに取着されたチップ 658aおよび658bは、サイズと内部構造が異なる。上記と同じ態様で、ダ イ取着ステーションのロボット可視系は、各チップを領域650の適正な位置と 整合して位置決めする。ダイ取着ステーションの被加熱チャックは、チップをシ ートと係合させるとともに、各チップの接点をリード640の先端部により担持 されたボンディング材料と結合させる。この場合にも、チップのボンディング後 に、セレクトプレート622、下部真空プレナム624および上部プラテン62 6が、シート630および支持リング650とともに集成される。この構成にお いても、チップはセレクトプレートに取着されたガスケット629に担持され、 プレートの孔628を包囲する。この場合にも、上部プラテン626は、セレク トプレート622および底部プラテン624とシール係合される。フレーム65 4は、介在配置されるガスケットを介して上部プラテン626とシール係合され る。この場合にも、これらの部材は全て、適宜のクランプその他の機械装置によ り同時にクランプされ、カートリッジを形成する。 カートリッジは、集成されてから、真空が下部プラテン624内に印加されて チップ658をセレクトプレート622に保持する移動/注入ステーションへ前 進される。真空はまた、シート630と上部プラテン626との間にも印加され る。硬化性液体がセレクトプレート622とシート630との間にポート638 を介して注入される。同時に、移動/注入ステーションは、上部プラテンをセレ クトプレート622から上方へ持ち上げることにより、シート630をチップ6 58から離れて持ち上げかつリード640を変形させる。この場合にも、チップ に取着されたリード40の先端部は、この移動処理の際にシート630の下面か ら離れて破断する。上記と同様の態様で、移動処理によりリードを、上方に延び る、好ましくは湾曲した形状に変形させる。硬化性液体材料は、リードを包囲し かつチップとシートとの間のスペースを充填する。硬化後は、シート630はけ がきランド652で切断され、個々のマルチチップモジュールを分離する。得ら れたマルチチップモジュールは、シートから離隔配置されたチップを有するとと もに、チップとシートとの間を柔軟なリードを有する。上記した実施の態様の場 合と同様に、柔軟なリードと硬化した順応性のある材料が熱膨張の差を補償する ことができるとともに、チップとシートとの不整合を補償することができる。各 モジュールのマルチチップは、共通のヒートシンクまたは熱伝導性素子(図示せ ず)に取着することができる。 上記した構成のこれらのおよび他の変更と組み合わせは、請求の範囲に記載の 本発明から逸脱することなく利用することができるので、好ましい実施の態様に 関する上記説明は、本発明を限定するのではなく、例示するものとして解される べきである。産業上の利用可能性 本発明は、超小形電子集成体の製造に有用である。
【手続補正書】特許法第184条の8第1項 【提出日】1997年12月3日 【補正内容】 請求の範囲 1.(a)共通の方向を向く接点担持面(59)および該面に配置された接点( 64)をそれぞれが有する複数の別体をなす半導体チップ(58)を含み、該チ ップの接点担持面により画成される第1の面を有するアレイと、アレイの第1の 面に配置された誘電素子と、チップの前記アレイと前記誘電素子とに間に配設さ れ前記誘電素子に取着された第1の端部(42)および前記アレイのチップに取 着された第2の端部(44)をそれぞれが有する複数の細長いリードとを配設す る工程と、 (b)前記誘電素子と前記アレイとを互いに対して所定の変位量をもって動か して前記リードの前記第1の端部の全てを前記第2の端部に対して前記所定の変 位量をもって同時に変位させる工程とを備えることを特徴とする複数の半導体チ ップ集成体の製造方法。 2.前記誘電素子は端子を有する柔軟な誘電シート(30)を含み、前記リード の第1の端部は前記端子に接続されていることを特徴とする請求の範囲第1項に 記載の方法。 3.前記配設工程は前記端子に取着された前記リードを前記シートに配設する工 程と、次に前記シートを前記チップと並列配置する工程と、次に前記リードを前 記チップの前記接点に結合する工程とを含むことを特徴とする請求の範囲第2項 に記載の方法。 4.前記配設工程は前記チップの前記接点を前記チップに設ける工程と、次に前 記シートを前記チップに並列配置する工程と、次に前記リードを前記シートの前 記端子構造体に結合する工程とを含むことを特徴とする請求の範囲第2項に記載 の方法。 5.前記柔軟な誘電シートは複数の前記チップに配置された単一の誘電シートで あり、しかも1つの前記チップと前記シートの一部とをそれぞれが有する複数の ユニットを形成するように前記移動工程の後に前記シートを細分割する工程を更 に備えることを特徴とする請求の範囲第2項に記載の方法。 6.前記チップをアレイに配置する前記工程はアレイの隣接するチップ間にスペ ース(62)を設ける工程を含むことを特徴とする請求の範囲第1項に記載の方 法。 7.前記チップを前記アレイに配置する前記工程は前記チップを試験しかつ試験 に通ったチップだけを使用して前記アレイを集成する工程を含むことを特徴とす る請求の範囲第1乃至6項のいずれかに記載の方法。 8.前記チップを前記アレイに配置する前記工程は各チップの第1の面が保持素 子(60)から離れた方向を向くように個々のチップを保持素子に配置する工程 と、前記チップを前記保持素子に一時的に固定する工程とを含み、前記チップは 前記リードを形成する前記工程の際には前記保持素子に固定状態にされることを 特徴とする請求の範囲第1乃至6項のいずれかに記載の方法。 9.前記形成工程後に前記チップを前記保持素子から取り外す工程を更に備える ことを特徴とする請求の範囲第8項に記載の方法。 10.前記誘電素子の一部を各チップに接続した状態にすることにより1つのチ ップと前記誘電素子の連係部とをそれぞれが有するユニットを形成するように前 記形成工程の後に前記誘電素子を細分割する固定を更に備えることを特徴とする 請求の範囲第9項に記載の方法。 11.前記配設工程は前記並列配置工程に先立ち前記端子に取着されたリードを 前記シートの配設する工程と、前記シートがチップの前記アレイと並列配置され た後に前記リードを前記チップの前記接点に結合する工程とを含むことを特徴と する請求の範囲第8項に記載の方法。 12.前記保持素子(66)と前記シート(30)を互いに対して動かすことに より前記シートを前記アレイの前記チップと整合させる工程を更に備えることを 特徴とする請求の範囲第11項に記載の方法。 13.前記配設工程は前記並列配置工程に先だって前記チップの前記接点に取着 した前記リードを前記チップアレイに配設する工程と、前記シートがチップの前 記アレイと並列配置された後に前記リードを前記シートの前記端子構造体に結合 する工程とを含むことを特徴とする請求の範囲第8項に記載の方法。 14.前記配設工程は前記チップ(258、458)を前記シートに複数の別操 作で取着する工程を含むことを特徴とする請求の範囲第1乃至6項のいずれかに 記載の方法。 15.前記チップを前記シートに取着する前記工程は各チップとシートとの間に リードを結合する工程を含むことを特徴とする請求の範囲第14項に記載の方法 。 16.チップが前記シートに取着された後に前記チップを保持素子(322)に 一時的に取着する工程を更に備え、前記シートとチップを互いに対して動かす前 記工程は前記保持素子を前記シートに対して動かす工程を含むことを特徴とする 請求の範囲第15項に記載の方法。 17.前記チップを前記シートに取着する前記工程は前記チップを加熱する工程 と、各被加熱チップをチャック(304)に保持する工程と、チャックをシート に対して整合させることによりチップの接点をシートと整合させながらチャック をシートに向けて前進させる工程とを含み、前記リードを結合させる前記工程は 前記各チップからの熱移動によりボンディング材料を活性化する工程を含むこと を特徴とする請求の範囲第14項に記載の方法。 18.各チップの前進の際には前記チップの1つだけが前記チャックに保持され ることにより、前記各チップが独立してシートと整合されることを特徴とする請 求の範囲第17項に記載の方法。 19.保持素子(60)と、複数の接点(64)が配置された接点担持面(59 )をそれぞれが有する複数の別体をなすチップ(58)とを備え、該チップは前 記保持素子にアレイをなして取着され、前記チップは前記接点担持面が保持素子 から離れて上方を向くことにより前記アレイの第1の面を画成するとともに前記 接点が前記第1の面で露出されており、前記チップの前記接点は互いに対して所 定の位置に配置されていることを特徴とするチップアレイ。 20.前記保持素子は剛性プレートであり、前記チップは前記プレートに取り外 し自在に取着されていることを特徴とする請求の範囲第19項に記載のチップア レイ。 21.前記各チップはチップの接点担持面から離れた方向を向く背面を有し、前 記チップの前記背面は前記保持素子に取り外し自在に結合されることを特徴とす る請求の範囲第20項に記載のチップアレイ。 22.前面(59)と、前面を画定する複数の縁部と、該縁部に隣接して前記前 面に配置された接点の列とをそれぞれが有する複数の別体をなすチップ(58) を備え、更に前記前面が実質上共面をなしかつ前記縁部の少なくとも幾つかが互 いに離隔して配置されるように前記チップを支持する保持素予を備え、前記前面 は前記保持素子から離れて上方を向き、前記接点は前記前面で露出されているチ ップアセンブリ。 23.前記チップは略矩形であり、前記保持素子は前記チップを直線から形成さ れたグリッド形状に支持することを特徴とする請求の範囲第22項に記載のチッ プアレイ。 24.(a)複数のチップ側素子(60、322、622)を備え、該各チップ 側素子は複数のチップを該チップ側素子に取着する手段を有し、 (b)複数のシート側素子(102、326、526、626)を備え、該各 シート側素子は誘電シートを該シート側素子に取着する手段を有し、更に (c)前記シート側素子をチップ側素子を互いに取着して、1つのチップ側素 子と1つのシート側素子とをそれぞれが有するカートリッジを形成する手段と、 (d)カートリッジのシート側素子とチップ側素子を所定の動きにより互いに 対して動かすことにより、チップ側素子に担持されたチップとシート側素子に担 持されたシートを互いに対して変位させる手段(122)を有する移動ステーシ ョン(123)と、 (e)前記カートリッジを前記チップおよびシートとともに前記移動ステーシ ョンに順次提供する手段とを備え、前記チップとシートは前記チップと前記シー ト間を延びるリードにより互いに接続され、前記リードは前記移動ステーション における前記動きにより変形されることを特徴とする半導体をシートに取着する 装置。 25.前記各カートリッジに支持されているチップとシートとの間に硬化性材料 を注入する手段(124)と、保管素子と、前記各カートリッジを前記注入手段 から前記保管素子へ移送する手段とを更に備えることを特徴とする請求の範囲第 24項に記載の装置。 26.前記注入手段は前記移動ステーションに配置されていることを特徴とする 請求の範囲第25項に記載の装置。 27.前記保管素子は被加熱保管領域を含むことを特徴とする請求の範囲第25 項に記載の装置。 28.前記提供手段は複数の別体をなす半導体チップを受け入れ、1つの前記シ ート側素子により保持される誘電シートに前記チップを取着し、かつ、チップと
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(KE,LS,MW,SD,S Z,UG),UA(AM,AZ,BY,KG,KZ,MD ,RU,TJ,TM),AL,AM,AT,AU,AZ ,BB,BG,BR,BY,CA,CH,CN,CZ, DE,DK,EE,ES,FI,GB,GE,HU,I L,IS,JP,KE,KG,KP,KR,KZ,LK ,LR,LS,LT,LU,LV,MD,MG,MK, MN,MW,MX,NO,NZ,PL,PT,RO,R U,SD,SE,SG,SI,SK,TJ,TM,TR ,TT,UA,UG,UZ,VN (72)発明者 スミス,ジョン,ダヴリュー. アメリカ合衆国94301カリフォルニア州 パロ・アルト,マーロウィ・475

Claims (1)

  1. 【特許請求の範囲】 1.(a)共通の方向を向く接点担持面(59)および該面に配置された接点( 64)をそれぞれが有する複数の別体をなす半導体チップ(58)を含み、該チ ップの接点担持面により画成される第1の面を有するアレイと、アレイの第1の 面に配置された誘電素子と、チップの前記アレイと前記誘電素子とに間に配設さ れ前記誘電素子に取着された第1の端部(42)および前記アレイのチップに取 着された第2の端部(44)をそれぞれが有する複数の細長いリードとを配設す る工程と、 (b)前記誘電素子と前記アレイとを互いに対して動かして前記リードの前記 第1の端部の全てを前記第2の端部に対して同時に変位させる工程とを備えるこ とを特徴とする複数の半導体チップ集成体の製造方法。 2.前記誘電素子は端子を有する柔軟な誘電シート(30)を含み、前記リード の第1の端部は前記端子に接続されていることを特徴とする請求の範囲第1項に 記載の方法。 3.前記配設工程は前記端子に取着された前記リードを前記シートに配設する工 程と、次に前記シートを前記チップと並列配置する工程と、次に前記リードを前 記チップの前記接点に結合する工程とを含むことを特徴とする請求の範囲第2項 に記載の方法。 4.前記配設工程は前記チップの前記接点を前記チップに設ける工程と、次に前 記シートを前記チップに並列配置する工程と、次に前記リードを前記シートの前 記端子構造体に結合する工程とを含むことを特徴とする請求の範囲第2項に記載 の方法。 5.1つの前記チップと前記シートの一部とをそれぞれが有する複数のユニット を形成するように前記移動工程の後に前記シートを細分割する工程を更に備える ことを特徴とする請求の範囲第1項に記載の方法。 6.前記チップをアレイに配置する前記工程はアレイの隣接するチップ間にスペ ース(62)を設ける工程を含むことを特徴とする請求の範囲第1項に記載の方 法。 7.前記チップを前記アレイに配置する前記工程は前記チップを試験しかつ試験 に通ったチップだけを使用して前記アレイを集成する工程を含むことを特徴とす る請求の範囲第1乃至6項のいずれかに記載の方法。 8.前記チップを前記アレイに配置する前記工程は各チップの第1の面が保持素 子(60)から離れた方向を向くように個々のチップを保持素子に配置する工程 と、前記チップを前記保持素子に一時的に固定する工程とを含み、前記チップは 前記リードを形成する前記工程の際には前記保持素子に固定状態にされることを 特徴とする請求の範囲第1乃至6項のいずれかに記載の方法。 9.前記形成工程後に前記チップを前記保持素子から取り外す工程を更に備える ことを特徴とする請求の範囲第8項に記載の方法。 10.前記誘電素子の一部を各チップに接続した状態にすることにより1つのチ ップと前記誘電素子の連係部とをそれぞれが有するユニットを形成するように前 記形成工程の後に前記誘電素子を細分割する固定を更に備えることを特徴とする 請求の範囲第9項に記載の方法。 11.前記配設工程は前記並列配置工程に先立ち前記端子に取着されたリードを 前記シートの配設する工程と、前記シートがチップの前記アレイと並列配置され た後に前記リードを前記チップの前記接点に結合する工程とを含むことを特徴と する請求の範囲第8項に記載の方法。 12.前記保持素子(66)と前記シート(30)を互いに対して動かすことに より前記シートを前記アレイの前記チップと整合させる工程を更に備えることを 特徴とする請求の範囲第11項に記載の方法。 13.前記配設工程は前記並列配置工程に先だって前記チップの前記接点に取着 した前記リードを前記チップアレイに配設する工程と、前記シートがチップの前 記アレイと並列配置された後に前記リードを前記シートの前記端子構造体に結合 する工程とを含むことを特徴とする請求の範囲第8項に記載の方法。 14.前記配設工程は前記チップ(258、458)を前記シートに複数の別操 作で取着する工程を含むことを特徴とする請求の範囲第1乃至6項のいずれかに 記載の方法。 15.前記チップを前記シートに取着する前記工程は各チップとシートとの間に リードを結合する工程を含むことを特徴とする請求の範囲第14項に記載の方法 。 16.チップが前記シートに取着された後に前記チップを保持素子(322)に 一時的に取着する工程を更に備え、前記シートとチップを互いに対して動かす前 記工程は前記保持素子を前記シートに対して動かす工程を含むことを特徴とする 請求の範囲第15項に記載の方法。 17.前記チップを前記シートに取着する前記工程は前記チップを加熱する工程 と、各被加熱チップをチャック(304)に保持する工程と、チャックをシート に対して整合させることによりチップの接点をシートと整合させながらチャック をシートに向けて前進させる工程とを含み、前記リードを結合させる前記工程は 前記各チップからの熱移動によりボンディング材料を活性化する工程を含むこと を特徴とする請求の範囲第14項に記載の方法。 18.各チップの前進の際には前記チップの1つだけが前記チャックに保持され ることにより、前記各チップが独立してシートと整合されることを特徴とする請 求の範囲第17項に記載の方法。 19.保持素子(60)と、複数の接点が配置された接点担持面(59)をそれ ぞれが有する複数の別体をなすチップ(58)とを備え、該チップは前記保持素 子にアレイをなして取着され、前記チップは前記接点担持面が保持素子から離れ て上方を向くことにより前記アレイの第1の面を画成するとともに前記接点が前 記第1の面で露出されており、前記チップの前記接点は互いに対して所定の位置 に配置されていることを特徴とするチップアレイ。 20.前記保持素子は剛性プレートであり、前記チップは前記プレートに取り外 し自在に取着されていることを特徴とする請求の範囲第19項に記載のチップア レイ。 21.前記各チップはチップの接点担持面から離れた方向を向く背面を有し、前 記チップの前記背面は前記保持素子に取り外し自在に結合されることを特徴とす る請求の範囲第20項に記載のチップアレイ。 22.前面(59)と、前面を画定する複数の縁部と、該縁部に隣接して前記前 面に配置された接点の列とをそれぞれが有する複数の別体をなすチップ(58) を備え、更に前記前面が実質上共面をなしかつ前記縁部の少なくとも幾つかが互 いに離隔して配置されるように前記チップを支持する保持素子を備えるチップア センブリ。 23.前記チップは略矩形であり、前記保持素子は前記チップを直線から形成さ れたグリッド形状に支持することを特徴とする請求の範囲第22項に記載のチッ プアレイ。 24.(a)複数のチップ側素子(60、322、622)を備え、該各チップ 側素子は複数のチップを該チップ側素子に取着する手段を有し、 (b)複数のシート側素子(102、326、526、626)を備え、該各 シート側素子は誘電シートを該シート側素子に取着する手段を有し、更に (c)前記シート側素子をチップ側素子を互いに取着して、1つのチップ側素 子と1つのシート側素子とをそれぞれが有するカートリッジを形成する手段と、 (d)カートリッジのシート側素子とチップ側素子を所定の動きにより互いに 対して動かすことにより、チップ側素子に担持されたチップとシート側素子に担 持されたシートを互いに対して変位させる手段(122)を有する移動ステーシ ョン(123)と、 (e)前記カートリッジを前記チップおよびシートとともに前記移動ステーシ ョンに順次提供する手段とを備え、前記チップとシートは前記チップと前記シー ト間を延びるリードにより互いに接続され、前記リードは前記移動ステーション における前記動きにより変形されることを特徴とする半導体をシートに取着する 装置。 25.前記各カートリッジに支持されているチップとシートとの間に硬化性材料 を注入する手段(124)と、保管素子と、前記各カートリッジを前記注入手段 から前記保管素子へ移送する手段とを更に備えることを特徴とする請求の範囲第 24項に記載の装置。 26.前記注入手段は前記移動ステーションに配置されていることを特徴とする 請求の範囲第25項に記載の装置。 27.前記保管素子は被加熱保管領域を含むことを特徴とする請求の範囲第25 項に記載の装置。 28.前記提供手段は複数の別体をなす半導体チップを受け入れ、1つの前記シ ート側素子により保持される誘電シートに前記チップを取着し、かつ、チップと シートとの間にリードを接続するようにチップまたはシートにより担持されるリ ードを結合するチップ取着手段を有し、前記提供手段は1つの前記チップ側素子 (322)をシートに取着されたチップと係合させる手段を更に有することを特 徴とする請求の範囲第24乃至27項のいずれかに記載の装置。 29.前記チップ取着手段はチップを一時的に保持するチャック(304)と、 前記チャックを加熱することによりチップを加熱するヒータ(306)と、前記 チャックをシート側素子に対して動かすことにより前記チャックに保持されたチ ップをシート側素子に保持されたシートと整合させる手段(308、316、3 14)と、チャックをシート側素子へ向けて前進させることによりチップを前進 させてシートと係合させる手段(310)とを有することを特徴とする請求の範 囲第28項に記載の装置。 30.前記チャックを動かす前記手段はシートの特徴とチャックに保持されるチ ップの特徴の位置を検出しかつチャックの相対的な動きを検出された位置に応答 して制御する手段(314)を含むことを特徴とする請求の範囲第29項に記載 の装置。 31.前記提供手段は複数のチップを含む単位ウエハを担持するチップ側素子を 誘電シートを担持するシート側素子と整合させることにより前記チップの全てを 前記シートおよび前記ウエハと前記シートとの間のリードと整合させる手段を有 することを特徴とする請求の範囲第24乃至27項のいずれかに記載の装置。 32.(a)接点担持面および該担持面に配置された接点を有する超小形電子素 子(58、558)と、接点担持面に配置された誘電素子(30、530)と、 前記超小形電子素子と前記誘電素子との間に配置された複数の細長いリードとを 配設する工程を備え、前記各リードは前記誘電素子に取着された第1の端部と前 記超小形電子素子に取着された第2の端部とを有し、更に (b)前記超小形電子素子と前記誘電素子とに間に加圧下で液体封入材(52 5)を導入して液体封入材により前記誘電素子を前記超小形電子素子から離れて 上方へ付勢することにより、前記リードの前記第1の端部の全てを前記第2の端 部に対して同時に変位させてリードを変形させる工程を備えることを特徴とする 超小形電子素子の製造方法。 33.前記配設工程は接点担持面をそれぞれが有する複数の前記超小形電子素子 を含むアレイを形成する工程を含み、前記超小形電子素子の接点担持面は共通す る方向を向くとともにアレイの第1の面を画成し、前記誘電素子は前記アレイの 前記第1の面に配置され、前記各超小形電子素子と前記誘電素子との間にはリー ド(40、540)が接続され、前記超小形電子素子の全てに接続されたリード が同時に変形されることを特徴とする請求の範囲第32項に記載の方法。 34.前記誘電素子は端子が配置された柔軟な誘電シートを有し、前記リードの 第1の端部は前記端子に接続されていることを特徴とする請求の範囲第32また は33項に記載の方法。 35.前記誘電シートは前記導入工程の際にシート側取付素子(102)と係合 し、加圧下にある前記封入材はシート側取付素子を超小形電子素子から離れて付 勢することを特徴とする請求の範囲第34項に記載の方法。 36.前記超小形電子素子に対して所定の位置に前記シート側取付素子の動きを 拘束する工程を更に備えることを特徴とする請求の範囲第35項に記載の方法。 37.前記超小形電子素子に対して所定の位置にシート側取付素子(526)を 配設する工程を更に備え、前記誘電シート(530)は前記導入工程の始めには シート側取付素子から離隔し、前記液体封入材は前記シートを付勢してシート側 取付素子と係合させることにより前記シートを前記超小形電子素子に対して所定 の位置に付勢することを特徴とする請求の範囲第34項に記載の方法。 38.超小形電子素子の前記アレイは複数の別々に形成された素子を含むことを 特徴とする請求の範囲第32または33項に記載の方法。 39.超小形電子素子の前記アレイは一体ウエハとして形成される複数の半導体 チップを含むことを特徴とする請求の範囲第32または33項に記載の方法。
JP51294197A 1995-09-22 1996-09-23 リード変形を有する接続多重超小形電子素子 Expired - Fee Related JP3778941B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/532,528 US5798286A (en) 1995-09-22 1995-09-22 Connecting multiple microelectronic elements with lead deformation
US08/532,528 1995-09-22
PCT/US1996/015170 WO1997011486A1 (en) 1995-09-22 1996-09-23 Connecting multiple microelectronic elements with lead deformation

Publications (2)

Publication Number Publication Date
JPH11512875A true JPH11512875A (ja) 1999-11-02
JP3778941B2 JP3778941B2 (ja) 2006-05-24

Family

ID=24122177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51294197A Expired - Fee Related JP3778941B2 (ja) 1995-09-22 1996-09-23 リード変形を有する接続多重超小形電子素子

Country Status (7)

Country Link
US (3) US5798286A (ja)
EP (1) EP0853816A4 (ja)
JP (1) JP3778941B2 (ja)
KR (1) KR100330937B1 (ja)
CN (1) CN1110845C (ja)
AU (1) AU7242596A (ja)
WO (1) WO1997011486A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004062A (ja) * 1998-04-28 2010-01-07 Tessera Inc 超小形電子集成体の封入
WO2020085677A1 (ko) * 2018-10-25 2020-04-30 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US20020009827A1 (en) 1997-08-26 2002-01-24 Masud Beroz Microelectronic unit forming methods and materials
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
US6335222B1 (en) * 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6217972B1 (en) 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6063648A (en) 1998-10-29 2000-05-16 Tessera, Inc. Lead formation usings grids
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6378758B1 (en) 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
WO2000043834A1 (fr) * 1999-01-20 2000-07-27 Citizen Watch Co., Ltd. Structure pour monter un dispositif a semiconducteur sur un affichage a cristaux liquides, et dispositif a semiconducteur
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6651321B2 (en) * 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6602740B1 (en) * 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6794202B2 (en) 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
CN1211723C (zh) * 2000-04-04 2005-07-20 胜开科技股份有限公司 计算机卡制作方法
US6664621B2 (en) 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US6572781B2 (en) 2000-05-16 2003-06-03 Tessera, Inc. Microelectronic packaging methods and components
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6570374B1 (en) * 2000-06-23 2003-05-27 Honeywell International Inc. Vacuum chuck with integrated electrical testing points
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6537831B1 (en) 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6524885B2 (en) 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ,半導体チップ群及びマルチチップモジュール
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US6673653B2 (en) 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6803780B2 (en) * 2001-07-10 2004-10-12 Solid State Measurements, Inc. Sample chuck with compound construction
US6851096B2 (en) * 2001-08-22 2005-02-01 Solid State Measurements, Inc. Method and apparatus for testing semiconductor wafers
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
US7298030B2 (en) 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US20060109631A1 (en) * 2004-11-02 2006-05-25 Data Device Corporation Method and apparatus for connecting circuit cards employing a cooling technique to achieve desired temperature thresholds and card alignment
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
JP4966156B2 (ja) * 2007-10-23 2012-07-04 ソニーケミカル&インフォメーションデバイス株式会社 配線基板の受台及びこれを用いた配線基板の接続装置、接続方法
US8506849B2 (en) 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
EP2412007B1 (en) 2009-03-27 2020-07-22 Ishihara Chemical Co., Ltd. Buffer layer to enhance photo and/or laser sintering
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9598776B2 (en) 2012-07-09 2017-03-21 Pen Inc. Photosintering of micron-sized copper particles
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
TWI514506B (zh) * 2013-08-30 2015-12-21 Arktek Co Ltd 電子元件的定位裝置
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE102015112518B3 (de) * 2015-07-30 2016-12-01 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips
TWI910033B (zh) 2016-10-27 2025-12-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
TW202618935A (zh) 2020-12-30 2026-05-01 美商艾德亞半導體接合科技有限公司 具有導電特徵的結構以及形成此結構的方法
TWI833196B (zh) * 2022-04-07 2024-02-21 南茂科技股份有限公司 內引腳接合裝置及內引腳接合方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
DE2431987C2 (de) * 1974-07-03 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Verbinden eines mit höckerförmigen Anschlußelektroden versehenen Halbleiterbauelements mit einem Träger
DE2608250C3 (de) * 1976-02-28 1985-06-05 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum Thermokompressions-Verbinden von auf Halbleiterkörpern befindlichen Metall-Anschlußkontakten mit zugeordneten Gehäuseanschlußteilen und Vorrichtung zur Durchführung des Verfahrens
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4326663A (en) * 1978-07-20 1982-04-27 Eltec Instruments, Inc. Pyroelectric detector
JPS6038809B2 (ja) * 1979-11-20 1985-09-03 信越ポリマ−株式会社 異方導電性を有するエラスチツク構造体の製造方法
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
CA1220877A (en) * 1983-12-19 1987-04-21 David V. Lang Method of making contact to semiconductor device
GB8407847D0 (en) * 1984-03-27 1984-05-02 Emi Ltd Sensing apparatus
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
JPS6191939A (ja) * 1984-10-12 1986-05-10 Toshiba Corp 半導体ワイヤボンデイング用ト−チ
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4812191A (en) * 1987-06-01 1989-03-14 Digital Equipment Corporation Method of forming a multilevel interconnection device
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US5230931A (en) * 1987-08-10 1993-07-27 Semiconductor Energy Laboratory Co., Ltd. Plasma-assisted cvd of carbonaceous films by using a bias voltage
JPH01155633A (ja) * 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
WO1990003662A1 (en) * 1988-09-30 1990-04-05 Raychem Limited Hybrid microchip bonding article
FR2639763B1 (fr) * 1988-11-29 1992-12-24 Schlumberger Ind Sa Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
EP0433997A2 (en) * 1989-12-19 1991-06-26 Rogers Corporation Improved connector arrangement system and interconnect element
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5049085A (en) * 1989-12-22 1991-09-17 Minnesota Mining And Manufacturing Company Anisotropically conductive polymeric matrix
JP2782874B2 (ja) * 1989-12-27 1998-08-06 松下電器産業株式会社 魚釣り用電動リール
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5047830A (en) * 1990-05-22 1991-09-10 Amp Incorporated Field emitter array integrated circuit chip interconnection
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
KR940006179Y1 (ko) * 1991-07-13 1994-09-10 금성일렉트론 주식회사 반도체 패키지용 캐리어
US5173055A (en) * 1991-08-08 1992-12-22 Amp Incorporated Area array connector
US5131852A (en) * 1991-08-23 1992-07-21 Amp Incorporated Electrical socket
US5152695A (en) * 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
US5257178A (en) * 1991-12-19 1993-10-26 General Electric Company Method of optimally operating a computer numerical control milling machine to mill optimal high density interconnect substrates
US5210939A (en) * 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JPH06191939A (ja) * 1992-12-28 1994-07-12 Tosoh Corp 帯黄白色ジルコニア焼結体
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US5564706A (en) 1995-02-13 1996-10-15 Clark Recreation, Ltd. Practice putting green
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US5597470A (en) * 1995-06-18 1997-01-28 Tessera, Inc. Method for making a flexible lead for a microelectronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004062A (ja) * 1998-04-28 2010-01-07 Tessera Inc 超小形電子集成体の封入
WO2020085677A1 (ko) * 2018-10-25 2020-04-30 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법
KR20200046819A (ko) * 2018-10-25 2020-05-07 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법
US11869871B2 (en) 2018-10-25 2024-01-09 Lg Electronics Inc. Apparatus and method for self-assembling semiconductor light-emitting device

Also Published As

Publication number Publication date
US5798286A (en) 1998-08-25
WO1997011486A1 (en) 1997-03-27
CN1110845C (zh) 2003-06-04
AU7242596A (en) 1997-04-09
KR19990063621A (ko) 1999-07-26
US6365436B1 (en) 2002-04-02
JP3778941B2 (ja) 2006-05-24
US6147400A (en) 2000-11-14
KR100330937B1 (ko) 2002-06-20
CN1197544A (zh) 1998-10-28
EP0853816A4 (en) 1999-12-22
EP0853816A1 (en) 1998-07-22

Similar Documents

Publication Publication Date Title
JP3778941B2 (ja) リード変形を有する接続多重超小形電子素子
US7166914B2 (en) Semiconductor package with heat sink
US5913109A (en) Fixtures and methods for lead bonding and deformation
US5959354A (en) Connection components with rows of lead bond sections
JP3467611B2 (ja) 半導体装置の製造方法
US6543131B1 (en) Microelectronic joining processes with temporary securement
US6045655A (en) Method of mounting a connection component on a semiconductor chip with adhesives
US7969026B2 (en) Flexible carrier for high volume electronic package fabrication
CN1107972C (zh) 按芯片尺寸封装型半导体器件的制造方法
JP5695294B2 (ja) コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
TWI913564B (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
JP3811567B2 (ja) 半導体装置の製造方法
US6959489B2 (en) Methods of making microelectronic packages
US20010000032A1 (en) Microelectronic element bonding with deformation of leads in rows
US20250118589A1 (en) Die transfer method and apparatus for multi-chip module
JP2000232113A (ja) ダイボンダ
JP4656766B2 (ja) 半導体装置の製造方法
JP2007281264A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050517

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050715

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees