JPH1154784A - 半導体リレー - Google Patents
半導体リレーInfo
- Publication number
- JPH1154784A JPH1154784A JP20361697A JP20361697A JPH1154784A JP H1154784 A JPH1154784 A JP H1154784A JP 20361697 A JP20361697 A JP 20361697A JP 20361697 A JP20361697 A JP 20361697A JP H1154784 A JPH1154784 A JP H1154784A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- output mosfet
- light
- source
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000001514 detection method Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008034 disappearance Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
Landscapes
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】 出力用ＭＯＳＦＥＴが損傷しないようにす
る。 【解決手段】 入力信号に応じて発光する発光素子1
と、発光素子1 の光を受光して光起電力を発生する受光
素子2 と、受光素子2 により発生された光起電力が印加
して電荷が充電されてゲートソース間電圧がしきい値を
超えるとドレインソース間が低インピーダンス状態に変
化する出力用ＭＯＳＦＥＴ3,3 と、出力用ＭＯＳＦＥＴ
3,3 のゲートソース間に接続された制御用トランジスタ
7 を含み出力用ＭＯＳＦＥＴ3,3 における電荷の充放電
を制御する制御手段40と、出力用ＭＯＳＦＥＴ3,3 のソ
ースに接続された過電流検知用抵抗5,5 と、コレクタが
出力用ＭＯＳＦＥＴ3,3 のゲートに接続されたバイポー
ラトランジスタ4,4 と、過電流検知用抵抗5,5 に並列接
続された接続回路30をバイポーラトランジスタ4,4 のベ
ースエミッタ間と共になしたダイオード6 と、を備えた
構成にしてある。
る。 【解決手段】 入力信号に応じて発光する発光素子1
と、発光素子1 の光を受光して光起電力を発生する受光
素子2 と、受光素子2 により発生された光起電力が印加
して電荷が充電されてゲートソース間電圧がしきい値を
超えるとドレインソース間が低インピーダンス状態に変
化する出力用ＭＯＳＦＥＴ3,3 と、出力用ＭＯＳＦＥＴ
3,3 のゲートソース間に接続された制御用トランジスタ
7 を含み出力用ＭＯＳＦＥＴ3,3 における電荷の充放電
を制御する制御手段40と、出力用ＭＯＳＦＥＴ3,3 のソ
ースに接続された過電流検知用抵抗5,5 と、コレクタが
出力用ＭＯＳＦＥＴ3,3 のゲートに接続されたバイポー
ラトランジスタ4,4 と、過電流検知用抵抗5,5 に並列接
続された接続回路30をバイポーラトランジスタ4,4 のベ
ースエミッタ間と共になしたダイオード6 と、を備えた
構成にしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳＦＥＴに通
電される電流を所定電流以下に抑える半導体リレーに関
するものである。
電される電流を所定電流以下に抑える半導体リレーに関
するものである。
【０００２】
【従来の技術】従来、この種の半導体リレーとして、図
４に示すものが存在する。このものは、入力信号に応じ
て発光する発光素子A と、発光素子A の光を受光して光
起電力を発生する受光素子B と、受光素子B により発生
された光起電力が印加して電荷が充電されることにより
ゲートソース間電圧がしきい値を超えるとドレインソー
ス間が高インピーダンス状態から低インピーダンス状態
に変化する出力用ＭＯＳＦＥＴC と、出力用ＭＯＳＦＥ
ＴC のゲートソース間に接続され受光素子B による光起
電力の発生及び消失に連動してインピーダンス状態が変
化する制御用トランジスタD1を含み出力用ＭＯＳＦＥＴ
C における電荷の充放電を制御する制御手段D と、出力
用ＭＯＳＦＥＴC のソースに接続された過電流検知用抵
抗E と、コレクタが出力用ＭＯＳＦＥＴC に接続される
とともにベースエミッタ間が過電流検知用抵抗E に並列
接続されたバイポーラトランジスタF と、を備えてい
る。
４に示すものが存在する。このものは、入力信号に応じ
て発光する発光素子A と、発光素子A の光を受光して光
起電力を発生する受光素子B と、受光素子B により発生
された光起電力が印加して電荷が充電されることにより
ゲートソース間電圧がしきい値を超えるとドレインソー
ス間が高インピーダンス状態から低インピーダンス状態
に変化する出力用ＭＯＳＦＥＴC と、出力用ＭＯＳＦＥ
ＴC のゲートソース間に接続され受光素子B による光起
電力の発生及び消失に連動してインピーダンス状態が変
化する制御用トランジスタD1を含み出力用ＭＯＳＦＥＴ
C における電荷の充放電を制御する制御手段D と、出力
用ＭＯＳＦＥＴC のソースに接続された過電流検知用抵
抗E と、コレクタが出力用ＭＯＳＦＥＴC に接続される
とともにベースエミッタ間が過電流検知用抵抗E に並列
接続されたバイポーラトランジスタF と、を備えてい
る。
【０００３】次に、動作を説明する。発光素子A が入力
信号に応じて発光すると、受光素子B が発光素子A の光
を受光して光起電力を発生する。そうすると、出力用Ｍ
ＯＳＦＥＴC は、そのゲートとソースとの間に光起電力
が印加されて充電され、ドレインとソースとの間が高イ
ンピーダンス状態から低インピーダンス状態に変化し
て、ドレイン電流が流れる。
信号に応じて発光すると、受光素子B が発光素子A の光
を受光して光起電力を発生する。そうすると、出力用Ｍ
ＯＳＦＥＴC は、そのゲートとソースとの間に光起電力
が印加されて充電され、ドレインとソースとの間が高イ
ンピーダンス状態から低インピーダンス状態に変化し
て、ドレイン電流が流れる。
【０００４】このドレイン電流が所定電流を超えて流れ
ると、出力用ＭＯＳＦＥＴC のソースに接続された過電
流検知用抵抗E の両端電圧が大きくなり、その過電流検
知用抵抗E にベースエミッタ間が接続されたバイポーラ
トランジスタF のベース電流が流れて、バイポーラトラ
ンジスタF のコレクタ電流が流れるようになる。こうし
て、バイポーラトランジスタF のコレクタ電流が流れる
と、出力用ＭＯＳＦＥＴC に充電された電荷が放電され
て、出力用ＭＯＳＦＥＴC のドレイン電流が所定電流に
抑えられる。
ると、出力用ＭＯＳＦＥＴC のソースに接続された過電
流検知用抵抗E の両端電圧が大きくなり、その過電流検
知用抵抗E にベースエミッタ間が接続されたバイポーラ
トランジスタF のベース電流が流れて、バイポーラトラ
ンジスタF のコレクタ電流が流れるようになる。こうし
て、バイポーラトランジスタF のコレクタ電流が流れる
と、出力用ＭＯＳＦＥＴC に充電された電荷が放電され
て、出力用ＭＯＳＦＥＴC のドレイン電流が所定電流に
抑えられる。
【０００５】
【発明が解決しようとする課題】上記した従来の半導体
リレーにあっては、出力用ＭＯＳＦＥＴC のドレイン電
流が所定電流を超えて流れると、前述したように、出力
用ＭＯＳＦＥＴC のドレイン電流が所定電流に抑えられ
るから、出力用ＭＯＳＦＥＴC に所定電流を超えたドレ
イン電流が流れ続けるのを防止することができる。
リレーにあっては、出力用ＭＯＳＦＥＴC のドレイン電
流が所定電流を超えて流れると、前述したように、出力
用ＭＯＳＦＥＴC のドレイン電流が所定電流に抑えられ
るから、出力用ＭＯＳＦＥＴC に所定電流を超えたドレ
イン電流が流れ続けるのを防止することができる。
【０００６】しかしながら、所定電流に抑えられた出力
用ＭＯＳＦＥＴC のドレイン電流が長時間流れ続ける
と、出力用ＭＯＳＦＥＴC が損傷する恐れがある。
用ＭＯＳＦＥＴC のドレイン電流が長時間流れ続ける
と、出力用ＭＯＳＦＥＴC が損傷する恐れがある。
【０００７】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、出力用ＭＯＳＦＥＴが
損傷することのない半導体リレーを提供することにあ
る。
ので、その目的とするところは、出力用ＭＯＳＦＥＴが
損傷することのない半導体リレーを提供することにあ
る。
【０００８】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、入力信号に応じて発光
する発光素子と、発光素子の光を受光して光起電力を発
生する受光素子と、受光素子により発生された光起電力
が印加して電荷が充電されることによりゲートソース間
電圧がしきい値を超えるとドレインソース間が高インピ
ーダンス状態から低インピーダンス状態に変化する出力
用ＭＯＳＦＥＴと、出力用ＭＯＳＦＥＴのゲートソース
間に接続され受光素子による光起電力の発生及び消失に
連動してインピーダンス状態が変化する制御用トランジ
スタを含み出力用ＭＯＳＦＥＴにおける電荷の充放電を
制御する制御手段と、出力用ＭＯＳＦＥＴのソースに接
続された過電流検知用抵抗と、コレクタが出力用ＭＯＳ
ＦＥＴのゲートに接続されたバイポーラトランジスタ
と、過電流検知用抵抗に並列接続された接続回路をバイ
ポーラトランジスタのベースエミッタ間と共になしたダ
イオードと、を備えた構成にしてある。
ために、請求項１記載の発明は、入力信号に応じて発光
する発光素子と、発光素子の光を受光して光起電力を発
生する受光素子と、受光素子により発生された光起電力
が印加して電荷が充電されることによりゲートソース間
電圧がしきい値を超えるとドレインソース間が高インピ
ーダンス状態から低インピーダンス状態に変化する出力
用ＭＯＳＦＥＴと、出力用ＭＯＳＦＥＴのゲートソース
間に接続され受光素子による光起電力の発生及び消失に
連動してインピーダンス状態が変化する制御用トランジ
スタを含み出力用ＭＯＳＦＥＴにおける電荷の充放電を
制御する制御手段と、出力用ＭＯＳＦＥＴのソースに接
続された過電流検知用抵抗と、コレクタが出力用ＭＯＳ
ＦＥＴのゲートに接続されたバイポーラトランジスタ
と、過電流検知用抵抗に並列接続された接続回路をバイ
ポーラトランジスタのベースエミッタ間と共になしたダ
イオードと、を備えた構成にしてある。
【０００９】請求項２記載の発明は、請求項１記載の発
明において、前記ダイオードは、そのカソードが前記バ
イポーラトランジスタのベースに接続されて前記バイポ
ーラトランジスタと共に前記接続回路をなした構成にし
てある。
明において、前記ダイオードは、そのカソードが前記バ
イポーラトランジスタのベースに接続されて前記バイポ
ーラトランジスタと共に前記接続回路をなした構成にし
てある。
【００１０】請求項３記載の発明は、請求項１又は２の
いずれかに記載の発明において、前記過電流検知用抵抗
及び前記ダイオードは、いずれもシリコン基板のシリコ
ン単結晶領域上に設けられたものであって、同一のシリ
コン単結晶領域上に前記過電流検知用抵抗及び前記ダイ
オードが設けられた構成にしてある。
いずれかに記載の発明において、前記過電流検知用抵抗
及び前記ダイオードは、いずれもシリコン基板のシリコ
ン単結晶領域上に設けられたものであって、同一のシリ
コン単結晶領域上に前記過電流検知用抵抗及び前記ダイ
オードが設けられた構成にしてある。
【００１１】請求項４記載の発明は、請求項１乃至３の
いずれかに記載の発明において、前記過電流検知用抵抗
は、ポリシリコンからなる構成にしてある。
いずれかに記載の発明において、前記過電流検知用抵抗
は、ポリシリコンからなる構成にしてある。
【００１２】
【発明の実施の形態】本発明の一実施形態を図１乃至図
３に基づいて以下に説明する。この半導体リレーは、発
光ダイオード（発光素子）1 、フォトダイオードアレイ
（受光素子）2 、出力用ＭＯＳＦＥＴ3,3 、ＮＰＮバイ
ポーラトランジスタ4,4 、過電流検知用抵抗5,5 、温度
検知用ダイオード6 、制御用ＭＯＳＦＥＴ7 、制御用抵
抗8 を備えて構成され、フォトダイオードアレイ2 、Ｎ
ＰＮバイポーラトランジスタ4,4 、過電流検知用抵抗5,
5 、制御用ＭＯＳＦＥＴ7 、制御用抵抗8 及び温度検知
用ダイオード6 が、同一のシリコン基板10に設けられて
いる。
３に基づいて以下に説明する。この半導体リレーは、発
光ダイオード（発光素子）1 、フォトダイオードアレイ
（受光素子）2 、出力用ＭＯＳＦＥＴ3,3 、ＮＰＮバイ
ポーラトランジスタ4,4 、過電流検知用抵抗5,5 、温度
検知用ダイオード6 、制御用ＭＯＳＦＥＴ7 、制御用抵
抗8 を備えて構成され、フォトダイオードアレイ2 、Ｎ
ＰＮバイポーラトランジスタ4,4 、過電流検知用抵抗5,
5 、制御用ＭＯＳＦＥＴ7 、制御用抵抗8 及び温度検知
用ダイオード6 が、同一のシリコン基板10に設けられて
いる。
【００１３】発光ダイオード（発光素子）1 は、入力端
子20a,20b の間に入力される入力信号に応じて光信号を
発光する。フォトダイオードアレイ（受光素子）2 は、
シリコン基板10に設けられたものであって、複数個のフ
ォトダイオード2aが直列接続されてなり、発光ダイオー
ド1 からの光信号を受光して光起電力を発生する。
子20a,20b の間に入力される入力信号に応じて光信号を
発光する。フォトダイオードアレイ（受光素子）2 は、
シリコン基板10に設けられたものであって、複数個のフ
ォトダイオード2aが直列接続されてなり、発光ダイオー
ド1 からの光信号を受光して光起電力を発生する。
【００１４】出力用ＭＯＳＦＥＴ3,3 は、いずれもｎチ
ャネル・エンハンスメント型であって、それぞれのゲー
トがフォトダイオードアレイ2 のアノードに接続され、
ドレインが電源（図示せず）側の出力端子20c に接続さ
れ、ソースが過電流検知用抵抗5 を介して負荷（図示せ
ず）側の出力端子20d に接続されている。
ャネル・エンハンスメント型であって、それぞれのゲー
トがフォトダイオードアレイ2 のアノードに接続され、
ドレインが電源（図示せず）側の出力端子20c に接続さ
れ、ソースが過電流検知用抵抗5 を介して負荷（図示せ
ず）側の出力端子20d に接続されている。
【００１５】過電流検知用抵抗5,5 は、シリコン単結晶
領域上に設けられたポリシリコンからなり、いずれも一
端が出力用ＭＯＳＦＥＴ3,3 のソースに接続されるとと
もに、いずれも他端が制御用ＭＯＳＦＥＴ7 のソースに
接続されている。
領域上に設けられたポリシリコンからなり、いずれも一
端が出力用ＭＯＳＦＥＴ3,3 のソースに接続されるとと
もに、いずれも他端が制御用ＭＯＳＦＥＴ7 のソースに
接続されている。
【００１６】ＮＰＮバイポーラトランジスタ4,4 は、そ
れぞれのベースが温度検知用ダイオード6 を介して過電
流検知用抵抗5,5 の一端に接続されている。詳しくは、
ＮＰＮバイポーラトランジスタ4,4 のそれぞれのベース
は、温度検知用ダイオード6のカソードに接続されてい
る。また、ＮＰＮバイポーラトランジスタ4,4 は、それ
ぞれのエミッタが過電流検知用抵抗5,5 の他端に接続さ
れている。つまり、温度検知用ダイオード6 は、過電流
検知用抵抗5 に並列接続された接続回路30をＮＰＮバイ
ポーラトランジスタ4,4 のベースエミッタ間と共になす
ことになる。また、このＮＰＮバイポーラトランジスタ
4,4 のコレクタは、出力用ＭＯＳＦＥＴ3,3 のゲートに
接続されている。
れぞれのベースが温度検知用ダイオード6 を介して過電
流検知用抵抗5,5 の一端に接続されている。詳しくは、
ＮＰＮバイポーラトランジスタ4,4 のそれぞれのベース
は、温度検知用ダイオード6のカソードに接続されてい
る。また、ＮＰＮバイポーラトランジスタ4,4 は、それ
ぞれのエミッタが過電流検知用抵抗5,5 の他端に接続さ
れている。つまり、温度検知用ダイオード6 は、過電流
検知用抵抗5 に並列接続された接続回路30をＮＰＮバイ
ポーラトランジスタ4,4 のベースエミッタ間と共になす
ことになる。また、このＮＰＮバイポーラトランジスタ
4,4 のコレクタは、出力用ＭＯＳＦＥＴ3,3 のゲートに
接続されている。
【００１７】制御用ＭＯＳＦＥＴ7 は、ｎチャネル・ノ
ーマリクローズ型であって、制御用抵抗8 と共に、ＭＯ
ＳＦＥＴにおける充放電を制御する制御手段40を構成す
る。この制御用ＭＯＳＦＥＴ7 は、そのゲートが制御用
抵抗8 を介してソースに接続されるとともにフォトダイ
オードアレイ2 のカソードに接続され、ソースが制御用
抵抗8 を介してフォトダイオードアレイ2 のカソードに
接続され、ドレインが出力用ＭＯＳＦＥＴ3,3 のゲート
に接続されている。
ーマリクローズ型であって、制御用抵抗8 と共に、ＭＯ
ＳＦＥＴにおける充放電を制御する制御手段40を構成す
る。この制御用ＭＯＳＦＥＴ7 は、そのゲートが制御用
抵抗8 を介してソースに接続されるとともにフォトダイ
オードアレイ2 のカソードに接続され、ソースが制御用
抵抗8 を介してフォトダイオードアレイ2 のカソードに
接続され、ドレインが出力用ＭＯＳＦＥＴ3,3 のゲート
に接続されている。
【００１８】温度検知用ダイオード6 は、過電流検知用
抵抗5,5 と同一のシリコン単結晶領域上に設けられてい
る。
抵抗5,5 と同一のシリコン単結晶領域上に設けられてい
る。
【００１９】次に、動作を説明する。発光ダイオード1
が入力信号に応じて光信号を発光すると、フォトダイオ
ードアレイ2 が発光ダイオード1 の光信号を受光して光
起電力を発生する。この光起電力によって、出力用ＭＯ
ＳＦＥＴ3 のゲートとソースとの間に電荷が充電される
とともに、制御用ＭＯＳＦＥＴ7 のドレインとソースと
の間に電流が流れる。こうして、制御用抵抗8 に電流が
流れると、制御用抵抗8 の両端に電位差が発生し、その
電位差によって制御用ＭＯＳＦＥＴ7 のドレインとソー
スとの間が遮断され、出力用ＭＯＳＦＥＴ3 のゲートと
ソースとの間に電荷が効率良く充電されるようになり、
出力用ＭＯＳＦＥＴ3 のドレインとソースとの間が、高
インピーダンス状態から低インピーダンス状態へと移行
する。つまり、出力用ＭＯＳＦＥＴ3 のドレイン電流が
流れることとなる。
が入力信号に応じて光信号を発光すると、フォトダイオ
ードアレイ2 が発光ダイオード1 の光信号を受光して光
起電力を発生する。この光起電力によって、出力用ＭＯ
ＳＦＥＴ3 のゲートとソースとの間に電荷が充電される
とともに、制御用ＭＯＳＦＥＴ7 のドレインとソースと
の間に電流が流れる。こうして、制御用抵抗8 に電流が
流れると、制御用抵抗8 の両端に電位差が発生し、その
電位差によって制御用ＭＯＳＦＥＴ7 のドレインとソー
スとの間が遮断され、出力用ＭＯＳＦＥＴ3 のゲートと
ソースとの間に電荷が効率良く充電されるようになり、
出力用ＭＯＳＦＥＴ3 のドレインとソースとの間が、高
インピーダンス状態から低インピーダンス状態へと移行
する。つまり、出力用ＭＯＳＦＥＴ3 のドレイン電流が
流れることとなる。
【００２０】そして、発光ダイオード1 に入力信号が入
力されなくなって発光しなくなると、フォトダイオード
アレイ2 が光起電力を発生しなくなる。そうすると、制
御用抵抗8 の両端に電位差が発生しなくなって、制御用
ＭＯＳＦＥＴ7 のドレインとソースとの間が導通状態へ
と変化し、出力用ＭＯＳＦＥＴ3 のゲートとソースとの
間に充電された電荷が、制御用ＭＯＳＦＥＴ7 のドレイ
ンとソースとの間を通って速やかに放電され、出力用Ｍ
ＯＳＦＥＴ3 のドレインとソースとの間が高インピーダ
ンス状態へと移行する。つまり、出力用ＭＯＳＦＥＴ3
のドレイン電流が流れなくなる。
力されなくなって発光しなくなると、フォトダイオード
アレイ2 が光起電力を発生しなくなる。そうすると、制
御用抵抗8 の両端に電位差が発生しなくなって、制御用
ＭＯＳＦＥＴ7 のドレインとソースとの間が導通状態へ
と変化し、出力用ＭＯＳＦＥＴ3 のゲートとソースとの
間に充電された電荷が、制御用ＭＯＳＦＥＴ7 のドレイ
ンとソースとの間を通って速やかに放電され、出力用Ｍ
ＯＳＦＥＴ3 のドレインとソースとの間が高インピーダ
ンス状態へと移行する。つまり、出力用ＭＯＳＦＥＴ3
のドレイン電流が流れなくなる。
【００２１】また、出力用ＭＯＳＦＥＴ3 のドレイン電
流が所定電流を越えて流れると、出力用ＭＯＳＦＥＴ3
のソースに接続された過電流検知用抵抗5 の両端には、
ＮＰＮバイポーラトランジスタ4 のエミッタコレクタ間
を低インピーダンス状態に変化させてコレクタ電流を流
すに足るベース電流を流すための電位差に、過電流検知
用抵抗5 に並列接続された接続回路30をＮＰＮバイポー
ラトランジスタ4 のベースエミッタ間と共になす温度検
知用ダイオード6 の順方向に電流を流すための電位差を
加えた電位差が発生し、ＮＰＮバイポーラトランジスタ
4 のコレクタ電流が流れるようになる。こうして、ＮＰ
Ｎバイポーラトランジスタ4 のコレクタ電流が流れる
と、出力用ＭＯＳＦＥＴ3 のゲートとソースとの間に充
電された電荷が放電されて、出力用ＭＯＳＦＥＴ3 のド
レイン電流が所定電流に抑えられる。
流が所定電流を越えて流れると、出力用ＭＯＳＦＥＴ3
のソースに接続された過電流検知用抵抗5 の両端には、
ＮＰＮバイポーラトランジスタ4 のエミッタコレクタ間
を低インピーダンス状態に変化させてコレクタ電流を流
すに足るベース電流を流すための電位差に、過電流検知
用抵抗5 に並列接続された接続回路30をＮＰＮバイポー
ラトランジスタ4 のベースエミッタ間と共になす温度検
知用ダイオード6 の順方向に電流を流すための電位差を
加えた電位差が発生し、ＮＰＮバイポーラトランジスタ
4 のコレクタ電流が流れるようになる。こうして、ＮＰ
Ｎバイポーラトランジスタ4 のコレクタ電流が流れる
と、出力用ＭＯＳＦＥＴ3 のゲートとソースとの間に充
電された電荷が放電されて、出力用ＭＯＳＦＥＴ3 のド
レイン電流が所定電流に抑えられる。
【００２２】かかる半導体リレーにあっては、上記した
ように、過電流検知用抵抗5 に所定電流を超えた電流が
流れると、過電流検知用抵抗5 の両端電圧が大きくなっ
て、ＮＰＮバイポーラトランジスタ4 のコレクタ電流が
流れ、出力用ＭＯＳＦＥＴ3に充電された電荷が放電さ
れて、出力用ＭＯＳＦＥＴ3 のドレイン電流が所定電流
に抑えられる。このとき、過電流検知用抵抗5 が発熱し
ているから、ＮＰＮバイポーラトランジスタ4 のベース
エミッタ間と共に接続回路30をなす温度検知用ダイオー
ド6 も発熱し、温度検知用ダイオード6 の順方向に電流
を流すための電位差が低下するので、過電流検知用抵抗
5 の両端電圧も低下し、その過電流検知用抵抗5 の両端
電圧の低下に連動して、ドレイン電流は、所定電流より
もさらに小さくなり、出力用ＭＯＳＦＥＴ3 が損傷し難
くなる。
ように、過電流検知用抵抗5 に所定電流を超えた電流が
流れると、過電流検知用抵抗5 の両端電圧が大きくなっ
て、ＮＰＮバイポーラトランジスタ4 のコレクタ電流が
流れ、出力用ＭＯＳＦＥＴ3に充電された電荷が放電さ
れて、出力用ＭＯＳＦＥＴ3 のドレイン電流が所定電流
に抑えられる。このとき、過電流検知用抵抗5 が発熱し
ているから、ＮＰＮバイポーラトランジスタ4 のベース
エミッタ間と共に接続回路30をなす温度検知用ダイオー
ド6 も発熱し、温度検知用ダイオード6 の順方向に電流
を流すための電位差が低下するので、過電流検知用抵抗
5 の両端電圧も低下し、その過電流検知用抵抗5 の両端
電圧の低下に連動して、ドレイン電流は、所定電流より
もさらに小さくなり、出力用ＭＯＳＦＥＴ3 が損傷し難
くなる。
【００２３】また、温度検知用ダイオード6 は、そのカ
ソードがＮＰＮバイポーラトランジスタ4 のベースに接
続されているのであって、そのアノードがＮＰＮバイポ
ーラトランジスタ4 のエミッタに接続されてＮＰＮバイ
ポーラトランジスタ4 のコレクタ電流の流れる電路を形
成しているのではないから、コレクタ電流の流れに影響
することがなく、出力用ＭＯＳＦＥＴ3 のゲートソース
間に充電された電荷の放電に影響しなくなる。
ソードがＮＰＮバイポーラトランジスタ4 のベースに接
続されているのであって、そのアノードがＮＰＮバイポ
ーラトランジスタ4 のエミッタに接続されてＮＰＮバイ
ポーラトランジスタ4 のコレクタ電流の流れる電路を形
成しているのではないから、コレクタ電流の流れに影響
することがなく、出力用ＭＯＳＦＥＴ3 のゲートソース
間に充電された電荷の放電に影響しなくなる。
【００２４】また、温度検知用ダイオード6 は、過電流
検知用抵抗5 がその上に設けられたシリコン単結晶領域
上に設けられているから、通電により発生した過電流検
知用抵抗5 の熱が伝導し易くなり、温度検知用ダイオー
ド6 の順方向に電流を流すための第２の電位差が低下し
易くなるので、ドレイン電流が小さくなり易く、出力用
ＭＯＳＦＥＴ3 が損傷し難くなるという効果を奏し易く
なる。
検知用抵抗5 がその上に設けられたシリコン単結晶領域
上に設けられているから、通電により発生した過電流検
知用抵抗5 の熱が伝導し易くなり、温度検知用ダイオー
ド6 の順方向に電流を流すための第２の電位差が低下し
易くなるので、ドレイン電流が小さくなり易く、出力用
ＭＯＳＦＥＴ3 が損傷し難くなるという効果を奏し易く
なる。
【００２５】また、過電流検知用抵抗5 は、温度上昇と
ともに抵抗が小さくなる拡散抵抗ではなく、温度上昇と
ともに抵抗が大きくなるポリシリコンからなるので、通
電により抵抗値が大きくなると両端電圧が低下し、その
両端電圧の低下に連動して、ドレイン電流が小さくなり
易く、出力用ＭＯＳＦＥＴ3 が損傷し難くなるという効
果を奏し易くなる。
ともに抵抗が小さくなる拡散抵抗ではなく、温度上昇と
ともに抵抗が大きくなるポリシリコンからなるので、通
電により抵抗値が大きくなると両端電圧が低下し、その
両端電圧の低下に連動して、ドレイン電流が小さくなり
易く、出力用ＭＯＳＦＥＴ3 が損傷し難くなるという効
果を奏し易くなる。
【００２６】なお、本実施形態では、温度検知用ダイオ
ード6 は、そのカソードがバイポーラトランジスタのベ
ースに接続されているが、そのアノードがバイポーラト
ランジスタのエミッタに接続されても、出力用ＭＯＳＦ
ＥＴ3 が損傷し難くなるという効果を奏することができ
る。
ード6 は、そのカソードがバイポーラトランジスタのベ
ースに接続されているが、そのアノードがバイポーラト
ランジスタのエミッタに接続されても、出力用ＭＯＳＦ
ＥＴ3 が損傷し難くなるという効果を奏することができ
る。
【００２７】また、本実施形態では、過電流検知用抵抗
5 及び温度検知用ダイオード6 は、同一のシリコン単結
晶領域上に設けられているが、例えば、過電流検知用抵
抗5で発生した熱が十分に温度検知用ダイオード6 に伝
わるときは、異なるシリコン単結晶領域上に設けられて
もよい。
5 及び温度検知用ダイオード6 は、同一のシリコン単結
晶領域上に設けられているが、例えば、過電流検知用抵
抗5で発生した熱が十分に温度検知用ダイオード6 に伝
わるときは、異なるシリコン単結晶領域上に設けられて
もよい。
【００２８】また、本実施形態では、過電流検知用抵抗
5 は、ポリシリコンからなるが、ポリシリコンに限るも
のではない。
5 は、ポリシリコンからなるが、ポリシリコンに限るも
のではない。
【００２９】また、本実施形態では、バイポーラトラン
ジスタは、ＮＰＮバイポーラトランジスタであるが、接
続回路を適宜変更して、ＰＮＰバイポーラトランジスタ
にしてもよい。
ジスタは、ＮＰＮバイポーラトランジスタであるが、接
続回路を適宜変更して、ＰＮＰバイポーラトランジスタ
にしてもよい。
【００３０】また、本実施形態は、出力用ＭＯＳＦＥＴ
3 、ＮＰＮバイポーラトランジスタ4 及び過電流検知用
抵抗5 がいずれも２つずつ設けられた交流用の半導体リ
レーであるが、出力用ＭＯＳＦＥＴ3 、ＮＰＮバイポー
ラトランジスタ4 及び過電流検知用抵抗5 が１つずつ設
けられた直流用の半導体リレーでも同様の効果を奏する
ことができる。
3 、ＮＰＮバイポーラトランジスタ4 及び過電流検知用
抵抗5 がいずれも２つずつ設けられた交流用の半導体リ
レーであるが、出力用ＭＯＳＦＥＴ3 、ＮＰＮバイポー
ラトランジスタ4 及び過電流検知用抵抗5 が１つずつ設
けられた直流用の半導体リレーでも同様の効果を奏する
ことができる。
【００３１】
【発明の効果】請求項１記載の発明は、過電流検知用抵
抗に所定電流を超えた電流が流れると、過電流検知用抵
抗の両端電圧が大きくなり、過電流検知用抵抗の両端に
は、バイポーラトランジスタのエミッタコレクタ間を低
インピーダンス状態に変化させてコレクタ電流を流すに
足るベース電流を流すための電位差に、過電流検知用抵
抗に並列接続された接続回路をバイポーラトランジスタ
のベースエミッタ間と共になすダイオードの順方向に電
流を流すための電位差を加えた電位差が発生し、バイポ
ーラトランジスタのコレクタ電流が流れるようになる。
こうして、バイポーラトランジスタのコレクタ電流が流
れると、出力用ＭＯＳＦＥＴに充電された電荷が放電さ
れて、出力用ＭＯＳＦＥＴのドレイン電流が所定電流に
抑えられる。このとき、過電流検知用抵抗が発熱してい
るから、バイポーラトランジスタのベースエミッタ間と
共に接続回路をなすダイオードも発熱し、ダイオードの
順方向に電流を流すための電位差が低下するので、過電
流検知用抵抗の両端電圧も低下し、その過電流検知用抵
抗の両端電圧の低下に連動して、ドレイン電流は、所定
電流よりもさらに小さくなり、出力用ＭＯＳＦＥＴが損
傷しなくなる。
抗に所定電流を超えた電流が流れると、過電流検知用抵
抗の両端電圧が大きくなり、過電流検知用抵抗の両端に
は、バイポーラトランジスタのエミッタコレクタ間を低
インピーダンス状態に変化させてコレクタ電流を流すに
足るベース電流を流すための電位差に、過電流検知用抵
抗に並列接続された接続回路をバイポーラトランジスタ
のベースエミッタ間と共になすダイオードの順方向に電
流を流すための電位差を加えた電位差が発生し、バイポ
ーラトランジスタのコレクタ電流が流れるようになる。
こうして、バイポーラトランジスタのコレクタ電流が流
れると、出力用ＭＯＳＦＥＴに充電された電荷が放電さ
れて、出力用ＭＯＳＦＥＴのドレイン電流が所定電流に
抑えられる。このとき、過電流検知用抵抗が発熱してい
るから、バイポーラトランジスタのベースエミッタ間と
共に接続回路をなすダイオードも発熱し、ダイオードの
順方向に電流を流すための電位差が低下するので、過電
流検知用抵抗の両端電圧も低下し、その過電流検知用抵
抗の両端電圧の低下に連動して、ドレイン電流は、所定
電流よりもさらに小さくなり、出力用ＭＯＳＦＥＴが損
傷しなくなる。
【００３２】請求項２記載の発明は、請求項１記載の発
明の効果に加えて、ダイオードは、そのカソードがバイ
ポーラトランジスタのベースに接続されているのであっ
て、そのアノードがバイポーラトランジスタのエミッタ
に接続されてバイポーラトランジスタのコレクタ電流の
流れる電路を形成しているのではないから、コレクタ電
流の流れに影響することがなく、出力用ＭＯＳＦＥＴの
ゲートソース間に充電された電荷の放電に影響しなくな
る。
明の効果に加えて、ダイオードは、そのカソードがバイ
ポーラトランジスタのベースに接続されているのであっ
て、そのアノードがバイポーラトランジスタのエミッタ
に接続されてバイポーラトランジスタのコレクタ電流の
流れる電路を形成しているのではないから、コレクタ電
流の流れに影響することがなく、出力用ＭＯＳＦＥＴの
ゲートソース間に充電された電荷の放電に影響しなくな
る。
【００３３】請求項３記載の発明は、ダイオードは、過
電流検知用抵抗がその上に設けられたシリコン単結晶領
域上に設けられているから、通電により発生した過電流
検知用抵抗の熱が伝導し易くなり、ダイオードの順方向
に電流を流すための第２の電位差が低下し易くなるの
で、ドレイン電流が小さくなり易く、出力用ＭＯＳＦＥ
Ｔが損傷し難くなるという請求項１記載の発明の効果を
奏し易くなる。
電流検知用抵抗がその上に設けられたシリコン単結晶領
域上に設けられているから、通電により発生した過電流
検知用抵抗の熱が伝導し易くなり、ダイオードの順方向
に電流を流すための第２の電位差が低下し易くなるの
で、ドレイン電流が小さくなり易く、出力用ＭＯＳＦＥ
Ｔが損傷し難くなるという請求項１記載の発明の効果を
奏し易くなる。
【００３４】請求項４記載の発明は、過電流検知用抵抗
は、温度上昇とともに抵抗が小さくなる拡散抵抗ではな
く、温度上昇とともに抵抗が大きくなるポリシリコンか
らなるので、通電により抵抗値が大きくなると両端電圧
が低下し、その両端電圧の低下に連動して、ドレイン電
流が小さくなり易く、出力用ＭＯＳＦＥＴが損傷し難く
なるという請求項１記載の発明の効果を奏し易くなる。
は、温度上昇とともに抵抗が小さくなる拡散抵抗ではな
く、温度上昇とともに抵抗が大きくなるポリシリコンか
らなるので、通電により抵抗値が大きくなると両端電圧
が低下し、その両端電圧の低下に連動して、ドレイン電
流が小さくなり易く、出力用ＭＯＳＦＥＴが損傷し難く
なるという請求項１記載の発明の効果を奏し易くなる。
【図１】本発明の一実施形態の回路図である。
【図２】同上の誘電体分離基板上における各素子の配置
図である。
図である。
【図３】同上の誘電体分離基板の断面図である。
【図４】従来例の回路図である。
1 発光ダイオード（発光素子） 2 受光素子（フォトダイオードアレイ） 3 出力用ＭＯＳＦＥＴ 4 ＮＰＮバイポーラトランジスタ 5 過電流検知用抵抗 6 温度検知用ダイオード 7 制御用ＭＯＳＦＥＴ（制御用トランジスタ） 30 接続回路 40 制御手段
Claims (4)
- 【請求項１】 入力信号に応じて発光する発光素子と、
発光素子の光を受光して光起電力を発生する受光素子
と、受光素子により発生された光起電力が印加して電荷
が充電されることによりゲートソース間電圧がしきい値
を超えるとドレインソース間が高インピーダンス状態か
ら低インピーダンス状態に変化する出力用ＭＯＳＦＥＴ
と、出力用ＭＯＳＦＥＴのゲートソース間に接続され受
光素子による光起電力の発生及び消失に連動してインピ
ーダンス状態が変化する制御用トランジスタを含み出力
用ＭＯＳＦＥＴにおける電荷の充放電を制御する制御手
段と、出力用ＭＯＳＦＥＴのソースに接続された過電流
検知用抵抗と、コレクタが出力用ＭＯＳＦＥＴのゲート
に接続されたバイポーラトランジスタと、過電流検知用
抵抗に並列接続された接続回路をバイポーラトランジス
タのベースエミッタ間と共になしたダイオードと、を備
えたことを特徴とする半導体リレー。 - 【請求項２】 前記ダイオードは、そのカソードが前記
バイポーラトランジスタのベースに接続されて前記バイ
ポーラトランジスタと共に前記接続回路をなしたことを
特徴とする請求項１記載の半導体リレー。 - 【請求項３】 前記過電流検知用抵抗及び前記ダイオー
ドは、いずれもシリコン基板のシリコン単結晶領域上に
設けられたものであって、同一のシリコン単結晶領域上
に前記過電流検知用抵抗及び前記ダイオードが設けられ
たことを特徴とする請求項１又は２のいずれかに記載の
半導体リレー。 - 【請求項４】 前記過電流検知用抵抗は、ポリシリコン
からなることを特徴とする請求項１乃至３のいずれかに
記載の半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20361697A JPH1154784A (ja) | 1997-07-29 | 1997-07-29 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20361697A JPH1154784A (ja) | 1997-07-29 | 1997-07-29 | 半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154784A true JPH1154784A (ja) | 1999-02-26 |
Family
ID=16477003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20361697A Withdrawn JPH1154784A (ja) | 1997-07-29 | 1997-07-29 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154784A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105974993A (zh) * | 2016-06-30 | 2016-09-28 | 南京国电南自美卓控制系统有限公司 | 一种数字量输入回路过流保护电路及方法 |
| CN113644902A (zh) * | 2021-06-30 | 2021-11-12 | 华润微集成电路(无锡)有限公司 | 一种光mos固体继电器 |
-
1997
- 1997-07-29 JP JP20361697A patent/JPH1154784A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105974993A (zh) * | 2016-06-30 | 2016-09-28 | 南京国电南自美卓控制系统有限公司 | 一种数字量输入回路过流保护电路及方法 |
| CN113644902A (zh) * | 2021-06-30 | 2021-11-12 | 华润微集成电路(无锡)有限公司 | 一种光mos固体继电器 |
| WO2023273203A1 (zh) * | 2021-06-30 | 2023-01-05 | 华润微集成电路(无锡)有限公司 | 一种光mos固体继电器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001442B1 (ko) | 반도체 릴레이 회로 | |
| JPH1154784A (ja) | 半導体リレー | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| US4672235A (en) | Bipolar power transistor | |
| JP2812874B2 (ja) | 光結合素子 | |
| JPH06216738A (ja) | フォトカプラ装置 | |
| JPH09213893A (ja) | 半導体装置 | |
| EP2161761A2 (en) | Relay circuit | |
| JP3637749B2 (ja) | 半導体リレー | |
| JP3564235B2 (ja) | 半導体リレー回路 | |
| JPH10215159A (ja) | 半導体リレー | |
| JP3395168B2 (ja) | 半導体リレー回路 | |
| JPH10233669A (ja) | 半導体リレー | |
| JPH0793560B2 (ja) | ラツチング機能を有する無接点リレ− | |
| EP1028468A1 (en) | Biasing circuit for isolation region in integrated power circuit | |
| JP2000252514A (ja) | 半導体リレー | |
| JP2004304708A (ja) | 光電流・電圧変換回路 | |
| JP2743874B2 (ja) | ソリッドステートリレー | |
| JP2694808B2 (ja) | ソリッドステートリレー | |
| JPS6225511A (ja) | 半導体リレ− | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JPH05335616A (ja) | 高速応答フォトカプラ | |
| JP3086905B2 (ja) | 光結合型半導体リレー | |
| JPH06177736A (ja) | 固体リレー | |
| JPS6110318A (ja) | 半導体リレ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041202 |